JP3101248B2 - 金属−金属キャパシタを集積回路に組み込むための方法 - Google Patents
金属−金属キャパシタを集積回路に組み込むための方法Info
- Publication number
- JP3101248B2 JP3101248B2 JP10192751A JP19275198A JP3101248B2 JP 3101248 B2 JP3101248 B2 JP 3101248B2 JP 10192751 A JP10192751 A JP 10192751A JP 19275198 A JP19275198 A JP 19275198A JP 3101248 B2 JP3101248 B2 JP 3101248B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- capacitor
- integrated circuit
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路内に形成
される金属−金属キャパシタおよびその製造方法に関す
る。
される金属−金属キャパシタおよびその製造方法に関す
る。
【０００２】
【従来の技術】たとえばシリコンチップのような半導体
チップに形成され、集積回路内に見ることのできるキャ
パシタの様々な種類には、電極の構成に依存して、いわ
ゆる「ポリシリコン−シリコン」キャパシタ、「ポリシ
リコン−ポリシリコン」キャパシタ、または「金属−金
属」キャパシタで作られたものをあげることができ
る。。
チップに形成され、集積回路内に見ることのできるキャ
パシタの様々な種類には、電極の構成に依存して、いわ
ゆる「ポリシリコン−シリコン」キャパシタ、「ポリシ
リコン−ポリシリコン」キャパシタ、または「金属−金
属」キャパシタで作られたものをあげることができ
る。。
【０００３】いわゆる「金属−金属」キャパシタ、すな
わちキャパシタの２つの電極が金属で作られたものは、
それらに適用される電圧がキャパシタンスに非常に小さ
な変動しかもたらさないという利点を提供し、さらに非
常に低い寄生抵抗しか有しないという利点を与える。こ
れらすべての理由により、金属−金属キャパシタは、無
線周波数の分野で使用されるのが有利である。
わちキャパシタの２つの電極が金属で作られたものは、
それらに適用される電圧がキャパシタンスに非常に小さ
な変動しかもたらさないという利点を提供し、さらに非
常に低い寄生抵抗しか有しないという利点を与える。こ
れらすべての理由により、金属−金属キャパシタは、無
線周波数の分野で使用されるのが有利である。
【０００４】一般に、集積回路は半導体基板に形成され
る電子的構成要素（たとえばトランジスタ）を含み、加
えて集積回路の様々な構成要素間の相互接続トラック
（track：線）の形成を可能にする様々なレベルのメタ
ライゼーションを含む。通常、各メタライゼーションレ
ベルは以下のものを含む。すなわち、金属層をエッチン
グした後、これと同じ層にいくつかの相互接続トラック
を置き、これらすべてのトラックが２つの絶縁層の間に
はさみこまれる。１つ上のメタライゼーションレベル
は、下位のメタライゼーションレベルを覆う上位絶縁層
の上に形成される。２つの隣接するメタライゼーション
レベルにあるトラック間の相互接続は、充填用金属（た
とえばタングステン）で満たされる相互接続の穴により
形成され、当該分野の当業者はバイア（via）と呼ぶ。
さらに、一般に窒化チタンまたはチタンで作られる保護
層を堆積することにより、相互金属の拡散バリアを、ア
ルミニウム−タングステンの境界面に形成する。
る電子的構成要素（たとえばトランジスタ）を含み、加
えて集積回路の様々な構成要素間の相互接続トラック
（track：線）の形成を可能にする様々なレベルのメタ
ライゼーションを含む。通常、各メタライゼーションレ
ベルは以下のものを含む。すなわち、金属層をエッチン
グした後、これと同じ層にいくつかの相互接続トラック
を置き、これらすべてのトラックが２つの絶縁層の間に
はさみこまれる。１つ上のメタライゼーションレベル
は、下位のメタライゼーションレベルを覆う上位絶縁層
の上に形成される。２つの隣接するメタライゼーション
レベルにあるトラック間の相互接続は、充填用金属（た
とえばタングステン）で満たされる相互接続の穴により
形成され、当該分野の当業者はバイア（via）と呼ぶ。
さらに、一般に窒化チタンまたはチタンで作られる保護
層を堆積することにより、相互金属の拡散バリアを、ア
ルミニウム−タングステンの境界面に形成する。
【０００５】２つの隣接するメタライゼーションレベル
を分離する絶縁層の従来の厚さは、通常約１ミクロンで
ある。したがって、このような厚さで分離される２つの
異なるメタライゼーションレベルにある２つのトラック
部分の間に、金属−金属キャパシタを直接形成すること
は不可能である。これは、金属−金属キャパシタの誘電
体層の厚さが通常約２００Å（オングストローム）でな
ければならないからである。
を分離する絶縁層の従来の厚さは、通常約１ミクロンで
ある。したがって、このような厚さで分離される２つの
異なるメタライゼーションレベルにある２つのトラック
部分の間に、金属−金属キャパシタを直接形成すること
は不可能である。これは、金属−金属キャパシタの誘電
体層の厚さが通常約２００Å（オングストローム）でな
ければならないからである。
【０００６】よって、集積回路に金属−金属キャパシタ
を組み込むための既知の方法は、以下のようになる。保
護層（たとえば窒化チタン）により覆われる下位絶縁層
の上に、メタライゼーションレベルを形成するアルミニ
ウム層を堆積する。保護層は、さらに下位のメタライゼ
ーションレベルまたは基板に形成された構成要素にこの
メタライゼーションレベルを接続する、集積回路の別の
箇所におけるバイアの存在のため必要となる。次に、こ
のアルミニウム層が、たとえばキャパシタの第１の電極
を定めるようエッチングされ、この第１の電極の上およ
びメタライゼーションレベルのすべての相互接続トラッ
クの上に上位絶縁層を堆積する。上位絶縁層は、このメ
タライゼーションレベルを覆って、１つ上のメタライゼ
ーションレベルを支える。
を組み込むための既知の方法は、以下のようになる。保
護層（たとえば窒化チタン）により覆われる下位絶縁層
の上に、メタライゼーションレベルを形成するアルミニ
ウム層を堆積する。保護層は、さらに下位のメタライゼ
ーションレベルまたは基板に形成された構成要素にこの
メタライゼーションレベルを接続する、集積回路の別の
箇所におけるバイアの存在のため必要となる。次に、こ
のアルミニウム層が、たとえばキャパシタの第１の電極
を定めるようエッチングされ、この第１の電極の上およ
びメタライゼーションレベルのすべての相互接続トラッ
クの上に上位絶縁層を堆積する。上位絶縁層は、このメ
タライゼーションレベルを覆って、１つ上のメタライゼ
ーションレベルを支える。
【０００７】この上位絶縁層において、キャパシタの第
１電極の上部まで下向きにアパーチャをエッチングす
る。その後、薄い誘電体層（たとえば、通常は二酸化シ
リコンまたは可能なら窒化ケイ素）を、およそ５０から
３００Å（オングストローム）の厚さで堆積する。別の
保護層をこの誘電体層上に堆積し、このメタライゼーシ
ョンレベルと、集積回路における別の箇所の他のバイア
との間の接続を可能にする。堆積およびその後の平坦化
により、前記アパーチャを充填用金属で満たす（通常は
タングステン）。タングステンの上に相互金属の拡散バ
リアを堆積した後、１つ上のメタライゼーションレベル
の金属層（アルミニウム）を堆積する。この金属層はこ
のメタライゼーションレベルの相互接続トラックを形成
するようエッチングされ、金属−金属キャパシタの第２
の電極を堆積する。
１電極の上部まで下向きにアパーチャをエッチングす
る。その後、薄い誘電体層（たとえば、通常は二酸化シ
リコンまたは可能なら窒化ケイ素）を、およそ５０から
３００Å（オングストローム）の厚さで堆積する。別の
保護層をこの誘電体層上に堆積し、このメタライゼーシ
ョンレベルと、集積回路における別の箇所の他のバイア
との間の接続を可能にする。堆積およびその後の平坦化
により、前記アパーチャを充填用金属で満たす（通常は
タングステン）。タングステンの上に相互金属の拡散バ
リアを堆積した後、１つ上のメタライゼーションレベル
の金属層（アルミニウム）を堆積する。この金属層はこ
のメタライゼーションレベルの相互接続トラックを形成
するようエッチングされ、金属−金属キャパシタの第２
の電極を堆積する。
【０００８】
【発明が解決しようとする課題】このような方法には、
欠点がある。特に誘電体を二酸化シリコンで構成する場
合、TiN（窒化チタン）保護層がキャパシタの誘電体を
侵食するので、このように形成されるキャパシタの誘電
体の厚さを正確に制御することができない。また、通常
この方法では、平面的な金属ー金属キャパシタの形成し
かできない。さらに、このように形成されたキャパシタ
は、集積回路のメタライゼーションの２つのレベルに広
がる。
欠点がある。特に誘電体を二酸化シリコンで構成する場
合、TiN（窒化チタン）保護層がキャパシタの誘電体を
侵食するので、このように形成されるキャパシタの誘電
体の厚さを正確に制御することができない。また、通常
この方法では、平面的な金属ー金属キャパシタの形成し
かできない。さらに、このように形成されたキャパシタ
は、集積回路のメタライゼーションの２つのレベルに広
がる。
【０００９】本発明は、この問題の解決を提供しようと
するものである。本発明の１つの目的は、必ずしも平面
とは限らないキャパシタを形成することができることで
ある。本発明の他の目的は、誘電体（特に二酸化シリコ
ンで構成される場合）の厚さの制御をより良く行うこと
ができる金属−金属キャパシタを組み込むための方法を
提供することである。
するものである。本発明の１つの目的は、必ずしも平面
とは限らないキャパシタを形成することができることで
ある。本発明の他の目的は、誘電体（特に二酸化シリコ
ンで構成される場合）の厚さの制御をより良く行うこと
ができる金属−金属キャパシタを組み込むための方法を
提供することである。
【００１０】
【課題を解決するための手段】したがって、本発明は、
集積回路に金属−金属キャパシタを組み込むための方法
を提供し、このキャパシタは、薄い誘電体層の両面にお
いて該誘電体層と接触する２つの電極を含む。
集積回路に金属−金属キャパシタを組み込むための方法
を提供し、このキャパシタは、薄い誘電体層の両面にお
いて該誘電体層と接触する２つの電極を含む。
【００１１】本発明によると、集積回路のメタライゼー
ションレベルを支える下位絶縁層の上に、前記キャパシ
タの２つの金属電極および誘電体層を形成した後、該メ
タライゼーションレベルを覆う上位絶縁層を堆積する。
ションレベルを支える下位絶縁層の上に、前記キャパシ
タの２つの金属電極および誘電体層を形成した後、該メ
タライゼーションレベルを覆う上位絶縁層を堆積する。
【００１２】言い換えると、従来技術が２つのメタライ
ゼーションレベルを必然的に伴うのに対し、本発明は、
実際にはメタライゼーションの１つのレベルに金属−金
属キャパシタを形成することができるという意味で、注
目すべきものである。
ゼーションレベルを必然的に伴うのに対し、本発明は、
実際にはメタライゼーションの１つのレベルに金属−金
属キャパシタを形成することができるという意味で、注
目すべきものである。
【００１３】本発明に従って実現する１つの有利な方法
によると、集積回路の前記メタライゼーションレベルを
形成する第１の金属層を下位絶縁層の上に形成し、キャ
パシタの第１の電極を形成するよう前記第１の金属層を
エッチングする。アルミニウムのような従来の材料を、
相互接続トラックおよびキャパシタの金属電極に使用す
る。通常、第１の金属層を保護層（典型的には、窒化チ
タンで作られる）の上に堆積し、保護層は下位絶縁層
（通常、二酸化シリコンで作られる）を覆う。一般に保
護層は、タングステンのバイアと第１の金属層との間の
拡散バリアを、集積回路の別の箇所において堆積しなけ
ればならない必要性のために存在する。
によると、集積回路の前記メタライゼーションレベルを
形成する第１の金属層を下位絶縁層の上に形成し、キャ
パシタの第１の電極を形成するよう前記第１の金属層を
エッチングする。アルミニウムのような従来の材料を、
相互接続トラックおよびキャパシタの金属電極に使用す
る。通常、第１の金属層を保護層（典型的には、窒化チ
タンで作られる）の上に堆積し、保護層は下位絶縁層
（通常、二酸化シリコンで作られる）を覆う。一般に保
護層は、タングステンのバイアと第１の金属層との間の
拡散バリアを、集積回路の別の箇所において堆積しなけ
ればならない必要性のために存在する。
【００１４】このようにエッチングされた第１の金属層
の上に誘電材料（通常、二酸化シリコン）の薄い層を堆
積し、第２の金属層（たとえばアルミニウムまたはタン
グステンで作られ、第１の層より薄い）を誘電体層に堆
積する。キャパシタの第２の電極を形成するため第２の
金属層をエッチングし、このようにエッチングされた第
２の金属層の上に前記上位絶縁層を堆積する。実際には
この上位絶縁層が、１つ上のメタライゼーションレベル
を支えるための絶縁層であることが有利である。このよ
うな方法によると、誘電体材料に接触する窒化チタンの
保護層は、もはや使用されない。
の上に誘電材料（通常、二酸化シリコン）の薄い層を堆
積し、第２の金属層（たとえばアルミニウムまたはタン
グステンで作られ、第１の層より薄い）を誘電体層に堆
積する。キャパシタの第２の電極を形成するため第２の
金属層をエッチングし、このようにエッチングされた第
２の金属層の上に前記上位絶縁層を堆積する。実際には
この上位絶縁層が、１つ上のメタライゼーションレベル
を支えるための絶縁層であることが有利である。このよ
うな方法によると、誘電体材料に接触する窒化チタンの
保護層は、もはや使用されない。
【００１５】さらに、本発明の好ましい実施方法による
と、第１の金属層をエッチングする間、前記第１の電極
について少なくとも１つの側壁を形成し、誘電体層をそ
の側壁に堆積する。その後、誘電体層に第２の金属層を
堆積して第２の金属層をエッチングし、第２の電極につ
いて誘電体層に接触し前記側壁に対面する側面部分を形
成する。
と、第１の金属層をエッチングする間、前記第１の電極
について少なくとも１つの側壁を形成し、誘電体層をそ
の側壁に堆積する。その後、誘電体層に第２の金属層を
堆積して第２の金属層をエッチングし、第２の電極につ
いて誘電体層に接触し前記側壁に対面する側面部分を形
成する。
【００１６】言い換えると、本発明は平面でないキャパ
シタ、すなわちこの場合には垂直な側壁を持つキャパシ
タを形成することができ、これにより機械的応力を制御
しつつ、キャパシタの面積を増やすことができる。
シタ、すなわちこの場合には垂直な側壁を持つキャパシ
タを形成することができ、これにより機械的応力を制御
しつつ、キャパシタの面積を増やすことができる。
【００１７】キャパシタの第２の電極を、上位のメタラ
イゼーションレベルに接続しようと欲する場合（たとえ
ば、他の構成要素に第２の電極を接続するために）に
は、アパーチャを上位絶縁層にエッチングする。アパー
チャは、金属の相互接続の穴すなわちバイアを形成する
よう充填用金属で満たされる。第３の金属層は上位のメ
タライゼーションレベルに対応し、前記上位絶縁層の上
に形成されて金属の相互接続の穴と電気的に接続する。
イゼーションレベルに接続しようと欲する場合（たとえ
ば、他の構成要素に第２の電極を接続するために）に
は、アパーチャを上位絶縁層にエッチングする。アパー
チャは、金属の相互接続の穴すなわちバイアを形成する
よう充填用金属で満たされる。第３の金属層は上位のメ
タライゼーションレベルに対応し、前記上位絶縁層の上
に形成されて金属の相互接続の穴と電気的に接続する。
【００１８】また本発明の主題は、薄い誘電体層の両面
に置かれ、該薄い誘電体層に接触する２つの金属電極を
有する金属−金属キャパシタを含む集積回路である。本
発明の一般的な特徴によると、２つの金属電極および誘
電体層が、集積回路のメタライゼーションレベルを支え
る下位絶縁層およびこのメタライゼーションレベルを覆
う上位絶縁層との間にあることである。
に置かれ、該薄い誘電体層に接触する２つの金属電極を
有する金属−金属キャパシタを含む集積回路である。本
発明の一般的な特徴によると、２つの金属電極および誘
電体層が、集積回路のメタライゼーションレベルを支え
る下位絶縁層およびこのメタライゼーションレベルを覆
う上位絶縁層との間にあることである。
【００１９】第１の電極は、前記メタライゼーションレ
ベルを形成する金属層の一部であり、第２の電極が第１
の電極より薄いことが有利である。
ベルを形成する金属層の一部であり、第２の電極が第１
の電極より薄いことが有利である。
【００２０】本発明の好ましい実施形態によると、第１
の電極は、誘電体層の一部で覆われる側壁を有し、この
誘電体層の一部は第２の電極の一部で覆われる。したが
って本発明によるキャパシタは、平面である必要がな
い。
の電極は、誘電体層の一部で覆われる側壁を有し、この
誘電体層の一部は第２の電極の一部で覆われる。したが
って本発明によるキャパシタは、平面である必要がな
い。
【００２１】第１の金属層に形成される第１の電極の金
属がアルミニウムであり、誘電体層に直接接触する第２
の電極の金属がアルミニウムまたはタングステンであ
り、誘電体が、SiO2、Si3N4およびTa2O5のグループから
選択することが有利である。また、第１の電極の厚さが
約０．７ミクロンであり、誘電体層の厚さが約０．０２
ミクロンであり、第２の電極の厚さがおよそ０．０５お
よび０．１ミクロンの間にあることが有利である。
属がアルミニウムであり、誘電体層に直接接触する第２
の電極の金属がアルミニウムまたはタングステンであ
り、誘電体が、SiO2、Si3N4およびTa2O5のグループから
選択することが有利である。また、第１の電極の厚さが
約０．７ミクロンであり、誘電体層の厚さが約０．０２
ミクロンであり、第２の電極の厚さがおよそ０．０５お
よび０．１ミクロンの間にあることが有利である。
【００２２】本発明の他の有利な点および特徴は、詳細
な実施形態の説明および実現方法から明らかである。
な実施形態の説明および実現方法から明らかである。
【００２３】
【発明の実施の形態】図１は、半導体基板（たとえばシ
リコン）１を示す。この基板の上には下位絶縁層２があ
り、集積回路のメタライゼーションレベルＭ１を支え
る。説明する例においては、このＭ１をメタライゼーシ
ョンの第１レベルと仮定する。この下位絶縁層（たとえ
ば二酸化シリコン）は、低温（通常４００℃以下）で熱
を利用した堆積（TEOSデポジション）により形成するこ
とができる。この下位絶縁層の厚さは、通常約１ミクロ
ンである。
リコン）１を示す。この基板の上には下位絶縁層２があ
り、集積回路のメタライゼーションレベルＭ１を支え
る。説明する例においては、このＭ１をメタライゼーシ
ョンの第１レベルと仮定する。この下位絶縁層（たとえ
ば二酸化シリコン）は、低温（通常４００℃以下）で熱
を利用した堆積（TEOSデポジション）により形成するこ
とができる。この下位絶縁層の厚さは、通常約１ミクロ
ンである。
【００２４】保護層３は、通常チタンまたは窒化チタン
を基材としており、下位絶縁層２の上に５００〜１００
０Åの厚さで堆積する。保護層３は、たとえば絶縁層２
が支えるメタライゼーションレベルＭ１でにおいて基板
１に形成された構成要素を接続する、集積回路の別の箇
所におけるバイアの存在のために必要である。保護層３
の機能は、バイアの金属（タングステン）およびメタラ
イゼーションレベルＭ１の金属（アルミニウム）の間に
相互金属の拡散バリアを形成することである。
を基材としており、下位絶縁層２の上に５００〜１００
０Åの厚さで堆積する。保護層３は、たとえば絶縁層２
が支えるメタライゼーションレベルＭ１でにおいて基板
１に形成された構成要素を接続する、集積回路の別の箇
所におけるバイアの存在のために必要である。保護層３
の機能は、バイアの金属（タングステン）およびメタラ
イゼーションレベルＭ１の金属（アルミニウム）の間に
相互金属の拡散バリアを形成することである。
【００２５】堆積された第１の金属層４は、エッチング
（たとえばプラズマドライエッチング）された後、第１
のメタライゼーションレベルＭ１に置かれる集積回路の
様々な相互接続トラックを形成する。エッチングマスク
は、エッチングによりこれらの相互接続トラックを形成
することとは別に、第１の金属層４に金属−金属キャパ
シタの第１の金属電極４０を形成するのに使用される。
この第１の電極４０は平面的な上部表面ＳＦを有し、ア
パーチャ５によって第１の金属層４の残り部分４１から
隔てられている。アパーチャ５は下位絶縁層２まで伸長
し、第１の金属電極４０について、実質的に垂直な側壁
ＦＬを与える。この第１の金属層４の厚さは、典型的に
は約０．６ミクロンである。
（たとえばプラズマドライエッチング）された後、第１
のメタライゼーションレベルＭ１に置かれる集積回路の
様々な相互接続トラックを形成する。エッチングマスク
は、エッチングによりこれらの相互接続トラックを形成
することとは別に、第１の金属層４に金属−金属キャパ
シタの第１の金属電極４０を形成するのに使用される。
この第１の電極４０は平面的な上部表面ＳＦを有し、ア
パーチャ５によって第１の金属層４の残り部分４１から
隔てられている。アパーチャ５は下位絶縁層２まで伸長
し、第１の金属電極４０について、実質的に垂直な側壁
ＦＬを与える。この第１の金属層４の厚さは、典型的に
は約０．６ミクロンである。
【００２６】次のステップ（図２を参照）は、図１の積
み重ねた層の上に、誘電体特性を持つ金属から形成され
る薄い層６を堆積する。誘電体特性を持つ金属は、一般
に二酸化シリコン(SiO2）であり、また窒化ケイ素(Si3N
4)または酸化タルタル(Ta2O5)であることもできる。以
下に詳細に述べるように、この層の材料は金属−金属キ
ャパシタの誘電体を形成する。この層６の厚さは、典型
的には約０．０２ミクロンである（特に、金属電極４０
に置かれる平面的な部分６１においては）。他方、この
誘電体層の垂直部分６０は第１の電極の垂直な側壁にあ
り、平面的な部分６１よりわずかに薄い厚さを有するこ
とができる。
み重ねた層の上に、誘電体特性を持つ金属から形成され
る薄い層６を堆積する。誘電体特性を持つ金属は、一般
に二酸化シリコン(SiO2）であり、また窒化ケイ素(Si3N
4)または酸化タルタル(Ta2O5)であることもできる。以
下に詳細に述べるように、この層の材料は金属−金属キ
ャパシタの誘電体を形成する。この層６の厚さは、典型
的には約０．０２ミクロンである（特に、金属電極４０
に置かれる平面的な部分６１においては）。他方、この
誘電体層の垂直部分６０は第１の電極の垂直な側壁にあ
り、平面的な部分６１よりわずかに薄い厚さを有するこ
とができる。
【００２７】次に、図３において第２の金属層７を堆積
する。第２の金属層７は第１の金属層４より厚さが薄
く、通常は約０．１ミクロンである。この第２の金属層
は、たとえばアルミニウムまたはタングステンで作ら
れ、金属−金属キャパシタの第２の金属電極を形成する
ことを可能にする。
する。第２の金属層７は第１の金属層４より厚さが薄
く、通常は約０．１ミクロンである。この第２の金属層
は、たとえばアルミニウムまたはタングステンで作ら
れ、金属−金属キャパシタの第２の金属電極を形成する
ことを可能にする。
【００２８】金属の第２の層をエッチング（たとえばプ
ラズマドライエッチングにより）した後、キャパシタの
第２の金属電極を定める（図４）。第２の電極は、第１
の電極４０の平面的な表面ＳＦの反対側の実質的に平面
的な部分７１、および（平面的でないキャパシタを形成
しようとする場合には）誘電体の垂直部分６０を覆って
第１の金属電極４０の垂直な側壁ＦＬに対面して置かれ
る垂直部分７０を有する。
ラズマドライエッチングにより）した後、キャパシタの
第２の金属電極を定める（図４）。第２の電極は、第１
の電極４０の平面的な表面ＳＦの反対側の実質的に平面
的な部分７１、および（平面的でないキャパシタを形成
しようとする場合には）誘電体の垂直部分６０を覆って
第１の金属電極４０の垂直な側壁ＦＬに対面して置かれ
る垂直部分７０を有する。
【００２９】次に図５では、全体のアセンブリを絶縁層
８（たとえば二酸化シリコン）で覆う。また絶縁層８
を、TEOSデポジションにより堆積することができる。ポ
リッシング（たとえばメカノケミカル的に）の後、通常
約０．７ミクロンの厚さを有する上位絶縁層８０を得る
（図６）。
８（たとえば二酸化シリコン）で覆う。また絶縁層８
を、TEOSデポジションにより堆積することができる。ポ
リッシング（たとえばメカノケミカル的に）の後、通常
約０．７ミクロンの厚さを有する上位絶縁層８０を得る
（図６）。
【００３０】本発明は、以下の事実によって特に従来技
術から区別される。すなわち本発明においては、従来技
術のように絶縁層をエッチングし、窒化チタンの保護層
（これ自身充填用金属で覆われ、その後アルミニウムで
覆われる）で覆われる誘電体層を堆積するようにキャパ
シタの電極を定めるのではなく、メタライゼーションレ
ベルの金属層を直接エッチングすることにより定めると
いう事実である。第２の電極を形成するため、特定の薄
いメタライゼーションレベルを誘電体上に堆積する。さ
らに、この特定のメタライゼーションレベルは、１つ下
のメタライゼーションレベルにバイアで接続することが
できるトラックを形成しない。従って、誘電体上の窒化
チタンの保護層の堆積はもはや必要ない。このことは、
特に誘電体が二酸化シリコンである場合、誘電体の厚さ
を堆積操作により単独で完全に制御することができる。
これは、窒化チタン（シリカの還元剤である）の堆積か
ら生じる欠点が除去されるからである。
術から区別される。すなわち本発明においては、従来技
術のように絶縁層をエッチングし、窒化チタンの保護層
（これ自身充填用金属で覆われ、その後アルミニウムで
覆われる）で覆われる誘電体層を堆積するようにキャパ
シタの電極を定めるのではなく、メタライゼーションレ
ベルの金属層を直接エッチングすることにより定めると
いう事実である。第２の電極を形成するため、特定の薄
いメタライゼーションレベルを誘電体上に堆積する。さ
らに、この特定のメタライゼーションレベルは、１つ下
のメタライゼーションレベルにバイアで接続することが
できるトラックを形成しない。従って、誘電体上の窒化
チタンの保護層の堆積はもはや必要ない。このことは、
特に誘電体が二酸化シリコンである場合、誘電体の厚さ
を堆積操作により単独で完全に制御することができる。
これは、窒化チタン（シリカの還元剤である）の堆積か
ら生じる欠点が除去されるからである。
【００３１】さらに本発明は、平面的であることを必要
とせず、側壁を有することのできる金属−金属キャパシ
タを得るのに使用することができる。このことは、キャ
パシタの表面領域を増大させることができ、集積回路の
全体の表面領域を対応して増大させることがない。
とせず、側壁を有することのできる金属−金属キャパシ
タを得るのに使用することができる。このことは、キャ
パシタの表面領域を増大させることができ、集積回路の
全体の表面領域を対応して増大させることがない。
【００３２】最後に、従来技術の金属−金属キャパシタ
が２つのメタライゼーションレベルにわたって広がるの
に対し、本発明によって得られる金属−金属キャパシタ
は、メタライゼーションレベルの両面にある２つの絶縁
層の間の、１つであって同じメタライゼーションレベル
Ｍ１に事実上形成されることに当該技術分野の当業者は
気づくであろう。
が２つのメタライゼーションレベルにわたって広がるの
に対し、本発明によって得られる金属−金属キャパシタ
は、メタライゼーションレベルの両面にある２つの絶縁
層の間の、１つであって同じメタライゼーションレベル
Ｍ１に事実上形成されることに当該技術分野の当業者は
気づくであろう。
【００３３】金属−金属キャパシタの第２の金属電極７
１を、集積回路の上位のメタライゼーションレベルに接
続するため、図７から１０により具体的に例示するよう
なステップが実行される。
１を、集積回路の上位のメタライゼーションレベルに接
続するため、図７から１０により具体的に例示するよう
なステップが実行される。
【００３４】具体的には、アパーチャ９を、上位絶縁層
８０においてキャパシタの第２の金属電極７１まで下向
きにエッチングする。また、メタライゼーションレベル
Ｍ１の第１の金属層の残り部分４１を、１つ上のメタラ
イゼーションレベルＭ２に接続しようと欲する場合に
は、アパーチャ１０を部分４１まで下向きにエッチング
する。
８０においてキャパシタの第２の金属電極７１まで下向
きにエッチングする。また、メタライゼーションレベル
Ｍ１の第１の金属層の残り部分４１を、１つ上のメタラ
イゼーションレベルＭ２に接続しようと欲する場合に
は、アパーチャ１０を部分４１まで下向きにエッチング
する。
【００３５】次に図８において、薄い保護層１１（これ
もチタンまたは窒化チタンから形成され、典型的な厚さ
は約０．１ミクロンである）を、エッチングされた上位
絶縁層８０に堆積する。充填用材料１２（たとえばタン
グステン）を、その後このように形成されたアセンブリ
全体に堆積する。
もチタンまたは窒化チタンから形成され、典型的な厚さ
は約０．１ミクロンである）を、エッチングされた上位
絶縁層８０に堆積する。充填用材料１２（たとえばタン
グステン）を、その後このように形成されたアセンブリ
全体に堆積する。
【００３６】全体のアセンブリをメカノケミカル的にポ
リッシングした後、２つの金属の相互接続の穴すなわち
バイア１２０および１２１が得られる（図９）。アルミ
ニウムおよびタングステンの間の相互拡散を防ぐため、
保護層１１は拡散バリアを提供する。
リッシングした後、２つの金属の相互接続の穴すなわち
バイア１２０および１２１が得られる（図９）。アルミ
ニウムおよびタングステンの間の相互拡散を防ぐため、
保護層１１は拡散バリアを提供する。
【００３７】次に図１０において、チタンまたは窒化チ
タンの別の層１３をアセンブリ全体に堆積し、その後第
３の金属層（アルミニウムで作られ、メタライゼーショ
ンレベルＭ２を形成する）を堆積して、部分１４０（バ
イア１２０と接触し、その結果金属−金属キャパシタの
第２の金属電極７１と接触する）を他の部分１４１（バ
イア１２１に接触する）から隔てるアパーチャ１５を形
成するようエッチングする。したがって金属−金属キャ
パシタの第２の金属電極７１を、メタライゼーションレ
ベルＭ２のすぐ上の金属部分１４０の手段による方法で
接続することができる。
タンの別の層１３をアセンブリ全体に堆積し、その後第
３の金属層（アルミニウムで作られ、メタライゼーショ
ンレベルＭ２を形成する）を堆積して、部分１４０（バ
イア１２０と接触し、その結果金属−金属キャパシタの
第２の金属電極７１と接触する）を他の部分１４１（バ
イア１２１に接触する）から隔てるアパーチャ１５を形
成するようエッチングする。したがって金属−金属キャ
パシタの第２の金属電極７１を、メタライゼーションレ
ベルＭ２のすぐ上の金属部分１４０の手段による方法で
接続することができる。
【００３８】
【発明の効果】本発明によると、必ずしも平面とは限ら
ないキャパシタを形成することができる。また、金属−
金属キャパシタにおいて、誘電体層の厚さの制御をより
良く行うことができる。
ないキャパシタを形成することができる。また、金属−
金属キャパシタにおいて、誘電体層の厚さの制御をより
良く行うことができる。
【図１】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第１のステップを示す図。
明の１つの実施形態における第１のステップを示す図。
【図２】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第２のステップを示す図。
明の１つの実施形態における第２のステップを示す図。
【図３】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第３のステップを示す図。
明の１つの実施形態における第３のステップを示す図。
【図４】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第４のステップを示す図。
明の１つの実施形態における第４のステップを示す図。
【図５】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第５のステップを示す図。
明の１つの実施形態における第５のステップを示す図。
【図６】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第６のステップを示す図。
明の１つの実施形態における第６のステップを示す図。
【図７】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第７のステップを示す図。
明の１つの実施形態における第７のステップを示す図。
【図８】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第８のステップを示す図。
明の１つの実施形態における第８のステップを示す図。
【図９】金属−金属キャパシタの形成を可能にする本発
明の１つの実施形態における第９のステップを示す図。
明の１つの実施形態における第９のステップを示す図。
【図１０】金属−金属キャパシタの形成を可能にする本
発明の１つの実施形態における第１０のステップを示す
図。
発明の１つの実施形態における第１０のステップを示す
図。
１ 基板 ２ 下位絶縁層 ３ 保護層 ４ 第１の金属層 ５ アパーチャ ６ 誘電体層 ７ 第２の金属層 ８ 上位絶縁層 ９、１０ アパーチャ １１ 保護層 １２０、１２１ バイア
フロントページの続き (56)参考文献 特開 平５−129522（ＪＰ，Ａ) 特開 平８−227972（ＪＰ，Ａ) 特開 平９−97873（ＪＰ，Ａ) 特開 平１−198061（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 27/10 451
Claims (5)
- 【請求項１】基板上に設けられた金属の第１のメタライ
ゼーション層、該メタライゼーション層の上に設けられ
た層間絶縁層、および該層間絶縁層に設けられたバイア
によって電気的に接続される該層間絶縁層上に設けられ
た第２のメタライゼーション層を備え、前記バイアと前
記第１および第２のメタライゼーション層との間に保護
層を有する集積回路において、 前記第１のメタライゼーション層上に形成された比較的
薄いキャパシタ用の誘電体層と、 前記キャパシタ用の誘電体層上に直接接触して設けら
れ、下方のメタライゼーションレベルにバイア接続しな
い、前記第１のメタライゼーション層より薄い金属キャ
パシタ電極と、 前記キャパシタ電極を引き出し、前記第２のメタライゼ
ーション層の一部に保護層を介して接続する、前記層間
絶縁層に設けられた電極引き出し用のバイアと、 を備え、前記層間絶縁層に、前記第１のメタライゼーシ
ョン層の一部で形成される下部電極、前記キャパシタ用
の誘電体層および前記金属キャパシタ電極を持つ金属−
金属キャパシタを、該キャパシタ用の誘電体層と金属キ
ャパシタ電極との間に保護層を介在させることなく埋め
込んだことを特徴とする集積回路。 - 【請求項２】前記金属キャパシタ電極が約０．１ミクロ
ンの厚さを持つ請求項１に記載の集積回路。 - 【請求項３】前記金属キャパシタ電極が０．０５ミクロ
ンから０．１ミクロンの間の厚さを持つ請求項２に記載
の集積回路。 - 【請求項４】前記比較的薄い誘電体層が、０．０２ミク
ロンのオーダーである請求項１から請求項３のいずれか
に記載の集積回路 - 【請求項５】前記金属の第１のメタライゼーション層が
側壁を有し、前記キャパシタ用の誘電体層の一部が該側
壁を覆っており、前記金属キャパシタ電極の一部が、該
側壁を覆う誘電体層の一部を覆うようにした請求項１か
ら請求項４のいずれかに記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9709164A FR2766294B1 (fr) | 1997-07-18 | 1997-07-18 | Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant |
| FR9709164 | 1997-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174462A JPH1174462A (ja) | 1999-03-16 |
| JP3101248B2 true JP3101248B2 (ja) | 2000-10-23 |
Family
ID=9509377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10192751A Expired - Lifetime JP3101248B2 (ja) | 1997-07-18 | 1998-07-08 | 金属−金属キャパシタを集積回路に組み込むための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6136640A (ja) |
| EP (1) | EP0892442B1 (ja) |
| JP (1) | JP3101248B2 (ja) |
| DE (1) | DE69808190T2 (ja) |
| FR (1) | FR2766294B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228707B1 (en) * | 1999-06-21 | 2001-05-08 | Philips Semiconductors, Inc. | Semiconductor arrangement having capacitive structure and manufacture thereof |
| US6862720B1 (en) | 1999-10-28 | 2005-03-01 | National Semiconductor Corporation | Interconnect exhibiting reduced parasitic capacitance variation |
| US6414367B1 (en) * | 1999-10-28 | 2002-07-02 | National Semiconductor Corporation | Interconnect exhibiting reduced parasitic capacitance variation |
| FR2801425B1 (fr) * | 1999-11-18 | 2004-05-28 | St Microelectronics Sa | Capacite integree a dielectrique hybride |
| EP1132973A1 (de) * | 2000-03-06 | 2001-09-12 | Infineon Technologies AG | Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung |
| US6426250B1 (en) | 2001-05-24 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | High density stacked MIM capacitor structure |
| US6847077B2 (en) * | 2002-06-25 | 2005-01-25 | Agere Systems, Inc. | Capacitor for a semiconductor device and method for fabrication therefor |
| CN1787135B (zh) * | 2004-12-08 | 2010-05-05 | 上海华虹Nec电子有限公司 | 金属-金属电容的制作方法 |
| US8039049B2 (en) * | 2005-09-30 | 2011-10-18 | Tokyo Electron Limited | Treatment of low dielectric constant films using a batch processing system |
| US7365412B2 (en) * | 2006-04-12 | 2008-04-29 | International Business Machines Corporation | Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof |
| US9986633B2 (en) | 2016-06-16 | 2018-05-29 | International Business Machines Corporation | Embedding discrete components having variable dimensions in a substrate |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2575335B1 (fr) * | 1984-12-21 | 1987-06-19 | Thomson Csf | Element capacitif integre sur une pastille de circuit integre, et procede de realisation de cet element capacitif |
| US4638400A (en) * | 1985-10-24 | 1987-01-20 | General Electric Company | Refractory metal capacitor structures, particularly for analog integrated circuit devices |
| JPH05129522A (ja) * | 1991-10-30 | 1993-05-25 | Seikosha Co Ltd | 半導体装置 |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| JP3076507B2 (ja) * | 1995-06-13 | 2000-08-14 | 松下電子工業株式会社 | 半導体装置、半導体集積回路装置及びその製造方法 |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| KR100219507B1 (ko) * | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
| KR100267087B1 (en) * | 1997-01-07 | 2000-10-02 | Samsung Electronics Co Ltd | Manufacturing method of capacitor device |
| US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
-
1997
- 1997-07-18 FR FR9709164A patent/FR2766294B1/fr not_active Expired - Fee Related
-
1998
- 1998-07-03 DE DE69808190T patent/DE69808190T2/de not_active Expired - Fee Related
- 1998-07-03 EP EP98401680A patent/EP0892442B1/fr not_active Expired - Lifetime
- 1998-07-08 JP JP10192751A patent/JP3101248B2/ja not_active Expired - Lifetime
- 1998-07-17 US US09/118,499 patent/US6136640A/en not_active Expired - Lifetime
-
2000
- 2000-09-08 US US09/658,221 patent/US6423996B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2766294B1 (fr) | 2001-01-19 |
| US6423996B1 (en) | 2002-07-23 |
| EP0892442B1 (fr) | 2002-09-25 |
| US6136640A (en) | 2000-10-24 |
| DE69808190T2 (de) | 2003-05-28 |
| JPH1174462A (ja) | 1999-03-16 |
| EP0892442A1 (fr) | 1999-01-20 |
| FR2766294A1 (fr) | 1999-01-22 |
| DE69808190D1 (de) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US6900539B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100424024B1 (ko) | 텅스텐/알루미늄층을사용하는집적회로내부배선및그제조방법 | |
| US8390038B2 (en) | MIM capacitor and method of making same | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| US20030001264A1 (en) | Apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000340569A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JP2003282728A (ja) | 半導体素子及びその製造方法 | |
| US6323558B1 (en) | Method for fabricating a contact of a semiconductor device | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2001053144A (ja) | 半導体装置及びその製造方法 | |
| US20020135070A1 (en) | Integrated circuits having plugs in conductive layers therein and related methods | |
| US6432771B1 (en) | DRAM and MOS transistor manufacturing | |
| JPH11162980A (ja) | 半導体装置およびその製造方法 | |
| JPH11121458A (ja) | 半導体装置 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| JPH09283623A (ja) | 半導体装置及びその製造方法 | |
| JPH0955476A (ja) | 半導体装置 | |
| JP2924474B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |