JP2008205165A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2008205165A
JP2008205165A JP2007039157A JP2007039157A JP2008205165A JP 2008205165 A JP2008205165 A JP 2008205165A JP 2007039157 A JP2007039157 A JP 2007039157A JP 2007039157 A JP2007039157 A JP 2007039157A JP 2008205165 A JP2008205165 A JP 2008205165A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
metal
functional element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007039157A
Other languages
English (en)
Inventor
Shinji Fujii
真二 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007039157A priority Critical patent/JP2008205165A/ja
Priority to US12/025,311 priority patent/US20080290454A1/en
Publication of JP2008205165A publication Critical patent/JP2008205165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】半導体基板上において、少なくとも１つの機能性素子が構成される半導体集積回路装置において、機能性素子の直上側または直下側にダミー金属パターンを用いることなく、その剛性や電気的特性の劣化を抑制するとともに、前記機能性素子の性能を十分に発揮できるようにする。
【解決手段】半導体基板上において、少なくとも１つの機能性素子が構成された半導体集積回路装置において、前記機能性素子の上側及び下側の少なくとも一方において層間絶縁膜を介して形成されるとともに、その層間絶縁膜で分離されている金属配線同士を繋ぐ層間接続体の内側であって前記機能性素子の外側に位置する領域において、前記機能性素子を囲むようにしてダミー金属部を設ける。
【選択図】図２

Description

本発明は、所定の機能性素子を含んでなる半導体集積回路装置に関する。
半導体集積回路装置の微細化が進むにつれて、例えば配線間寄生容量を減少させるべく、前記配線間を絶縁分離するために使用する層間絶縁膜として誘電率の低い材料を使用するようになってきている。また、ウエハ作製中に、前記層間絶縁膜に対して前記配線を形成するための溝を形成した後の熱処理工程において、前記層間絶縁膜中に残留するガスや水分が前記溝中に前記配線を形成する以前においては、前記溝を介して外部に放出される。
上述のように、層間絶縁膜を低誘電率材料から形成した場合、このような低誘電率材料は一般に剛性が低く、その結果、得られる半導体集積回路基板の剛性などの機械的特性が劣化してしまうという問題が生じる。また、上述のように配線形成のための溝部が存在する場合において、前記溝部と連続して層間接続体を形成するための開口部（ビア）が形成されている場合、前記溝部から上述のようにしてガスや水分が放出される時、前記溝部の周りに他の溝が殆どない場合は前記開口部に放出が集中しダメージを与えてしまう。その結果、前記開口部の抵抗が増大してしまい、目的とする半導体集積回路装置の電気的特性が劣化してしまうという問題も生じる。
かかる観点から、上来の半導体集積回路装置においては、上述した問題を回避すべく、例えば層間絶縁膜の配線が形成されていない領域においてダミーの金属パターンを形成し、この金属パターンによって、前記層間絶縁膜を低誘電率材料で構成した場合の半導体集積回路装置の剛性劣化や、配線を形成すべき溝と連通した開口部（ビア）に前記層間絶縁膜中に含有されるガスや水分が集中するのを抑制するようにしていた。このような制約は、一般的にメタル被覆率ルール制約と呼ぶ。
特に、特許文献１では、上記配線が疎になっている領域において積極的にダミーの金属パターンを形成することが試みられている。
特開平４−３０７９５８号
しかしながら、上記半導体集積回路装置が、容量素子などの機能性素子を有する場合、上述したようなダミー金属パターンが存在すると、前記容量素子と前記ダミー金属パターンとの間に寄生容量が生成されてしまい、その目的とする特性を十分に奏することができないでいた。また、上記半導体集積回路装置が、メタルフューズなどの機能性素子を有する場合、上述したようなダミー金属パターンが存在すると、前記メタルフューズをレーザ光などで切断する際に、前記レーザ光が前記ダミー金属パターンに引き寄せられてしまい、いわゆるブローマージンが十分に確保できないために、前記メタルフューズに対してレーザ光を十分に照射することができず、上述したような切断加工を効率的に実行することができないという問題もあった。
本発明は、半導体基板上において、少なくとも１つの機能性素子が構成される半導体集積回路装置において、機能性素子の直上側または直下側にダミー金属パターンを用いることなく、その剛性や電気的特性の劣化を抑制するとともに、前記機能性素子の性能を十分に発揮できるようにすることを目的とする。
上記目的を達成すべく、本発明の一態様は、半導体基板上において、少なくとも１つの機能性素子が構成された半導体集積回路装置であって、
前記機能性素子の上側及び下側の少なくとも一方において層間絶縁膜を介して形成されるとともに、その層間絶縁膜で分離されている金属配線同士を繋ぐ層間接続体の内側であって前記機能性素子の外側に位置する領域において、前記機能性素子を囲むようにしてダミー金属部を設けたことを特徴とする、半導体集積回路装置に関する。
上記態様によれば、半導体基板上において、少なくとも１つの機能性素子が構成された半導体集積回路装置において、機能性素子の直上側または直下側にダミー金属パターンを用いることなく、その剛性や電気的特性の劣化を抑制するとともに、前記機能性素子の性能を十分に発揮できるようにすることができる。
以下、本発明の具体的な実施形態について説明する。
（第１の実施形態）
図１は、第１の実施形態における半導体集積回路装置を示す平面図であり、図２は、図１に示す半導体集積回路装置のＩ−Ｉ線に沿って切った場合の断面図である。なお、これらの図においては、本実施形態の特徴を明確にすべく、その具体的な構成要素、特に配線パターンなどについては実際のものと異なり、簡略化して描いている。
図１及び図２に示す半導体集積回路装置１０においては、シリコンなどからなる半導体基板１１上において、この基板１１の表層部分に形成された素子分離領域１１Ａを介して第１の層間絶縁膜２１及び第１のメタル層Ｍ１、第２の層間絶縁膜２２及び第２のメタル層Ｍ２、第３の層間絶縁膜２３及び第３のメタル層Ｍ３、第４の層間絶縁膜２４及び第４のメタル層Ｍ４、第５の層間絶縁膜２５及び第５のメタル層Ｍ５、ならびに第６の層間絶縁膜２６及び第６のメタル層Ｍ６が、この順に積層されている。
第１のメタル層Ｍ１は配線パターンであり、第２のメタル層Ｍ２は、ダミー金属部Ｍ２−１及び配線パターンＭ２−２を構成している。第３のメタル層Ｍ３及び第４のメタル層Ｍ４は、それぞれ容量素子(機能性素子)を構成している。第５のメタル層Ｍ５は、容量素子（機能性素子）Ｍ５−１及び配線パターンＭ５−２を構成している。第６のメタル層Ｍ６は、ダミー金属部Ｍ６−１及び配線パターンＭ６−２を構成している。
第１のメタル層Ｍ１と第２のメタル層Ｍ２の配線パターンＭ２−２とは層間接続体（ビア）１２で電気的に接続されている。また、第５のメタル層Ｍ６と第５のメタル層Ｍ５の配線パターンＭ５−２とは層間接続体(ビア)１６で電気的に接続されている。なお、第３のメタル層Ｍ３及び第４のメタル層Ｍ４に対する配線パターンは省略している。
本実施形態では、図１及び図２に示す半導体集積回路装置１０の水平方向において、第２のメタル層Ｍ２及び第６のメタル層Ｍ６において、それぞれ層間接続体１２及び１６の内側であって、メタル層Ｍ３、Ｍ４及びＭ５（容量素子Ｍ３、Ｍ４及びＭ５−１）の外側においてダミー金属部Ｍ２−１及びＭ６−１を設けている。また、図１から明らかなように、ダミー金属部Ｍ２−１及びＭ６−１は、それぞれ複数の金属片からなり、それらが互いに間隔ｄでメタル層Ｍ３、Ｍ４及びＭ５（容量素子Ｍ３、Ｍ４及びＭ５−１）を囲むようにして形成されている。
したがって、例えば、図１及び図２に示す半導体集積回路装置の作製中において、半導体基板１１上に、第１の層間絶縁膜２１及び第１のメタル層Ｍ１を形成した後に、第２の層間絶縁膜２２を形成し、第２のメタル層Ｍ２を形成する以前に、第２の層間絶縁膜２２に対して熱処理を加えた場合においても、第２の層間絶縁膜２２中に残存するガスや水分は、配線パターンＭ２−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ２−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。
この結果、配線パターンＭ２−２を形成するための前記溝部に前記ガスや水分が集中しなくなり、前記溝部に連通した層間接続体１２を形成すべき開口部(ビア)のダメージを抑制することができる。このため、かかる部分での抵抗増大を抑制することができる。
また、第３の層間絶縁膜２３及び第３のメタル層Ｍ３、第４の層間絶縁膜２４及び第４のメタル層Ｍ４、第５の層間絶縁膜２５及び第５のメタル層Ｍ５を順次に形成し、次いで、第６の層間絶縁膜２６を形成し、第６のメタル層Ｍ６を形成する以前に、第６の層間絶縁膜２６に対して熱処理を加えた場合においても、第６の層間絶縁膜２６中に残存するガスや水分は、配線パターンＭ６−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ６−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。
この結果、配線パターンＭ６−２を形成するための前記溝部に前記ガスや水分が集中しなくなり、前記溝部に連通した層間接続体１６を形成すべき開口部(ビア)のダメージを抑制することができる。この結果、かかる部分での抵抗増大を抑制することができる。
したがって、層間接続体１２及び１６を形成すべき開口部の抵抗増大を抑制することができる結果として、本実施形態における半導体集積回路装置１０の電気的特性の劣化を抑制することができる。
また、ダミー金属部Ｍ２−１及びＭ６−１は、メタル層Ｍ３、Ｍ４及びＭ５（容量素子Ｍ３、Ｍ４及びＭ５−１）を囲むようにして形成されているので、層間絶縁膜２１〜２６が誘電率の高い材料から構成され、その剛性が低い場合でも、ダミー金属部Ｍ２−１及びＭ６−１の存在によって前記剛性低下を補完することができ、目的とする半導体集積回路装置１０の機械的強度を十分に確保することができるようになる。
さらに、ダミー金属部Ｍ２−１及びＭ６−１は、メタル層Ｍ３、Ｍ４及びＭ５（容量素子Ｍ３、Ｍ４及びＭ５−１）と上下方向において重ならないので、従来のダミー金属パターンなどと異なり、ダミー金属部Ｍ２−１及びＭ６−１と、メタル層Ｍ３、Ｍ４及びＭ５との間に寄生容量が生成されることがない。したがって、半導体集積回路装置の特性が当初の設計値から大幅にシフトするようなことがない。
なお、本実施形態において、ダミー金属部Ｍ２−１及びＭ６−１は、それぞれ複数の金属片で構成されているが、それらの配置間隔ｄは例えば半導体集積回路装置に要求される最小配線間隔の３倍以内の間隔とする。また、好ましくは、前記最終配線間隔と同等あるいはそれ以下とする。これによって、層間絶縁膜２１及び２６中の水分などがダミー金属部Ｍ２−１及びＭ６−１を形成すべき溝部に捕獲されることなく通過して、配線パターンＭ２−２及びＭ６−２を形成すべき溝部に至るのを効果的に抑制することができる。
また、上述した最小配線間隔は世代ごとの半導体集積回路装置に対してそれぞれ要求される値であって、近年の微細化の要求に伴って世代が進むたびに狭小化される。現在の半導体集積回路装置は６５ｎｍ世代と呼ばれており、この世代における前記最小配線間隔は０．１μｍである。また、前記最小配線間隔は最小間隔ルールと呼ばれている。
なお、メタル層Ｍ１〜Ｍ６は、上述したようにその一部は配線パターンをも構成することから、その具体的な構成材料は、配線パターン材料として従来から汎用されているものを使用することができ、具体的には銅、金、銀、アルミニウムなどから構成することができる。
図３は、図１及び図２に関連する上記実施形態の変形例を示す平面図である。上記実施形態では、ダミー金属部Ｍ２−１及びＭ６−１はそれぞれ複数の金属片から構成されていたが、本実施形態では、ダミー金属部Ｍ２−１及びＭ６−１はそれぞれ連続した単一の金属部材から構成されている。したがって、これらダミー金属部を形成すべき溝部も連続した溝部として形成されるようになるため、層間絶縁膜２１及び２６中の水分などがダミー金属部Ｍ２−１及びＭ６−１を形成すべき溝部に捕獲されることなく通過して、配線パターンＭ２−２及びＭ６−２を形成すべき溝部に至るのをより効果的に抑制することができる。
なお、本変形例における半導体集積回路装置の断面は、上記実施形態における図２と同様の構成を呈する。
図４は、図１及び図２に関連する上記実施形態の他の変形例を示す断面図である。上記実施形態では、第１のメタル層Ｍ２及び第６のメタル層Ｍ６のみが配線パターンＭ２−２及びＭ６−２を有していたが、本変形例では、第１のメタル層Ｍ３〜Ｍ５も、それぞれ配線パターンＭ３−２、Ｍ４−２及びＭ５−２を有している。
本例においても、第３の層間絶縁膜２３、第４の層間絶縁膜２４、第５の層間絶縁膜２５及び第６の層間絶縁膜２６中に残存するガスや水分は、配線パターンＭ６−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ６−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。この結果、配線パターンＭ６−２を形成するための前記溝部に前記ガスや水分が集中しなくなり、前記溝部に連通した層間接続体１６を形成すべき開口部(ビア)のダメージを抑制することができる。この結果、かかる部分での抵抗増大を抑制することができ、得られる半導体集積回路装置１０の電気的特性の劣化を抑制することができる。
（第２の実施形態）
図５は、第２の実施形態における半導体集積回路装置を示す平面図であり、図６は、図５に示す半導体集積回路装置のII−II線に沿って切った場合の断面図である。なお、これらの図においては、本実施形態の特徴を明確にすべく、その具体的な構成要素、特に配線パターンなどについては実際のものと異なり、簡略化して描いている。また、上記第１の実施形態と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。
図５及び図６に示す半導体集積回路装置２０においては、シリコンなどからなる半導体基板１１上において、この基板１１の表層部分に形成された素子分離領域１１Ａを介して第１の層間絶縁膜２１及び第１のメタル層Ｍ１、第２の層間絶縁膜２２及び第２のメタル層Ｍ２、第３の層間絶縁膜２３及び第３のメタル層Ｍ３、第４の層間絶縁膜２４及び第４のメタル層Ｍ４、第５の層間絶縁膜２５及び第５のメタル層Ｍ５、ならびに第６の層間絶縁膜２６及び第６のメタル層Ｍ６が、この順に積層されている。
第１のメタル層Ｍ１は配線パターンであり、第２のメタル層Ｍ２は、ダミー金属部Ｍ２−１及び配線パターンＭ２−２を構成している。同じく、第３のメタル層Ｍ３及び第４のメタル層Ｍ４は、それぞれダミー金属部Ｍ３−１及び配線パターンＭ３−２、並びにダミー金属部Ｍ４−１及び配線パターンＭ４−２を構成している。第５のメタル層Ｍ５は、ダミー金属部Ｍ５−１及び配線パターンＭ５−２を構成している。第６のメタル層Ｍ６は、その中央部に位置する狭小部Ｍ６−１においてメタルフューズ（機能性素子）を構成している。
第１のメタル層Ｍ１と第２のメタル層Ｍ２の配線パターンＭ２−２とは層間接続体（ビア）１２で電気的に接続されており、配線パターンＭ２−２と第３のメタル層Ｍ３の配線パターンＭ３−２とは層間接続体（ビア）１３で電気的に接続されており、第３のメタル層Ｍ３の配線パターンＭ３−２と第４のメタル層Ｍ４の配線パターンＭ４−２とは層間接続体（ビア）１４で電気的に接続されており、第４のメタル層Ｍ４の配線パターンＭ４−２と第５のメタル層Ｍ５の配線パターンＭ５−２とは層間接続体（ビア）１５で電気的に接続されており、配線パターンＭ５−２と第６のメタル層（メタルフューズ）Ｍ６とは層間接続体１６で電気的に接続されている。
本実施形態では、図５及び図６に示す半導体集積回路装置２０の水平方向において、第２のメタル層Ｍ２〜第６のメタル層Ｍ５において、それぞれ層間接続体１２〜１５の内側であって、メタルフューズＭ６−１の外側においてダミー金属部Ｍ２−１〜Ｍ５−１を設けている。また、図５から明らかなように、ダミー金属部Ｍ２−１〜Ｍ５−１は、それぞれ複数の金属片からなり、それらが互いに間隔ｄでメタルフューズＭ６−１を囲むようにして形成されている。
したがって、例えば、図５及び図６に示す半導体集積回路装置の作製中において、半導体基板１１上に、第１の層間絶縁膜２１及び第１のメタル層Ｍ１を形成した後に、第２の層間絶縁膜２２を形成し、第２のメタル層Ｍ２を形成する以前に、第２の層間絶縁膜２２に対して熱処理を加えた場合においても、第２の層間絶縁膜２２中に残存するガスや水分は、配線パターンＭ２−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ２−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。
この結果、配線パターンＭ２−２を形成するための前記溝部に前記ガスや水分が集中しなくなり、前記溝部に連通した層間接続体１２を形成すべき開口部(ビア)のダメージを抑制することができる。この結果、かかる部分での抵抗増大を抑制することができる。
同様に、第３のメタル層Ｍ３を形成する以前に、第３の層間絶縁膜２３に対して熱処理を加えた場合においても、第３の層間絶縁膜２３中に残存するガスや水分は、配線パターンＭ３−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ３−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。さらに、第４のメタル層Ｍ４を形成する以前に、第４の層間絶縁膜２４に対して熱処理を加えた場合においても、第４の層間絶縁膜２４中に残存するガスや水分は、配線パターンＭ４−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ４−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。
また、第５の層間絶縁膜２５を形成し、第５のメタル層Ｍ５を形成する以前に、第５の層間絶縁膜２５に対して熱処理を加えた場合においても、第５の層間絶縁膜２５中に残存するガスや水分は、配線パターンＭ５−２を形成するために予め設けておいた溝部からではなく、その内側に位置する、同じくダミー金属部Ｍ５−１を形成するために予め設けておいた溝部に集中し、前記溝部を通じて外部に放出されることになる。
以上の結果、配線パターンＭ３−２〜Ｍ５−２を形成するための前記溝部に前記ガスや水分が集中しなくなり、前記溝部に連通した層間接続体１３〜１５を形成すべき開口部(ビア)のダメージを抑制することができる。この結果、かかる部分での抵抗増大を抑制することができる。
したがって、層間接続体１２〜１５を形成すべき開口部の抵抗増大を抑制することができる結果として、本実施形態における半導体集積回路装置２０の電気的特性の劣化を抑制することができる。
また、ダミー金属部Ｍ２−１〜Ｍ５−１は、メタルフューズＭ６−１を囲むようにして形成されているので、層間絶縁膜２１〜２６が誘電率の高い材料から構成され、その剛性が低い場合でも、ダミー金属部Ｍ２−１〜Ｍ５−１の存在によって前記剛性低下を補完することができ、目的とする半導体集積回路装置２０の機械的強度を十分に確保することができるようになる。
さらに、メタルフューズＭ６−１の下方には金属部分が存在しないので、メタルフューズＭ６−１をレーザ光などで切断する際に、前記レーザ光がダミー金属パターンに引き寄せられてしまい、いわゆるブローマージンが十分に確保できず、結果として、メタルフューズＭ６−１に対してレーザ光を十分に照射することができず、上述したような切断加工を効率的に実行することができないという問題を回避することができる。
なお、本実施形態において、ダミー金属部Ｍ２−１〜Ｍ５−１は、それぞれ複数の金属片で構成されているが、それらの配置間隔ｄは、上記第１の実施形態と同様に、例えば半導体集積回路装置に要求される最小配線間隔の３倍以内の間隔とする。また、好ましくは、前記最小配線間隔と同等あるいはそれ以下とする。これによって、層間絶縁膜２１及び２５中の水分などがダミー金属部Ｍ２−１〜Ｍ５−１を形成すべき溝部に捕獲されることなく通過して、配線パターンＭ２−２〜Ｍ５−２を形成すべき溝部に至るのを効果的に抑制することができる。
また、前記最小配線間隔に関しては、上記第１の実施形態と同様に定義づけることができ、現世代では、０．１μｍである。また、メタル層Ｍ１〜Ｍ６は、上述したようにその一部は配線パターンをも構成することから、その具体的な構成材料は、配線パターン材料として従来から汎用されているものを使用することができ、具体的には銅、金、銀、アルミニウムなどから構成することができる。
なお、本実施形態においても、上記第１の実施形態と同様の変形例を設定することができる。例えば、図３と同様に、ダミー金属部Ｍ２−１〜Ｍ５−１を複数の金属片から構成する代わりに、連続した単一の金属部材から構成することもできる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記実施形態では、メタル層及び層間絶縁膜がそれぞれ６層づつ有する場合の半導体集積回路装置について説明したが、メタル層及び層間絶縁膜の層数は６層に限られるものではなく、半導体集積回路装置に要求される特性や用途などに応じて任意の数とすることができる。また、機能性素子として容量素子及びメタルフューズの場合について例示したが、半導体集積回路装置の用途などに応じて、これら以外の機能性素子をも当然に適用することができる。
第１の実施形態における半導体集積回路装置を示す平面図である。 図１に示す半導体集積回路装置のＩ−Ｉ線に沿って切った場合の断面図である。 第１の実施形態における半導体集積回路装置の変形例を示す平面図である。 第１の実施形態における半導体集積回路装置の他の変形例を示す平面図である。 第２の実施形態における半導体集積回路装置を示す平面図である。 図５に示す半導体集積回路装置のII−II線に沿って切った場合の断面図である。
符号の説明
１０，２０ 半導体集積回路装置
１１ 半導体基板
１２，１３，１４，１５，１６ 層間接続体
２１ 第１の層間絶縁膜
２２ 第２の層間絶縁膜
２３ 第３の層間絶縁膜
２４ 第４の層間絶縁膜
２５ 第５の層間絶縁膜
２６ 第６の層間絶縁膜
Ｍ１ 第１のメタル層
Ｍ２ 第２のメタル層
Ｍ３ 第３のメタル層
Ｍ４ 第４のメタル層
Ｍ５ 第５のメタル層
Ｍ６ 第６のメタル層

Claims (5)

  1. 半導体基板上において、少なくとも１つの機能性素子が構成された半導体集積回路装置であって、
    前記機能性素子の上側及び下側の少なくとも一方において層間絶縁膜を介して形成されるとともに、その層間絶縁膜で分離されている金属配線同士を繋ぐ層間接続体の内側であって前記機能性素子の外側に位置する領域において、前記機能性素子を囲むようにしてダミー金属部を設けたことを特徴とする、半導体集積回路装置。
  2. 前記ダミー金属部は連続した単一の金属部材からなることを特徴とする、請求項１に記載の半導体集積回路装置。
  3. 前記ダミー金属部は複数の金属片を含み、これら複数の金属片が半導体集積回路装置に要求される最小配線間隔の３倍以内の間隔で連続して配置されてなることを特徴とする、請求項１に記載の半導体集積回路装置。
  4. 前記機能性素子は容量素子であることを特徴とする、請求項１〜３のいずれか一に記載の半導体集積回路装置。
  5. 前記機能性素子はメタルフューズであることを特徴とする、請求項１〜３のいずれか一に記載の半導体集積回路装置。
JP2007039157A 2007-02-20 2007-02-20 半導体集積回路装置 Pending JP2008205165A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007039157A JP2008205165A (ja) 2007-02-20 2007-02-20 半導体集積回路装置
US12/025,311 US20080290454A1 (en) 2007-02-20 2008-02-04 Semiconductor integrated circuit device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039157A JP2008205165A (ja) 2007-02-20 2007-02-20 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2008205165A true JP2008205165A (ja) 2008-09-04

Family

ID=39782357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039157A Pending JP2008205165A (ja) 2007-02-20 2007-02-20 半導体集積回路装置

Country Status (2)

Country Link
US (1) US20080290454A1 (ja)
JP (1) JP2008205165A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009106909A (ja) * 2007-10-31 2009-05-21 National Institute Of Advanced Industrial & Technology 二酸化炭素を選択的に分離・精製するための吸着剤
JP2011054701A (ja) * 2009-09-01 2011-03-17 Sanyo Electric Co Ltd 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062821A1 (en) * 2009-11-17 2011-05-26 Marvell World Trade Ltd Ground shield capacitor
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US8963332B2 (en) 2013-03-15 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor device with dummy lines
JP6432443B2 (ja) * 2015-05-20 2018-12-05 三菱電機株式会社 半導体装置の製造方法
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263558A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JPH08264654A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd フューズ配線を有する電子装置
JP2002353315A (ja) * 2001-05-25 2002-12-06 Nec Microsystems Ltd 半導体装置およびそのレイアウト方法
JP2004119969A (ja) * 2002-09-03 2004-04-15 Toshiba Corp 半導体装置
JP2004146632A (ja) * 2002-10-25 2004-05-20 Denso Corp 半導体装置およびその製造方法
JP2004312007A (ja) * 2003-04-03 2004-11-04 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法
JP2006156998A (ja) * 2004-11-05 2006-06-15 Toshiba Corp パターン発生方法、半導体装置の製造方法、半導体装置及びプログラム
JP2006303220A (ja) * 2005-04-21 2006-11-02 Nec Electronics Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
JP2001044281A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 多層配線構造の半導体装置
JP2002118235A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置、半導体製造方法、および半導体製造用マスク
JP4688343B2 (ja) * 2001-05-16 2011-05-25 ルネサスエレクトロニクス株式会社 強誘電体メモリ装置
EP1280198A2 (en) * 2001-07-18 2003-01-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for fabricating the same
JP2004014770A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置
JP3615205B2 (ja) * 2002-07-01 2005-02-02 株式会社東芝 半導体装置及び半導体装置の製造方法
US6958542B2 (en) * 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
JP3783707B2 (ja) * 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
US7667332B2 (en) * 2004-11-05 2010-02-23 Kabushiki Kaisha Toshiba Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product
US7234121B2 (en) * 2005-01-06 2007-06-19 Texas Instruments Incorporated Method of fabricating an integrated circuit to improve soft error performance
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US20060228881A1 (en) * 2005-04-08 2006-10-12 Texas Instruments Incorporated Structure and method for minimizing substrate effect on nucleation during sputtering of thin film resistors
JP2006351663A (ja) * 2005-06-14 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置
US7381635B2 (en) * 2005-07-18 2008-06-03 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
US7224069B2 (en) * 2005-07-25 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structures extending from seal ring into active circuit area of integrated circuit chip
JP2009123743A (ja) * 2007-11-12 2009-06-04 Panasonic Corp 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263558A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JPH08264654A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd フューズ配線を有する電子装置
JP2002353315A (ja) * 2001-05-25 2002-12-06 Nec Microsystems Ltd 半導体装置およびそのレイアウト方法
JP2004119969A (ja) * 2002-09-03 2004-04-15 Toshiba Corp 半導体装置
JP2004146632A (ja) * 2002-10-25 2004-05-20 Denso Corp 半導体装置およびその製造方法
JP2004312007A (ja) * 2003-04-03 2004-11-04 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法
JP2006156998A (ja) * 2004-11-05 2006-06-15 Toshiba Corp パターン発生方法、半導体装置の製造方法、半導体装置及びプログラム
JP2006303220A (ja) * 2005-04-21 2006-11-02 Nec Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009106909A (ja) * 2007-10-31 2009-05-21 National Institute Of Advanced Industrial & Technology 二酸化炭素を選択的に分離・精製するための吸着剤
JP2011054701A (ja) * 2009-09-01 2011-03-17 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20080290454A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
JP2008205165A (ja) 半導体集積回路装置
JP4551913B2 (ja) 半導体装置の製造方法
US9184012B2 (en) Integrated circuit fuse and method of fabricating the integrated circuit fuse
JP2009049313A (ja) 半導体装置およびその製造方法
US9585257B2 (en) Method of forming a glass interposer with thermal vias
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
US10103104B2 (en) Package carrier and manufacturing method of package carrier
JP2007115922A (ja) 半導体装置
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
JP5230061B2 (ja) 半導体装置及びその製造方法
JP2006303073A (ja) 半導体装置及びその製造方法
TWI678952B (zh) 線路板結構及其製作方法
US20160148863A1 (en) Non-contiguous dummy structure surrounding through-substrate via near integrated circuit wires
JP2011253898A (ja) 半導体装置及び製造方法
JP2006229186A (ja) 半導体集積回路およびその製造方法
JP2008205019A (ja) 半導体集積回路およびその製造方法
US9288917B2 (en) Manufacturing method for multi-layer circuit board
JP2012160595A (ja) 半導体装置及びその製造方法
WO2010134267A1 (ja) 半導体装置
JP6956496B2 (ja) 半導体装置
CN104022099A (zh) 集成电路装置
JP2012164882A (ja) 半導体装置
US9095083B2 (en) Manufacturing method for multi-layer circuit board
JP5504311B2 (ja) 半導体装置およびその製造方法
JP2007087989A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018