JP3466929B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3466929B2
JP3466929B2 JP28261298A JP28261298A JP3466929B2 JP 3466929 B2 JP3466929 B2 JP 3466929B2 JP 28261298 A JP28261298 A JP 28261298A JP 28261298 A JP28261298 A JP 28261298A JP 3466929 B2 JP3466929 B2 JP 3466929B2
Authority
JP
Japan
Prior art keywords
fuse
dummy pattern
semiconductor device
wiring
antifuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28261298A
Other languages
English (en)
Other versions
JP2000114382A (ja
Inventor
英敏 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28261298A priority Critical patent/JP3466929B2/ja
Priority to US09/411,590 priority patent/US6649997B2/en
Publication of JP2000114382A publication Critical patent/JP2000114382A/ja
Application granted granted Critical
Publication of JP3466929B2 publication Critical patent/JP3466929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体基板上に
配線層と層間膜とを順次積層して構成された多層配線構
造を有し、この多層配線構造にヒューズまたはアンチヒ
ューズを組み込んだ半導体装置に関する。
【０００２】
【従来の技術】半導体メモリの高密度化、大容量化に伴
ってチップ全体が無欠陥であることを要求することは不
可能になっており、不良セルが含まれていてもこれを予
め形成されているリダンダンシー回路のスペアセルで救
済する方法がメモリＬＳＩおよびメモリを混載したＬＳ
Ｉで広く用いられている。このように、不良セルに替わ
ってスペアセルを使用するためには、通常テスターによ
って不良セルの番地を記憶した後、ポリシリコンやアル
ミなどの配線層に形成されたヒューズをレーザによって
切断し、あるいはアンチヒューズをレーザによって接続
することにより不良セルに替わってスペアセルが使用さ
れるように構成する。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにレーザによってヒューズを切断しあるいはアンチヒ
ューズを接続するには或る程度大きなエネルギーを持つ
レーザを必要とするために、このヒューズまたはアンチ
ヒューズが形成された配線層の下方に配線あるいは半導
体素子などが形成されていると、これらに大きなダメー
ジを与えることになる。従って、ヒューズまたはアンチ
ヒューズの下には配線あるいは半導体素子を形成するこ
とができない。このことがＬＳＩの集積度を更に向上で
きない一つの原因となっている。
【０００４】一般にヒューズとなる配線層として最上層
のアルミ配線を用いることができればこのアルミ配線に
対してレーザを直接照射できるので工程上は都合が良い
が、一般に最上層のアルミ配線は低抵抗化のために１ミ
クロン以上の膜厚となっており、その他の配線層の厚さ
の０．６ミクロン以下と比べるとはるかに厚いため、最
上層のアルミ配線をヒューズに用いるとその切断に大き
なエネルギーのレーザを用いなければならず、必然的に
ヒューズの下方には配線や素子を形成できないために集
積度の向上は望めなかった。アンチヒューズの場合も同
様の問題があった。
【０００５】そこで、この発明は、ヒューズの切断ある
いはアンチヒューズの接続に際してこれらの下方に形成
された配線層や素子が照射されたレーザの影響を受けな
いようにして、ヒューズ切断後あるいはアンチヒューズ
の接続後も安定な動作を行い、集積度を向上でき、製造
工程も少なくて済む多層配線構造を持った半導体装置を
提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板と、この半導体基板上に形成された多層
配線構造とを有し、前記多層配線構造は、所定の配線層
に形成されたヒューズあるいはアンチヒューズを有する
配線と、前記ヒューズあるいはアンチヒューズの直下に
おける下方の配線層内に形成された金属積層膜でなるダ
ミーパターンとから構成されている。
【０００７】また、この発明の半導体装置は、半導体基
板と、この半導体基板上に形成された多層配線構造と、
この多層配線構造上に形成されたパッシベーション膜と
を有し、前記多層配線構造は、所定の配線層に形成され
たヒューズあるいはアンチヒューズを有する配線と、前
記ヒューズあるいはアンチヒューズの直下における下方
の配線層内に形成された金属積層膜でなるダミーパター
ンとを具備し、前記パッシベーション膜には前記ヒュー
ズあるいはアンチヒューズの上方で開口された窓が形成
され、前記ダミーパターンはこの窓と同等もしくはそれ
より小さい面積に形成されていること特徴として構成さ
れている。
【０００８】上記の構成により、ヒューズの切断或るい
はアンチヒューズの接続のために照射されたレーザエネ
ルギーはこのヒューズあるいはアンチヒューズ直下に形
成されたダミーパターンにより効果的に吸収されるの
で、ダミーパターンの下方には配線や半導体素子等を形
成でき、ヒューズ切断後あるいはアンチヒューズ接続後
も安定な動作を行い、集積度も向上でき、しかも製造工
程が増加することもない。
【０００９】
【発明の実施の形態】以下、この発明をメタルヒューズ
を有する４層メタル配線ＬＳＩに適用した第１の実施の
形態の製造工程について図面を参照して説明する。図１
において、シリコン基板１１上に複数（ここでは２個の
み示す）の素子分離領域１２ａ，１２ｂを形成し、この
素子分離領域１２ａ，１２ｂで分離された素子形成領域
には拡散層１３でなる受動素子や拡散層１４ａ，１４ｂ
とゲート電極１４ｃとで構成されるＭＯＳＦＥＴ１４、
あるいは拡散層１５ａ，１５ｂとゲート電極１５ｃとで
構成されるＭＯＳＦＥＴ１５のような能動素子を形成す
る。なお、このＭＯＳＦＥＴ１４の上方に後で説明する
ダミーパターンを介してヒューズが形成される。
【００１０】次に図２のように、ＢＰＳＧ膜のような第
１層間絶縁膜１６をシリコン基板１１の全面に堆積し、
通常のＣＭＰ法を用いてこの第１層間絶縁膜１６を平坦
化する。ついで、夫々の拡散層１３、１４ａ，１４ｂ，
１５ａ，１５ｂに対してフォトリソグラフィー法を用い
て第１コンタクトホール１７が第１層間絶縁膜１６を貫
通して形成される。これらの第１コンタクトホール１７
にはＣＶＤ法を用いて第１タングステン１８が埋め込ま
れる。この第１タングステン１８のそれぞれの先端部は
拡散層１３、１４ａ，１４ｂ，１５ａ，１５ｂに接続さ
れる。
【００１１】その後、第１層間絶縁膜１６の上にはアル
ミ層が全面に堆積され、フォトリソグラフィー法を用い
て所定の形状の第１アルミ配線層１９がパターニングに
より形成される。
【００１２】次に、図３においてＳｉＯ2膜のような第
２層間絶縁膜２０を第１アルミ配線層１９上に堆積し、
ＣＭＰ法を用いてこの第２層間絶縁膜２０を平坦化す
る。その後、この第２層間絶縁膜２０には、第１アルミ
配線層１９との接続を行うための第２コンタクトホール
２１を所定箇所に開口し、この第２コンタクトホール２
１にはＣＶＤ法を用いて第２タングステン２２が埋め込
まれる。
【００１３】さらに、第２層間絶縁膜２０の上にはアル
ミ層が全面に堆積され、フォトリソグラフィー法を用い
て所定の形状の第２アルミ配線層２３としてパターニン
グする。このパターニングの際に図１の工程で形成され
たＭＯＳＦＥＴ１４の拡散層１４ａ，１４ｂとゲート電
極１４ｃとを完全に覆ってその一部が素子分離領域１２
ａ，１２ｂとオーバーラップするようにアルミダミーパ
ターン２３ａが形成される。たとえば、このアルミダミ
ーパターン２３ａの寸法は４μｍ×４μｍである。
【００１４】なお、このアルミダミーパターン２３ａは
この第２アルミ配線層２３のパターニングの際に同時に
形成されるので、このアルミダミーパターン２３ａを形
成するために製造工程が増えることはない。
【００１５】また、第２アルミ配線層２３としてパター
ニングの際に、図１の工程で形成されたＭＯＳＦＥＴ１
５の拡散層１５ａ，１５ｂとゲート電極１５ｃとを完全
に覆ってその一部が素子分離領域１２ａ，１２ｂとオー
バーラップするようにアルミダミーパターン２３ａが形
成される。すなわち、ダミーパターン２３ａが拡散層１
５ａ，１５ｂに接続されているため、後で形成されるヒ
ューズをレーザーによりブロー処理する際に、レーザー
によるダメージが拡散層１５ａ，１５ｂとシリコン基板
１１とのＰＮ接合を通じてシリコン基板１１に逃がすこ
とができるので、ダメージが他の配線や素子に及ぶこと
がない。この場合、ダミーパターン２３ａとシリコン基
板１１との間には導電層が介在することになるので、ダ
ミーパターン２３ａの電位がシリコン基板１１の電位に
固定されることになり、ダミーパターン２３ａによる配
線容量を一定に保つことができるとともに、製造工程中
にダミーパターン２３ａに静電気が蓄積されるようなこ
とがあっても、これを速やかにシリコン基板１１を介し
て放電することができ、静電気による絶縁破壊などを防
止できる。
【００１６】つぎに、図４に示すようにＳｉＯ2膜のよ
うな第３層間絶縁膜２４を第２アルミ配線層２３上に堆
積し、ＣＭＰ法を用いてこの第３層間絶縁膜２４を平坦
化する。その後、この第３層間絶縁膜２４に第２アルミ
配線層２３との接続を行うための第３コンタクトホール
を所定箇所にエッチングにより開口し、この第３コンタ
クトホールにはＣＶＤ法を用いて第３タングステン２５
が埋め込まれる。
【００１７】この第３コンタクトホール開口の際、第２
アルミ配線層２３中のアルミダミーパターン２３ａはそ
の全面が露出するように第３層間絶縁膜２４がエッチン
グにより除去され、その上に第３タングステン２５によ
るタングステンダミーパターン２５ａが堆積される。こ
れによりアルミダミーパターン２３ａとタングステンダ
ミーパターン２５ａとが積層された積層ダミーパターン
２６が形成される。ここでのタングステンダミーパター
ン２５ａの形成も第３タングステン２５の埋め込み工程
と同時に行うことができる。
【００１８】このように第２アルミ配線層２３形成時に
アルミダミーパターン２３ａを形成し、つぎの第３タン
グステン２５の埋め込み工程でタングステンダミーパタ
ーン２５ａが堆積されるので、個々のダミーパターン２
３ａ，２５ａを用いるよりもはるかに厚いダミーパター
ンが形成できる。しかも厚いダミーパターンを形成する
ために何等特別なプロセスを追加することも必要ない。
この厚いダミーパターンがレーザブロー時にレーザエネ
ルギーを効果的に吸収することになるので、例えば従来
は用いられなかった１ミクロンの厚みを持つ最上層のア
ルミ層をヒューズとして用いることもできるようにな
る。
【００１９】なお、このタングステンダミーパターン２
５ａを形成するタングステンは融点が摂氏３３８７度と
極めて高いので、アルミ単層のダミーパターンよりもヒ
ューズブロー時のレーザーのエネルギーを吸収しても溶
融しにくく、ブロックするのに都合が良い。
【００２０】さらに、第３層間絶縁膜２４の上にはアル
ミ層が全面に堆積され、フォトリソグラフィー法を用い
て所定の形状の第３アルミ配線層２７としてパターニン
グする。この第３アルミ配線層２７の形成時には、アル
ミダミーパターン２３ａとタングステンダミーパターン
２５ａとが積層された積層ダミーパターン２６のタング
ステンダミーパターン２５ａの表面が露出するようにエ
ッチングされる。しかしながら、プロセスの都合により
このタングステンダミーパターン２５ａの表面が露出す
るまでエッチングしなくても構わない。
【００２１】次に、図５のように、ＳｉＯ2膜のような
第４層間絶縁膜２８を第３アルミ配線層２７上に堆積
し、ＣＭＰ法を用いてこの第４層間絶縁膜２８を平坦化
する。その後、この第４層間絶縁膜２８に第３アルミ配
線層２７との接続を行うための第４コンタクトホールを
所定箇所にエッチングにより開口し、この第４コンタク
トホールにはＣＶＤ法を用いて第４タングステン２９が
埋め込まれる。
【００２２】さらに第４アルミを１ミクロンの厚さに全
面に堆積し、フォトリソグラフィー法を用いて所定の形
状にパターニングし、積層ダミーパターン２６の直上に
アルミによるメタルヒューズ３０が形成される。ここ
で、このメタルヒューズ３０全体をヒューズとして用い
てもよいが、例えばその中央部を細く形成してこの細い
部分をヒューズとして用いるようにしても良い。
【００２３】最後に、図６に示すように、このメタルヒ
ューズ３０を含む第４アルミ配線層全体を窒化シリコン
膜（Ｓｉ3Ｎ4）のようなパッシベーション膜３１を堆積
して覆い、フォトリソグラフィ法を用いてメタルヒュー
ズ３０上のパッシベーション膜３１をエッチングしてヒ
ューズ窓３２を形成する。この時、メタルヒューズ３０
上のパッシベーション膜３１が少し残るようにしてメタ
ルヒューズ３０が露出しないようにしてメタルヒューズ
３０のヒューズとしての性能の劣化を防止する。パッシ
ベーション膜３１はレーザのエネルギーを殆ど吸収しな
いので、メタルヒューズ３０上にパッシベーション膜３
１が少し残っても何等問題はない。
【００２４】なお、この実施の形態ではヒューズ窓３２
の開口寸法と積層ダミーパターン２６の寸法とを同じ４
μｍ×４μｍとしたが、ヒューズ窓３２の開口寸法に対
して積層ダミーパターン２６の寸法の方を小さく形成し
てもよい。すなわち、ダミーパターン２６の寸法は、メ
タルヒューズ３０の配線幅に応じて決定されるレーザの
スポット径より大きければ、ヒューズ窓３２の開口寸法
より小さいもので有っても構わない。
【００２５】このようにヒューズ窓３２の開口寸法に対
して積層ダミーパターン２６の寸法の方を小さく形成で
きるので、積層ダミーパターン２６の存在がＬＳＩの高
集積度化の妨げになることはなく、また積層ダミーパタ
ーン２６の下方において、メタルヒューズ３０との平面
上の距離が４μｍ以内の範囲にも配線や素子を形成でき
るのでその分だけ高集積度化に貢献できる。
【００２６】また、以上に説明した実施の形態では積層
ダミーパターン２６をアルミダミーパターン２３ａとタ
ングステンダミーパターン２５ａとが積層された構成と
したが、積層ダミーパターンの積層構成は種々に変える
ことができる。
【００２７】なお、この積層ダミーパターン２６の電位
はフローティングの状態となっており、ヒューズブロー
時のレーザーによるダメージの影響を他の配線や素子に
影響を与えることはない。また、図示しないが、フロー
ティング状態にする代わりに固定電位部位に接続するよ
うにすれば、ダミーパターン２６による配線容量を常に
一定に保つ事ができる。
【００２８】図７は他のダミーパターン構成を有する第
２の実施の形態の製造工程の最終段階を示す図である
が、殆ど図６の実施の形態と同じであるので同一の部分
は同じ参照番号を付してその説明を省略する。図７の実
施の形態で図６と異なる部分は、図４の工程において第
３アルミ配線層２７を形成するときにタングステンダミ
ーパターン２５ａの上にアルミダミーパターン２７ａが
残るようにエッチングすることである。残りの部分は全
て第１の実施の形態と同じである。
【００２９】このようにこの第２の実施の形態によれば
メタルヒューズ３０の直下に位置する第２アルミによる
アルミダミーパターン２３ａ，第３タングステンによる
タングステンダミーパターン２５ａおよび第３アルミに
よるアルミダミーパターン２７ａによる３層構造の積層
ダミーパターン２６ａが形成されるので、この積層ダミ
ーパターン２６ａの下に形成された配線やＭＯＳＦＥＴ
１４をヒューズ３０のブロー時のレーザによるダメージ
からさらに効果的に保護することができる。
【００３０】従って、積層ダミーパターン２６ａの下や
その近傍に配線や素子を配置することができるのでヒュ
ーズを含めた不良救済回路の面積を従来より縮小するこ
とが可能となり、しかもそのために製造プロセス数が増
加することもない。
【００３１】なお、以上に説明した実施の形態はいずれ
もヒューズを最上層の配線層に形成し、ヒューズの１層
または２層下の配線層に積層ダミーパターンを形成して
ヒューズブロー時のレーザによる配線や素子のダメージ
を防止しようとするものであるが、この発明はこれに限
らず、ヒューズが最上層以外の例えば最上層から２番目
の配線層に形成されてもよく、要は、ダミーパターンを
ヒューズ下方に形成すれば同様に実施できる。またヒュ
ーズ以外にもアンチヒューズブロー時のレーザによる配
線や素子のダメージを防止する場合にも適用することが
できる。
【００３２】図８はその一例を示す第３の実施の形態を
示すものであるが、この実施の形態は図７の実施の形態
におけるヒューズ３０の代わりにアンチヒューズを形成
した以外は同じ構成であるから、図７と同じ部分は同じ
参照番号を付してその詳細な説明は省略する。
【００３３】図８において、ＳｉＯ2膜のような第４層
間絶縁膜２８を第３アルミ配線層２７上に堆積し、ＣＭ
Ｐ法を用いてこの第４層間絶縁膜２８を平坦化し、第４
コンタクトホールにＣＶＤ法を用いて第４タングステン
２９が埋め込まれた後、第４アルミを約１ミクロンの厚
さに全面に堆積し、フォトリソグラフィー法を用いて所
定の形状にパターニングし、積層ダミーパターン２６ａ
の直上にアルミによるアンチメタルヒューズ３０ａが形
成される。このアンチメタルヒューズ３０ａは所定間隔
のギャップＧを有している。
【００３４】さらに、このアンチメタルヒューズ３０ａ
を含む第４アルミ配線層全体を窒化シリコン膜（Ｓｉ3
Ｎ4）のようなパッシベーション膜３１を堆積して覆
い、フォトリソグラフィ法を用いてアンチメタルヒュー
ズ３０ａのギャップＧの上のパッシベーション膜３１を
エッチングしてこのギャップＧの底に第４層間絶縁膜２
８が露出するようにヒューズ窓（アンチヒューズ窓）３
２ａを形成する。
【００３５】なお、この実施の形態では積層ダミーパタ
ーン２６ａの寸法が４μｍ×４μｍであり、ヒューズ窓
３２ａはそのほぼ中央部に対応する真上の位置にそれよ
り大きい開口寸法で形成される。
【００３６】ここで、図９および図１０を参照してヒュ
ーズ窓３２を積層ダミーパターン２６ａよりも大きく形
成した場合のヒューズの部分の具体的な構成の一例、お
よびレーザによるブローの結果切断されたヒューズの状
態を説明する。
【００３７】図９はレーザブロー前の１４個のメタルヒ
ューズ３０−１、３０−２…３０−１４が１個のヒュー
ズ窓３２内にほぼ等間隔で平行に配設された状態を示
す。夫々のメタルヒューズ３０−１、３０−２，…３０
−１４は、幅広の配線部分３０Ｗの途中に幅狭のパター
ンで形成されたものである。これらの幅狭のメタルヒュ
ーズ３０−１、３０−２，…３０−１４の真下には、夫
々対応する積層型のダミーパターン２６ａ−１、…２６
ａ−１４がヒューズ窓３２の内側に第４層間絶縁膜２８
を介して形成されている。
【００３８】これらのメタルヒューズ３０−１、３０−
２，…３０−１４は不良セルに代わってリダンダンシー
回路を用いる必要が生じたときに選択的にレーザにより
切断されて、不良セルに代わってスペアセルが用いられ
るようになる。
【００３９】図１０は図９の構成において５個のメタル
ヒューズ３０−２、３０−５、３０−９、３０−１０、
３０−１３がレーザによりブローされて切断された状態
を示す。ここで、ダミーパターン２６ａ−２、２６ａ−
５，２６ａ−９，２６−１０，２６ａ−１３がメタルヒ
ューズ３０−２、３０−５、３０−９、３０−１０、３
０−１３に対して夫々形成されており、それぞれの下方
に形成された配線や素子がレーザブローのダメージから
守られる。
【００４０】図９に示した実施の形態ではヒューズ窓３
２内に形成された複数のメタルヒューズ３０−１、３０
−２，…３０−１４に対して複数のダミーパターン２６
ａ−１、…２６ａ−１４を対応して形成したが、複数の
メタルヒューズ３０−１、３０−２，…３０−１４に対
して単一のダミーパターンを共通に形成しても良い。
【００４１】図１１はその実施の形態を示す平面図であ
り、図９と対応する部分は同じ参照符号を付して詳細な
説明は省略する。図１１において、幅狭の１４個のヒュ
ーズ３０−１、…３０−１４が幅広の配線部分３０Ｗの
途中に形成され、その下方にはヒューズ窓３２より狭い
面積で共通のダミーパターン２６ａが形成される。この
ダミーパターン２６ａは全てのメタルヒューズ３０に対
して共通に形成されているから個々に形成するより非常
に広い面積を持ち熱容量も大きい。例えば１本のダミー
パターン３０−１３がレーザでブローされてもこれによ
る熱がダミーパターン２６ａ全体に拡散されるので、こ
のダミーパターン２６ａの直下は勿論のこと、その近傍
に形成された配線や素子にもこの熱によるダメージを与
え難い。
【００４２】なお、これらの実施の形態ではダミーパタ
ーン２６ａ−１，…２６ａ−１４としては、アルミダミ
ーパターン２３ａとタングステンダミーパターン２５ａ
等との積層体に限らず、単層で形成してもよい。例え
ば、アルミ、シリコン、コバルト、タングステン、カー
ボン、タンタル、チタン、銅、ニッケル、モリブデン、
ルテニウムのいずれか一つまたは複数の材料で形成する
ことができる。
【００４３】すなわち、図９あるいは図１１に示される
ように、ダミーパターン２６をヒューズ窓３２の寸法よ
り小さく形成することで、ダミーパターン２６がＬＳＩ
の高集積化にさほど影響を与えない一方、ダミーパター
ン２６の下方にも配線や素子を配してＬＳＩの高集積化
を実現することが可能となる。
【００４４】
【発明の効果】以上詳述したようにこの発明によれば、
ヒューズの切断あるいはアンチヒューズの接続に際して
これらの下方に形成された配線層や素子が照射されたレ
ーザの影響を受けないようにして、ヒューズ切断後ある
いはアンチヒューズの接続後も安定な動作を行い、集積
度を向上でき、製造工程も少なくて済む多層配線構造を
持った半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明をメモリＬＳＩの製造に適用した第１
の実施の形態の初期の製造工程を示す断面図。
【図２】図１に続く製造工程を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】図３に続く製造工程を示す断面図。
【図５】図４に続く製造工程を示す断面図。
【図６】図５に続く製造工程を示す断面図
【図７】この発明の第２の実施の形態の製造工程の最後
の部分を示す断面図。
【図８】この発明の第３の実施の形態の製造工程の最後
の部分を示す断面図。
【図９】レーザブロー前の複数のメタルヒューズと対応
する複数のダミーパターンが１個のヒューズ窓内にほぼ
等間隔ほぼ平行に配設された状態を示す平面図。
【図１０】図９の構成においてレーザブロー後複数のメ
タルヒューズが選択的に切断された状態を示す図。
【図１１】この発明の更に他の実施の形態を示す図。
【符号の説明】
１１…シリコン基板 １２ａ，１２ｂ…素子分離領域 １３…拡散領域 １４、１５…ＭＯＳＦＥＴ ２３ａ…アルミダミーパターン ２５ａ…タングステンダミーパターン ２６、２６ａ…積層ダミーパターン ２７ａ…アルミダミーパターン ３０、３０−１〜３０−１４…ヒューズ ３０ａ…アンチヒューズ ３０Ｗ…メタル配線 Ｇ…ギャップ ３２，３２ａ…ヒューズ窓
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/822 H01L 21/3205 H01L 21/8242 H01L 27/04 H01L 27/108 G06F 17/50

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板上に形成
    された多層配線構造とを有し、 前記多層配線構造は、所定の配線層に形成されたヒュー
    ズあるいはアンチヒューズを有する配線と、前記ヒュー
    ズあるいはアンチヒューズの直下における下方の配線層
    内に形成された金属積層膜でなるダミーパターンと、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 半導体基板と、この半導体基板上に形成
    された多層配線構造と、この多層配線構造上に形成され
    たパッシベーション膜とを有し、 前記多層配線構造は、所定の配線層に形成されたヒュー
    ズあるいはアンチヒューズを有する配線と、前記ヒュー
    ズあるいはアンチヒューズの直下における下方の配線層
    内に形成された金属積層膜でなるダミーパターンとを具
    備し、前記パッシベーション膜には前記ヒューズあるい
    はアンチヒューズの上方で開口された窓が形成され、前
    記ダミーパターンはこの窓と同等もしくはそれより小さ
    い面積に形成されていることを特徴とする半導体装置。
  3. 【請求項３】 前記ヒューズあるいはアンチヒューズが
    最上層もしくは最上層から２番目の配線層に形成されて
    なることを特徴とする請求項１および請求項２のいずれ
    か１項に記載の半導体装置。
  4. 【請求項４】 前記ダミーパターンの直下に形成された
    配線と前記ヒューズあるいはアンチヒューズとの平面上
    の距離が４ミクロン以内であることを特徴とする請求項
    １および請求項２のいずれか１項に記載の半導体装置。
  5. 【請求項５】 前記ダミーパターンの直下に形成された
    半導体素子と前記ヒューズあるいはアンチヒューズとの
    平面上の距離が４ミクロン以内であることを特徴とする
    請求項１および請求項２のいずれか１項に記載の半導体
    装置。
  6. 【請求項６】 前記ダミーパターンが少なくとも２種の
    異なる金属でなる多層構造を有することを特徴とする請
    求項１および請求項２のいずれか１項に記載の半導体装
    置。
  7. 【請求項７】 前記ダミーパターンの面積が４μｍ×４
    μｍ以下に形成されることを特徴とする請求項１および
    請求項２のいずれか１項に記載の半導体装置。
  8. 【請求項８】 前記ダミーパターンの電位がフローティ
    ング状態であることを特徴とする請求項１および請求項
    ２のいずれか１項に記載の半導体装置。
  9. 【請求項９】 前記ダミーパターンが所定の電位に固定
    されていることを特徴とする請求項１および請求項２の
    いずれか１項に記載の半導体装置。
JP28261298A 1998-10-05 1998-10-05 半導体装置 Expired - Fee Related JP3466929B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28261298A JP3466929B2 (ja) 1998-10-05 1998-10-05 半導体装置
US09/411,590 US6649997B2 (en) 1998-10-05 1999-10-04 Semiconductor device having fuses or anti-fuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28261298A JP3466929B2 (ja) 1998-10-05 1998-10-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2000114382A JP2000114382A (ja) 2000-04-21
JP3466929B2 true JP3466929B2 (ja) 2003-11-17

Family

ID=17654793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28261298A Expired - Fee Related JP3466929B2 (ja) 1998-10-05 1998-10-05 半導体装置

Country Status (2)

Country Link
US (1) US6649997B2 (ja)
JP (1) JP3466929B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
US6951806B1 (en) * 1999-11-30 2005-10-04 Sun Microsystems, Inc. Metal region for reduction of capacitive coupling between signal lines
US6355968B1 (en) * 2000-08-10 2002-03-12 Infineon Technologies Ag Wiring through terminal via fuse
KR100389037B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 플립 칩형 반도체소자 및 그 제조방법
JP4083441B2 (ja) * 2001-04-24 2008-04-30 富士通株式会社 ヒューズを備えた半導体装置及びヒューズ切断方法
JP4813687B2 (ja) * 2001-05-24 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置、フューズの切断方法
US20040159906A1 (en) * 2002-05-01 2004-08-19 Shingo Hashimoto Semiconductor device and blowout method of fuse
JP4225708B2 (ja) 2001-06-12 2009-02-18 株式会社東芝 半導体装置
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
US6774457B2 (en) * 2001-09-13 2004-08-10 Texas Instruments Incorporated Rectangular contact used as a low voltage fuse element
JP3634784B2 (ja) * 2001-09-14 2005-03-30 キヤノン株式会社 情報処理方法及び印刷制御装置
TW511246B (en) 2001-12-28 2002-11-21 Nanya Technology Corp Fuse structure
TW538518B (en) * 2002-07-19 2003-06-21 Nanya Technology Corp Fuse structure
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
JP4297677B2 (ja) 2002-10-29 2009-07-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US6969902B2 (en) * 2003-03-21 2005-11-29 Texas Instruments Incorporated Integrated circuit having antenna proximity lines coupled to the semiconductor substrate contacts
JP2004311638A (ja) * 2003-04-04 2004-11-04 Renesas Technology Corp 半導体装置
US20050068560A1 (en) * 2003-09-30 2005-03-31 Ferlitsch Andrew R. Providing application specific printing with an arbitrary printing device
US6876058B1 (en) * 2003-10-14 2005-04-05 International Business Machines Corporation Wiring protection element for laser deleted tungsten fuse
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置
JP2006073947A (ja) * 2004-09-06 2006-03-16 Renesas Technology Corp ヒューズ構造
JP4587761B2 (ja) * 2004-09-30 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7456426B2 (en) * 2004-10-08 2008-11-25 International Business Machines Corporation Fin-type antifuse
JP2006351663A (ja) * 2005-06-14 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置
US8242576B2 (en) * 2005-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer for preventing laser damage on semiconductor devices
JP4830455B2 (ja) * 2005-11-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP4921949B2 (ja) * 2006-01-20 2012-04-25 株式会社東芝 半導体装置
US7413980B2 (en) * 2006-04-25 2008-08-19 Texas Instruments Incorporated Semiconductor device with improved contact fuse
JP2008159801A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 半導体装置およびその製造方法
JP2008205165A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体集積回路装置
KR101053509B1 (ko) 2007-12-12 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈 회로
KR101432126B1 (ko) * 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
KR20100056160A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101150554B1 (ko) * 2010-10-27 2012-05-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8598679B2 (en) * 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse
JP2013077779A (ja) * 2011-09-30 2013-04-25 Seiko Instruments Inc 半導体装置
US9070687B2 (en) * 2013-06-28 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with self-protecting fuse
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块
KR102471641B1 (ko) * 2016-02-04 2022-11-29 에스케이하이닉스 주식회사 퓨즈구조 및 그를 포함하는 반도체장치
FR3058567B1 (fr) 2016-11-08 2019-01-25 Stmicroelectronics (Rousset) Sas Circuit integre comportant une structure antifusible, et procede de realisation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2656368B2 (ja) 1990-05-08 1997-09-24 株式会社東芝 ヒューズの切断方法
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
US5589706A (en) 1995-05-31 1996-12-31 International Business Machines Corp. Fuse link structures through the addition of dummy structures
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
JPH09139431A (ja) * 1995-11-15 1997-05-27 Nec Corp 半導体装置とその製造方法
US5723358A (en) * 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
JP3147149B2 (ja) 1997-02-07 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JPH10229125A (ja) * 1997-02-14 1998-08-25 Nec Corp 半導体装置
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3474415B2 (ja) * 1997-11-27 2003-12-08 株式会社東芝 半導体装置
US6121073A (en) * 1998-02-17 2000-09-19 Taiwan Semiconductor Manufacturing Company Method for making a fuse structure for improved repaired yields on semiconductor memory devices
TW442923B (en) * 1998-03-20 2001-06-23 Nanya Technology Corp Manufacturing method of DRAM comprising redundancy circuit region
US6096566A (en) * 1998-04-22 2000-08-01 Clear Logic, Inc. Inter-conductive layer fuse for integrated circuits
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse

Also Published As

Publication number Publication date
US20020063305A1 (en) 2002-05-30
US6649997B2 (en) 2003-11-18
JP2000114382A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
JP3466929B2 (ja) 半導体装置
KR100436407B1 (ko) 반도체 장치 및 그 제조 방법
US5272101A (en) Electrically programmable antifuse and fabrication processes
JP3977578B2 (ja) 半導体装置および製造方法
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
US7666734B2 (en) Semiconductor device having a fuse
JP2005109145A (ja) 半導体装置
JP3667507B2 (ja) 半導体装置及びその製造方法
JP2010118646A (ja) 集積回路デバイスのヒューズ構造
US6991971B2 (en) Method for fabricating a triple damascene fuse
US6876057B2 (en) Semiconductor devices including fuses and dummy fuses
JP2003060036A (ja) 半導体装置およびその製造方法
US6750529B2 (en) Semiconductor devices including fuses and multiple insulation layers
JP2000269342A (ja) 半導体集積回路および半導体集積回路の製造方法
JP3551944B2 (ja) 半導体装置
KR20010037795A (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
JP4921949B2 (ja) 半導体装置
JP2000150655A (ja) ヒュ―ズ構造体およびその製造方法
JPH11340434A (ja) 半導体装置及びその製造方法
KR100838920B1 (ko) 금속 퓨즈를 갖는 반도체 디바이스
US6310396B1 (en) Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus
TW529147B (en) Structure of metal fuse of semiconductor device
JP2004335735A (ja) 半導体装置
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JPH02186660A (ja) 多層配線半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees