JP2013077779A - 半導体装置 - Google Patents

Abstract

【課題】抵抗体とヒューズ素子が並列に接続された半導体装置において、ヒューズ素子切断時に抵抗体への損傷がなく、抵抗体とヒューズ素子とを積層すること。
【解決手段】半導体基板上に第１の絶縁膜を介して形成された抵抗体を設け、抵抗体の上に第２の絶縁膜を介して形成された遮光層を設け、遮光層の上に第３の絶縁膜を介して形成されたヒューズ素子のヒューズ部を有し、抵抗体と遮光層とヒューズ部を重畳した半導体装置とする。
【選択図】図３

Description

本発明は抵抗体とヒューズ素子とが並列に接続され、ヒューズ素子の切断によって抵抗値を調節できる半導体装置に関する。

ボルテージディテクタ、ボルテージレギュレータ等の半導体集積回路には、抵抗をある比率に分割することにより、ある一定の電圧を出力する回路（抵抗分圧回路）がしばしば用いられる。

抵抗分圧回路の例を図２に示す。図に示すように抵抗分圧回路を構成する並列に配置されて、並列に接続された抵抗体１と抵抗調整用のヒューズ素子２とを直列に接続し、ヒューズ素子のヒューズを切断することで抵抗分圧回路の分圧比を任意の値に調整することができる。ヒューズの切断にはしばしばレーザー光が使われるので、半導体ウェハプロセスにおいて、この抵抗体１とヒューズ素子２は、ウェハの表面と水平方向にある一定の距離を置き、ヒューズ切断時のダメージが抵抗体１に及ばないようにしている。

この抵抗分圧回路は、分圧の比率の間隔が狭いほど、つまり、高精度の分圧比が求められるほど、多数の抵抗体とヒューズ素子が必要となる。その結果として、チップ面積が増大することとなる。しかし、半導体集積回路において面積を増大させるということは、製造コストの増大を招くため困難である。

これを解決する手段として、特許文献１には、抵抗体とヒューズ素子とを積層する構造が開示されている。図６に示すように、抵抗体は半導体基板内に形成されたトレンチ領域内から半導体基板の主表面上に延在するように形成されており、ヒューズ素子は絶縁膜で充填されたトレンチの上部に形成されている。

特開２００８−１９２９８６号公報

しかしながら、図６で示した構造では、ヒューズ素子と抵抗体が絶縁膜で分離されているが、絶縁膜は光を透過する性質があるため、レーザー光によってヒューズを切断した際に、レーザー光が絶縁膜を透過して抵抗体にダメージを与える可能性があることが問題である。

また、分圧比の精度を向上させるため、抵抗体の上にメタルのカバーを配置することがよくあるが、図６に示した構造ではそれができない。そのため、抵抗分圧回路の精度の面でも問題となる。

上記の課題を解決するため、本発明は以下の手段を用いた。
（１）主表面を有する半導体基板と、前記半導体基板の主表面に形成された第１の絶縁層と、前記絶縁層の上に形成された抵抗体と、前記抵抗体の上に形成された第２の絶縁層と、第２の絶縁層の上に形成された遮光層と、前記遮光層の上に形成された第３の絶縁層と、前記第３の絶縁層の上部に形成されたヒューズ素子と、を有し、前記抵抗体と前記遮光層との少なくとも一部、及び前記遮光層と前記ヒューズ素子のヒューズ部が、前記半導体基板の主表面に対して垂直な方向に重なっていること、を特徴とする半導体装置とした。
（２）前記抵抗体が多結晶シリコン膜から成ることを特徴とする（１）に記載の半導体装置とした。
（３）前記遮光層がアルミニウムを含む第１の配線層からなることを特徴とする（１）に記載の半導体装置とした。
（４）前記ヒューズ素子が、前記第１の配線層よりも上部に形成される、アルミニウムを含む第２の配線層からなることを特徴とする（１）に記載の半導体装置とした。
（５）前記抵抗体と前記ヒューズ素子とが、ある導電層によって並列に接続されていることを特徴とする（１）に記載の半導体装置とした。
（６）前記抵抗体と前記ヒューズ素子とが複数存在し、前記抵抗体の少なくとも１つと前記ヒューズ素子１つとが、ある導電層によって並列に接続されていることを特徴とする（１）に記載の半導体装置とした。
（７）前記遮光層が、前記抵抗体と前記ヒューズ素子との間に、前記半導体基板の主表面に対して垂直な方向に複数形成することを特徴とする（１）に記載の半導体装置とした。
（８）２個以上の抵抗体により構成され、各抵抗体にヒューズ素子が並列に接続されており、ヒューズ素子を切断することで抵抗体によって分割された電圧の出力を調整できる抵抗分圧回路を備えた半導体装置において、抵抗体とヒューズ素子とが並列に接続された素子が、（１）に記載の半導体装置によって構成されていることを特徴とする半導体装置とした。

本発明では、抵抗分圧比の精度を悪化させることなく、また、ヒューズ素子を切断する際に抵抗体にダメージを与えることなく、抵抗体とヒューズ素子を積層することができる。

本発明における第1の半導体装置を示す模式的透過平面図である。 抵抗分圧回路の模式図である。 本発明における第1の半導体装置を示す模式的断面図である。 従来における、抵抗体とヒューズ素子が多数形成された抵抗分圧回路装置の一部を示す模式的平面図である。 本発明における、抵抗体とヒューズ素子が多数形成された抵抗分圧回路装置の一部を示す模式的平面図である。 特許文献１に記載の半導体装置を示す模式的透過平面図である。

以下、本発明による半導体装置の実施例について図面を用いて詳細に説明を行う。
本発明の実施例を示す半導体装置の透過構造平面図を図１に示す。また、図１の点線Ａ−Ａ' における構造断面図を図３に示す。

図３に示すように、フィールド絶縁膜４が形成された半導体基板３の上に、例えばポリシコンからなる高抵抗層５と低抵抗層６が形成されている。高抵抗層５は図１の抵抗体の役割を果たしている。また、高抵抗層５の上部には、酸化膜９を挟む形で遮光層８ａが、さらにその上部には、酸化膜９をはさむようにヒューズ８ｃが例えば銅を含有するアルミニウムによってそれぞれ形成されている。遮光層８ａ、ヒューズ８ｃは、それぞれ第１層目のメタル配線８ｂ、第２層目のメタル配線８ｄと、同一の材料、同一の酸化膜表面上に形成されている。メタル配線は、メタル材料を例えばスパッタ法により堆積させ、その後に不要なメタル材料を除去することにより形成される。そのため、それぞれのメタル配線と同時に遮光層８ａあるいはヒューズ８ｃを形成することにより、製造工程の負荷を軽減することができる。

ヒューズ８ｃの上部には、酸化膜９、及びヒューズ８ｃの中心領域のみ開口されたパッシベーション膜である窒化膜１０がそれぞれ形成されている。ここで、ヒューズ８ｃの中心領域が開口されているのは、後にレーザーによってヒューズ８ｃを切断できるようにするためである。さらに、高抵抗層５とヒューズ８ｃは、低抵抗層６、プラグ７、メタル配線８によって並列に接続されている。

ヒューズ８ｃの下部に遮光層８ａを形成することにより、窒化膜１０の開口部からレーザーによってヒューズ８ｃを切断したときに、遮光層８ａがレーザーのエネルギーを吸収することで、遮光層８ａの下にレーザー光が到達しない。そのため、遮光層８ａの下部にある高抵抗層５が、ヒューズ切断時に損傷する可能性は極めて低くなる。つまり、ヒューズ切断時に抵抗体を損傷することなく、抵抗体とヒューズ素子とを積層することができる。

また、遮光層８ａの面積を広くすることにより、遮光層８ａに直接レーザーが当たったとしても、レーザーを受けた際に発生する熱を、遮光層８ａ自体が放熱板となって逃がし、遮光層８ａ自体の損傷を抑えることが可能である。

さらに、高抵抗層５の上部を覆うように遮光層８ａを形成することにより、半導体ウェハプロセスの過程における高抵抗層５の抵抗値変動を抑制することができる。具体的には、遮光層８ａによって、メタル形成後に行う水素アニール時の水素の進入を妨げることにより、高抵抗層５に水素が結合することで起こる高抵抗層５の抵抗値低下を抑制することができる。さらに、ヒューズ８ｃの上部は窒化膜が開口しており、この開口部から水分が浸入して高抵抗層５の抵抗値が変動する可能性があるが、これも遮光層８ａによって高抵抗層５への水分の浸入を抑制することができる。図２を参照することで、上記で説明した各部の平面的な大きさの違いや位置関係を容易に理解することができる。遮光層８ａが上層のヒューズ８ｃや下層の高抵抗層５よりも広い面積で形成され、かつヒューズ８ｃおよび高抵抗層５と重畳するように設けられている。さらに、窒化膜開口領域１１も平面視的に遮光層８ａの内側に設けられている。

以上のような構成とすることで、抵抗体１の精度を悪化させることなく、かつ、ヒューズ素子を切断する際に抵抗体にダメージを与えることなく、抵抗体とヒューズ素子を積層することができる。

本実施例を、抵抗体１とヒューズ素子２が多数必要となる抵抗分圧回路を備えた半導体装置に適用することにより、大きな面積縮小効果が得られる。

図４、５は、抵抗体１とヒューズ素子２が多数形成された抵抗分圧回路の一部を表す平面図であり、抵抗体である高抵抗層５とヒューズ８ｃが積層されていない構造を図４に、本実施例にて前述した、高抵抗層５とヒューズ８ｃが積層されている構造を図５に示す。ここで、抵抗体１は、抵抗値Ｒの高抵抗層５をひとつ有する単位抵抗体を直列、または並列に接続することで、１Ｒ、２Ｒ，４Ｒ，１／２Ｒなどさまざまな抵抗値となっている。また、図４、５において、単位抵抗体の高抵抗層５及びヒューズ８ｃの形状と設置間隔は、それぞれ同一である。

図４と５を比較すると、ヒューズ８ｃが高抵抗層５の上部に設置されることにより、ヒューズ８ｃを配置するための面積が不要となり、抵抗分圧回路を形成するために必要な面積が小さくなっていることは明らかである。さらに、高抵抗層５とヒューズ８ｃを並列に接続するための配線１２が、図５では短く簡素になっている。このことにより、配線１２のために必要であった面積が不要になり、抵抗分圧回路を形成するために必要な面積がさらに縮小可能である。さらに、配線長が短くなったため、抵抗体の精度の面で問題となる寄生抵抗を減らすことができる。

図５について前述したように、２個以上の抵抗体により構成され、各抵抗体にヒューズ素子が並列に接続されており、ヒューズ素子を切断することで抵抗体によって分割された電圧の出力を調整できる抵抗分圧回路に、本実施例にて前述した半導体装置を適用することにより、大きな面積縮小効果が得られる。

以上が本発明の実施例であるが、本発明はこの具体例に限定されるものではない。例えば、実施例では２層配線であったが、３層以上の多層配線であれば、最上層以外のメタル配線で遮光層８ａを複数形成することにより、レーザーでヒューズを切断する際のダメージが、より高抵抗層５に到達しにくくすることが可能である。

その他、上述した半導体装置の構成については、当業者が公知の範囲から適宜選択したものも、本発明の要旨を含む限り本発明の範囲に包含される。

１ 抵抗体
２ ヒューズ素子
３ 半導体基板
４ フィールド絶縁膜
５ 高抵抗半導体層
６ 低抵抗半導体層
７ プラグ
８ メタル配線層
８ａ 遮光層
８ｂ 第１層目のメタル配線
８ｃ ヒューズ部
８ｄ 第２層目のメタル配線
９ 酸化膜
１０ 窒化膜
１１ 窒化膜開口領域
１２ 配線

Claims (7)

1. 主表面を有する半導体基板と、
   前記半導体基板の主表面に形成された第１の絶縁層と、
   前記第１の絶縁層の上に形成された抵抗体と、
   前記抵抗体の上に形成された第２の絶縁層と、
   前記第２の絶縁層の上に形成された遮光層と、
   前記遮光層の上に形成された第３の絶縁層と、
   前記第３の絶縁層の上部に形成された、レーザーにより切断可能なヒューズを有するヒューズ素子と、を有し、
   前記抵抗体と前記遮光層との少なくとも一部、及び前記遮光層と前記ヒューズが、前記半導体基板の主表面に対して垂直な方向に重なっていることを特徴とする半導体装置。
2. 前記抵抗体が多結晶シリコン膜から成ることを特徴とする、請求項１に記載の半導体装置。
3. 前記遮光層がアルミニウムを含む第１の配線層からなることを特徴とする、請求項１に記載の半導体装置。
4. 前記ヒューズ素子が、前記第１の配線層よりも上部に形成される、アルミニウムを含む第２の配線層からなることを特徴とする、請求項３に記載の半導体装置。
5. 前記抵抗体と前記ヒューズ素子とが、導電層によって並列に接続されていることを特徴とする、請求項１乃至４のいずれか１項に記載の半導体装置。
6. 前記ヒューズ素子に対しひとつあるいは組み合わされた複数の前記抵抗体が導電層によって並列に接続されていることを特徴とする、請求項１乃至４のいずれか１項に記載の半導体装置。
7. 前記遮光層が、前記抵抗体と前記ヒューズ素子との間に、前記半導体基板の主表面に対して垂直な方向に複数形成されていることを特徴とする、請求項１乃至６のいずれか１項に記載の半導体装置。

Images