JP4830455B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4830455B2
JP4830455B2 JP2005326629A JP2005326629A JP4830455B2 JP 4830455 B2 JP4830455 B2 JP 4830455B2 JP 2005326629 A JP2005326629 A JP 2005326629A JP 2005326629 A JP2005326629 A JP 2005326629A JP 4830455 B2 JP4830455 B2 JP 4830455B2
Authority
JP
Japan
Prior art keywords
fuse
film
insulating film
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005326629A
Other languages
English (en)
Other versions
JP2007134523A (ja
Inventor
康弘 井戸
猛 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005326629A priority Critical patent/JP4830455B2/ja
Priority to US11/584,513 priority patent/US7728406B2/en
Publication of JP2007134523A publication Critical patent/JP2007134523A/ja
Application granted granted Critical
Publication of JP4830455B2 publication Critical patent/JP4830455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

この発明は半導体装置に関する。更に、具体的には、ヒューズを含む冗長回路を備えた半導体装置に関するものである。
近年、半導体装置の微細化、大容量化、高速化に伴い、半導体装置に形成される素子の数が増加し、その結果、素子不良部が半導体装置の製造歩留まりに与える影響が大きくなっている。従って、素子不良部に起因する半導体装置の製造歩留まり低下を抑えるため、半導体装置中に通常使用領域のメモリセルとは別に、予め複数の予備のメモリセルを設けた冗長回路構成が広く用いられている。この構成において、メモリセル内に素子不良が発見された場合、そのメモリセルを予備のメモリセルに置換することにより半導体装置を救済することができる。これにより、半導体装置の製造歩留まりを高く確保することができる。
ここで、素子不良の発見されたメモリセルと予備のメモリセルとを置換する方法としては、レーザトリミング方式が広く用いられている。レーザトリミング方式では、配線層をヒューズとして利用して、このヒューズを所定のコードに従ってレーザ光で切断することにより、メモリセルと予備のメモリセルとが置換される。レーザトリミングにおけるヒューズの切断不良を防止するため、多層構造のヒューズ配線に対して、波長の異なる複数のレーザ光を照射して、ヒューズを切断する方法が提案されている（例えば、特許文献１参照）。
特開２００２−１３４６１６号公報
レーザトリミングにおいてレーザ光によりヒューズ溶断される際、照射されたレーザ光の影響が、ヒューズ下層やその近傍にまで及ぶ場合がある。このためヒューズ下層やその近傍に信号線や電源線等の配線やトランジスタ等の素子が形成されていると、ヒューズ切断時に、これらの素子が損傷を受けることが考えられる。しかし、ヒューズ直下の領域やその近傍には素子を配置せず、ヒューズ下層の領域をヒューズのみが存在するような構造とすると、半導体装置の微細化を図る上での制限となることとなる。
また、多層配線構造の半導体装置においては、薄い層間膜が多層に積層される構造となる。従って、ヒューズ上にも、複数層に渡って絶縁膜が積層されることとなる。このため、ヒューズ上の絶縁膜は、積層された各層の絶縁膜のエッチングや成膜時のばらつきを全て含む。従って、ウェハ面内あるいは異なるロット間で、ヒューズ上絶縁膜の全体としての膜厚のばらつきを２００nm内に制御することは困難である。
一方、ヒューズの膜厚が薄い場合、ヒューズ切断時に爆発が上方向に向かう力が弱くなる。ヒューズ爆発時に上方向に向かう力が小さい場合、ヒューズ切断時に形成される開口が大きくなり、隣接のヒューズや素子に影響を及ぼすことが考えられる。従って、ヒューズ切断時の開口を小さくするため、ヒューズの膜厚にはある程度の厚さが必要とされる。このため、ヒューズ上絶縁膜の許容可能な膜厚範囲は小さくなる。例えば、ヒューズ膜厚が２５０nm必要な場合、ヒューズ上絶縁膜は約２００nm以下である必要がある。
しかし、上記のように、ヒューズ上絶縁膜のばらつきを２００nm以下にすることは困難である。従って、例えば絶縁膜の全体の膜厚を２００nm以下に制御しようとする場合、その膜厚の下限部分、すなわちばらつきが最大限に含まれてばらつきが最も小さくなっている部分では、ヒューズ表面が露出することとなる。このような状況は、ヒューズ切断が不安定となるため好ましいものではない。
従って、この発明は、以上のような問題を解決し、半導体装置の微細化を図りつつ、レーザトリミングをより確実に行うことができるように改良した半導体装置及びその製造方法について提供するものである。
上記目的を達成するため、この発明の半導体装置は、
基板と、
前記基板上に形成された複数層の配線層と、
前記配線層のうち最上層に形成された複数のヒューズと、
前記配線層上に、前記ヒューズ表面に接して形成された第１絶縁膜と、
前記第１絶縁膜上に形成された第２絶縁膜と、を備え、
前記第２絶縁膜は、前記ヒューズ上の領域において開口を有し、前記ヒューズの切断の際レーザ光が照射される領域上には、単一の膜からなる第１絶縁膜のみが形成され、
前記配線層は、
前記ヒューズ下層に、少なくとも
第３絶縁膜と、
前記第３絶縁膜上に積層された第４絶縁膜と、
前記第４絶縁膜上に積層された第５絶縁膜と、
前記ヒューズが形成された層より下層の、前記ヒューズ直下に位置する領域に形成された、前記ヒューズを切断する際に用いられるレーザ光を反射する遮断層と、を備え、
前記遮断層は、
前記第３絶縁膜中に形成された第１遮断層と、
前記第４絶縁膜中に形成され、前記第１遮断層に接続する第２遮断層と、
前記第５絶縁膜中に形成され、前記第２遮断層に接続する第３遮断層と、を備え、
前記第２遮断層は、前記第１遮断層と前記第３遮断層とを接続する複数のビアであり、
前記複数のビアは、前記ヒューズ直下の領域において、前記ヒューズと前記ヒューズ直下に配置された前記ビアとの相対位置関係が、前記各ヒューズ間で同一となるように配置されていることを特徴とする。
この発明によれば、ヒューズ切断の際レーザ光が照射される領域上には、単一の膜からなる第１絶縁膜のみが形成されている。このためヒューズ切断における安定化を図ることができる。
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。また、以下の実施の形態において各要素の個数、数量、量、範囲等の数に言及する場合、特に明示した場合や原理的に明らかにその数に特定される場合を除いて、その言及した数に限定されるものではない。また、実施の形態において説明する構造や、方法におけるステップ等は、特に明示した場合や明らかに原理的にそれに特定される場合を除いて、この発明に必ずしも必須のものではない。
実施の形態１．
図１はこの発明の実施の形態１における半導体装置を説明するための模式図である。図１においては、半導体装置の通常の配線が形成される配線領域と、ヒューズが形成される領域とヒューズ上下部の領域とを含むヒューズ形成領域とを模式的に表したものである。図１における半導体装置は、下層にＳｉ基板２を備えている。Ｓｉ基板２には素子間分離領域４が形成され、素子間分離領域４により分離された各領域には必要に応じてウェル（図示せず）等が形成されている。図１に示す断面部において、Ｓｉ基板２上には、ゲート絶縁膜６を介してゲート電極８が形成されている。Ｓｉ基板２上のゲート電極８の両側には、ゲート絶縁膜６を介してサイドウォール１０が形成されている。Ｓｉ基板２表面付近の、ゲート電極８の両側の部分には、不純物拡散層（ソース/ドレイン及びエクステンション）１２が形成されている。ゲート電極８等を埋め込んで、Ｓｉ基板２上には、ＰＴＥＯＳ膜１４が形成されている。ここでＰＴＥＯＳ膜１４は、ＴＥＯＳ（tetra ethyl ortho silicate）を用いて、プラズマ化学気相成長（ｐ−ＣＶＤ）により成膜した膜である。ＰＴＥＯＳ膜１４を貫通して、ゲート電極８やＳｉ基板２表面に接続するコンタクトプラグ１６が形成されている。
ＰＴＥＯＳ膜１４上には、第１配線層が形成されている。第１配線層には、ＳｉＣＯとＳｉＣＮとの積層膜からなるＳｉＣＯ/ＳｉＣＮ膜２０が形成され、その上にＰＴＥＯＳ膜２２が形成されている。ＳｉＣＯ/ＳｉＣＮ膜２０及びＰＴＥＯＳ膜２２を貫通して、バリアメタル２４及びＣｕ２６からなる配線が形成されている。ＰＴＥＯＳ膜２２上には、第２配線層が形成されている。第２配線層には、ＳｉＣＯ/ＳｉＣＮ膜３２ａ、ＳｉＯＣ膜３４ａ、ＳｉＯＣ膜３６ａが順に積層されている。第２配線層内には、ＳｉＣＯ/ＳｉＣＮ膜３２ａ、ＳｉＯＣ膜３４ａあるいはＳｉＯＣ膜３６ａの所定の位置を貫通して、バリアメタル３８ａとＣｕ４０ａとからなる配線が形成されている。同様に、第２配線層のＳｉＯＣ膜３６ａ上には、第３配線層が形成されている。第３配線層には、ＳｉＣＯ/ＳｉＣＮ膜３２ｂ、ＳｉＯＣ膜３４ｂ、ＳｉＯＣ膜３６ｂが順に積層されている。第３配線層内には、ＳｉＣＯ/ＳｉＣＮ膜３２ｂ、ＳｉＯＣ膜３４ｂあるいはＳｉＯＣ膜３６ｂ中には、これらの膜を貫通して、バリアメタル３８ｂとＣｕ４０ｂとからなる配線が形成されている。
同様に第３配線層のＳｉＯＣ膜３６ｂ上には、第４配線層が形成されている。第４配線層には、ＳｉＣＯ/ＳｉＣＮ膜３２ｃ、ＳｉＯＣ膜３４ｃ、ＳｉＯＣ膜３６ｃが順に積層されている。ＳｉＣＯ/ＳｉＣＮ膜３２ｃ、ＳｉＯＣ膜３４ｃ、ＳｉＯＣ膜３６ｃの配線領域には、これらの膜を貫通して、バリアメタル３８ｃとＣｕ４０ｃとからなる配線が形成されている。第４配線層のＳｉＯＣ膜３６ｃ上には、第５配線層が形成されている。第５配線層には、ＳｉＣＯ/ＳｉＣＮ膜３２ｄ、ＳｉＯＣ膜３４ｄ、ＳｉＯＣ膜３６ｄが順に積層されている。ＳｉＣＯ/ＳｉＣＮ膜３２ｄ、ＳｉＯＣ膜３４ｄ、ＳｉＯＣ膜３６ｄの配線領域には、これらの膜を貫通して、バリアメタル３８ｄとＣｕ４０ｄとからなる配線が形成されている。
第４配線層（３２ｃ〜３６ｃ）と第５配線層（３２ｄ〜３６ｄ）とに跨って、ヒューズ形成領域には、Ｃｕリフレクタ層４２が形成されている。具体的にＣｕリフレクタ層４２は、第４配線層のＳｉＯＣ膜３６ｃを貫通して形成されたＣｕリフレクタ下層４２ａを有している。具体的に、Ｃｕリフレクタ下層４２ａは、ＳｉＯＣ膜３６ｃのヒューズ形成領域に形成された開口に、Ｃｕの拡散を防止するバリアメタル４２ｂを介して、Ｃｕが埋め込まれることにより構成されている。
Ｃｕリフレクタ下層４２ｂ上には、第５配線層のＳｉＣＯ/ＳｉＣＮ膜３２ｄ及びＳｉＯＣ膜３４ｄを貫通して形成されたＣｕリフレクタ接続層４２ｃが接続されている。Ｃｕリフレクタ接続層４２ｃには、ＳｉＯＣ膜３６ｄを貫通して形成されたＣｕリフレクタ上層４２ｄが接続されている。Ｃｕリフレクタ接続層４２ｃ及びＣｕリフレクタ上層４２ｄは、第５配線層（３２ｄ〜３６ｄ）のヒューズ形成領域に形成されたＣｕリフレクタ形成用の開口に、バリアメタル４２ｅを介してＣｕが埋め込まれることにより構成されている。
第５配線層のＳｉＯＣ膜３６ｄ上には、第６配線層が形成されている。第６配線層には、ＳｉＣＯ/ＳｉＣＮ膜３２ｅ、ＳｉＯＣ膜３４ｅ、ＳｉＯＦ膜３６ｅ、ＰＴＥＯＳ膜３６ｆが順に積層されている。ＳｉＣＯ/ＳｉＣＮ膜３２ｅ、ＳｉＯＣ膜３４ｅ、ＳｉＯＦ膜３６ｅ、ＰＴＥＯＳ膜３６ｆの配線領域を貫通して、バリアメタル３８ｅとＣｕ４０ｅとからなる配線が形成されている。第６配線層のヒューズ形成領域においては、ＳｉＯＦ膜３６ｅ及びＰＴＥＯＳ膜３６ｆを貫通するヒューズ５０が形成されている。ヒューズ５０は、ＳｉＯＦ膜３６ｅ及びＰＴＥＯＳ膜３６ｆに形成されたヒューズ５０用の開口に、Ｃｕの拡散を防止するバリアメタル５０ａを介して、Ｃｕ５０ｂが埋め込まれることにより構成されている。尚、第５配線層のＳｉＯＦ膜３６ｅの膜厚は４２５nm、ＰＴＥＯＳ膜３６ｆの膜厚は７５nmであり、従って、ヒューズ５０の膜厚は約５００nmである。
ＰＴＥＯＳ膜３６ｆ及びその表面に露出する配線やヒューズ５０上には、ＳｉＣＮ膜５２が形成されている。ＳｉＣＮ膜５２の膜厚は約１７５nmである。ＳｉＣＮ膜５２上にはＰＴＥＯＳ膜５４が形成されている。ＰＴＥＯＳ膜５４及びＳｉＣＮ膜５２を貫通して、バリアメタル３８ｅとＣｕ４０ｅとからなる配線に接続するタングステンプラグ５５が形成されている。配線領域において、ＰＴＥＯＳ膜５４上には、タングステンプラグ５５に接続するＡｌパッド５６が形成されている。Ａｌパッド５６表面の一部にはＴｉＮからなるバリアメタル５８が形成されている。ＰＴＥＯＳ膜５４上には、Ａｌパッド５６を埋め込んで、パッシベーション膜としてＰＴＥＯＳ膜６０及びＳｉＮ膜６２が積層されている。ＳｉＮ膜６２上には、保護膜としてポリイミド６４が形成されている。Ａｌパッド５６上の領域には、バリアメタル５８、ＰＴＥＯＳ膜６０、ＳｉＮ膜６２、及びポリイミド６４を貫通する開口６６が形成され、開口６６底部にはＡｌパッド５６の表面が露呈している。また、ヒューズ形成領域には、ＰＴＥＯＳ膜５４、ＰＴＥＯＳ膜６０、ＳｉＮ膜６２、及びポリイミド６４を貫通する開口６８が形成されている。すなわち、ヒューズ５０上にはＳｉＣＮ膜５２の一層のみが形成されている。
上記のように構成された半導体装置において、ヒューズ５０は多層に積層された配線層の最上層に形成され、ヒューズ上にはＳｉＣＮ膜５２のみが形成されている。従って、ヒューズ５０上の絶縁膜が薄くなっており、ヒューズ５０切断時の爆発により形成される開口（ヒューズ切断痕）の広がりを抑えることができる。また、ヒューズ５０上絶縁膜がＳｉＣＮ膜５２の一層のみによって構成されているため、ヒューズ５０上絶縁膜の膜厚のばらつきは小さくおさえられている。したがって、ヒューズ５０切断時におけるレーザ光の散乱を防止することができる。
このように、実施の形態１の半導体装置においては、ヒューズ５０上の絶縁膜がＳｉＣＮ膜５２の一層のみとなるようにするため、ヒューズ５０は最上の配線層（第６配線層）に形成されている。したがって、ヒューズ５０下部には多層に配線層が積層され、ヒューズ５０が形成された層とＳｉ基板２との膜厚は厚いものとなっている。
ここで、ヒューズをレーザ光にて切断する場合、ヒューズに光吸収される成分は、（１）ヒューズを回折した光がヒューズに直接光吸収される成分、（２）ヒューズを透過したレーザ光が反射されてヒューズに照射される反射成分の大きく２つに分けることができる。光の波の性質により、（２）の反射成分はレーザ光が透過するヒューズ下絶縁膜の膜厚の影響を受ける。従って、ヒューズ下の絶縁膜の膜厚にばらつきが存在する場合には、そのばらつきの影響を受け、ヒューズの切断が不安定となる。
従来の半導体装置のように、ヒューズ下にリフレクタ層４２が形成されていない構造の場合、ヒューズを透過したレーザ光は、絶縁膜を透過してＳｉ基板において反射した後ヒューズに照射される。例えば実施の形態１と同様の６層の配線構造であれば、ヒューズ下には５層に渡って配線層が形成されている。このような場合、ヒューズ下の絶縁膜全体では、積層された各絶縁膜のそれぞれに含まれるばらつきの全て含み、大きなものとなっている。従って、従来の構成では、（２）の反射成分がヒューズとＳｉ基板との間の絶縁膜膜厚ばらつきの影響を受けて不安定となり、その結果、ヒューズ切断が不安定なものとなる。
しかし、実施の形態１の半導体装置においては、ヒューズ５０直下の第５、第４配線層に、３層のＣｕリフレクタ層４２が配置されている。この半導体装置の場合、例えば近赤外領域波長の光に対するＣｕの反射率は９９％以上であるため、Ｃｕ表面に照射された光の大部分はＣｕリフレクタ層４２において反射される。すなわち、Ｃｕリフレクタ層４２を透過して下層に届く光はほとんどない。つまり、実施の形態１では、ヒューズ５０より一層下の配線層にＣｕリフレクタ層４２が配置されているため、反射面からヒューズまでの距離のばらつきは、ＳｉＯＣ膜３４ｅ及びＳｉＣＯ/ＳｉＣＮ膜３２ｅのばらつきだけとなる。従って、（２）の反射成分の膜厚ばらつきによる影響を抑えることができる。これによりヒューズ５０下の膜厚ばらつきによるヒューズ切断への影響を改善し、ヒューズ切断の安定化を図ることができる。
また、Ｃｕリフレクタ層４２は、ＳｉＯＣ膜３６ｃを貫通するＣｕリフレクタ下層４２ａと、ＳｉＣＯ/ＳｉＣＮ膜３２ｄ及びＳｉＯＣ膜３４ｄを貫通するＣｕリフレクタ接続層４２ｃと、ＳｉＯＣ膜３６ｄを貫通するＣｕリフレクタ上層４２ｄとの３層により構成される。このように、Ｃｕリフレクタ層４２を３層構造にして厚く形成することにより、ヒューズ５０切断時のレーザ光を、リフレクタ層４２により確実に反射させることができる。
図２〜図４は、この発明の実施の形態１におけるヒューズ５０とリフレクタ層４２との位置関係を説明するための上面図である。図２〜図４においては、半導体装置の上面から、ヒューズ５０とリフレクタ層４２のみを透視して、両者の位置関係を表している。実施の形態１において、半導体装置のリフレクタ層４２の幅Ｗは、以下の第１〜第３のいずれかの条件を満たすように形成される。
第１条件：図２に示すように、ヒューズ５０切断時に照射されるレーザ光の直径に、位置誤差分の裕度を加えた長さよりも大きな幅となるようにする。Ｃｕはレーザ光をほとんど吸収しない。しかし、Ｃｕリフレクタ層４２のバリアメタル４２ｂ、４２ｅはレーザ光に対して光吸収がある。このため、Ｃｕリフレクタ層４２をレーザ光と同じ大きさにまで小さくしてしまうと、回折した光によって側面に光が照射され、Ｃｕリフレクタ４２が融解、爆発してしまう可能性がある。従って、レーザ光の直径に位置誤差分の裕度を加えた値よりも大きくしておく必要がある。
第２条件：図３に示すように、ヒューズ５０切断後にヒューズ５０に形成されるヒューズ切断痕のヒューズ長手方向の長さよりも大きな幅となるようにする。切断長は、レーザ光の直径と同一程度であるから、ヒューズ切断痕を基準として、Ｃｕリフレクタ層４２の幅を決定してもよい。
第３条件：図４に示すように、ヒューズ５０が２箇所以上において切断される場合には、ヒューズ５０のそれぞれにおいて、切断時に形成されるヒューズ切断痕の全てがＣｕリフレクタ層４２内に納まるような幅となるようにする。すなわち、１のヒューズ５０において、図４における最上部に位置するヒューズ切断痕の上端から、最下部に位置するヒューズ切断後の下端までの長さよりも大きな幅となるようにする。
以上の条件を満たすことにより、全てのヒューズ５０の切断痕がリフレクタ層４２上に位置するように形成されることとなる。従って、全てのヒューズ５０について、ヒューズ５０切断時のレーザ光をリフレクタ層４２において反射させ、下層へのレーザ光の透過を遮断することができる。
図１の半導体装置において、Ｃｕリフレクタ層４２より下の第２、第１配線層には、ヒューズ形成領域においても配線等の素子が形成されている。このようにＣｕリフレクタ層４２より下層に素子を形成しても、上記の構成により、Ｃｕリフレクタ層４２においてレーザ光を確実に遮断することができる。このため、ヒューズ５０切断時における素子への影響を抑えることができる。従って、ヒューズ５０下の領域を素子形成用の領域として利用することができ、半導体装置の微細化を図ることができる。
図５〜図７は、この発明の実施の形態１における半導体装置の製造方法について説明するためのフローチャートである。また、図８〜図２０は、実施の形態１の半導体装置の各製造工程における状態を説明するための模式図である。図５のステップＳ１０の下地基板形成工程において、まず、図８を参照してＳｉ基板２上にトランジスタ等の下地層が形成される（ステップＳ１０）。具体的に、図６に示す製造工程のフローにおいて、Ｓｉ基板２上に素子間分離領域４が形成され（ステップＳ１０２）、ウェル（図示せず）が形成される（ステップＳ１０４）。
次にＳｉ基板２上にゲート絶縁膜６を構成する材料膜が形成される（ステップＳ１０６）。ゲート絶縁膜６は、用いる絶縁膜の種類に応じた公知の手法により形成される。次に、ゲート絶縁膜６上にゲート電極８を構成する材料膜が形成される（ステップ１０８）。ゲート電極８は用いる材料に応じた公知の手法により形成される。その後、ゲート電極８の材料膜が、ゲート電極８の形状にエッチングされて（ステップＳ１１０）、ゲート電極８が形成される。次に、ゲート電極８をマスクとして、Ｓｉ基板２に不純物が注入されてエクステンションが形成される（ステップ１１２）。次に、ゲート電極８の側面にサイドウォール１０が形成される（ステップＳ１１４）。サイドウォール１０は、ゲート電極８を覆うように必要な絶縁膜を積層した後、これを異方性エッチングによりエッチバックすることにより形成される。その後、サイドウォール１０及びゲート電極８をマスクとして不純物が注入される（ステップＳ１１６）。これにより、ゲート電極８の両側にエクステンションを含むソース/ドレインからなる不純物拡散層１２が形成される。
次に、図５のフローのステップＳ１２において、ゲート電極８等を埋め込んでＰＴＥＯＳ膜１４が形成される（ステップＳ１２）。ＰＴＥＯＳ膜１４は、ＴＥＯＳを用いてｐ-ＣＶＤにより形成される。次にＰＴＥＯＳ膜１４の必要な位置に貫通するコンタクトプラグ１６が形成される（ステップＳ１４）。コンタクトプラグ１６は、ＰＴＥＯＳ膜１４の必要な位置を貫通する開口を形成し、この開口内部にバリアメタル及びＣｕを埋め込み、ＣＭＰによる平坦化を行うことにより形成される。
次に、図９を参照して、ＰＴＥＯＳ膜１４上に、第１配線層が形成される。具体的に、まずＰＴＥＯＳ膜１４上に、ＳｉＣＯ/ＳｉＣＮ膜２０が形成される（ステップＳ１６）。次にＳｉＣＯ/ＳｉＣＮ膜２０上にＰＴＥＯＳ膜２２が形成される（ステップＳ１８）。ＰＴＥＯＳ膜２２は同様にＴＥＯＳを用いてｐ-ＣＶＤにより形成される。次に、ＰＴＥＯＳ膜２２の配線を形成する位置に開口が形成される（ステップＳ２０）。次にＰＴＥＯＳ膜２２に形成された開口内壁を含む表面全体に、バリアメタル２４が形成される（ステップＳ２２）。その後、バリアメタル２４表面にＣｕ２６が形成され（ステップＳ２４）、少なくともＰＴＥＯＳ膜２２に形成された開口内部がバリアメタル２４及びＣｕ２６により埋め込まれる。その後、ＰＴＥＯＳ膜２２表面に堆積された不要なバリアメタル２４及びＣｕ２６がＣＭＰにより除去されて（ステップＳ２６）、ＰＴＥＯＳ膜２２に配線が形成される。これにより、ＰＴＥＯＳ膜１４上に第１配線層が形成される。
次に、ＰＴＥＯＳ膜２２上に、第２配線層が形成される（ステップＳ３０）。第２配線層の形成工程は、図７のフローに従って実行される。具体的には、まず、図１０を参照して、ＰＴＥＯＳ膜２２上にＳｉＣＯ/ＳｉＣＮ膜３２ａが形成され（ステップＳ３０２）、ＳｉＣＯ/ＳｉＣＮ膜３２ａ上にＳｉＯＣ膜３４ａが形成され（ステップＳ３０４）、ＳｉＯＣ膜３４ａ上にＳｉＯＣ膜３６ａが形成される（ステップＳ３０６）。次に、ＳｉＯＣ膜３６ａ及びＳｉＯＣ膜３４ａのエッチングが行われる（ステップＳ３０８）。このエッチングにおいて、配線３８ａ、４０ａのビア部分、すなわち、ＳｉＯＣ膜３４ａまで貫通する部分と同じ大きさの開口が、ＳｉＯＣ膜３６ａ及びＳｉＯＣ膜３４ａ膜を貫通するように形成される。具体的にここでは、ＳｉＯＣ膜３６ａ上に所定の位置に開口するレジストマスクがリソグラフィ技術により形成され、このレストマスクをマスクとしてＳｉＯＣ膜３６ａ、ＳｉＯＣ膜３４ａをエッチングすることにより開口が形成される。ここでのエッチングは、ＳｉＯＣ膜３４ａとＳｉＣＯ/ＳｉＣＮ膜３２ａとのエッチング選択比が十分大きくなる条件で行われ、ＳｉＣＯ/ＳｉＣＮ膜３２ａにおいて確実にエッチングが止められる。
次に、図１１を参照して、ＳｉＯＣ膜３６ａ及びＳｉＯＣ膜３４ａに形成された開口内にレジストが埋め込まれ、レジストプラグ７０が形成される（ステップＳ３１０）。
次に、図１２を参照して、ＳｉＯＣ膜３６ａの配線が形成される位置に開口が形成される（ステップＳ３１２）。ここでは、ＳｉＯＣ膜３６ａ上にレジストマスクが形成され、これをマスクとしてＳｉＯＣ膜３６ａのエッチングが行われる。これにより、ＳｉＯＣ膜３６ａ中に形成される各配線３８ａ、４０ａの大きさの開口が、それぞれ、ＳｉＯＣ膜３６ａに開口が形成される。
次に、図１３を参照して、ＳｉＯＣ膜３６ａ上のレジストマスク及びＳｉＯＣ膜３４ａ内に埋め込まれたレジストプラグ７０が除去される（ステップＳ３１４）。その後、開口底部に露出するＳｉＣＯ/ＳｉＣＮ膜３２ａがエッチングにより除去される（ステップＳ３１６）。
次に、図１４を参照して、第２配線層に形成された開口内壁部を含む表面全面に、バリアメタル３８ａが形成される（ステップＳ３１８）。バリアメタル３８ａはスパッタ法により成膜される。次に、バリアメタル３８ａ上にＣｕ４０ａが形成される（ステップ３２０）。Ｃｕ４０ａはまずＣｕシード膜を形成してＣｕメッキ法により所望の厚さに形成される。その後、ＣＭＰにより、ＳｉＯＣ膜３６ａ上に形成された不要なＣｕ４０ａ及びバリアメタル３８ａが除去される（ステップＳ３２２）。これにより、第２配線層にデュアルダマシン構造の配線及びヒューズ形成領域下層の配線が形成される。
次に、図５のステップＳ３０、すなわち図７の配線層形成の工程（ステップＳ３０２〜〜Ｓ３２２）を繰り返し行うことにより、第３配線層から第５配線層が形成される。各層の形成工程においては必要な箇所にＣｕ配線（３８ａ、４０ａ）が形成される。また、第４配線層の形成においては、配線領域に配線を形成するのと同時に、ヒューズ形成領域にはＣｕリフレクタ下層４２ａが形成され、第５配線層の形成においては、配線領域に配線を形成するのと同時に、ヒューズ形成領域にＣｕリフレクタ接続層４２ｃ及びＣｕリフレクタ上層４２ｄが形成される。具体的に、第４、第５配線層の形成においては、ステップＳ３０８あるいはＳ３１２において、ヒューズ形成領域に形成される開口が、第１、第２配線層形成時に形成される配線用の開口よりも大きな、Ｃｕリフレクタ層４２形成用の開口となる。例えば、図１５に示すように、第４配線層形成時のステップＳ３１２においては、ＳｉＯＣ膜３６ｃのヒューズ形成領域に形成される開口は大きなものとなる。開口形成後は同様に、ステップＳ３１４〜Ｓ３２２を実行することにより、図１６に示すように配線領域の配線形成と同時にＣｕリフレクタ下層４２ａが形成される。
また、第５配線層のＳｉＯＣ膜３４ｄ、ＳｉＯＣ膜３６ｄのエッチング（ステップＳ３０８）においては、配線領域の開口形成と同時に、Ｃｕリフレクタ接続層４２ｃに対応する幅広の開口がＳｉＣＯ膜３４ｄ、ＳｉＯＣ膜３６ｄに形成される。その後、この開口にレジストが埋め込まれてレジストプラグ７０が形成され（ステップＳ３１０）、図１７に示すように、ＳｉＯＣ膜３６ｄのエッチングが行われる（ステップＳ３１２）。このエッチングにおいても、ＳｉＯＣ膜３６ｄのヒューズ形成領域には、配線領域の配線よりも広い、Ｃｕリフレクタ上層４２ｄに対応する開口が形成される。その後、ステップＳ３１４〜Ｓ３２２を実行することにより、Ｃｕリフレクタ接続層４２ｃ及びＣｕリフレクタ上層４２ｄが同時に形成される。
また、第６配線層の形成においても同様に、ステップＳ３０２〜Ｓ３２２が実行される。第６配線層の形成においては、ステップＳ３０６のＳｉＯＣ膜の形成に代えて、ＳｉＯＦ膜３６ｅ、ＰＴＥＯＳ膜３６ｆが積層される。また、ステップＳ３０８においてエッチングを行う際には、ＰＴＥＯＳ膜３６ｆ、ＳｉＯＣ膜３６ｅ及びＳｉＯＣ膜３４ｅが同時にエッチングされ、ステップＳ３１２においてエッチングを行う際には、ＰＴＥＯＳ膜３６ｆとＳｉＯＣ膜３６ｅとが同時にエッチングされる。これにより、配線３８ｅ及び４０ｅの形成と同時に、ヒューズ形成領域のＰＴＥＯＳ膜３６ｆ及びＳｉＯＦ膜３６ｅ中にヒューズ５０が形成される。
次に、図５のフローのステップＳ３２において、図１８を参照して、ＰＴＥＯＳ膜３６ｆ上にＳｉＣＮ膜５２が形成される。その後、ＳｉＣＮ膜５２上にＰＴＥＯＳ膜５４が形成される（ステップＳ３４）。ＰＴＥＯＳ膜５４には、リソグラフィ行程とエッチング工程により、バリアメタル３８ｅとＣｕ４０ｅとからなる配線と、Ａｌパッド５６とを接続するためのタングステンプラグ５５が形成される（ステップＳ３６）。ＰＴＥＯＳ膜５４の配線領域上には、Ａｌパッド５６用のＡｌ膜が形成される（ステップＳ３８）。Ａｌパッド５６用のＡｌ膜表面にはバリアメタル５８を構成するバリアメタル膜が形成される（ステップＳ４０）。次に、Ａｌ膜及びバリアメタル膜のエッチングを行う（ステップＳ４２）。これにより、表面がバリアメタル５８により保護されたＡｌパッド５６が形成される。
次にＡｌパッド５６を埋め込んで、ＰＴＥＯＳ膜５４上にＰＴＥＯＳ膜６０が形成され（ステップＳ４４）、更にその上にＳｉＮ膜６２が形成される（ステップＳ４６）。次に、Ａｌパッド５６上及びヒューズ形成領域上に、開口６６、６８に対応する位置に開口を有するレジストマスク７２が形成される（ステップＳ４８）。
次に、図１９を参照して、レジストマスク７２をマスクとして、エッチングが行われる（ステップＳ５０）。このエッチングによりバリアメタル５８上に、ＳｉＮ膜６２及びＰＴＥＯＳ膜６０を貫通する開口が形成され、ヒューズ形成領域上に、ＳｉＮ膜６２、ＰＴＥＯＳ膜６０を貫通し、ＰＴＥＯＳ膜５４の途中にまで至る開口が形成される。
次に、図２０を参照して、再びエッチングが行われる（ステップＳ５２）。このエッチングにより、開口部に露出するＡｌパッド５６上のバリアメタル５８が除去される。更に、ヒューズ形成領域に形成された開口底部に残るＰＴＥＯＳ膜５４が除去される（ステップＳ５４）。ここでは、Ｃ５Ｆ８/Ｏ２/Ａｒをエッチングガスとして用いて、エッチングが行われ、ＰＴＥＯＳ膜５４が除去される。このガスにより、ＰＴＥＯＳ膜５４とＳｉＣＮ膜５２とのエッチング選択比が十分を大きくとることができ、ＳｉＣＮ膜５２においてエッチングを停止することができる。その後レジストマスク７２が除去される（ステップＳ５６）。
その後、全面にポリイミド６４が形成される（ステップＳ５８）。次に、Ａｌパッド５６上及びヒューズ形成領域上の開口６６、６８に対応する位置に開口を有するレジストマスクが形成される（ステップＳ６０）。次に、レジストマスクをマスクとして、ポリイミドの、開口６６、６８2形成された部分が除去される（ステップＳ６２）。その後、レジストマスクが除去される（ステップＳ６４）。これにより、図１に示すように、ヒューズ形成領域側の開口６８底部において、ヒューズ５０上に形成される絶縁膜はＳｉＣＮ膜５２の一層のみとなる。
以上のようにヒューズ５２上の絶縁膜を単層とすることによりヒューズ５０上の絶縁膜の膜厚のばらつきを抑えると共に、ヒューズ５０上絶縁膜の薄膜化を図ることができる。また、Ｃｕリフレクタ層４２及びヒューズ５０上絶縁膜の形成工程は、配線領域の配線形成と同時に行われるため、工程数を増加させることなく、半導体装置の製造を行うことができる。
なお、実施の形態１において説明したゲート電極８の形状や配線の形状あるいはその接続状態は、この発明を拘束するものではない。実施の形態１においては、ヒューズ形成領域と通常の配線領域とを２つに分けて、模式的に表して説明したが、これらの配置や形状及びその接続状態は、その半導体装置に要求される機能等により異なるものである。
また、実施の形態１においてはデュアルダマシン法による配線の形成方法について説明した。しかし、この発明において配線やＣｕリフレクタ層４２、ヒューズ５０の形成方法は、実施の形態１に説明した方法に限るものではない。これらは、配線やリフレクタ層、ヒューズに用いる材料に応じて異なるものであり、適宜選択することができる。
また、実施の形態１においては、第２〜第６配線層の各絶縁膜は、全てＳｉＣＯ/ＳｉＣＮ膜３２、ＳｉＯＣ膜３４、ＳｉＯＣ膜３６ａ〜３７ｄあるいはＳｉＯＦ膜３６ｅの積層構造として説明した。しかし、この発明の層間膜はこのような絶縁膜に限るものではなく、他の絶縁膜を用いるものであってもよい。また、配線層以外の層においても、絶縁膜の種類はこの発明を拘束するものではなく他の絶縁膜を用いることができる。但し、ヒューズ５０上絶縁膜は、膜厚制御性や保護膜としての機能を考慮すると、ＳｉＣＮあるいはＳｉＣＯ/ＳｉＣＮ等の酸化膜でないことが好ましい。
図２１は、この発明の実施の形態１における半導体装置の他の例を説明するための模式図である。図２１における半導体装置は、ヒューズ上のＳｉＣＮ膜５２上に、ＰＴＥＯＳ膜１５４が完全にエッチングされずに薄く残っている点を除き、図１の半導体装置と同じものである。図２１の半導体装置の製造工程では、ステップＳ５６のＰＴＥＯＳ膜５４を完全にエッチングする工程を実行せず、ＰＴＥＯＳ膜５４が薄く残った状態で製造工程を終了する。このようにしても残るＰＴＥＯＳ膜１５４は薄いものであるため、ヒューズ５０上絶縁膜はある程度膜厚のばらつきを抑えることができる。また、実施の形態１と同様に、３層以上のＣｕリフレクタ層４２が厚く形成されているため、ヒューズ５０切断時に確実にヒューズ５０下層に形成された素子を保護することができる。
実施の形態２．
図２２は、この発明の実施の形態２における半導体装置を説明するための模式図である。図２２の半導体装置は、図１の半導体装置と、Ｃｕリフレクタ接続層の形状が異なる点を除き、図１の半導体装置と同じものである。具体的に、図２２の半導体装置においては、Ｃｕリフレクタ接続層は、Ｃｕリフレクタ下層８０ａとＣｕリフレクタ上層８０ｄとを接続するリフレクタビア８０ｃである。
図２３は、図２２の半導体装置のヒューズ５０とリフレクタ層８０と上面から透視した状態を表す模式図である。図２４は、図２３の点線で囲まれた部分を拡大して表した図である。図２４に示すように、リフレクタ層８０内には、Ｃｕリフレクタビア８０ｃが規則的に配列されている。図２５は、更に図２４の点線で囲まれた部分を拡大して表した図である。ヒューズ５０下に位置する部分において、ヒューズ５０とＣｕリフレクタビア８０ｃの相対位置関係は、全てのヒューズ５０について同じものとなっている。また、ヒューズ５０下層において、Ｃｕリフレクタ層８０の各ビア８０ｃは規則的に配列されている。図２５に示す例では、ヒューズ５０の細い部分（切断領域）の短手方向の長さは、０．６μmである。また、リフレクタビア８０ｃの直径は０．１３μmであり、隣り合うビア８０ｃの間隔は０．２μmである。また、ヒューズ５０のエッジと、ビア８０ｃとの距離は０．０７μmである。
図２４を参照して、ヒューズ５０下層に位置する部分と、ヒューズが直上には形成されていない部分との間でも、ビア８０ｃは同じ大きさ、同じピッチで形成されている。すなわち、Ｃｕリフレクタ層４２全体でみると、各プラグ間隔は０．２μmである。但し、ヒューズ直下のビア８０ｃとそのヒューズとの相対位置関係を全てのヒューズ５０について同一にするため、隣合うヒューズ５０間の中央部分において、ビア８０ｃの間隔のずれを調整する。このため、隣合うヒューズ５０間の中央部（図２２のラインa）両側のビア８０ｃの間隔のみ、他のビア８０ｃの間隔（０．２μm）とは異なっている。つまり、中央部においてそのずれが吸収され、少なくともヒューズ５０直下の部分のリフレクタビア８０ｃについては、全て同じ数が同じ間隔で形成されている。
以上のように、実施の形態２においては、Ｃｕリフレクタ接続層４２ｃに代えて、Ｃｕリフレクタビア８０ｃによりＣｕリフレクタの接続部を構成する。実施の形態１のようにＣｕリフレクタ接続層４２ｃを大きく開口する場合、同一の層に形成される配線領域のビアとのサイズの違いにより、同時に形成することが困難となることがある。従って、実施の形態２においてはＣｕリフレクタ８０ｃを配線領域のビアにあわせたパターンとして敷き詰めることにより、配線領域の他のビアと同時に形成することが可能となる。
ヒューズ切断の際、Ｃｕリフレクタ８０にレーザ光が照射されると、Ｃｕリフレクタ上層８０ｄとＣｕリフレクタ下層８０ａとがＣｕリフレクタビア８０ｃにより接続されている部分においては、その熱はＣｕリフレクタビア８０ｃを介して、Ｃｕリフレクタ下層８０ａに伝達される。従って、Ｃｕリフレクタビア８０ｃが形成されている部分では熱容量は大きく、Ｃｕリフレクタ８０が溶解され難い。一方、ビア８０ｃによりＣｕリフレクタ上層８０ｄとＣｕリフレクタ下層８０ａとが接続されていない部分においては、照射されたレーザ光のＣｕリフレクタ下層８０ａへの熱伝導が小さくなる。従って、Ｃｕリフレクタが溶解されやすくなる。このため、ヒューズ５０とＣｕリフレクタビア８０ｃの相対位置がヒューズ５０ごとに異なるものとなると、ヒューズ５０ごとにＣｕリフレクタ８０の溶解度合いが異なるものとなってしまう。従って、実施の形態２においては、図２４、２５に示すように、ヒューズ５０ごとのＣｕリフレクタビア８０ｃとの相対位置関係を、各ヒューズ５０間で一致するように形成する。これにより、ヒューズ５０ごとのＣｕリフレクタ８０の溶解度合いを一致されるものとする。
実施の形態２のような半導体装置は、実施の形態１において説明した製造方法により製造することができる。但し、上記したように、各膜の製造方法等は、実施の形態１において説明した方法に限られるものではない。
また、実施の形態２におけるヒューズ５０下のＣｕリフレクタビア８０ｃの配置パターンはこれに限るものではなく他のパターンであってもよい。また、ヒューズ５０直下の各領域において、ヒューズ５０とビア８０ｃとの相対位置関係は、ヒューズ５０ごとに同じものとするものとした。これは、ヒューズ５０ごとのＣｕリフレクタ８０の溶解度合いを一致させるためである。しかし、この発明においてＣｕリフレクタのビアはこのような配置に限るものではなく、リフレクタ上層とリフレクタ下層を接続する層に、端に均一にビアを配置し、ヒューズごとのビアとの相対位置関係が多少異なるものであってもよい。
また、Ｃｕリフレクタビア８０ｃは、図２３〜２５においては、模式的に上面正方形に表している。しかし、ビアの形状はこれに限るものではなく、円形のものであっても良い。その他の部分の構成についても、この発明の範囲内で他の構成を取り得るものとする。
なお、例えば、実施の形態１、２において、第１配線層より下の、Ｓｉ基板２及びトランジスタ等を含むＰＴＥＯＳ膜１４を含む部分は、この発明の「基板」に該当し、第１〜第５配線層は、この発明の「配線層」に該当し、ヒューズ５０は、この発明の「ヒューズ」に該当し、ＳｉＣＮ膜５２は、この発明の「第１絶縁膜」に該当し、ＰＴＥＯＳ膜５４はこの発明の「第２絶縁膜」に該当する。また、例えば、Ｃｕリフレクタ層４２は、この発明の「遮断層」に該当し、ＳｉＯＣ膜３６ｃはこの発明の「第３絶縁膜」に該当し、ＳｉＣＯ/ＳｉＣＮ膜３２ｄ及びＳｉＯＣ膜３４ｄは、この発明の「第４絶縁膜」に該当し、ＳｉＯＣ膜３６ｄは、この発明の「第５絶縁膜」に該当し、ＳｉＣＯ/ＳｉＣＮ膜３２ｅ及びＳｉＯＣ膜３４ｅは、この発明の「第６絶縁膜」に該当する。また、例えば、Ｃｕリフレクタ下層４２ｂ及び８０ｂは、この発明の「第１遮断層」に該当し、Ｃｕリフレクタ接続層４２ｃ及びＣｕリフレクタビア８０ｃは、「第２遮断層」に該当し、Ｃｕリフレクタ上層４２ｄ及び８０ｄは、「第３遮断層」に該当する。
この発明の実施の形態１における半導体装置を説明するための断面模式図である。 この発明の実施の形態１における半導体装置を説明するための上面模式図である。 この発明の実施の形態１における半導体装置を説明するための上面模式図である。 この発明の実施の形態１における半導体装置を説明するための上面模式図である。 この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。 この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。 この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態１における他の半導体装置の例を説明するための模式図である。 この発明の実施の形態２における半導体装置を説明するための断面模式図である。 この発明の実施の形態２における半導体装置を説明するための上面図である。 この発明の実施の形態２における半導体装置を説明するための拡大図である。 この発明の実施の形態２における半導体装置を説明するための拡大図である。
符号の説明
２ Ｓｉ基板
４ 層間分離領域
６ ゲート絶縁膜
８ ゲート電極
１０ サイドウォール
１２ 不純物拡散層（ソース/ドレイン/エクステンション）
１４ ＰＴＥＯＳ膜
１６ コンタクトプラグ
２０ ＳｉＣＯ/ＳｉＣＮ膜
２２ ＰＴＥＯＳ膜
２４ バリアメタル
２６ Ｃｕ
３２ａ〜３２ｅ ＳｉＣＯ/ＳｉＣＮ膜
３４ａ〜３４ｅ ＳｉＯＣ膜
３６ａ〜３６ｄ ＳｉＯＣ膜
３６ｅ ＳｉＯＦ膜
３６ｆ ＰＴＥＯＳ膜
３８ａ〜３８ｅ バリアメタル
４０ａ〜４０ｅ Ｃｕ
４２ Ｃｕリフレクタ層
４２ａ Ｃｕリフレクタ下層
４２ｂ バリアメタル
４２ｃ Ｃｕリフレクタ接続層
４２ｄ Ｃｕリフレクタ上層
４２ｅ バリアメタル
５０ ヒューズ
５０ａ バリアメタル
５０ｂ Ｃｕ
５２ ＳｉＣＮ膜
５４ ＰＴＥＯＳ膜
５５ タングステンプラグ
５６ Ａｌパッド
５８ バリアメタル
６０ ＰＴＥＯＳ膜（パッシベーション膜）
６２ ＳｉＮ膜（パッシベーション膜）
６４ ポリイミド
６６、６８ 開口
７０ レジストプラグ
７２ レジストマスク
８０ Ｃｕリフレクタ
８０ｃ Ｃｕリフレクタビア

Claims (6)

  1. 基板と、
    前記基板上に形成された複数層の配線層と、
    前記配線層のうち最上層に形成された複数のヒューズと、
    前記配線層上に、前記ヒューズ表面に接して形成された第１絶縁膜と、
    前記第１絶縁膜上に形成された第２絶縁膜と、を備え、
    前記第２絶縁膜は、前記ヒューズ上の領域において開口を有し、前記ヒューズの切断の際レーザ光が照射される領域上には、単一の膜からなる第１絶縁膜のみが形成され、
    前記配線層は、
    前記ヒューズ下層に、少なくとも
    第３絶縁膜と、
    前記第３絶縁膜上に積層された第４絶縁膜と、
    前記第４絶縁膜上に積層された第５絶縁膜と、
    前記ヒューズが形成された層より下層の、前記ヒューズ直下に位置する領域に形成された、前記ヒューズを切断する際に用いられるレーザ光を反射する遮断層と、を備え、
    前記遮断層は、
    前記第３絶縁膜中に形成された第１遮断層と、
    前記第４絶縁膜中に形成され、前記第１遮断層に接続する第２遮断層と、
    前記第５絶縁膜中に形成され、前記第２遮断層に接続する第３遮断層と、を備え、
    前記第２遮断層は、前記第１遮断層と前記第３遮断層とを接続する複数のビアであり、
    前記複数のビアは、前記ヒューズ直下の領域において、前記ヒューズと前記ヒューズ直下に配置された前記ビアとの相対位置関係が、前記各ヒューズ間で同一となるように配置されていることを特徴とする半導体装置。
  2. 前記遮断層の膜厚は、３５０nm以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記遮断層の幅は、前記レーザ光のレーザ径に、位置誤差分の裕度を加えた下限値よりも広いことを特徴とする請求項１に記載の半導体装置。
  4. 前記遮断層の幅は、前記ヒューズを切断した後に前記第１絶縁膜に残るヒューズ切断痕の、前記ヒューズ長手方向の長さよりも広いことを特徴とする請求項１に記載の半導体装置。
  5. 前記遮断層の幅は、前記ヒューズが２以上の箇所において切断されて、前記ヒューズ上の第１絶縁膜に２以上のヒューズ切断痕が残る場合には、前記２以上のヒューズ切断痕の端部から反対側の端部までの長さよりも長いことを特徴とする請求項１に記載の半導体装置。
  6. 前記遮断層と前記ヒューズとの間には、第６絶縁膜のみが配置されていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
JP2005326629A 2005-11-10 2005-11-10 半導体装置 Expired - Fee Related JP4830455B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005326629A JP4830455B2 (ja) 2005-11-10 2005-11-10 半導体装置
US11/584,513 US7728406B2 (en) 2005-11-10 2006-10-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005326629A JP4830455B2 (ja) 2005-11-10 2005-11-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2007134523A JP2007134523A (ja) 2007-05-31
JP4830455B2 true JP4830455B2 (ja) 2011-12-07

Family

ID=38002905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005326629A Expired - Fee Related JP4830455B2 (ja) 2005-11-10 2005-11-10 半導体装置

Country Status (2)

Country Link
US (1) US7728406B2 (ja)
JP (1) JP4830455B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030733B1 (en) * 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
KR101037539B1 (ko) 2008-10-29 2011-05-26 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR101129772B1 (ko) * 2009-07-29 2012-04-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
US8878335B2 (en) * 2010-12-23 2014-11-04 Infineon Technologies Ag Method and system for providing fusing after packaging of semiconductor devices
JP5743535B2 (ja) * 2010-12-27 2015-07-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2012227421A (ja) * 2011-04-21 2012-11-15 Elpida Memory Inc 半導体記憶装置
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
CN104704584B (zh) * 2012-09-29 2017-11-17 日本贵弥功株式会社 电解电容器用电解液及电解电容器
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6076140A (ja) * 1983-09-30 1985-04-30 Mitsubishi Electric Corp 半導体装置
JPH0225055A (ja) * 1988-07-13 1990-01-26 Hitachi Ltd 半導体記憶装置
JPH08321549A (ja) * 1995-05-24 1996-12-03 Matsushita Electron Corp 半導体装置
JPH11345880A (ja) * 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
JP3630999B2 (ja) * 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
JP2002134616A (ja) 2000-10-24 2002-05-10 Fujitsu Ltd ヒューズの切断方法及びヒューズ切断装置
JP2002198370A (ja) * 2000-12-26 2002-07-12 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP3584928B2 (ja) * 2002-01-16 2004-11-04 セイコーエプソン株式会社 半導体装置
JP3952271B2 (ja) * 2002-01-31 2007-08-01 富士通株式会社 半導体装置及びその製造方法
JP4202077B2 (ja) * 2002-09-11 2008-12-24 パナソニック株式会社 ヒューズの切断方法
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006073891A (ja) * 2004-09-03 2006-03-16 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8242576B2 (en) * 2005-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer for preventing laser damage on semiconductor devices

Also Published As

Publication number Publication date
US7728406B2 (en) 2010-06-01
JP2007134523A (ja) 2007-05-31
US20070102786A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP4830455B2 (ja) 半導体装置
KR100322543B1 (ko) 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
US7666734B2 (en) Semiconductor device having a fuse
US20050161766A1 (en) Semiconductor device and method for fabricating the same
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
US7449764B2 (en) Semiconductor device and method of manufacturing the same
US20040232558A1 (en) Semiconductor device and method of manufacturing the same
JP2009049034A (ja) 半導体装置
US20030173597A1 (en) Semiconductor device
JP5172069B2 (ja) 半導体装置
JP2000269342A (ja) 半導体集積回路および半導体集積回路の製造方法
JP4634180B2 (ja) 半導体装置及びその製造方法
JP4921949B2 (ja) 半導体装置
JP3588612B2 (ja) 半導体装置
JP2003037166A (ja) 半導体装置
US7804153B2 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
US20060076642A1 (en) Semiconductor device and manufacturing method thereof
US6876015B2 (en) Semiconductor devices
US6355967B2 (en) Semiconductor device and method of manufacturing the same
EP4089727A1 (en) Semiconductor structure and formation method therefor, and fusing method for laser fuse
KR100838920B1 (ko) 금속 퓨즈를 갖는 반도체 디바이스
JP2007281197A (ja) 半導体装置及びその製造方法
JP2008288417A (ja) ヒューズ素子構造および半導体装置
JP2009044079A (ja) 半導体装置、及びその製造方法
US20110233625A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees