JPH11345880A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11345880A JPH11345880A JP10151309A JP15130998A JPH11345880A JP H11345880 A JPH11345880 A JP H11345880A JP 10151309 A JP10151309 A JP 10151309A JP 15130998 A JP15130998 A JP 15130998A JP H11345880 A JPH11345880 A JP H11345880A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- laser
- film
- block layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 高集積化が容易で製造コストが増加しないヒ
ューズ回路を有する半導体装置の構造及びその製造方
法、並びに、このようなヒューズの切断に適したレーザ
装置を提供する。 【解決手段】 下地基板１０上に形成されたブロック層
１２と、ブロック層１２上に形成された絶縁膜１４と、
絶縁膜１４上に形成されたヒューズ２２とにより半導体
装置を構成する。ヒューズ２２の下層部にブロック層１
２を設けることにより、レーザアブレーションによりヒ
ューズを切断し、且つ、ブロック層１２によってレーザ
アブレーションを制御性よく停止することができる。
ューズ回路を有する半導体装置の構造及びその製造方
法、並びに、このようなヒューズの切断に適したレーザ
装置を提供する。 【解決手段】 下地基板１０上に形成されたブロック層
１２と、ブロック層１２上に形成された絶縁膜１４と、
絶縁膜１４上に形成されたヒューズ２２とにより半導体
装置を構成する。ヒューズ２２の下層部にブロック層１
２を設けることにより、レーザアブレーションによりヒ
ューズを切断し、且つ、ブロック層１２によってレーザ
アブレーションを制御性よく停止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザアブレーシ
ョンにより切断しうるヒューズ回路を有する半導体装置
及びその製造方法、並びに、このような半導体装置のヒ
ューズを切断するに適したレーザ装置に関する。
ョンにより切断しうるヒューズ回路を有する半導体装置
及びその製造方法、並びに、このような半導体装置のヒ
ューズを切断するに適したレーザ装置に関する。
【０００２】
【従来の技術】ＤＲＡＭやＳＲＡＭなどのメモリデバイ
スやロジックデバイスなどの半導体装置は極めて多数の
素子によって構成されているが、製造工程上の様々な要
因によって一部の回路やメモリセルが正常動作しなくな
ることがある。この場合、一部の回路やメモリセルの不
良により装置全体を不良として扱うとすれば製造歩留り
を低下させ、ひいては製造コストの増加にも繋がること
となる。このため、近年の半導体装置においては、不良
回路や不良メモリセルを、予め準備しておいた冗長回路
や冗長メモリセルに切り換えて良品とすることにより不
良品を救済することが行われている。また、異なる機能
を有する複数の回路を一体として構成した後に装置機能
の切り換えを行う半導体装置や、所定の回路を構成した
後に装置特性の調整を行うようにしている半導体装置も
存在する。このような装置の再構築は、通常、半導体装
置上に予め複数のヒューズを備えたヒューズ回路を実装
しておき、動作試験等の後、当該ヒューズをレーザ照射
によって切断することにより行われている。
スやロジックデバイスなどの半導体装置は極めて多数の
素子によって構成されているが、製造工程上の様々な要
因によって一部の回路やメモリセルが正常動作しなくな
ることがある。この場合、一部の回路やメモリセルの不
良により装置全体を不良として扱うとすれば製造歩留り
を低下させ、ひいては製造コストの増加にも繋がること
となる。このため、近年の半導体装置においては、不良
回路や不良メモリセルを、予め準備しておいた冗長回路
や冗長メモリセルに切り換えて良品とすることにより不
良品を救済することが行われている。また、異なる機能
を有する複数の回路を一体として構成した後に装置機能
の切り換えを行う半導体装置や、所定の回路を構成した
後に装置特性の調整を行うようにしている半導体装置も
存在する。このような装置の再構築は、通常、半導体装
置上に予め複数のヒューズを備えたヒューズ回路を実装
しておき、動作試験等の後、当該ヒューズをレーザ照射
によって切断することにより行われている。
【０００３】ヒューズ回路を有する従来の半導体装置及
びその製造方法について、図１１を用いて説明する。図
１１（ａ）は従来の半導体装置の構造を示す概略断面
図、図１１（ｂ）は従来の半導体装置の構造を示す平面
図、図１１（ｃ）はヒューズ切断後の従来の半導体装置
の構造を示す概略断面図である。下地基板上２００に
は、所定の回路に接続され、回路の切り換えを行うため
のヒューズ２０２が形成されている。ヒューズ２０２上
には、ヒューズ２０２を覆う層間絶縁膜２０４が形成さ
れている。層間絶縁膜２０４上には、層間絶縁膜２０４
を介してヒューズ２０２に接続された配線層２０６が形
成されている。配線層２０６上には、パッシベーション
膜２１１が形成され、ヒューズ２０２上でパッシベーシ
ョン膜２１１の一部は除去されている。ヒューズ２０２
は、下地基板２００上に所定のピッチＰをもって複数形
成される（図１１（ａ）、（ｂ））。
びその製造方法について、図１１を用いて説明する。図
１１（ａ）は従来の半導体装置の構造を示す概略断面
図、図１１（ｂ）は従来の半導体装置の構造を示す平面
図、図１１（ｃ）はヒューズ切断後の従来の半導体装置
の構造を示す概略断面図である。下地基板上２００に
は、所定の回路に接続され、回路の切り換えを行うため
のヒューズ２０２が形成されている。ヒューズ２０２上
には、ヒューズ２０２を覆う層間絶縁膜２０４が形成さ
れている。層間絶縁膜２０４上には、層間絶縁膜２０４
を介してヒューズ２０２に接続された配線層２０６が形
成されている。配線層２０６上には、パッシベーション
膜２１１が形成され、ヒューズ２０２上でパッシベーシ
ョン膜２１１の一部は除去されている。ヒューズ２０２
は、下地基板２００上に所定のピッチＰをもって複数形
成される（図１１（ａ）、（ｂ））。
【０００４】このようなヒューズ回路において、ヒュー
ズ２０２の切断は、ヒューズが形成された領域にレーザ
光２０８を照射し、その吸収エネルギーによってヒュー
ズ２０２を急激に高温に加熱して溶融爆発（Laser Expl
osion）することにより行われていた（図１１
（ｃ））。ここで、半導体装置を微細化するためにはヒ
ューズ２０２のピッチＰをより狭くすることが必要であ
るが、ヒューズ２０２のピッチＰは、レーザ光２０８の
スポットサイズ２１０と、レーザ光２０８のアライメン
ト精度とによって律則されることとなる。
ズ２０２の切断は、ヒューズが形成された領域にレーザ
光２０８を照射し、その吸収エネルギーによってヒュー
ズ２０２を急激に高温に加熱して溶融爆発（Laser Expl
osion）することにより行われていた（図１１
（ｃ））。ここで、半導体装置を微細化するためにはヒ
ューズ２０２のピッチＰをより狭くすることが必要であ
るが、ヒューズ２０２のピッチＰは、レーザ光２０８の
スポットサイズ２１０と、レーザ光２０８のアライメン
ト精度とによって律則されることとなる。
【０００５】レーザ光２０８のスポットサイズ２１０
は、照射するレーザ光の波長によってその下限が決定さ
れるため、レーザ光の波長を短くすればするほどにスポ
ットサイズ２０８を小さくすることができる。しかしな
がら、レーザ光の波長が短すぎるとヒューズ２０２の形
成されていない領域を透過したレーザ光が下地の半導体
基板に達して吸収され、そこで加熱溶融爆発してしまう
不都合がある。このため、半導体基板がシリコンの場合
には、レーザ光の波長は、シリコン基板による吸収が少
ない１μｍ程度、すなわち、スポットサイズにして約
１．５〜２．０μｍが下限であった。
は、照射するレーザ光の波長によってその下限が決定さ
れるため、レーザ光の波長を短くすればするほどにスポ
ットサイズ２０８を小さくすることができる。しかしな
がら、レーザ光の波長が短すぎるとヒューズ２０２の形
成されていない領域を透過したレーザ光が下地の半導体
基板に達して吸収され、そこで加熱溶融爆発してしまう
不都合がある。このため、半導体基板がシリコンの場合
には、レーザ光の波長は、シリコン基板による吸収が少
ない１μｍ程度、すなわち、スポットサイズにして約
１．５〜２．０μｍが下限であった。
【０００６】一方、アライメント精度は、隣接するヒュ
ーズ２０２の両方を切断する場合に、爆発領域が重なっ
てしまうと下地の半導体基板に損傷が入る不都合を防止
するため、及び、隣接するヒューズ２０２の一方を切断
する場合に他方に損傷を与えたり切断してしまうのを防
止するために必要であり、通常、約０．５μｍがその下
限となっている。
ーズ２０２の両方を切断する場合に、爆発領域が重なっ
てしまうと下地の半導体基板に損傷が入る不都合を防止
するため、及び、隣接するヒューズ２０２の一方を切断
する場合に他方に損傷を与えたり切断してしまうのを防
止するために必要であり、通常、約０．５μｍがその下
限となっている。
【０００７】したがって、上記従来のヒューズ切断方法
では、ヒューズピッチの下限は２．０〜２．５μｍであ
った。ヒューズのピッチＰを狭める方法としては、フォ
トレジストを用いる方法が本出願人の一部において提案
されている。フォトレジストを用いる方法では、図１１
（ａ）に示す半導体装置上にフォトレジスト２１２を形
成し（図１２（ａ））、溶融爆発の生じない十分に低い
パワーでレーザ光２０８を照射してフォトレジスト２１
２を露光し（図１２（ｂ））、露光したフォトレジスト
２１２を現像して露光された領域２１４のフォトレジス
ト２１２を除去し（図１２（ｃ））、このフォトレジス
ト２１２をマスクとしてヒューズ２０２を通常のエッチ
ングプロセスにて除去する（図１２（ｄ））。
では、ヒューズピッチの下限は２．０〜２．５μｍであ
った。ヒューズのピッチＰを狭める方法としては、フォ
トレジストを用いる方法が本出願人の一部において提案
されている。フォトレジストを用いる方法では、図１１
（ａ）に示す半導体装置上にフォトレジスト２１２を形
成し（図１２（ａ））、溶融爆発の生じない十分に低い
パワーでレーザ光２０８を照射してフォトレジスト２１
２を露光し（図１２（ｂ））、露光したフォトレジスト
２１２を現像して露光された領域２１４のフォトレジス
ト２１２を除去し（図１２（ｃ））、このフォトレジス
ト２１２をマスクとしてヒューズ２０２を通常のエッチ
ングプロセスにて除去する（図１２（ｄ））。
【０００８】この方法によれば、レーザ光２０８のパワ
ーはフォトレジスト２１２を感光させるに十分であれば
足りるので、ヒューズ２０２や半導体基板を溶融爆発す
るほどに高く設定する必要はない。したがって、レーザ
光２０８の波長は容易に短波長化することができるの
で、レーザ光２０８のスポットサイズ２１０もレーザ光
の波長に応じていくらでも小さくすることができる。し
たがって、レーザ光のスポットサイズ２１０に律則され
るヒューズピッチＰをも狭めることができる。
ーはフォトレジスト２１２を感光させるに十分であれば
足りるので、ヒューズ２０２や半導体基板を溶融爆発す
るほどに高く設定する必要はない。したがって、レーザ
光２０８の波長は容易に短波長化することができるの
で、レーザ光２０８のスポットサイズ２１０もレーザ光
の波長に応じていくらでも小さくすることができる。し
たがって、レーザ光のスポットサイズ２１０に律則され
るヒューズピッチＰをも狭めることができる。
【０００９】しかしながら、フォトレジストを用いる方
法では、フォトレジストの塗布工程及び現像工程、ヒュ
ーズのエッチング工程、フォトレジストの剥離工程を更
に設けなければならない。従来、ウェーハプロセス完了
後に行う試験工程はウェーハプロセスクリーンルームに
比べて清浄度が劣っていても支障がなかったが、エッチ
ング等のプロセスを試験後に行う場合には、試験工程を
清浄度の高いクリーンルーム内で行いウェーハに付着し
たゴミがエッチング装置を汚さないようにするか、ヒュ
ーズ切断専用のエッチング装置を配備する必要が生じる
ため、単なる工程増加以上に製造コストが増加すること
となる。
法では、フォトレジストの塗布工程及び現像工程、ヒュ
ーズのエッチング工程、フォトレジストの剥離工程を更
に設けなければならない。従来、ウェーハプロセス完了
後に行う試験工程はウェーハプロセスクリーンルームに
比べて清浄度が劣っていても支障がなかったが、エッチ
ング等のプロセスを試験後に行う場合には、試験工程を
清浄度の高いクリーンルーム内で行いウェーハに付着し
たゴミがエッチング装置を汚さないようにするか、ヒュ
ーズ切断専用のエッチング装置を配備する必要が生じる
ため、単なる工程増加以上に製造コストが増加すること
となる。
【００１０】
【発明が解決しようとする課題】このように、従来のヒ
ューズ切断方法では、半導体装置の高集積化に応じてヒ
ューズピッチを狭め、且つ、製造工程や製造コストの増
加を抑えることは困難であった。本発明の目的は、高集
積化が容易で製造コストが増加しないヒューズ回路を有
する半導体装置の構造及びその製造方法、並びに、この
ようなヒューズの切断に適したレーザ装置を提供するこ
とにある。
ューズ切断方法では、半導体装置の高集積化に応じてヒ
ューズピッチを狭め、且つ、製造工程や製造コストの増
加を抑えることは困難であった。本発明の目的は、高集
積化が容易で製造コストが増加しないヒューズ回路を有
する半導体装置の構造及びその製造方法、並びに、この
ようなヒューズの切断に適したレーザ装置を提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明は、レーザアブレ
ーション（Laser Ablation）を用いてヒューズを切断し
うる半導体装置及びその製造方法、並びに、このような
半導体装置のヒューズを切断するに好適なレーザ装置を
提供するのもである。レーザアブレーションとは、高強
度のレーザ光を照射し、照射したレーザ光のエネルギー
によって物質の結合を解き、被照射物を瞬時に昇華する
現象をいうものである。
ーション（Laser Ablation）を用いてヒューズを切断し
うる半導体装置及びその製造方法、並びに、このような
半導体装置のヒューズを切断するに好適なレーザ装置を
提供するのもである。レーザアブレーションとは、高強
度のレーザ光を照射し、照射したレーザ光のエネルギー
によって物質の結合を解き、被照射物を瞬時に昇華する
現象をいうものである。
【００１２】レーザ光の吸収による溶融爆発を用いる従
来のヒューズ切断方法が、光エネルギーを一旦物質の結
合の伸縮等の振動、すなわち、熱エネルギーに変換し、
この後に溶融爆発するものであるのに対し、レーザアブ
レーションは、光エネルギーによって直接物質の結合を
解離するものであり、溶融爆発とレーザアブレーション
とは全く異なる現象に基づくものである。
来のヒューズ切断方法が、光エネルギーを一旦物質の結
合の伸縮等の振動、すなわち、熱エネルギーに変換し、
この後に溶融爆発するものであるのに対し、レーザアブ
レーションは、光エネルギーによって直接物質の結合を
解離するものであり、溶融爆発とレーザアブレーション
とは全く異なる現象に基づくものである。
【００１３】かかるメカニズムの違いから、レーザアブ
レーションの場合にはレーザ光を照射した部分のみが消
失し、未照射部との境界は極めて奇麗な切断面として残
る。一方、従来の溶融爆発では、レーザ照射部近傍まで
溶融爆発し、多数の飛散物が生じるとともに、レーザ照
射部と未照射部との境界は極めて不鮮明となる。このよ
うに、レーザアブレーションではレーザ照射部を奇麗に
除去することができるが、ほとんど全ての物質を瞬時に
して除去してしまうため制御性に欠け、ヒューズのみな
らず、その下層の半導体基板の一部までもが除去されて
しまうという欠点がある。
レーションの場合にはレーザ光を照射した部分のみが消
失し、未照射部との境界は極めて奇麗な切断面として残
る。一方、従来の溶融爆発では、レーザ照射部近傍まで
溶融爆発し、多数の飛散物が生じるとともに、レーザ照
射部と未照射部との境界は極めて不鮮明となる。このよ
うに、レーザアブレーションではレーザ照射部を奇麗に
除去することができるが、ほとんど全ての物質を瞬時に
して除去してしまうため制御性に欠け、ヒューズのみな
らず、その下層の半導体基板の一部までもが除去されて
しまうという欠点がある。
【００１４】上記欠点に鑑み本願発明者等が鋭意検討を
行った結果、本願発明者等は、レーザアブレーションに
より昇華されにくい材料を見出した。そして、レーザア
ブレーションにより昇華されにくい所定の材料からなる
ブロック層をヒューズの下層部に設けておくことによ
り、このブロック層上でレーザアブレーションを制御性
よく停止することができることが初めて明らかとなっ
た。
行った結果、本願発明者等は、レーザアブレーションに
より昇華されにくい材料を見出した。そして、レーザア
ブレーションにより昇華されにくい所定の材料からなる
ブロック層をヒューズの下層部に設けておくことによ
り、このブロック層上でレーザアブレーションを制御性
よく停止することができることが初めて明らかとなっ
た。
【００１５】レーザアブレーションによりヒューズを切
断する場合であっても、ブロック層によりレーザアブレ
ーションを抑制することができればレーザ光の波長を短
くしても従来の溶融爆発のように半導体基板に損傷を与
える虞もない。したがって、レーザ光のスポットサイズ
は、レーザ光の波長に応じていくらでも小さくすること
ができる。
断する場合であっても、ブロック層によりレーザアブレ
ーションを抑制することができればレーザ光の波長を短
くしても従来の溶融爆発のように半導体基板に損傷を与
える虞もない。したがって、レーザ光のスポットサイズ
は、レーザ光の波長に応じていくらでも小さくすること
ができる。
【００１６】また、互いに隣接する２本のヒューズの両
方を切断した場合でも、ブロック層が十分に厚ければ両
方のレーザスポットが重なり合っても半導体基板に損傷
を与える虞がない。すなわち、ヒューズピッチは、レー
ザ光の波長を短くすることによっていくらでも縮小する
ことができる。また、レーザアブレーションでは、ヒュ
ーズを切断するために必要とされる装置はレーザ装置の
みであり、エッチング装置等を付加する必要はなく、ま
た、製造工程数や製造コストが増加することもない。
方を切断した場合でも、ブロック層が十分に厚ければ両
方のレーザスポットが重なり合っても半導体基板に損傷
を与える虞がない。すなわち、ヒューズピッチは、レー
ザ光の波長を短くすることによっていくらでも縮小する
ことができる。また、レーザアブレーションでは、ヒュ
ーズを切断するために必要とされる装置はレーザ装置の
みであり、エッチング装置等を付加する必要はなく、ま
た、製造工程数や製造コストが増加することもない。
【００１７】レーザアブレーションを抑制するためのブ
ロック層としては、例えばＷ（タングステン）膜を用い
ることができる。すなわち、上記目的は、下地基板上に
形成されたブロック層と、前記ブロック層上に形成され
た絶縁膜と、前記絶縁膜上に形成されたヒューズとを有
することを特徴とする半導体装置によって達成される。
このように半導体装置を構成することにより、下地基板
に損傷を与えることなく制御性よくレーザアブレーショ
ンによりヒューズを切断することができる。また、レー
ザアブレーションにより切断しうるヒューズは極めて狭
いピッチで配置できるので、ヒューズ回路の集積度を向
上することができる。
ロック層としては、例えばＷ（タングステン）膜を用い
ることができる。すなわち、上記目的は、下地基板上に
形成されたブロック層と、前記ブロック層上に形成され
た絶縁膜と、前記絶縁膜上に形成されたヒューズとを有
することを特徴とする半導体装置によって達成される。
このように半導体装置を構成することにより、下地基板
に損傷を与えることなく制御性よくレーザアブレーショ
ンによりヒューズを切断することができる。また、レー
ザアブレーションにより切断しうるヒューズは極めて狭
いピッチで配置できるので、ヒューズ回路の集積度を向
上することができる。
【００１８】また、上記目的は、複数のメモリセルが形
成されたメモリセル領域と、不良メモリセルを冗長メモ
リセルに切り換えるヒューズ回路が形成されたヒューズ
回路領域とを有する半導体装置であって、前記ヒューズ
回路領域に形成されたブロック層と、前記ブロック層上
に形成された絶縁膜と、前記絶縁膜上に形成され、前記
メモリセルを構成する導電層又は前記メモリセル領域に
形成された配線層と同一の導電層よりなるヒューズとを
有することを特徴とする半導体装置によっても達成され
る。このように半導体装置を構成することにより、レー
ザアブレーションにより制御性よく切断しうるヒューズ
をメモリデバイスにおける冗長回路への切り換え回路に
適用することができる。また、レーザアブレーションに
より切断しうるヒューズは極めて狭いピッチで配置でき
るので、メモリデバイスの集積度を向上することができ
る。
成されたメモリセル領域と、不良メモリセルを冗長メモ
リセルに切り換えるヒューズ回路が形成されたヒューズ
回路領域とを有する半導体装置であって、前記ヒューズ
回路領域に形成されたブロック層と、前記ブロック層上
に形成された絶縁膜と、前記絶縁膜上に形成され、前記
メモリセルを構成する導電層又は前記メモリセル領域に
形成された配線層と同一の導電層よりなるヒューズとを
有することを特徴とする半導体装置によっても達成され
る。このように半導体装置を構成することにより、レー
ザアブレーションにより制御性よく切断しうるヒューズ
をメモリデバイスにおける冗長回路への切り換え回路に
適用することができる。また、レーザアブレーションに
より切断しうるヒューズは極めて狭いピッチで配置でき
るので、メモリデバイスの集積度を向上することができ
る。
【００１９】また、上記の半導体装置において、前記ヒ
ューズは、前記メモリセル領域に形成された金属配線層
と同一導電層により形成されていることが望ましい。ヒ
ューズを構成する配線層は、半導体装置を構成するいず
れかの金属配線層と同一の導電層により構成することが
できる。また、上記の半導体装置において、前記メモリ
セルは、転送トランジスタとキャパシタとを有し、前記
ヒューズは、前記転送トランジスタのゲート電極、前記
キャパシタの蓄積電極、前記キャパシタの対向電極又は
ビット線と同一導電層により形成されていることが望ま
しい。ヒューズは、金属配線層のみならず、メモリセル
を構成する上記の導電層と同一導電層により構成するこ
ともできる。
ューズは、前記メモリセル領域に形成された金属配線層
と同一導電層により形成されていることが望ましい。ヒ
ューズを構成する配線層は、半導体装置を構成するいず
れかの金属配線層と同一の導電層により構成することが
できる。また、上記の半導体装置において、前記メモリ
セルは、転送トランジスタとキャパシタとを有し、前記
ヒューズは、前記転送トランジスタのゲート電極、前記
キャパシタの蓄積電極、前記キャパシタの対向電極又は
ビット線と同一導電層により形成されていることが望ま
しい。ヒューズは、金属配線層のみならず、メモリセル
を構成する上記の導電層と同一導電層により構成するこ
ともできる。
【００２０】また、上記の半導体装置において、前記ヒ
ューズ上に形成されたカバー膜を更に有することが望ま
しい。上記の半導体装置はレーザアブレーションにより
ヒューズを切断することができるので、ヒューズ上にカ
バー膜が形成されている場合であってもカバー膜上から
ヒューズを切断することができる。また、上記の半導体
装置において、前記カバー膜上に、組立の際のストレス
を緩和するためのポリイミド膜を更に有することが望ま
しい。上記の半導体装置はレーザアブレーションにより
ヒューズを切断することができるので、カバー膜上に更
にポリイミド膜が形成されている場合であっても、ポリ
イミド膜上からヒューズを切断することができる。
ューズ上に形成されたカバー膜を更に有することが望ま
しい。上記の半導体装置はレーザアブレーションにより
ヒューズを切断することができるので、ヒューズ上にカ
バー膜が形成されている場合であってもカバー膜上から
ヒューズを切断することができる。また、上記の半導体
装置において、前記カバー膜上に、組立の際のストレス
を緩和するためのポリイミド膜を更に有することが望ま
しい。上記の半導体装置はレーザアブレーションにより
ヒューズを切断することができるので、カバー膜上に更
にポリイミド膜が形成されている場合であっても、ポリ
イミド膜上からヒューズを切断することができる。
【００２１】また、上記の半導体装置において、前記ブ
ロック層は、タングステン膜を含む膜により形成されて
いることが望ましい。タングステン膜はレーザアブレー
ションにより昇華されにくいため、タングステン膜を含
む膜によりブロック層を形成することによりブロック層
でレーザアブレーションを停止することができる。ま
た、上記の半導体装置において、前記ヒューズは、多結
晶シリコン膜、アルミ膜又はアルミ合金膜を含むことが
望ましい。これら導電性材料はレーザアブレーションに
より極めて昇華されやすいので、レーザアブレーション
により切断するヒューズとして用いることができる。
ロック層は、タングステン膜を含む膜により形成されて
いることが望ましい。タングステン膜はレーザアブレー
ションにより昇華されにくいため、タングステン膜を含
む膜によりブロック層を形成することによりブロック層
でレーザアブレーションを停止することができる。ま
た、上記の半導体装置において、前記ヒューズは、多結
晶シリコン膜、アルミ膜又はアルミ合金膜を含むことが
望ましい。これら導電性材料はレーザアブレーションに
より極めて昇華されやすいので、レーザアブレーション
により切断するヒューズとして用いることができる。
【００２２】また、上記の半導体装置において、レーザ
アブレーションにより切断された前記ヒューズを有する
ことが望ましい。また、上記目的は、下地基板上にブロ
ック層を形成するブロック層形成工程と、前記ブロック
層上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜
上にヒューズを形成するヒューズ形成工程とを有するこ
とを特徴とする半導体装置の製造方法によっても達成さ
れる。上記の半導体装置の製造方法によれば、レーザア
ブレーションによりヒューズを切断しうる半導体装置を
製造することができる。また、レーザアブレーションに
より切断しうるヒューズは極めて狭いピッチで配置でき
るので、ヒューズ回路の集積度を向上することができ
る。
アブレーションにより切断された前記ヒューズを有する
ことが望ましい。また、上記目的は、下地基板上にブロ
ック層を形成するブロック層形成工程と、前記ブロック
層上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜
上にヒューズを形成するヒューズ形成工程とを有するこ
とを特徴とする半導体装置の製造方法によっても達成さ
れる。上記の半導体装置の製造方法によれば、レーザア
ブレーションによりヒューズを切断しうる半導体装置を
製造することができる。また、レーザアブレーションに
より切断しうるヒューズは極めて狭いピッチで配置でき
るので、ヒューズ回路の集積度を向上することができ
る。
【００２３】また、上記の半導体装置の製造方法におい
て、前記ヒューズ形成工程の後に、レーザアブレーショ
ンにより前記ヒューズを切断するヒューズ切断工程を更
に有することが望ましい。レーザアブレーションにより
ヒューズを切断すれば、製造工程を複雑にせず、且つ、
新たな製造装置を配備する必要がないので、製造コスト
を増加せずにヒューズのピッチを狭めることができる。
て、前記ヒューズ形成工程の後に、レーザアブレーショ
ンにより前記ヒューズを切断するヒューズ切断工程を更
に有することが望ましい。レーザアブレーションにより
ヒューズを切断すれば、製造工程を複雑にせず、且つ、
新たな製造装置を配備する必要がないので、製造コスト
を増加せずにヒューズのピッチを狭めることができる。
【００２４】また、上記の半導体装置の製造方法におい
て、前記ヒューズ切断工程では、前記ブロック層でレー
ザアブレーションを停止することが望ましい。レーザア
ブレーションにより昇華されにくい材料よりなるブロッ
ク層をヒューズ下層部に形成しておくことにより、ブロ
ック層で制御性よくレーザアブレーションを停止するこ
とができる。
て、前記ヒューズ切断工程では、前記ブロック層でレー
ザアブレーションを停止することが望ましい。レーザア
ブレーションにより昇華されにくい材料よりなるブロッ
ク層をヒューズ下層部に形成しておくことにより、ブロ
ック層で制御性よくレーザアブレーションを停止するこ
とができる。
【００２５】また、上記の半導体装置の製造方法におい
て、前記ヒューズ切断工程では、波長が５００ｎｍ以下
のレーザ光により前記ヒューズを切断することが望まし
い。レーザアブレーションでは下地基板のレーザ光の吸
収を考慮する必要がないので、基板の吸収帯である１μ
ｍ以下の波長帯のレーザ光を用いることができる。ま
た、このような短波長レーザ光を用いることによりレー
ザ光のスポットサイズを縮小することができるので、ヒ
ューズピッチを狭めてヒューズを配置することができ
る。
て、前記ヒューズ切断工程では、波長が５００ｎｍ以下
のレーザ光により前記ヒューズを切断することが望まし
い。レーザアブレーションでは下地基板のレーザ光の吸
収を考慮する必要がないので、基板の吸収帯である１μ
ｍ以下の波長帯のレーザ光を用いることができる。ま
た、このような短波長レーザ光を用いることによりレー
ザ光のスポットサイズを縮小することができるので、ヒ
ューズピッチを狭めてヒューズを配置することができ
る。
【００２６】また、上記の半導体装置の製造方法におい
て、前記レーザ光は、Ｎｄ：ＹＡＧレーザの第３高調波
又はＮｄ：ＹＬＦレーザの第３高調波であることが望ま
しい。また、上記の半導体装置の製造方法において、前
記ヒューズ形成工程の後に、前記ヒューズ上を覆うカバ
ー膜を形成するカバー膜形成工程を更に有することが望
ましい。レーザアブレーションでは、上層部から順次昇
華していくので、ヒューズ上にカバー膜が形成されてい
る場合であってもカバー膜上からヒューズを切断するこ
とができる。
て、前記レーザ光は、Ｎｄ：ＹＡＧレーザの第３高調波
又はＮｄ：ＹＬＦレーザの第３高調波であることが望ま
しい。また、上記の半導体装置の製造方法において、前
記ヒューズ形成工程の後に、前記ヒューズ上を覆うカバ
ー膜を形成するカバー膜形成工程を更に有することが望
ましい。レーザアブレーションでは、上層部から順次昇
華していくので、ヒューズ上にカバー膜が形成されてい
る場合であってもカバー膜上からヒューズを切断するこ
とができる。
【００２７】また、上記の半導体装置の製造方法におい
て、前記カバー膜形成工程の後に、組立の際のストレス
を緩和するためのポリイミド膜を形成するポリイミド膜
形成工程を更に有することが望ましい。また、カバー膜
上にポリイミド膜が形成されている場合であっても、同
様に、ポリイミド膜上からヒューズを切断することがで
きる。
て、前記カバー膜形成工程の後に、組立の際のストレス
を緩和するためのポリイミド膜を形成するポリイミド膜
形成工程を更に有することが望ましい。また、カバー膜
上にポリイミド膜が形成されている場合であっても、同
様に、ポリイミド膜上からヒューズを切断することがで
きる。
【００２８】また、上記の半導体装置の製造方法におい
て、前記ブロック層形成工程では、タングステン膜を含
む前記ブロック層を形成することが望ましい。また、上
記目的は、下地基板上に形成されたブロック層と、前記
ブロック層上に形成された絶縁膜と、前記絶縁膜上に形
成されたヒューズとを有する半導体装置の前記ヒューズ
をレーザアブレーションにより切断するためのレーザ装
置であって、５００ｎｍ以下の発振波長を有し、前記ヒ
ューズをレーザアブレーションにより切断するために十
分なエネルギー密度を有するレーザ光を発振するレーザ
共振器と、前記レーザ共振器により出力されたレーザ光
を所定のスポットサイズに集光するレンズ機構と、前記
レーザ共振器により出力されたレーザ光を前記半導体装
置の所定の位置に照射するための位置合わせ機構とを有
することを特徴とするレーザ装置によっても達成され
る。このようにしてレーザ装置を構成することにより、
ウェーハの任意の位置にレーザ光を照射し、レーザアブ
レーションによりヒューズを切断することができる。
て、前記ブロック層形成工程では、タングステン膜を含
む前記ブロック層を形成することが望ましい。また、上
記目的は、下地基板上に形成されたブロック層と、前記
ブロック層上に形成された絶縁膜と、前記絶縁膜上に形
成されたヒューズとを有する半導体装置の前記ヒューズ
をレーザアブレーションにより切断するためのレーザ装
置であって、５００ｎｍ以下の発振波長を有し、前記ヒ
ューズをレーザアブレーションにより切断するために十
分なエネルギー密度を有するレーザ光を発振するレーザ
共振器と、前記レーザ共振器により出力されたレーザ光
を所定のスポットサイズに集光するレンズ機構と、前記
レーザ共振器により出力されたレーザ光を前記半導体装
置の所定の位置に照射するための位置合わせ機構とを有
することを特徴とするレーザ装置によっても達成され
る。このようにしてレーザ装置を構成することにより、
ウェーハの任意の位置にレーザ光を照射し、レーザアブ
レーションによりヒューズを切断することができる。
【００２９】また、上記のレーザ装置において、前記レ
ーザ共振器は、Ｎｄ：ＹＡＧレーザの第３高調波又はＮ
ｄ：ＹＬＦレーザの第３高調波を出力することが望まし
い。
ーザ共振器は、Ｎｄ：ＹＡＧレーザの第３高調波又はＮ
ｄ：ＹＬＦレーザの第３高調波を出力することが望まし
い。
【００３０】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法について図１
乃至図４を用いて説明する。図１は本実施形態による半
導体装置の構造を示す平面図及び断面図、図２は本実施
形態による半導体装置の製造方法を示す工程図、図３及
び図４は本実施形態による半導体装置の製造方法を示す
工程断面図である。
施形態による半導体装置及びその製造方法について図１
乃至図４を用いて説明する。図１は本実施形態による半
導体装置の構造を示す平面図及び断面図、図２は本実施
形態による半導体装置の製造方法を示す工程図、図３及
び図４は本実施形態による半導体装置の製造方法を示す
工程断面図である。
【００３１】はじめに、本実施形態による半導体装置の
構造について図１を用いて説明する。図１（ａ）は本実
施形態による半導体装置の構造を示す平面図、図１
（ｂ）は図１（ａ）のＸ−Ｘ′線断面図である。下地基
板１０上には、レーザアブレーションを抑制するブロッ
ク層１２が形成されている。下地基板１０及びブロック
層１２上には、層間絶縁膜１４が形成されている。層間
絶縁膜１４上には、例えばアルミや多結晶シリコンなど
の導電膜よりなるヒューズ２２が複数形成されている。
ヒューズ２２上には、カバー膜３０が形成されている。
構造について図１を用いて説明する。図１（ａ）は本実
施形態による半導体装置の構造を示す平面図、図１
（ｂ）は図１（ａ）のＸ−Ｘ′線断面図である。下地基
板１０上には、レーザアブレーションを抑制するブロッ
ク層１２が形成されている。下地基板１０及びブロック
層１２上には、層間絶縁膜１４が形成されている。層間
絶縁膜１４上には、例えばアルミや多結晶シリコンなど
の導電膜よりなるヒューズ２２が複数形成されている。
ヒューズ２２上には、カバー膜３０が形成されている。
【００３２】このように、本実施形態による半導体装置
では、ヒューズ２２が形成された領域の下層に、レーザ
アブレーションを抑制するブロック層１２が形成されて
いることに特徴がある。このようなブロック層１２を設
けることにより、制御性に欠けるレーザアブレーション
を用いてヒューズ２２を切断する場合にもブロック層１
２で制御性よくレーザアブレーションを停止することが
できる。
では、ヒューズ２２が形成された領域の下層に、レーザ
アブレーションを抑制するブロック層１２が形成されて
いることに特徴がある。このようなブロック層１２を設
けることにより、制御性に欠けるレーザアブレーション
を用いてヒューズ２２を切断する場合にもブロック層１
２で制御性よくレーザアブレーションを停止することが
できる。
【００３３】ブロック層１２としては、レーザアブレー
ションにより昇華されにくい材料を適用することが望ま
しく、具体的には、Ｗ（タングステン）膜や、Ｗ／Ｔｉ
Ｎ／Ｔｉなどの積層膜を用いることができる。これらの
膜や積層膜は、従来より半導体装置の製造に広く用いら
れているものであり、プロセスの整合性にも優れてい
る。
ションにより昇華されにくい材料を適用することが望ま
しく、具体的には、Ｗ（タングステン）膜や、Ｗ／Ｔｉ
Ｎ／Ｔｉなどの積層膜を用いることができる。これらの
膜や積層膜は、従来より半導体装置の製造に広く用いら
れているものであり、プロセスの整合性にも優れてい
る。
【００３４】また、特別にブロック作用を有しなくて
も、ヒューズ２２と半導体基板間に配置される膜が厚け
れば厚いほどよいので、半導体装置に用いられる全ての
層をヒューズ２２下部に配置してもブロック層１２とし
ての機能を発揮できる。ヒューズ２２としては、ブロッ
ク層１２に比べて十分にレーザアブレーションされやす
い材料であれば如何なる材料であっても適用することが
できる。実際に半導体装置に使用されている材料として
は、例えば、多結晶シリコン、金属シリサイド、Ａｌ、
Ａｌ−Ｓｉ−ＣｕやＡｌ−Ｃｕ−ＴｉなどのＡｌ合金、
Ｔｉ、ＴｉＮ、又はこれらの積層膜を用いることができ
る。
も、ヒューズ２２と半導体基板間に配置される膜が厚け
れば厚いほどよいので、半導体装置に用いられる全ての
層をヒューズ２２下部に配置してもブロック層１２とし
ての機能を発揮できる。ヒューズ２２としては、ブロッ
ク層１２に比べて十分にレーザアブレーションされやす
い材料であれば如何なる材料であっても適用することが
できる。実際に半導体装置に使用されている材料として
は、例えば、多結晶シリコン、金属シリサイド、Ａｌ、
Ａｌ−Ｓｉ−ＣｕやＡｌ−Ｃｕ−ＴｉなどのＡｌ合金、
Ｔｉ、ＴｉＮ、又はこれらの積層膜を用いることができ
る。
【００３５】ヒューズ２２のピッチは、レーザ光のスポ
ットサイズと位置合わせ余裕とにより律則される。レー
ザ光の最小スポットサイズは、概略、レーザ光の波長の
約２倍と見積もることができるので、例えばレーザ光の
波長を０．３５５μｍ、位置合わせ余裕を０．５μｍと
すると、ヒューズ２２のピッチは約１．２μｍとなる。
したがって、従来の半導体装置と比較して、ヒューズ２
２のピッチを極めて狭くすることができる。
ットサイズと位置合わせ余裕とにより律則される。レー
ザ光の最小スポットサイズは、概略、レーザ光の波長の
約２倍と見積もることができるので、例えばレーザ光の
波長を０．３５５μｍ、位置合わせ余裕を０．５μｍと
すると、ヒューズ２２のピッチは約１．２μｍとなる。
したがって、従来の半導体装置と比較して、ヒューズ２
２のピッチを極めて狭くすることができる。
【００３６】また、２回のレーザアブレーションに耐え
うる膜厚を有するブロック層を設けておけば、隣接する
ヒューズを切断するためのレーザ光のスポットが重なり
合っても下地に損傷を与える虞がないので、位置合わせ
余裕を確保する必要はない。したがって、ヒューズピッ
チは更に狭めることができる。また、レーザアブレーシ
ョンでは下地基板による吸収を考慮する必要がないの
で、レーザ光の波長を短くすることによりヒューズピッ
チを更に狭めることができる。したがって、半導体装置
の微細化に極めて有効である。
うる膜厚を有するブロック層を設けておけば、隣接する
ヒューズを切断するためのレーザ光のスポットが重なり
合っても下地に損傷を与える虞がないので、位置合わせ
余裕を確保する必要はない。したがって、ヒューズピッ
チは更に狭めることができる。また、レーザアブレーシ
ョンでは下地基板による吸収を考慮する必要がないの
で、レーザ光の波長を短くすることによりヒューズピッ
チを更に狭めることができる。したがって、半導体装置
の微細化に極めて有効である。
【００３７】このように、本実施形態によれば、ヒュー
ズの下層部にレーザアブレーションにより昇華されにく
い材料からなるブロック層を設けるので、レーザアブレ
ーションにより制御性よくヒューズの切断をしうる半導
体装置を構成することができる。また、レーザアブレー
ションでは、レーザ光の波長を短くしても下地基板に影
響を与えないので、レーザ光のスポットサイズをレーザ
光の波長に応じて極めて小さくすることができる。これ
により、ヒューズピッチを狭めることができるので、半
導体装置の集積度を向上することができる。
ズの下層部にレーザアブレーションにより昇華されにく
い材料からなるブロック層を設けるので、レーザアブレ
ーションにより制御性よくヒューズの切断をしうる半導
体装置を構成することができる。また、レーザアブレー
ションでは、レーザ光の波長を短くしても下地基板に影
響を与えないので、レーザ光のスポットサイズをレーザ
光の波長に応じて極めて小さくすることができる。これ
により、ヒューズピッチを狭めることができるので、半
導体装置の集積度を向上することができる。
【００３８】次に、本実施形態による半導体装置の製造
方法について図２乃至図４を用いて説明する。本実施形
態による半導体装置の製造方法は、図２に示すように、
下地基板上にレーザアブレーションを抑制するブロック
層を形成する工程（ステップＳ１１）と、ブロック層上
に絶縁膜を介してヒューズを形成する工程（ステップＳ
１２）と、ヒューズ上を覆うカバー膜を形成する工程
（ステップＳ１３）と、回路の動作試験を行う試験工程
（ステップＳ１４）と、レーザアブレーションによりヒ
ューズを切断する工程（ステップＳ１５）とにより半導
体装置を製造することに特徴がある。
方法について図２乃至図４を用いて説明する。本実施形
態による半導体装置の製造方法は、図２に示すように、
下地基板上にレーザアブレーションを抑制するブロック
層を形成する工程（ステップＳ１１）と、ブロック層上
に絶縁膜を介してヒューズを形成する工程（ステップＳ
１２）と、ヒューズ上を覆うカバー膜を形成する工程
（ステップＳ１３）と、回路の動作試験を行う試験工程
（ステップＳ１４）と、レーザアブレーションによりヒ
ューズを切断する工程（ステップＳ１５）とにより半導
体装置を製造することに特徴がある。
【００３９】以下、具体的な構造を例に本実施形態によ
る半導体装置の製造方法を詳細に説明する。まず、所定
の素子が形成された下地基板１０上に、レーザアブレー
ションを抑制するためのブロック層１２を形成する（ス
テップＳ１１）。例えば、下地基板１０上にＣＶＤ法に
より膜厚約３５０ｎｍのＷ膜を堆積して所定の形状にパ
ターニングし、ブロック層１２とする。
る半導体装置の製造方法を詳細に説明する。まず、所定
の素子が形成された下地基板１０上に、レーザアブレー
ションを抑制するためのブロック層１２を形成する（ス
テップＳ１１）。例えば、下地基板１０上にＣＶＤ法に
より膜厚約３５０ｎｍのＷ膜を堆積して所定の形状にパ
ターニングし、ブロック層１２とする。
【００４０】次いで、ブロック層１２を覆う層間絶縁膜
１４を形成する。例えば、ＣＶＤ法により膜厚約１μｍ
のシリコン酸化膜を堆積し、層間絶縁膜１４とする（図
３（ｂ））。続いて、層間絶縁膜１４上に、ヒューズと
なる導電膜を堆積する。例えば、スパッタ法により、膜
厚約１００ｎｍのＴｉＮ膜１６と、膜厚約１μｍのＡｌ
−Ｃｕ−Ｔｉ膜１８と、膜厚約５０ｎｍのＴｉＮ膜２０
とを堆積する。
１４を形成する。例えば、ＣＶＤ法により膜厚約１μｍ
のシリコン酸化膜を堆積し、層間絶縁膜１４とする（図
３（ｂ））。続いて、層間絶縁膜１４上に、ヒューズと
なる導電膜を堆積する。例えば、スパッタ法により、膜
厚約１００ｎｍのＴｉＮ膜１６と、膜厚約１μｍのＡｌ
−Ｃｕ−Ｔｉ膜１８と、膜厚約５０ｎｍのＴｉＮ膜２０
とを堆積する。
【００４１】この後、通常のリソグラフィー技術及びエ
ッチング技術により、ＴｉＮ膜２０／Ａｌ−Ｃｕ−Ｔｉ
膜１８／ＴｉＮ膜１６よりなる積層膜をパターニング
し、ブロック層１２の上部に、この積層膜よりなるヒュ
ーズ２２を形成する（ステップＳ１２、図３（ｃ））。
例えば、ブロック層１２上に、幅約２μｍのヒューズ２
２を２μｍピッチで複数配置する。
ッチング技術により、ＴｉＮ膜２０／Ａｌ−Ｃｕ−Ｔｉ
膜１８／ＴｉＮ膜１６よりなる積層膜をパターニング
し、ブロック層１２の上部に、この積層膜よりなるヒュ
ーズ２２を形成する（ステップＳ１２、図３（ｃ））。
例えば、ブロック層１２上に、幅約２μｍのヒューズ２
２を２μｍピッチで複数配置する。
【００４２】次いで、ヒューズ２２が形成された基板上
にカバー膜３０を形成する（ステップＳ１３）。例え
ば、ＣＶＤ法により膜厚約１００ｎｍのＳｉＯＮ膜２４
を堆積し、次いで膜厚約１μｍのＳＯＧ膜２６を塗布し
て表面を平坦化し、続いてＣＶＤ法により膜厚約１μｍ
のＳｉＮ膜２８を堆積し、ＳｉＯＮ膜２４と、ＳＯＧ膜
２６と、ＳｉＮ膜２８とからなるカバー膜３０を形成す
る（図４（ａ））。
にカバー膜３０を形成する（ステップＳ１３）。例え
ば、ＣＶＤ法により膜厚約１００ｎｍのＳｉＯＮ膜２４
を堆積し、次いで膜厚約１μｍのＳＯＧ膜２６を塗布し
て表面を平坦化し、続いてＣＶＤ法により膜厚約１μｍ
のＳｉＮ膜２８を堆積し、ＳｉＯＮ膜２４と、ＳＯＧ膜
２６と、ＳｉＮ膜２８とからなるカバー膜３０を形成す
る（図４（ａ））。
【００４３】続いて、通常のリソグラフィー技術及びエ
ッチング技術により、ボンディングパッド（図示せず）
を露出するための開口部をカバー膜に形成する。溶融爆
発によりヒューズを切断する従来の半導体装置の製造方
法では、溶融爆発を起こすためにカバー膜を除去し、或
いは薄くする必要があり、通常、ボンディングパッドの
開口と同時にヒューズ窓を形成するためのエッチングを
行っていた。しかしながら、レーザアブレーションを用
いる本実施形態による半導体装置の製造方法では、上層
の膜から順次昇華していくためカバー膜３０にヒューズ
窓を形成する必要はない。したがって、カバー膜３０の
パターニング工程では、１００μｍ単位の大きなパッド
開口部のみを形成すれば十分であり微細なヒューズ窓を
形成する必要はないので、リソグラフィー工程を簡略に
することができる。このことは、従来のようにヒューズ
窓を形成してはいけないことを意味するものではない。
ヒューズ窓を形成すれば、ヒューズ上の膜が少なくなる
ためレーザアブレーションのトータルパワーを減少で
き、また、スループットの増加及びより高精度のレーザ
アブレーション制御も可能となるなどのメリットを得る
ことができる。
ッチング技術により、ボンディングパッド（図示せず）
を露出するための開口部をカバー膜に形成する。溶融爆
発によりヒューズを切断する従来の半導体装置の製造方
法では、溶融爆発を起こすためにカバー膜を除去し、或
いは薄くする必要があり、通常、ボンディングパッドの
開口と同時にヒューズ窓を形成するためのエッチングを
行っていた。しかしながら、レーザアブレーションを用
いる本実施形態による半導体装置の製造方法では、上層
の膜から順次昇華していくためカバー膜３０にヒューズ
窓を形成する必要はない。したがって、カバー膜３０の
パターニング工程では、１００μｍ単位の大きなパッド
開口部のみを形成すれば十分であり微細なヒューズ窓を
形成する必要はないので、リソグラフィー工程を簡略に
することができる。このことは、従来のようにヒューズ
窓を形成してはいけないことを意味するものではない。
ヒューズ窓を形成すれば、ヒューズ上の膜が少なくなる
ためレーザアブレーションのトータルパワーを減少で
き、また、スループットの増加及びより高精度のレーザ
アブレーション制御も可能となるなどのメリットを得る
ことができる。
【００４４】この後、所定の回路試験を行い不良メモリ
セル等を特定し、冗長メモリセルと切り換えるために切
断すべきヒューズを特定する（ステップＳ１４）。この
際、切断すべきヒューズ２２のウェーハ上における位置
座標を予め記憶しておき、ヒューズ切断の際に用いる。
次いで、レーザアブレーション法を用い、回路試験によ
り特定されたヒューズ２２を切断する（ステップＳ１
５、図４（ｂ））。なお、上述の構造では、発振波長３
５５ｎｍ、パルス幅４０ｎｓｅｃ、パワー１００μＪ、
スポットサイズ５μｍの条件により、ブロック層１２で
レーザアブレーションを停止しつつヒューズ２２を切断
することができた。なお、レーザ光のスポットサイズ
は、１．５μｍ程度のものを使用することもでき、更に
は波長の２倍程度まで縮小可能である。
セル等を特定し、冗長メモリセルと切り換えるために切
断すべきヒューズを特定する（ステップＳ１４）。この
際、切断すべきヒューズ２２のウェーハ上における位置
座標を予め記憶しておき、ヒューズ切断の際に用いる。
次いで、レーザアブレーション法を用い、回路試験によ
り特定されたヒューズ２２を切断する（ステップＳ１
５、図４（ｂ））。なお、上述の構造では、発振波長３
５５ｎｍ、パルス幅４０ｎｓｅｃ、パワー１００μＪ、
スポットサイズ５μｍの条件により、ブロック層１２で
レーザアブレーションを停止しつつヒューズ２２を切断
することができた。なお、レーザ光のスポットサイズ
は、１．５μｍ程度のものを使用することもでき、更に
は波長の２倍程度まで縮小可能である。
【００４５】この後、必要に応じて再度回路試験を行
い、良品の組立を行う。このように、本実施形態によれ
ば、レーザアブレーションを用いてヒューズ２２を切断
するので、カバー膜３０にヒューズ窓を設けることなく
ヒューズ２２を切断することができる。これにより、カ
バー膜３０のパターニングの際のリソグラフィー工程を
簡略にすることができる。また、ヒューズ２２の切断に
フォトレジストやエッチング装置を用いる必要がないの
で、ヒューズ切断専用のエッチング装置などを新たに配
備する必要もない。
い、良品の組立を行う。このように、本実施形態によれ
ば、レーザアブレーションを用いてヒューズ２２を切断
するので、カバー膜３０にヒューズ窓を設けることなく
ヒューズ２２を切断することができる。これにより、カ
バー膜３０のパターニングの際のリソグラフィー工程を
簡略にすることができる。また、ヒューズ２２の切断に
フォトレジストやエッチング装置を用いる必要がないの
で、ヒューズ切断専用のエッチング装置などを新たに配
備する必要もない。
【００４６】また、レーザアブレーションではレーザの
波長を独立して短波長化することができるので、レーザ
のスポットサイズを極めて小さくすることができる。こ
れにより、ヒューズ回路を構成する領域の専有面積を大
幅に縮小することができるので、半導体装置の集積度を
向上することができる。なお、半導体チップをセラミッ
クパッケージに封入する際のチップとセラミックとの間
の熱膨張差などによる影響を抑えるため、カバー膜３０
上に緩衝材としてポリイミド膜を形成する場合がある。
このような場合にも、本実施形態による半導体装置の製
造方法は有効である。すなわち、レーザアブレーション
を用いる本実施形態の半導体装置の製造方法では、対象
物の表面側から順次昇華していくので、カバー膜上にポ
リイミド膜が形成されている場合であってもポリイミド
膜上からヒューズを切断することができる。
波長を独立して短波長化することができるので、レーザ
のスポットサイズを極めて小さくすることができる。こ
れにより、ヒューズ回路を構成する領域の専有面積を大
幅に縮小することができるので、半導体装置の集積度を
向上することができる。なお、半導体チップをセラミッ
クパッケージに封入する際のチップとセラミックとの間
の熱膨張差などによる影響を抑えるため、カバー膜３０
上に緩衝材としてポリイミド膜を形成する場合がある。
このような場合にも、本実施形態による半導体装置の製
造方法は有効である。すなわち、レーザアブレーション
を用いる本実施形態の半導体装置の製造方法では、対象
物の表面側から順次昇華していくので、カバー膜上にポ
リイミド膜が形成されている場合であってもポリイミド
膜上からヒューズを切断することができる。
【００４７】例えば、図５に示すように、下地基板上に
ブロック層を形成し（ステップＳ２１）、ブロック層上
に層間絶縁膜を介してヒューズを形成し（ステップＳ２
２）、ヒューズ上を覆うカバー膜を形成し（ステップＳ
２３）、カバー膜を覆うポリイミド膜を形成し（ステッ
プＳ２４）、その後、所定の動作試験を行い（ステップ
Ｓ２５）、レーザアブレーションによりヒューズを切断
（ステップＳ２５）することができる。
ブロック層を形成し（ステップＳ２１）、ブロック層上
に層間絶縁膜を介してヒューズを形成し（ステップＳ２
２）、ヒューズ上を覆うカバー膜を形成し（ステップＳ
２３）、カバー膜を覆うポリイミド膜を形成し（ステッ
プＳ２４）、その後、所定の動作試験を行い（ステップ
Ｓ２５）、レーザアブレーションによりヒューズを切断
（ステップＳ２５）することができる。
【００４８】また、上記実施形態ではカバー膜の形成後
に動作試験を行っているが、少なくとも最終配線層が形
成されていれば動作試験を行うことができる。また、ヒ
ューズの切断は、動作試験の後であれば行うことができ
る。したがって、例えば図６に示すように、下地基板上
にブロック層を形成する工程（ステップＳ３１）と、ブ
ロック層上に絶縁膜を介してヒューズを形成する工程
（ステップＳ３２）と、ヒューズ上を覆うカバー膜を形
成する工程（ステップＳ３３）と、カバー膜を覆うポリ
イミド膜を形成する工程（ステップＳ３４）とを有する
半導体装置の製造方法において、動作試験工程（ステッ
プＳ３５）は、カバー膜形成工程の前に行ってもよい
し、ポリイミド膜形成工程の前に行ってもよいし、ポリ
イミド膜形成工程の後に行ってもよい。また、ヒューズ
切断工程（ステップＳ３６）は、動作試験工程（ステッ
プＳ３５）の後であれば、カバー膜形成工程の前に行っ
てもよいし、ポリイミド膜形成工程の前に行ってもよい
し、ポリイミド膜形成工程の後に行ってもよい。
に動作試験を行っているが、少なくとも最終配線層が形
成されていれば動作試験を行うことができる。また、ヒ
ューズの切断は、動作試験の後であれば行うことができ
る。したがって、例えば図６に示すように、下地基板上
にブロック層を形成する工程（ステップＳ３１）と、ブ
ロック層上に絶縁膜を介してヒューズを形成する工程
（ステップＳ３２）と、ヒューズ上を覆うカバー膜を形
成する工程（ステップＳ３３）と、カバー膜を覆うポリ
イミド膜を形成する工程（ステップＳ３４）とを有する
半導体装置の製造方法において、動作試験工程（ステッ
プＳ３５）は、カバー膜形成工程の前に行ってもよい
し、ポリイミド膜形成工程の前に行ってもよいし、ポリ
イミド膜形成工程の後に行ってもよい。また、ヒューズ
切断工程（ステップＳ３６）は、動作試験工程（ステッ
プＳ３５）の後であれば、カバー膜形成工程の前に行っ
てもよいし、ポリイミド膜形成工程の前に行ってもよい
し、ポリイミド膜形成工程の後に行ってもよい。
【００４９】［第２実施形態］本発明の第２実施形態に
よる半導体装置の構造について図７を用いて説明する。
図７は本実施形態による半導体装置の構造を示す概略断
面図である。本実施形態では、第１実施形態による半導
体装置及びその製造方法をＤＲＡＭに適用した場合の一
例について説明する。ＤＲＡＭでは、メモリセルを指定
するアドレス回路の切り換えにヒューズ回路を使用し、
ヒューズ回路の所定のヒューズを切断することにより不
良メモリセルのアドレスを冗長メモリセルに切り換える
ことが行われている。このようにＤＲＡＭを構成するこ
とにより、一部のメモリセルが不良である場合にも、こ
のメモリセルを冗長メモリセルに切り換えることで装置
全体が不良となることから救済することができる。
よる半導体装置の構造について図７を用いて説明する。
図７は本実施形態による半導体装置の構造を示す概略断
面図である。本実施形態では、第１実施形態による半導
体装置及びその製造方法をＤＲＡＭに適用した場合の一
例について説明する。ＤＲＡＭでは、メモリセルを指定
するアドレス回路の切り換えにヒューズ回路を使用し、
ヒューズ回路の所定のヒューズを切断することにより不
良メモリセルのアドレスを冗長メモリセルに切り換える
ことが行われている。このようにＤＲＡＭを構成するこ
とにより、一部のメモリセルが不良である場合にも、こ
のメモリセルを冗長メモリセルに切り換えることで装置
全体が不良となることから救済することができる。
【００５０】シリコン基板４０上には、複数のメモリセ
ルが形成されたメモリセル領域４２と、メモリセルを駆
動するための周辺回路が形成された周辺回路領域４４
と、不良メモリセルを冗長メモリセルに切り換えるため
のヒューズ回路が形成されたヒューズ回路領域４６とが
設けられている。シリコン基板４０には、素子領域を画
定するための素子分離膜４８が形成されている。メモリ
セル領域４２のシリコン基板４０には、ゲート電極５０
とソース／ドレイン拡散層５２、５４とからなる転送ト
ランジスタが形成されている。ソース／ドレイン拡散層
５２には、ビット線５６が接続されている。ソース／ド
レイン拡散層５４には、フィン型の蓄積電極５８が接続
されている。蓄積電極５８は、誘電体膜を介して対向電
極６０により覆われており、蓄積電極５８、誘電体膜、
対向電極６０とからなるキャパシタが形成されている。
こうして、メモリセル領域４２には、転送トランジスタ
及びキャパシタとからなるメモリセルが複数形成されて
いる。なお、図７に示すメモリセルの構造については、
例えば同一出願人による特公平８−２８４７６号公報に
詳述されている。周辺回路領域４４には、周辺回路を構
成する複数の周辺トランジスタ（図示せず）が形成され
ている。メモリセル及び周辺トランジスタが形成された
シリコン基板４０上には、層間絶縁膜６２が形成されて
いる。ヒューズ領域４６の層間絶縁膜６２上には、Ｗ膜
よりなるレーザアブレーションを抑制するためのブロッ
ク層６４が形成されている。ブロック層６４が形成され
た層間絶縁膜５２上には、層間絶縁膜６６が形成されて
いる。層間絶縁膜６６上には、同一のＡｌ合金層により
形成された裏打ちワード線６８と、周辺トランジスタを
相互接続して周辺回路を構成するための配線層７０とが
形成されている。裏打ちワード線６８、配線層７０が形
成された層間絶縁膜６６上には、層間絶縁膜７２が形成
されている。層間絶縁膜７２上には、同一のＡｌ合金層
により形成された配線層７４とヒューズ７６とが形成さ
れている。配線層７４及びヒューズ７６が形成された層
間絶縁膜７２上には、カバー膜７８が形成されている。
ルが形成されたメモリセル領域４２と、メモリセルを駆
動するための周辺回路が形成された周辺回路領域４４
と、不良メモリセルを冗長メモリセルに切り換えるため
のヒューズ回路が形成されたヒューズ回路領域４６とが
設けられている。シリコン基板４０には、素子領域を画
定するための素子分離膜４８が形成されている。メモリ
セル領域４２のシリコン基板４０には、ゲート電極５０
とソース／ドレイン拡散層５２、５４とからなる転送ト
ランジスタが形成されている。ソース／ドレイン拡散層
５２には、ビット線５６が接続されている。ソース／ド
レイン拡散層５４には、フィン型の蓄積電極５８が接続
されている。蓄積電極５８は、誘電体膜を介して対向電
極６０により覆われており、蓄積電極５８、誘電体膜、
対向電極６０とからなるキャパシタが形成されている。
こうして、メモリセル領域４２には、転送トランジスタ
及びキャパシタとからなるメモリセルが複数形成されて
いる。なお、図７に示すメモリセルの構造については、
例えば同一出願人による特公平８−２８４７６号公報に
詳述されている。周辺回路領域４４には、周辺回路を構
成する複数の周辺トランジスタ（図示せず）が形成され
ている。メモリセル及び周辺トランジスタが形成された
シリコン基板４０上には、層間絶縁膜６２が形成されて
いる。ヒューズ領域４６の層間絶縁膜６２上には、Ｗ膜
よりなるレーザアブレーションを抑制するためのブロッ
ク層６４が形成されている。ブロック層６４が形成され
た層間絶縁膜５２上には、層間絶縁膜６６が形成されて
いる。層間絶縁膜６６上には、同一のＡｌ合金層により
形成された裏打ちワード線６８と、周辺トランジスタを
相互接続して周辺回路を構成するための配線層７０とが
形成されている。裏打ちワード線６８、配線層７０が形
成された層間絶縁膜６６上には、層間絶縁膜７２が形成
されている。層間絶縁膜７２上には、同一のＡｌ合金層
により形成された配線層７４とヒューズ７６とが形成さ
れている。配線層７４及びヒューズ７６が形成された層
間絶縁膜７２上には、カバー膜７８が形成されている。
【００５１】このように、本実施形態による半導体装置
は、第１実施形態による半導体装置を、ＤＲＡＭにおけ
る冗長回路への切り換えを行うヒューズ回路に適用して
いることに特徴がある。すなわち、ヒューズ回路のヒュ
ーズをＤＲＡＭを構成するための第２金属配線層により
構成し、ヒューズ７６の下層にレーザアブレーションを
抑制するブロック層６４を形成している。このように半
導体装置を構成することにより、レーザアブレーション
により制御性よくヒューズを切断することができる。
は、第１実施形態による半導体装置を、ＤＲＡＭにおけ
る冗長回路への切り換えを行うヒューズ回路に適用して
いることに特徴がある。すなわち、ヒューズ回路のヒュ
ーズをＤＲＡＭを構成するための第２金属配線層により
構成し、ヒューズ７６の下層にレーザアブレーションを
抑制するブロック層６４を形成している。このように半
導体装置を構成することにより、レーザアブレーション
により制御性よくヒューズを切断することができる。
【００５２】なお、ヒューズの切断は、第１実施形態に
よる半導体装置の製造方法と同様に行うことができる。
このように、本実施形態によれば、ＤＲＡＭにおける冗
長回路への切り換えのためのヒューズ回路として、ヒュ
ーズ７６の下層にレーザアブレーションにより昇華され
にくい材料よりなるブロック層６４を有するヒューズ回
路を適用するので、レーザアブレーションにより制御性
よくヒューズを切断しうる半導体装置を構成することが
できる。
よる半導体装置の製造方法と同様に行うことができる。
このように、本実施形態によれば、ＤＲＡＭにおける冗
長回路への切り換えのためのヒューズ回路として、ヒュ
ーズ７６の下層にレーザアブレーションにより昇華され
にくい材料よりなるブロック層６４を有するヒューズ回
路を適用するので、レーザアブレーションにより制御性
よくヒューズを切断しうる半導体装置を構成することが
できる。
【００５３】また、レーザアブレーションではレーザ光
の波長を短くしても下地基板に影響を与えないので、レ
ーザ光のスポットサイズをレーザ光の波長に応じて極め
て小さくすることができる。これにより、ヒューズピッ
チを狭めることができるので、ＤＲＡＭの集積度を向上
することができる。なお、上記実施形態では、ヒューズ
７６を構成する配線層として第２金属配線層を用いた
が、必ずしも第２金属配線層である必要はない。すなわ
ち、レーザアブレーションでは被対象物の上層部から順
次昇華していくので、ヒューズを覆う上層の膜厚には影
響されない。したがって、ヒューズ７６を構成する配線
層を必ずしも最上層の配線層とする必要はなく、例えば
図８に示すように、第１金属配線層によりヒューズ７６
を構成することもできる。また、３層以上の金属配線層
を有する場合にも、何れの配線層でヒューズ７６を構成
してもよい。
の波長を短くしても下地基板に影響を与えないので、レ
ーザ光のスポットサイズをレーザ光の波長に応じて極め
て小さくすることができる。これにより、ヒューズピッ
チを狭めることができるので、ＤＲＡＭの集積度を向上
することができる。なお、上記実施形態では、ヒューズ
７６を構成する配線層として第２金属配線層を用いた
が、必ずしも第２金属配線層である必要はない。すなわ
ち、レーザアブレーションでは被対象物の上層部から順
次昇華していくので、ヒューズを覆う上層の膜厚には影
響されない。したがって、ヒューズ７６を構成する配線
層を必ずしも最上層の配線層とする必要はなく、例えば
図８に示すように、第１金属配線層によりヒューズ７６
を構成することもできる。また、３層以上の金属配線層
を有する場合にも、何れの配線層でヒューズ７６を構成
してもよい。
【００５４】また、レーザアブレーションにより昇華さ
れにくい材料よりなるブロック層６４をヒューズ７６の
下層側に配置すれば、金属配線層のみならず、その他の
導電層によりヒューズ７６を構成してもよい。例えば、
図９に示すように、対向電極６０と同一導電層によりヒ
ューズ７６を構成し、その下層にブロック層６４を形成
することができる。ブロック層６４としては、新たに挿
入した膜を適用してもよいし、ヒューズ７６の下層側に
位置する導電層、例えば、蓄積電極５８、ビット線５
６、ワード線５０と同一導電層により構成してもよい。
れにくい材料よりなるブロック層６４をヒューズ７６の
下層側に配置すれば、金属配線層のみならず、その他の
導電層によりヒューズ７６を構成してもよい。例えば、
図９に示すように、対向電極６０と同一導電層によりヒ
ューズ７６を構成し、その下層にブロック層６４を形成
することができる。ブロック層６４としては、新たに挿
入した膜を適用してもよいし、ヒューズ７６の下層側に
位置する導電層、例えば、蓄積電極５８、ビット線５
６、ワード線５０と同一導電層により構成してもよい。
【００５５】同様に、蓄積電極、或いは、ビット線と同
一導電層によりヒューズを構成することもできる。ま
た、上記実施形態では、フィン型のキャパシタを有する
ＤＲＡＭに第１実施形態のヒューズ回路を適用した場合
について説明したが、フィン型のキャパシタを有するＤ
ＲＡＭに限らず、種々の構造のＤＲＡＭに適用すること
ができる。また、ＤＲＡＭのみならず、ＳＲＡＭその他
のメモリ素子にも適用することができる。
一導電層によりヒューズを構成することもできる。ま
た、上記実施形態では、フィン型のキャパシタを有する
ＤＲＡＭに第１実施形態のヒューズ回路を適用した場合
について説明したが、フィン型のキャパシタを有するＤ
ＲＡＭに限らず、種々の構造のＤＲＡＭに適用すること
ができる。また、ＤＲＡＭのみならず、ＳＲＡＭその他
のメモリ素子にも適用することができる。
【００５６】［第３実施形態］本発明の第３実施形態に
よるレーザ装置について図１０を用いて説明する。図１
０は本実施形態によるレーザ装置の構造を示す概略図で
ある。本実施形態では、第２実施形態による半導体装置
の製造方法に適用しうるレーザ装置について説明する。
よるレーザ装置について図１０を用いて説明する。図１
０は本実施形態によるレーザ装置の構造を示す概略図で
ある。本実施形態では、第２実施形態による半導体装置
の製造方法に適用しうるレーザ装置について説明する。
【００５７】本実施形態によるレーザ装置は、主とし
て、レーザ光を発振するためのレーザ共振器１００と、
レーザ共振器のレーザ光源を光ポンピングするためのレ
ーザダイオード１２０と、レーザ共振器１００から発せ
られたレーザ光を所定のスポットサイズに集光するレン
ズ機構１１８と、レーザ共振器１００から発せられたレ
ーザ光をステージ１４０上に搭載されたウェーハ１４２
の所定の位置に照射するビーム位置合わせ機構１３０と
により構成される。
て、レーザ光を発振するためのレーザ共振器１００と、
レーザ共振器のレーザ光源を光ポンピングするためのレ
ーザダイオード１２０と、レーザ共振器１００から発せ
られたレーザ光を所定のスポットサイズに集光するレン
ズ機構１１８と、レーザ共振器１００から発せられたレ
ーザ光をステージ１４０上に搭載されたウェーハ１４２
の所定の位置に照射するビーム位置合わせ機構１３０と
により構成される。
【００５８】レーザダイオード１２０から発せられた光
１２２は、レンズ機構１２４を通してレーザ共振器１０
０に入射するようになっており、レーザ共振器１００の
レーザ光源を光ポンピングする。レーザ共振器１００
は、レーザ光源１０２と、レーザ光源１０２を挟んで配
置された誘導放出を持続するための２枚のミラー１０
４、１０６と、レーザ光の周波数を変換し或いは調整す
るための制御機構１０８、１１０、１１２と、光共振器
のＱを急速に変化するためのＱスイッチ１１４とがレー
ザ光の光軸１１６上に沿って配置されてなる。レーザ光
源１０２としては、例えば、発振波長４４２ｎｍのＨｅ
−Ｃｄ気体レーザ、第３高調波の発振波長が３５５ｎｍ
であるＮｄ：ＹＡＧ固体レーザ、第３高調波の発振波長
が３４９ｎｍであるＮｄ：ＹＬＦ固体レーザを用いるこ
とができる。ミラー１０６は、ほぼ１００％の反射率で
レーザ光を反射することが望ましく、ミラー１０４は、
一部のレーザ光が透過されるように構成され、ミラー１
０４を透過した光は出力光として用いられる。制御機構
１０８、１１０、１１２は、レーザ光をそのまま用いる
ことができる場合には必ずしも必要ないが、制御機構１
０８、１１０、１１２を設けることにより、レーザ光の
波長を、光パラメトリック発振（optical parametric o
scillation）や２倍、３倍、４倍の非線形周波数変換を
用いて所望の発振波長に変換することができる。ミラー
１０４を透過したレーザ光は、レンズ機構１１８を介し
てビーム位置合わせ機構１３０に入射される。
１２２は、レンズ機構１２４を通してレーザ共振器１０
０に入射するようになっており、レーザ共振器１００の
レーザ光源を光ポンピングする。レーザ共振器１００
は、レーザ光源１０２と、レーザ光源１０２を挟んで配
置された誘導放出を持続するための２枚のミラー１０
４、１０６と、レーザ光の周波数を変換し或いは調整す
るための制御機構１０８、１１０、１１２と、光共振器
のＱを急速に変化するためのＱスイッチ１１４とがレー
ザ光の光軸１１６上に沿って配置されてなる。レーザ光
源１０２としては、例えば、発振波長４４２ｎｍのＨｅ
−Ｃｄ気体レーザ、第３高調波の発振波長が３５５ｎｍ
であるＮｄ：ＹＡＧ固体レーザ、第３高調波の発振波長
が３４９ｎｍであるＮｄ：ＹＬＦ固体レーザを用いるこ
とができる。ミラー１０６は、ほぼ１００％の反射率で
レーザ光を反射することが望ましく、ミラー１０４は、
一部のレーザ光が透過されるように構成され、ミラー１
０４を透過した光は出力光として用いられる。制御機構
１０８、１１０、１１２は、レーザ光をそのまま用いる
ことができる場合には必ずしも必要ないが、制御機構１
０８、１１０、１１２を設けることにより、レーザ光の
波長を、光パラメトリック発振（optical parametric o
scillation）や２倍、３倍、４倍の非線形周波数変換を
用いて所望の発振波長に変換することができる。ミラー
１０４を透過したレーザ光は、レンズ機構１１８を介し
てビーム位置合わせ機構１３０に入射される。
【００５９】ビーム位置合わせ機構１３０は、複数の反
射板１３２、１３４、１３６、１３８により構成されて
おり、反射板１３２、１３４、１３６、１３８を適宜制
御することによりレーザ共振器１００から出力されたレ
ーザ光をウェーハ１４０上の所定の位置に照射できるよ
うになっている。ビーム位置合わせ機構１３０及びウェ
ーハ１４０に照射されるレーザ光は、レンズ機構１４４
により所望のスポットサイズに成型される。
射板１３２、１３４、１３６、１３８により構成されて
おり、反射板１３２、１３４、１３６、１３８を適宜制
御することによりレーザ共振器１００から出力されたレ
ーザ光をウェーハ１４０上の所定の位置に照射できるよ
うになっている。ビーム位置合わせ機構１３０及びウェ
ーハ１４０に照射されるレーザ光は、レンズ機構１４４
により所望のスポットサイズに成型される。
【００６０】レーザ共振器１００、レーザダイオード１
２０、ビーム位置合わせ機構１３０、ステージ１４０
は、レーザ制御装置１５０によって同期制御され、所定
のレーザ発振条件で発せられたレーザ光を、所定のタイ
ミングで、ウェーハ１４２上の所定の位置に照射できる
ようになっている。なお、ウェーハ１４２上における座
標情報は、予めチップ１４６の動作試験を行い切断すべ
きヒューズの座標をデータ化しておき、レーザ照射の際
にレーザ制御装置に与えればよい。
２０、ビーム位置合わせ機構１３０、ステージ１４０
は、レーザ制御装置１５０によって同期制御され、所定
のレーザ発振条件で発せられたレーザ光を、所定のタイ
ミングで、ウェーハ１４２上の所定の位置に照射できる
ようになっている。なお、ウェーハ１４２上における座
標情報は、予めチップ１４６の動作試験を行い切断すべ
きヒューズの座標をデータ化しておき、レーザ照射の際
にレーザ制御装置に与えればよい。
【００６１】このようにしてレーザ装置を構成すること
により、ウェーハの任意の位置にレーザ光を照射し、レ
ーザアブレーションによりヒューズを切断することがで
きる。
により、ウェーハの任意の位置にレーザ光を照射し、レ
ーザアブレーションによりヒューズを切断することがで
きる。
【００６２】
【発明の効果】以上の通り、本発明によれば、下地基板
上に形成されたブロック層と、ブロック層上に形成され
た絶縁膜と、絶縁膜上に形成されたヒューズとにより半
導体装置を構成するので、下地基板に損傷を与えること
なく制御性よくレーザアブレーションによりヒューズを
切断することができる。また、レーザアブレーションに
より切断しうるヒューズは極めて狭いピッチで配置でき
るので、ヒューズ回路の集積度を向上することができ
る。
上に形成されたブロック層と、ブロック層上に形成され
た絶縁膜と、絶縁膜上に形成されたヒューズとにより半
導体装置を構成するので、下地基板に損傷を与えること
なく制御性よくレーザアブレーションによりヒューズを
切断することができる。また、レーザアブレーションに
より切断しうるヒューズは極めて狭いピッチで配置でき
るので、ヒューズ回路の集積度を向上することができ
る。
【００６３】また、複数のメモリセルが形成されたメモ
リセル領域と、不良メモリセルを冗長メモリセルに切り
換えるヒューズ回路が形成されたヒューズ回路領域とを
有する半導体装置であって、ヒューズ回路領域に形成さ
れたブロック層と、ブロック層上に形成された絶縁膜
と、絶縁膜上に形成され、メモリセルを構成する導電層
又はメモリセル領域に形成された配線層と同一の導電層
よりなるヒューズとを有することを特徴とする半導体装
置によっても達成される。このように半導体装置を構成
することにより、レーザアブレーションにより制御性よ
く切断しうるヒューズをメモリデバイスにおける冗長回
路への切り換え回路に適用することができる。また、レ
ーザアブレーションにより切断しうるヒューズは極めて
狭いピッチで配置できるので、メモリデバイスの集積度
を向上することができる。
リセル領域と、不良メモリセルを冗長メモリセルに切り
換えるヒューズ回路が形成されたヒューズ回路領域とを
有する半導体装置であって、ヒューズ回路領域に形成さ
れたブロック層と、ブロック層上に形成された絶縁膜
と、絶縁膜上に形成され、メモリセルを構成する導電層
又はメモリセル領域に形成された配線層と同一の導電層
よりなるヒューズとを有することを特徴とする半導体装
置によっても達成される。このように半導体装置を構成
することにより、レーザアブレーションにより制御性よ
く切断しうるヒューズをメモリデバイスにおける冗長回
路への切り換え回路に適用することができる。また、レ
ーザアブレーションにより切断しうるヒューズは極めて
狭いピッチで配置できるので、メモリデバイスの集積度
を向上することができる。
【００６４】また、下地基板上にブロック層を形成する
ブロック層形成工程と、ブロック層上に絶縁膜を形成す
る絶縁膜形成工程と、絶縁膜上にヒューズを形成するヒ
ューズ形成工程とにより半導体装置を製造することによ
り、レーザアブレーションにより切断しうるヒューズを
有する半導体装置を製造することができる。また、レー
ザアブレーションにより切断しうるヒューズは極めて狭
いピッチで配置できるので、ヒューズ回路の集積度を向
上することができるまた、レーザアブレーションにより
ヒューズを切断すれば、製造工程を複雑にせず、且つ、
新たな製造装置を配備する必要がないので、製造コスト
を増加せずにヒューズのピッチを狭めることができる。
ブロック層形成工程と、ブロック層上に絶縁膜を形成す
る絶縁膜形成工程と、絶縁膜上にヒューズを形成するヒ
ューズ形成工程とにより半導体装置を製造することによ
り、レーザアブレーションにより切断しうるヒューズを
有する半導体装置を製造することができる。また、レー
ザアブレーションにより切断しうるヒューズは極めて狭
いピッチで配置できるので、ヒューズ回路の集積度を向
上することができるまた、レーザアブレーションにより
ヒューズを切断すれば、製造工程を複雑にせず、且つ、
新たな製造装置を配備する必要がないので、製造コスト
を増加せずにヒューズのピッチを狭めることができる。
【００６５】また、下地基板上に形成されたブロック層
と、ブロック層上に形成された絶縁膜と、絶縁膜上に形
成されたヒューズとを有する半導体装置のヒューズをレ
ーザアブレーションにより切断するためのレーザ装置で
あって、５００ｎｍ以下の発振波長を有し、ヒューズを
レーザアブレーションにより切断するために十分なエネ
ルギー密度を有するレーザ光を発振するレーザ共振器
と、レーザ共振器により出力されたレーザ光を所定のス
ポットサイズに集光するレンズ機構と、レーザ共振器に
より出力されたレーザ光を半導体装置の所定の位置に照
射するための位置合わせ機構とによりレーザ装置を構成
することにより、ウェーハの任意の位置にレーザ光を照
射し、レーザアブレーションによりヒューズを切断する
ことができる。
と、ブロック層上に形成された絶縁膜と、絶縁膜上に形
成されたヒューズとを有する半導体装置のヒューズをレ
ーザアブレーションにより切断するためのレーザ装置で
あって、５００ｎｍ以下の発振波長を有し、ヒューズを
レーザアブレーションにより切断するために十分なエネ
ルギー密度を有するレーザ光を発振するレーザ共振器
と、レーザ共振器により出力されたレーザ光を所定のス
ポットサイズに集光するレンズ機構と、レーザ共振器に
より出力されたレーザ光を半導体装置の所定の位置に照
射するための位置合わせ機構とによりレーザ装置を構成
することにより、ウェーハの任意の位置にレーザ光を照
射し、レーザアブレーションによりヒューズを切断する
ことができる。
【図１】本発明の第１実施形態による半導体装置の構造
を示す平面図及び断面図である。
を示す平面図及び断面図である。
【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程図である。
方法を示す工程図である。
【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図５】第１実施形態の変形例による半導体装置の製造
方法を示す工程図（その１）である。
方法を示す工程図（その１）である。
【図６】第１実施形態の変形例による半導体装置の製造
方法を示す工程図（その２）である。
方法を示す工程図（その２）である。
【図７】本発明の第２実施形態による半導体装置の構造
を示す概略断面図である。
を示す概略断面図である。
【図８】第２実施形態の変形例による半導体装置の構造
を示す概略断面図（その１）である。
を示す概略断面図（その１）である。
【図９】第２実施形態の変形例による半導体装置の構造
を示す概略断面図（その２）である。
を示す概略断面図（その２）である。
【図１０】本発明の第３実施形態によるレーザ装置を示
す概略図である。
す概略図である。
【図１１】従来の半導体装置の構造及び製造方法を示す
概略図（その１）である。
概略図（その１）である。
【図１２】従来の半導体装置の構造及び製造方法を示す
概略図（その２）である。
概略図（その２）である。
１０…下地基板 １２…ブロック層 １４…層間絶縁膜 １６…ＴｉＮ膜 １８…Ａｌ−Ｃｕ−Ｔｉ膜 ２０…ＴｉＮ膜 ２２…ヒューズ ２４…ＳｉＯＮ膜 ２６…ＳＯＧ膜 ２８…ＳｉＮ膜 ３０…カバー膜 ４０…シリコン基板 ４２…メモリセル領域 ４４…周辺回路領域 ４６…ヒューズ回路領域 ４８…素子分離膜 ５０…ゲート電極 ５２、５４…ソース／ドレイン拡散層 ５６…ビット線 ５８…蓄積電極 ６０…対向電極 ６２、６６、７２、７８…層間絶縁膜 ６４…ブロック層 ６８…裏打ちワード線 ７０、７４…配線層 ７６…ヒューズ １００…レーザ共振器 １０２…レーザ光源 １０４、１０６…ミラー １０８、１１０、１１２…制御機構 １１４…Ｑスイッチ １１６…光軸 １１８、１２４、１４４…レンズ機構 １２０…レーザダイオード １２２…光 １３０…ビーム位置合わせ機構 １３２、１３４、１３６、１３８…反射板 １４０…ステージ １４２…ウェーハ １４６…チップ ２００…下地基板 ２０２…ヒューズ ２０４…層間絶縁膜 ２０６…配線層 ２０８…レーザ光 ２１０…スポットサイズ ２１１…パッシベーション膜 ２１２…フォトレジスト ２１４…露光された領域のフォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江間 泰示 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 エドワード ジェイ スウェンソン アメリカ合衆国 97229 オレゴン州 ポ ートランド エヌ ダブリュ サイエンス パーク ドライブ 13900 エレクトロサ イエンティフィック インダストリーズ インコーポレーテッド内 (72)発明者 トム リチャードソン アメリカ合衆国 97229 オレゴン州 ポ ートランド エヌ ダブリュ サイエンス パーク ドライブ 13900 エレクトロサ イエンティフィック インダストリーズ インコーポレーテッド内 (72)発明者 ヤンロン サン アメリカ合衆国 97229 オレゴン州 ポ ートランド エヌ ダブリュ サイエンス パーク ドライブ 13900 エレクトロサ イエンティフィック インダストリーズ インコーポレーテッド内
Claims (19)
- 【請求項１】 下地基板上に形成されたブロック層と、 前記ブロック層上に形成された絶縁膜と、 前記絶縁膜上に形成されたヒューズとを有することを特
徴とする半導体装置。 - 【請求項２】 複数のメモリセルが形成されたメモリセ
ル領域と、不良メモリセルを冗長メモリセルに切り換え
るヒューズ回路が形成されたヒューズ回路領域とを有す
る半導体装置であって、 前記ヒューズ回路領域に形成されたブロック層と、 前記ブロック層上に形成された絶縁膜と、 前記絶縁膜上に形成され、前記メモリセルを構成する導
電層又は前記メモリセル領域に形成された配線層と同一
の導電層よりなるヒューズとを有することを特徴とする
半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、 前記ヒューズは、前記メモリセル領域に形成された金属
配線層と同一導電層により形成されていることを特徴と
する半導体装置。 - 【請求項４】 請求項２記載の半導体装置において、 前記メモリセルは、転送トランジスタとキャパシタとを
有し、 前記ヒューズは、前記転送トランジスタのゲート電極、
前記キャパシタの蓄積電極、前記キャパシタの対向電極
又はビット線と同一導電層により形成されていることを
特徴とする半導体装置。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
半導体装置において、 前記ヒューズ上に形成されたカバー膜を更に有すること
を特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、 前記カバー膜上に、組立の際のストレスを緩和するため
のポリイミド膜を更に有することを特徴とする半導体装
置。 - 【請求項７】 請求項１乃至６のいずれか１項に記載の
半導体装置において、 前記ブロック層は、タングステン膜を含む膜により形成
されていることを特徴とする半導体装置。 - 【請求項８】 請求項１乃至７のいずれか１項に記載の
半導体装置において、 前記ヒューズは、多結晶シリコン膜、アルミ膜又はアル
ミ合金膜を含むことを特徴とする半導体装置。 - 【請求項９】 請求項１乃至８のいずれか１項に記載の
半導体装置において、 レーザアブレーションにより切断された前記ヒューズを
有することを特徴とする半導体装置。 - 【請求項１０】 下地基板上にブロック層を形成するブ
ロック層形成工程と、 前記ブロック層上に絶縁膜を形成する絶縁膜形成工程
と、 前記絶縁膜上にヒューズを形成するヒューズ形成工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項１０記載の半導体装置の製造方
法において、 前記ヒューズ形成工程の後に、レーザアブレーションに
より前記ヒューズを切断するヒューズ切断工程を更に有
することを特徴とする半導体装置の製造方法。 - 【請求項１２】 請求項１１記載の半導体装置の製造方
法において、 前記ヒューズ切断工程では、前記ブロック層でレーザア
ブレーションを停止することを特徴とする半導体装置の
製造方法。 - 【請求項１３】 請求項１１又は１２記載の半導体装置
の製造方法において、 前記ヒューズ切断工程では、波長が５００ｎｍ以下のレ
ーザ光により前記ヒューズを切断することを特徴とする
半導体装置の製造方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造方
法において、 前記レーザ光は、Ｎｄ：ＹＡＧレーザの第３高調波又は
Ｎｄ：ＹＬＦレーザの第３高調波であることを特徴とす
る半導体装置の製造方法。 - 【請求項１５】 請求項１０乃至１４のいずれか１項に
記載の半導体装置の製造方法において、 前記ヒューズ形成工程の後に、前記ヒューズ上を覆うカ
バー膜を形成するカバー膜形成工程を更に有することを
特徴とする半導体装置の製造方法。 - 【請求項１６】 請求項１５記載の半導体装置の製造方
法において、 前記カバー膜形成工程の後に、組立の際のストレスを緩
和するためのポリイミド膜を形成するポリイミド膜形成
工程を更に有することを特徴とする半導体装置の製造方
法。 - 【請求項１７】 請求項１０乃至１６のいずれか１項に
記載の半導体装置の製造方法において、 前記ブロック層形成工程では、タングステン膜を含む前
記ブロック層を形成することを特徴とする半導体装置の
製造方法。 - 【請求項１８】 下地基板上に形成されたブロック層
と、前記ブロック層上に形成された絶縁膜と、前記絶縁
膜上に形成されたヒューズとを有する半導体装置の前記
ヒューズをレーザアブレーションにより切断するための
レーザ装置であって、 ５００ｎｍ以下の発振波長を有し、前記ヒューズをレー
ザアブレーションにより切断するために十分なエネルギ
ー密度を有するレーザ光を発振するレーザ共振器と、 前記レーザ共振器により出力されたレーザ光を所定のス
ポットサイズに集光するレンズ機構と、 前記レーザ共振器により出力されたレーザ光を前記半導
体装置の所定の位置に照射するための位置合わせ機構と
を有することを特徴とするレーザ装置。 - 【請求項１９】 請求項１８記載のレーザ装置におい
て、 前記レーザ共振器は、Ｎｄ：ＹＡＧレーザの第３高調波
又はＮｄ：ＹＬＦレーザの第３高調波を出力することを
特徴とするレーザ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10151309A JPH11345880A (ja) | 1998-06-01 | 1998-06-01 | 半導体装置及びその製造方法 |
| US09/238,171 US6297541B1 (en) | 1998-06-01 | 1999-01-28 | Semiconductor device and method for fabricating the same |
| US09/928,489 US6664174B2 (en) | 1998-06-01 | 2001-08-14 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10151309A JPH11345880A (ja) | 1998-06-01 | 1998-06-01 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009230699A Division JP4970518B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345880A true JPH11345880A (ja) | 1999-12-14 |
Family
ID=15515847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10151309A Pending JPH11345880A (ja) | 1998-06-01 | 1998-06-01 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6297541B1 (ja) |
| JP (1) | JPH11345880A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858914B2 (en) | 2002-10-31 | 2005-02-22 | Fujitsu Limited | Semiconductor device with fuses |
| US7115966B2 (en) | 2002-10-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
| JP2007134523A (ja) * | 2005-11-10 | 2007-05-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2011199063A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281471B1 (en) | 1999-12-28 | 2001-08-28 | Gsi Lumonics, Inc. | Energy-efficient, laser-based method and system for processing target material |
| US7838794B2 (en) | 1999-12-28 | 2010-11-23 | Gsi Group Corporation | Laser-based method and system for removing one or more target link structures |
| US7723642B2 (en) | 1999-12-28 | 2010-05-25 | Gsi Group Corporation | Laser-based system for memory link processing with picosecond lasers |
| US20040134894A1 (en) * | 1999-12-28 | 2004-07-15 | Bo Gu | Laser-based system for memory link processing with picosecond lasers |
| US7671295B2 (en) * | 2000-01-10 | 2010-03-02 | Electro Scientific Industries, Inc. | Processing a memory link with a set of at least two laser pulses |
| JP2002110806A (ja) * | 2000-09-29 | 2002-04-12 | Rohm Co Ltd | Ｉｃチップおよび半導体装置 |
| US20070173075A1 (en) * | 2001-03-29 | 2007-07-26 | Joohan Lee | Laser-based method and system for processing a multi-material device having conductive link structures |
| US6639177B2 (en) * | 2001-03-29 | 2003-10-28 | Gsi Lumonics Corporation | Method and system for processing one or more microstructures of a multi-material device |
| KR100455378B1 (ko) * | 2002-02-09 | 2004-11-06 | 삼성전자주식회사 | 반도체 소자의 퓨즈 오픈방법 |
| US7535078B2 (en) | 2002-02-14 | 2009-05-19 | Freescale Semiconductor, Inc. | Semiconductor device having a fuse and method of forming thereof |
| US6951995B2 (en) | 2002-03-27 | 2005-10-04 | Gsi Lumonics Corp. | Method and system for high-speed, precise micromachining an array of devices |
| US6897110B1 (en) * | 2002-11-26 | 2005-05-24 | Advanced Micro Devices, Inc. | Method of protecting a memory array from charge damage during fabrication |
| US6979798B2 (en) * | 2003-03-07 | 2005-12-27 | Gsi Lumonics Corporation | Laser system and method for material processing with ultra fast lasers |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| US6940107B1 (en) * | 2003-12-12 | 2005-09-06 | Marvell International Ltd. | Fuse structures, methods of making and using the same, and integrated circuits including the same |
| US8148251B2 (en) * | 2004-01-30 | 2012-04-03 | Hewlett-Packard Development Company, L.P. | Forming a semiconductor device |
| US20050255676A1 (en) * | 2004-05-17 | 2005-11-17 | Emmert James R | Configuring a performance state of an integrated circuit die on wafer |
| US7629234B2 (en) * | 2004-06-18 | 2009-12-08 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling |
| US20060000814A1 (en) | 2004-06-30 | 2006-01-05 | Bo Gu | Laser-based method and system for processing targeted surface material and article produced thereby |
| US20070178684A1 (en) * | 2006-01-31 | 2007-08-02 | Torsten Mueller | Method for producing conductor arrays on semiconductor devices |
| KR100809708B1 (ko) * | 2006-10-17 | 2008-03-06 | 삼성전자주식회사 | 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 |
| JP2008147406A (ja) * | 2006-12-08 | 2008-06-26 | Cyber Laser Kk | レーザによる集積回路の修正方法および装置 |
| KR100831980B1 (ko) * | 2007-03-05 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100994978B1 (ko) * | 2008-07-23 | 2010-11-18 | (주) 이피웍스 | 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법 |
| US8680882B2 (en) | 2011-10-31 | 2014-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3D-IC interposer testing structure and method of testing the structure |
| US8809191B2 (en) * | 2011-12-13 | 2014-08-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer |
| CN108225131A (zh) * | 2018-01-15 | 2018-06-29 | 中国工程物理研究院电子工程研究所 | 安全逻辑控制集成芯片 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| US4894115A (en) * | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
| US5593606A (en) * | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
| US5933714A (en) * | 1997-01-08 | 1999-08-03 | Siemens Aktiengesellschaft | Double density fuse bank for the laser break-link programming of an integrated circuit |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
-
1998
- 1998-06-01 JP JP10151309A patent/JPH11345880A/ja active Pending
-
1999
- 1999-01-28 US US09/238,171 patent/US6297541B1/en not_active Expired - Lifetime
-
2001
- 2001-08-14 US US09/928,489 patent/US6664174B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115966B2 (en) | 2002-10-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
| US6858914B2 (en) | 2002-10-31 | 2005-02-22 | Fujitsu Limited | Semiconductor device with fuses |
| JP2007134523A (ja) * | 2005-11-10 | 2007-05-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2011199063A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020005551A1 (en) | 2002-01-17 |
| US6664174B2 (en) | 2003-12-16 |
| US6297541B1 (en) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11345880A (ja) | 半導体装置及びその製造方法 | |
| JP2002517902A (ja) | 紫外線レーザ出力による導電性リンクの切断方法 | |
| US6677195B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US4748491A (en) | Redundant circuit of semiconductor device and method of producing same | |
| US20070173075A1 (en) | Laser-based method and system for processing a multi-material device having conductive link structures | |
| JP3630999B2 (ja) | 半導体装置及びその製造方法 | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| US4997518A (en) | Method for forming an electrode layer by a laser flow technique | |
| JP4964472B2 (ja) | 半導体装置 | |
| US6541868B2 (en) | Interconnecting conductive links | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| US5936297A (en) | Programmable semiconductor element having an antifuse structure | |
| JP4970518B2 (ja) | 半導体装置の製造方法 | |
| US20030222324A1 (en) | Laser systems for passivation or link processing with a set of laser pulses | |
| US6160302A (en) | Laser fusible link | |
| KR20000058168A (ko) | 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법 | |
| US6413848B1 (en) | Self-aligned fuse structure and method with dual-thickness dielectric | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| TW202312289A (zh) | 用於先進封裝的微通孔形成方法 | |
| US5920789A (en) | Technique for producing interconnecting conductive links | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| JP2002134616A (ja) | ヒューズの切断方法及びヒューズ切断装置 | |
| JPH1050852A (ja) | 半導体装置の製造方法 | |
| JP2007258371A (ja) | ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080521 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091013 |