JP2007258371A - ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法 - Google Patents

ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法 Download PDF

Info

Publication number
JP2007258371A
JP2007258371A JP2006079412A JP2006079412A JP2007258371A JP 2007258371 A JP2007258371 A JP 2007258371A JP 2006079412 A JP2006079412 A JP 2006079412A JP 2006079412 A JP2006079412 A JP 2006079412A JP 2007258371 A JP2007258371 A JP 2007258371A
Authority
JP
Japan
Prior art keywords
fuse element
insulating film
semiconductor device
laser beam
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006079412A
Other languages
English (en)
Inventor
Sumio Ogawa
澄男 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006079412A priority Critical patent/JP2007258371A/ja
Priority to US11/723,474 priority patent/US20070235837A1/en
Publication of JP2007258371A publication Critical patent/JP2007258371A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】パッシベーション膜を破壊することなく、低出力のレーザビームによって半導体装置に含まれるヒューズ素子を切断する。
【解決手段】下部電極11と、上部電極12と、下部電極11と上部電極12とを接続するヒューズ素子20とを備える。下部電極11と上部電極12との間には、この順に積層された絶縁膜31〜33が介在しており、このうち中間に位置する絶縁膜32は、他の絶縁膜31,33よりも光吸収率が大きい。このように、本発明では、上下に長く且つ中央部分において光吸収率の大きい絶縁膜を貫通したヒューズ素子を用いていることから、レーザビームのエネルギーを効率よく吸収することができる。また、焦点深度の小さい光学系を用いてヒューズ素子を切断できることから、パッシベーション膜を破壊することなくヒューズ素子を切断することが可能となる。
【選択図】図3

Description

本発明は半導体装置に関し、特に、レーザビームの照射によって切断可能なヒューズ素子を有する半導体装置に関する。また、本発明はヒューズ素子の切断方法に関し、特に、レーザビームの照射によるヒューズ素子の切断方法に関する。
DRAM(Dynamic Random Access Memory)に代表される半導体記憶装置の記憶容量は、微細加工技術の進歩により年々増大しているが、微細化が進むに連れ、1チップ当たりに含まれる欠陥メモリセルの数もますます増大しているというのが実情である。このような欠陥メモリセルは、通常、冗長メモリセルに置き換えられ、これによって欠陥のあるアドレスが救済される。
一般に、欠陥のあるアドレスは、複数のヒューズ素子を含むプログラム回路に記憶される。そして、欠陥のあるアドレスに対してアクセスが要求されると、上記プログラム回路によってこれが検出され、その結果、欠陥メモリセルではなく冗長メモリセルに対して代替アクセスが行われることになる。プログラム回路の構成としては、特許文献1に記載されているように、記憶すべきアドレスを構成する各ビットに対して一対(2つ)のヒューズ素子を割り当て、そのいずれか一方を切断することによって所望のアドレスを記憶する方式が知られている。
また、特許文献2に記載されているように、記憶すべきアドレスを構成する各ビットに対して1つのヒューズ素子を割り当てる方式も知られている。この方式では、一つのヒューズ素子を切断するか否かによって1ビットを記憶することができるため、ヒューズ素子の数を大幅に削減することが可能となる。
ヒューズ素子の切断方法としては、大きく分けて、大電流によって溶断する方法(特許文献3,4参照)と、レーザビームの照射によって破壊する方法(特許文献5,6参照)の2通りの方法が知られている。前者の方法は、レーザートリマーなどの高価な装置が不要であるとともに、ヒューズ素子が正しく切断されたか否かを簡単に自己診断できるなどの利点を有している。しかしながら、この方法を用いるためには、半導体装置の内部にヒューズ切断回路や診断回路を組み込んでおく必要があり、これによりチップ面積の増大をもたらすという問題がある。
これに対し、レーザビームの照射によって破壊する方法は、半導体装置の内部にヒューズ切断回路などを組み込んでおく必要がないため、チップ面積を縮小することができる。しかしながら、この方法では、レーザビームの照射によってパッシベーション膜が破壊されてしまうことから、ここから水分などが侵入し、半導体装置の信頼性を低下させる原因となることがあった。
また、レーザビームの照射によってヒューズ素子を破壊する方法では、破壊されたパッシベーション膜やヒューズ素子などの材料が飛散し、レーザビームを集束させるための対物レンズに付着するという問題もあった。飛散物の付着を防止するためには、焦点距離がある程度大きな光学系を用いることにより、対物レンズと半導体装置との距離を離せばよいが、このような光学系では対物レンズの開口数(NA)を必然的に小さくする必要がある。その結果、焦点深度が大きくなり、切断すべきヒューズ素子のみならず、その上下に位置する部材にも高密度なエネルギーが加わってしまうため、ヒューズ素子の直上や直下に配線やトランジスタなどを配置することができなかった。
しかも、レーザビームが照射されたパッシベーション膜には、クレーター状に広がる穴が形成されることから、クレーターやこれによって生じるヒビなどが他のヒューズ素子に及ばないよう、隣接するヒューズ素子間の距離を十分に離して配置する必要がある。このため、ヒューズ素子の配置密度を高めることは困難であった。
特開平9−69299号公報 特開平6−119796号公報 特開2005−136060号公報 特表2003−501835号公報 特開平7−74254号公報 特開平9−36234号公報 特開2000−243213号公報
このように、レーザビームの照射によってヒューズ素子を破壊する方法は、チップ面積の縮小に有利であるが、パッシベーション膜など、ヒューズ素子の直上や直下に存在する部材に強いダメージが加わるなど、種々の問題があった。
本発明は、このような問題を解決すべくなされたものであって、レーザビームの照射によって切断可能なヒューズ素子を有する、改良された半導体装置及び改良されたヒューズ素子の切断方法を提供することを目的とする。
また、本発明の他の目的は、パッシベーション膜を破壊することなくレーザビームによってヒューズ素子を切断可能な半導体装置及びヒューズ素子の切断方法を提供することである。
また、本発明のさらに他の目的は、ヒューズ素子の直上や直下に存在する部材に加わるダメージを低減可能な半導体装置及びヒューズ素子の切断方法を提供することである。
また、本発明のさらに他の目的は、開口数の大きい対物レンズを用いてヒューズ素子を切断可能な半導体装置及びヒューズ素子の切断方法を提供することである。
また、本発明のさらに他の目的は、隣接するヒューズ素子間の距離を縮小可能な半導体装置及びヒューズ素子の切断方法を提供することである。
また、本発明のさらに他の目的は、低パワーのレーザビームによってヒューズ素子を切断可能な半導体装置及びヒューズ素子の切断方法を提供することである。
本発明の一側面による半導体装置は、第1の配線層に設けられた下部電極と、第1の配線層よりも上層に位置する第2の配線層に設けられた上部電極と、第1及び第2の配線層間に設けられた第1の絶縁膜及び第1の絶縁膜よりも光吸収率の大きい第2の絶縁膜と、少なくとも第1及び第2の絶縁膜を貫通して設けられ、下部電極と上部電極とを接続するヒューズ素子とを備え、ヒューズ素子は、少なくとも第2の絶縁膜を貫通する部分において中空部分を有する筒型形状を有していることを特徴とする。
また、本発明の一側面によるヒューズ素子の切断方法は、このような構造を有するヒューズ素子のうち少なくとも第2の絶縁膜を貫通する部分にレーザビームを照射することを特徴とする。
尚、本発明において、「筒型形状」とは円筒形及び角筒径などを含む概念である。また、その内径や外形が高さ方向に一定である必要はない。
本発明によれば、ヒューズ素子が少なくとも第1及び第2の絶縁膜を貫通して設けられているため、上下に長い構造となる。これにより、ヒューズ素子によってレーザビームのエネルギーを効率よく吸収することができるため、ヒューズ素子の高さよりも焦点深度の小さい光学系を用いてヒューズ素子を切断すれば、ヒューズ素子の上下に位置する部材に与えるダメージは非常に小さくなる。
しかも、本発明では、ヒューズ素子が光吸収率の大きい第2の絶縁膜を貫通して設けられていることから、この部分においてレーザビームのエネルギーを効率よく吸収することが可能となる。このため、より低パワーのレーザビームを用いたヒューズ素子の切断を行うことが可能となることから、ヒューズ素子の上下に位置する部材に与えるダメージをより低減することが可能となる。
また、焦点深度の小さい光学系を用いると、上下方向における焦点位置のマージンが減少するが、本発明によれば、上下方向における焦点位置のマージンを十分に確保することも可能となる。特に、近年の半導体ウエハーの大型化によって半導体ウエハーの反りが慢性的に生じ、上下方向における焦点位置のズレが非常に生じやすくなっているが、本発明によれば、半導体ウエハーの反りに起因する焦点位置のズレについても解消することが可能となる。これは、次の理由による。
つまり、焦点深度内またはその近傍に光吸収率の大きい第2の絶縁膜が位置するようレーザビームを照射すれば、焦点位置が上下に多少ずれたとしても、レーザビームのエネルギーの大部分は第2の絶縁膜に吸収され、第2の絶縁膜を貫通する部分が必ず先に破壊される。そして、先に壊れたところには破壊ストレスが集中することから、予定外の部分にはストレスが加わりにくくなる。このような現象により、本発明では、上下方向における焦点位置のズレが実質的に補償され、その結果、上下方向における焦点位置のマージンが増大するのである。
さらに、このような光学系では、開口数の大きい対物レンズが用いられるため、パッシベーション膜に加わるエネルギー密度は従来よりも非常に小さくなる。その結果、パッシベーション膜を破壊することなく、ヒューズ素子を切断することが可能となる。
また、ヒューズ素子の上下に加わるダメージも非常に小さいことから、ヒューズ素子の上下に配線やトランジスタなどを配置することも可能となる。しかも、開口数の大きな対物レンズの使用により、焦点から外れた位置のビームスポットが従来よりもかなり大きくなることから、隣接するヒューズ素子間の距離を大幅に狭くすることが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい第1の実施形態による半導体装置に含まれるヒューズ素子の構造を示す略断面図である。
図1に示すように、本実施形態による半導体装置は、下部電極11と、上部電極12と、下部電極11と上部電極12とを接続するヒューズ素子20とを備えている。下部電極11と上部電極12は、互いに異なる配線層に形成された電極であり、これらの間には、下部電極11側からみてこの順に積層された3層の絶縁膜31〜33が介在している。したがって、これらを接続するヒューズ素子20は、下部電極11と上部電極12を分離する絶縁膜31〜33の合計厚さに等しい高さを有している。
ヒューズ素子20は、図1に示すように中空部分20aを有する筒型形状を有している。中空部分20aには、成膜に用いたガスなどの気体が閉じ込められている。このような形状を有するヒューズ素子20の形成方法については後述する。
ヒューズ素子20の構造についてより具体的に説明すると、ヒューズ素子20は、絶縁膜31を貫通する第1の筒状部分21と、絶縁膜32を貫通する第2の筒状部分22と、絶縁膜33を貫通する第3の筒状部分23を含んでいる。そして、本実施形態では、第2の筒状部分22における径d22が、第1の筒状部分21における径d21及び第3の筒状部分23における径d23よりも小さく設定されている。このため、第2の筒状部分22の熱容量は他の部分に比べて小さく、その結果、ここにレーザビームが照射されるとヒューズ素子20は容易に切断されることになる。
また、絶縁膜32は、絶縁膜31及び絶縁膜33とは異なる材料を主成分とし、照射するレーザビームの波長領域において絶縁膜31及び絶縁膜33よりも光吸収率の大きい材料が用いられる。これは、照射したレーザビームのエネルギーを効率よく第2の筒状部分22に集中させるためである。
特に限定されるものではないが、絶縁膜31及び絶縁膜33の主成分としては酸化シリコン(SiO)を選択することが好ましく、絶縁膜32の主成分としては窒化シリコン(Si)を選択することが好ましい。これは、300nm〜1000nmの波長領域における光吸収率が、酸化シリコン(SiO)では10%程度であるのに対し、窒化シリコン(Si)では約90%に達するため、照射したレーザビームのエネルギーを効率よく第2の筒状部分22に集中させることができるからである。また、上記波長領域における酸化シリコン(SiO)の屈折率は約3.9であるのに対し、上記波長領域における窒化シリコン(Si)の屈折率は約7.9であり、この点からも、第2の筒状部分22にエネルギーを集中させることが可能となる。
絶縁膜32の膜厚は、絶縁膜31の膜厚及び絶縁膜33の膜厚よりも薄いことが好ましい。これは、絶縁膜32の膜厚を薄く設定した方が、レーザビームのエネルギーをより集中させることができるからである。具体的には、絶縁膜32の膜厚を200nm以下に設定することが好ましい。これは、絶縁膜32の膜厚を200nm超に設定すると、レーザビームのエネルギーを集中させる効果が十分に得られないからであり、特に、絶縁膜32の材料として窒化シリコン(Si)を用いた場合には、水素透過性が著しく低下するため、シリコン基板に生じている欠陥を水素によって修復するプロセスの実行が困難となるからである。
一方で、絶縁膜32の膜厚を薄くしすぎると、レーザビームのエネルギーを第2の筒状部分で十分に吸収することができなくなるとともに、10nm未満の膜厚に設定しようとすると、膜の均一性を確保することが困難となる。これらの点を考慮すれば、絶縁膜32の膜厚としては、10nm以上、200nm以下に設定することが好ましく、50nm〜100nm程度に設定することが特に好ましい。
下部電極11は、絶縁膜40に設けられたスルーホール電極41を介して、半導体基板50に設けられた拡散層51に接続されている。特に限定されるものではないが、下部電極11の材料としては、タングステン(W)などを用いることが好ましい。
上部電極12は、例えば最上層の配線であり、パッシベーション膜60によって覆われている。特に限定されるものではないが、上部電極12の材料としては、アルミニウム(Al)などを用いることが好ましい。
図1に示すように、ヒューズ素子20の高さHはその平均径Dよりも十分に大きく、具体的には3倍以上、好ましくは5倍以上、より好ましくは10倍〜20倍程度に設定される。詳細については後述するが、このような縦長の形状としているのは、照射されるレーザビームのエネルギーを効率よく吸収するとともに、上下方向における焦点位置のマージンを十分に確保するためである。
ヒューズ素子20の高さHの具体的な数値については特に限定されるものではないが、照射すべきレーザビームの焦点深度よりも大きいことが好ましく、焦点深度の2倍以上であることがより好ましい。これによれば、レーザビームの焦点が上下方向に多少ずれたとしても、焦点がヒューズ素子20を外しにくくなる。また、これによれば、照射したレーザビームのエネルギーのうち、ヒューズ素子20の下方に漏れ出す成分を大幅に低減することが可能となる。
焦点深度(DOF)は、照射するレーザビームの波長をλとし、レーザビームを収束する対物レンズの開口数をNAとした場合、次式(1)で表すことができる。
Figure 2007258371
したがって、照射するレーザビームの波長を300nmとし、対物レンズの開口数を0.548とすれば、焦点深度(DOF)は1μm弱となる。このような光学系を使用してヒューズ素子20を切断する場合には、ヒューズ素子20の高さHを1μm以上とすればよい。この場合、ヒューズ素子20の高さHを3μm程度とすることが好ましい。
一方、ヒューズ素子20の平均径Dの具体的な数値についても特に限定されるものではないが、照射すべきレーザビームの回折限界よりも小さいことが好ましく、回折限界の半分以下であることがより好ましい。これによれば、ヒューズ素子20の切断をより確実に行うことができるとともに、ヒューズ素子20の実装密度を高めることが可能となる。
ヒューズ素子20の平均径Dを回折限界よりも小さく設定すると、ヒューズ素子20に照射されない成分がヒューズ素子20の下方に漏れるが、レーザビームの強度はガウシアン分布を有しており、中心部ほど強度が高いことから、漏れ出す周縁部のエネルギーはそれほど強くない。しかも、上述の通り、ヒューズ素子20は縦方向に長い形状を有しており、エネルギーの大部分がヒューズ素子20に吸収されることから、ヒューズ素子20の下方に漏れ出す成分は結果的に非常に少なくなる。
回折限界(DL)は、照射するレーザビームの波長をλとし、レーザビームを収束する対物レンズの開口数をNAとした場合、次式(2)で表すことができる。
Figure 2007258371
したがって、上記と同様、照射するレーザビームの波長を300nmとし、対物レンズの開口数を0.548とすれば、回折限界(DL)は約330nmとなる。このような光学系を使用してヒューズ素子20を切断する場合には、ヒューズ素子20の平均径Dを300nm以下とすればよい。この場合、ヒューズ素子20の平均径Dを200nm程度とすることが好ましい。
特に限定されるものではないが、ヒューズ素子20の材料としては、タングステン(W)を用いることが好ましい。これは、タングステン(W)が筒型形状を形成する導電材料として優れているからであり、また、タングステン(W)は紫外線領域の光の吸収率が高いからである。
図2は、ヒューズ素子20を用いたプログラム回路の一例を示す回路図である。
図2に示すプログラム回路70は、電源電位VDDと接地電位GND間に直列接続されたヒューズ素子20及びNチャンネルMOSトランジスタ71と、同じく電源電位VDDと接地電位GND間に直列接続されたPチャンネルMOSトランジスタ72及びNチャンネルMOSトランジスタ73とを備えており、ヒューズ素子20とトランジスタ71との接続点Aがトランジスタ72,73のゲート電極に共通接続され、トランジスタ72とトランジスタ73との接続点B(出力端)がトランジスタ71のゲート電極に接続された構成を有している。
かかる構成により、ヒューズ素子20が切断されている場合には、接続点Aの電位がローレベルとなることから、出力端である接続点Bはトランジスタ72を介して電源電位VDDに接続されるので、出力outはハイレベルに固定される。逆に、ヒューズ素子20が切断されていない場合には、接続点Aの電位がハイレベルとなることから、出力端である接続点Bはトランジスタ73を介して接地電位GNDに接続されるので、出力outはローレベルに固定される。
したがって、ヒューズ素子20を用いてこのようなプログラム回路70を構成すれば、ヒューズ素子20が切断されているか否かによって出力outの論理値が決まることから、このようなプログラム回路70を複数個用いれば、例えば欠陥アドレスを記憶させることが可能となる。
ヒューズ素子20の切断は、パッシベーション膜60を介してレーザビームを照射することにより行う。つまり、中空部分20aを有する筒状のヒューズ素子20に対し、軸方向からレーザビームを照射する。
図3は、レーザビームによるヒューズ素子20の切断方法を説明するための模式図である。尚、図3において、符号L0はレーザビームの本来のビーム径を指し、符号L1はレーザビームの実際のビーム径を指す。ここで、「本来のビーム径」とは、レーザビームをヒューズ素子20に照射しない場合のビーム径をいい、「実際のビーム径」とは、レーザビームをヒューズ素子20に照射した場合のビーム径をいう。
レーザビームは図示しない対物レンズによって、ヒューズ素子20が形成された領域にて集束される。但し、レーザビームの回折限界は、式(1)によって決まり、上述の通り、レーザビームの波長が300nm、対物レンズの開口数が0.548であれば、回折限界(DL)は約330nmとなる。一方で、ヒューズ素子20の平均径Dは、位相シフトマスクなどを用いた超解像技術によって、露光波長の1/4サイズの微細化を実現することが可能である。したがって、図3に示すように、ヒューズ素子20にレーザビームを集束させても、ヒューズ素子20に照射されない成分がヒューズ素子20の下方に漏れ出すことになる。
しかしながら、焦点深度DOFがヒューズ素子20の高さ以下となる光学系、好ましくは、焦点深度DOFがヒューズ素子20の高さの半分以下となる光学系を使用すれば、強度の強いビーム中心のエネルギーがヒューズ素子20に吸収されるため、ヒューズ素子20の下方に漏れ出すエネルギーは非常に少なくなり、図3に示す破線L1のように、非常に細くて弱いビームだけがヒューズ素子20の下方に漏れることになる。
下方に漏れ出すレーザビームのエネルギーは、ヒューズ素子20の高さHが大きいほど弱くなり、具体的には、ヒューズ素子20の高さHが平均径Dの3倍以上であれば、有効な減衰量を確保することができる。特に、ヒューズ素子20の高さHを平均径Dの5倍以上に設定すれば、レーザビームの減衰は十分となり、ヒューズ素子20の高さHを平均径Dの10倍〜20倍程度に設定すれば、レーザビームの減衰はより十分となる。但し、ヒューズ素子20の高さHと平均径Dとの比を極端に大きくすると、アスペクト比が大きくなり過ぎるため、ヒューズ素子20の作成が困難となる。
レーザビームをヒューズ素子20に照射する際は、図3に示すように、ヒューズ素子20の第2の筒状部分22が焦点深度DOF内に入るように、上下方向における焦点位置を調整することが好ましい。これによれば、径が小さいために熱容量が小さく、且つ、光吸収率の高い絶縁膜32と接することにより切断されやすい第2の筒状部分22が、最も高エネルギーなエリアに位置することになるため、より低パワーのレーザビームによってヒューズ素子20を切断することが可能となる。また、レーザビームのエネルギーのうち、ヒューズ素子20に吸収されなかった成分は、その大半が絶縁膜32に吸収されるため、ヒューズ素子20の下方に与えられるダメージも最小限となる。
ヒューズ素子20にレーザビームを照射すると、ヒューズ素子20の筒型構造が崩れ、図4に示すように、ヒューズ素子20が上下に分離する。これにより、下部電極11と上部電極12が絶縁されることになる。切断は、主に第2の筒状部分22において生じる。
ヒューズ素子20の切断をより確実にするためには、中空部分20aの体積が十分に大きいことが好ましく、具体的には、ヒューズ素子20の体積以上であることが好ましい。これは、中空部分20aの体積が大きいほど、レーザビームの照射によってヒューズ素子20が潰れた際、ヒューズ素子20が上下に分離しやすくなるからである。また、中空部分20aの体積が大きいと、レーザビームの照射によって瞬間的な体積膨張が生じても、これによるストレスが中空部分20aによって緩和されることから、絶縁膜31〜33などにヒビが生じにくくなる。
このように、本実施形態による半導体装置では、ヒューズ素子20に中空部分20aが設けられていることから、レーザビームを照射した場合、ヒューズ素子20の周囲に大きなダメージを与えることなく、ヒューズ素子20だけを選択的に内部破壊することが可能となる。
しかも、本実施形態による半導体装置では、ヒューズ素子20の高さHがレーザビームの焦点深度DOFよりも大きいことから、照射されるレーザビームのエネルギーを効率よく吸収することができる。さらに、本実施形態による半導体装置では、絶縁膜31と絶縁膜33との間に光吸収率の大きい絶縁膜32が設けられており、この絶縁膜32を貫通する部分においてヒューズ素子20の第2の筒状部分22の径が小さくなっていることから、レーザビームのエネルギーは、第2の筒状部分22に効率よく集中する。このことは、照射するレーザビームのパワーを、従来よりも大幅に小さくできることを意味する。しかも、ヒューズ素子20の高さHがレーザビームの焦点深度DOFよりも大きいために、上下方向における焦点位置のマージンを十分に確保することができる。このことは、開口数(NA)の大きい対物レンズの使用が可能であることを意味する。
つまり、本実施形態による半導体装置では、開口数の大きい対物レンズとパワーの弱いレーザビームを用いることによって、ヒューズ素子20を切断することができるのである。このため、レーザビームのビームスポット内であっても、焦点位置から離れた領域ではエネルギー密度は急速に低くなる。その結果、図1に示すパッシベーション膜60のように、ヒューズ素子20よりも上方に位置する部材に加わるダメージや、半導体基板50のようにヒューズ素子20よりも下方に位置する部材に加わるダメージは、従来に比べて極めて少なくなる。
これにより、パッシベーション膜60を実質的に破壊することなく、ヒューズ素子20を切断することも可能となる。既に説明したように、トリミング時に生じたパッシベーション膜の破壊は、水分の侵入など半導体装置の信頼性を低下させる原因となることがあったが、本実施形態によれば、このような問題が解消され、半導体装置の信頼性を高めることが可能となる。しかも、パッシベーション膜が実質的に破壊されないことから、トリミング時に飛散物がほとんど発生しない。このため、対物レンズの開口数を大きく設定することにより焦点距離が短くなっても、対物レンズに飛散物が付着することはほとんど無い。
さらには、開口数の大きい対物レンズを用いていることから、パッシベーション膜60の表面に塵などが付着している場合であっても、塵によって生じるレーザビームの減衰を抑制することも可能となる。つまり、図5(a)に示すように相対的に開口数の小さい対物レンズを用いた場合と、図5(b)に示すように相対的に開口数の大きい対物レンズを用いた場合とでは、回折限界DLが同じであっても、パッシベーション膜60上におけるレーザビームLの径は、図5(a)における径をLa、図5(b)における径をLbとした場合、
La<Lb
となる。このため、パッシベーション膜60に付着している塵61のサイズが同じであっても、これによって生じるレーザビームLの影62a,62bの関係は、
62a>62b
となり、相対的に開口数の大きい対物レンズを用いた場合の方が影が小さくなる。したがって、本実施形態のように開口数の大きい対物レンズを用いれば、塵61の影響が低減されることになる。
また、本実施形態によれば、ヒューズ素子20の下方や上方に位置する部材に加わるダメージが非常に小さいことから、ヒューズ素子20の下方や上方に他の配線などを配置することも可能となる。
図6は、ヒューズ素子20の下方に他の配線を配置した例を示す略断面図であり、図7は、ヒューズ素子20の上方に他の配線を配置した例を示す略断面図である。
図6に示す例では、下部電極11よりも下方に位置する配線層に配線81が設けられており、ヒューズ素子20を切断する際にレーザビームが配線81に照射される可能性がある。しかしながら、開口数の大きい対物レンズを用いていることから、焦点位置から離れた領域のエネルギー密度は急速に低くなるため、配線81が破壊されることはない。同様に、図7に示す例では、上部電極12よりも上方に位置する配線層に配線82が設けられているが、ヒューズ素子20を切断する際にレーザビームが配線82に照射されても、これが破壊されることはない。
尚、図6に示す配線81や図7に示す配線82の材料としては、アルミニウム(Al)、銅(Cu)、チタン(Ti)、タングステン(W)、シリコン(Si)などを用いることが好ましく、アルミニウム(Al)を用いることが特に好ましい。アルミニウム(Al)は、使用するレーザビームの波長領域である紫外線領域の光の吸収率が低く、このため、レーザビームが照射されても破壊されにくいからである。但し、本実施形態では、開口数の大きい対物レンズを使用していることから、チタン(Ti)やタングステン(W)など、アルミニウム(Al)よりも光の吸収率の高い材料を用いた場合であっても、レーザビームの照射による破壊を防止することは十分に可能である。
また、焦点位置から離れた領域のエネルギー密度が非常に低くなる点に着目すれば、隣接するヒューズ素子間の距離を従来よりも大幅に狭くすることも可能である。隣接するヒューズ素子間の具体的な距離については特に限定されないが、各ヒューズ素子20の高さHよりも小さくすることが十分に可能である。
図8は、複数のヒューズ素子20を隣接して設けた例を示す略断面図である。
図8に示す例では、複数のヒューズ素子20が一方向に配列されており、隣接するヒューズ素子間の距離Pがヒューズ素子20の高さHの半分以下に設定されている。一般的なレーザートリマーに用いられる光学系では、隣接するヒューズ素子間の距離を十分に離しておく必要があるが、本実施形態では、開口数の大きい対物レンズとパワーの弱いレーザビームを用いていることから、切断対象となるヒューズ素子20に隣接する他のヒューズ素子20にはほとんどダメージが加わることがなく、目的のヒューズ素子20のみを選択的に正しく切断することが可能となる。
つまり、図9に示すように、所定のヒューズ素子20に焦点が合うようレーザビームLを照射した場合、他のヒューズ素子20自体や、他のヒューズ素子20に接続された上部電極12などにもレーザビームLが照射されることになるが、上述の通り、本実施形態では、開口数の大きい対物レンズとパワーの弱いレーザビームを用いていることから、焦点外のビームスポットのエネルギー密度は非常に低く、したがってこれらにダメージが加わることはほとんどない。また、パッシベーション膜60に塵が付着している場合と同様、他のヒューズ素子20に接続された上部電極12などによってビームスポットに影が生じることになるが、これについても、開口数の大きい対物レンズを用いていることから、これによる減衰を十分に低減することが可能となる。
尚、レーザビームLが上部電極12などに照射されることによるエネルギーの減衰をより低減する必要がある場合には、上部電極12が密集しているエリアをできるだけ避けるよう、軸方向に対してやや斜めにレーザビームLを照射すればよい。
したがって、このようなヒューズ素子20のアレイに対してレーザートリミングを行うと、図10に示すように、例えば一部のヒューズ素子については切断されているものの、これらを覆うパッシベーション膜60については、破れのない連続的な膜のままとすることが可能となる。
さらに、本実施形態では、パッシベーション膜60が実質的に破壊されない点に着目すれば、いわゆる液浸法、つまり、対物レンズとパッシベーション膜60との間に液体を介在させながらレーザビームを照射することが可能となる。これによれば、対物レンズの実効的な開口数をより高めることが可能となる。
つまり、開口数(NA)は、光路に存在する媒質の屈折率をnとし、レーザビームの収束角をθとすれば、次式(3)によって与えられる。
Figure 2007258371
通常のトリミングにおいては、媒質が空気であることから、n=1である。しかしながら、媒質として液体、例えばn=1.44である純水を用いれば、開口数が1.44倍となる。これにより、ヒューズ素子20の上下に位置する部材に加わるエネルギー密度がよりいっそう低くなるばかりでなく、照射するレーザビームのパワー自体についても、より低く設定することが可能となる。しかも、レーザビームの照射によって生じた熱が媒質である純水によって効率よく冷却されるため、ヒューズ素子20近傍の部材に加わるダメージをより低減することも可能となる。
次に、本実施形態による半導体装置の製造方法について説明する。
図11〜図15は、本実施形態による半導体装置の好ましい製造方法を工程順に示す略断面図である。
まず、図11に示すように、絶縁膜40上に下部電極11を形成した後、絶縁膜31,32,33をこの順に形成する。このとき、絶縁膜31,33と絶縁膜32とは、互いに異なる材料を選択する。例えば、上述の通り、絶縁膜31,33の材料としてはシリコン酸化膜(SiO)を選択し、絶縁膜32の材料としてはシリコン窒化膜(Si)を選択することができる。また、膜厚についても、絶縁膜31,33の膜厚を相対的に厚く、絶縁膜32の膜厚を相対的に薄く設定する。絶縁膜31〜33の合計膜厚は、ヒューズ素子20の高さHを規定することから、これらの合計膜厚は1μm以上とすることが好ましく、3μm程度とすることがより好ましい。また、絶縁膜32の膜厚は、上述の通り、10nm以上、200nm以下に設定することが好ましく、50nm〜100nm程度に設定することが特に好ましい。その理由は既に述べたとおりである。
次に、図12に示すように、絶縁膜33の表面にフォトレジスト35を形成し、フォトリソグラフィー法によってこれをパターニングすることにより、ヒューズ素子20を形成すべき領域の絶縁膜33を露出させる。この状態で、絶縁膜33,32,31を順次エッチングする。エッチングは、例えば、同一のRIEチャンバー内で、シリコン酸化膜(SiO)用のエッチングガスを用いて絶縁膜33をエッチングし、シリコン窒化膜(Si)用のエッチングガスを用いて絶縁膜32をエッチングし、さらに、シリコン酸化膜(SiO)用のエッチングガスを用いて絶縁膜31をエッチングすればよい。
これにより、図13に示すように、絶縁膜31〜33には下部電極11に達するスルーホール31a,32a,33aが形成される。このとき、シリコン窒化膜(Si)を主成分とする絶縁膜32のエッチングレートは相対的に小さいため、スルーホール32aの径は、スルーホール31a,33aの径よりも小さくなる。つまり、絶縁膜32を貫通する部分においてくびれを有するオーバーハング形状が得られる。
次に、フォトレジスト35を除去した後、図14に示すように、CVD法のようなカバレッジの優れた成膜方法を用いて、ヒューズ素子20の材料となる導体を成長させる。例えば、ヒューズ素子20の材料としてタングステン(W)を選択する場合には、原料ガスとして6フッ化タングステン(WF)及び水素ガス(H)を用いたプラズマCVD法を用いればよい。
これにより、スルーホール31a,32a,33aの内壁にはヒューズ素子20の材料が堆積する。このような成膜を続けると、図15に示すように、スルーホール31a,32a,33aの内部が導体で充填される前に、原料ガスの入り口となるスルーホール33aが先に埋まってしまう。つまり、スルーホール31a,32a,33aには中空部分20aが残った状態となる。この中空部分には、原料ガスが閉じ込められた状態となる。或いは、スルーホール33aに僅かな隙間がある場合には、上記の原料ガスのほか、窒素ガス(N)やアルゴンガス(Ar)など、原料ガスを排出するためのキャリアガスが閉じ込められた状態となる。
その後は、絶縁膜33の表面に形成された不要な導体を除去し、ヒューズ素子20と接する上部電極12を形成するとともに、上部電極12を覆うパッシベーション膜60を形成すれば、本実施形態による半導体装置が完成する。以上説明した方法によれば、中空部分20aを有するヒューズ素子20を容易に形成することが可能となる。
尚、中空部分20aを有するヒューズ素子20を形成する方法としては、上述した方法に限定されず、他の方法を用いることも可能である。例えば、原料ガスの入り口となるスルーホール33aが埋まりにくい場合には、スルーホール31a,32a,33aの内壁に、CVD法などカバレッジの優れた成膜方法を用いてヒューズ素子20となる導体を成長させた後、図16に示すように、スパッタリング法などカバレッジの低い成膜方法を用いて別の導体25を成長させることによって、ヒューズ素子20を形成することも可能である。この方法によれば、より確実に中空部分20aを形成することが可能となる。
以上説明したように、本実施形態によれば、レーザビームのエネルギーがヒューズ素子20によって効率よく吸収されるとともに、上下方向における焦点位置のマージンが十分に確保されることから、開口数の大きい対物レンズとパワーの弱いレーザビームを用いたトリミングが可能となる。
これにより、パッシベーション膜を実質的に破壊することなくレーザートリミングを行うことが可能となることから、パッシベーション膜の破壊に起因する信頼性の低下などを防止することが可能となる。しかも、トリミング時に飛散物がほとんど発生しないことから、対物レンズに飛散物が付着することがほとんど無くなる。
さらに、開口数の大きい対物レンズとパワーの弱いレーザビームを用いたトリミングが可能であることから、ヒューズ素子の下方や上方に他の配線などを配置することも可能となるばかりでなく、隣接するヒューズ素子間の距離を狭く設定することが可能となる。これらにより、集積密度を高めることも可能となる。
次に、本発明の好ましい第2の実施形態について説明する。
図17は、本発明の好ましい第2の実施形態による半導体装置に含まれるヒューズ素子の構造を示す略断面図である。
図17に示すように、本実施形態による半導体装置は、下部電極11と上部電極12との間に、下部電極11側からみてこの順に積層された4層の絶縁膜31〜34が介在しており、ヒューズ素子20に絶縁膜34を貫通する第4の筒状部分24が含まれる点において、上記実施形態による半導体装置と異なる。その他の点については、上記実施形態による半導体装置と同様であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
追加された絶縁膜34は、絶縁膜33の上部に位置する絶縁膜であり、その材料としては、絶縁膜33と異なる材料が選択される。例えば、絶縁膜33の主成分が酸化シリコン(SiO)であれば、絶縁膜34の主成分としては窒化シリコン(Si)や酸化窒化シリコン(SiON)などを用いることができる。また、絶縁膜34の膜厚としては、絶縁膜33の膜厚よりも薄く設定することが好ましい。
図18〜図20は、本実施形態による半導体装置の好ましい製造方法を工程順に示す略断面図である。
まず、図18に示すように、積層した絶縁膜31〜34にスルーホール31a,32a,33a,34aを形成する。これらスルーホールの形成方法としては、絶縁膜34の表面にフォトレジスト35を形成し、フォトリソグラフィー法によってこれをパターニングすればよい。このとき、絶縁膜34のエッチングレートよりも絶縁膜33のエッチングレートを大きく設定すれば、スルーホール34aの下端部における径がスルーホール33aの上端部における径よりも小さくなる。つまり、絶縁膜33と絶縁膜34の境界部分においてくびれを有するオーバーハング形状が得られる。
次に、図19に示すように、CVD法のようなカバレッジの優れた成膜方法を用いて、ヒューズ素子20の材料となる導体を成長させる。これにより、スルーホール31a〜34aの内壁にはヒューズ素子20の材料が堆積するが、スルーホール33aとスルーホール34aとの間にはオーバーハングが形成されているため、図20に示すように、原料ガスの入り口となるスルーホール34aは、第1の実施形態に比べて容易に埋まることになる。
その後は、絶縁膜34の表面に形成された不要な導体を除去し、ヒューズ素子20と接する上部電極12を形成するとともに、上部電極12を覆うパッシベーション膜60を形成すれば、本実施形態による半導体装置が完成する。
このように、本実施形態によれば、中空部分20aを有するヒューズ素子20をより確実に形成することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記各実施形態では、光吸収率の高い絶縁膜32を2つの絶縁膜31,33によって挟み込んだ構造を有しているが、本発明がこれに限定されるものではなく、少なくとも、相対的に光吸収率の低い絶縁膜と相対的に光吸収率の高い絶縁膜が積層され、これら絶縁膜を貫通するようにヒューズ素子が設けられていれば足りる。但し、上記各実施形態のように、光吸収率の高い絶縁膜を2つの絶縁膜によって挟み込んだ構造とすれば、切断されやすい第2の筒状部分をヒューズ素子の中央部分に位置させることができることから、ヒューズ素子の信頼性を高めることが可能となる。
また、上記各実施形態では、中空部分20aを有するヒューズ素子20を用いているが、レーザートリミングによって下部電極11と上部電極12とを絶縁可能である限り、本発明においてこのような中空部分20aを設けることは必須でない。但し、中空部分の存在は、ヒューズ素子の切断をより確実とするとともに、ヒューズ素子の周囲に与えるダメージを大幅に低減する役割を果たすことから、このような中空部分を形成することは極めて好ましい。また、スルーホールの一部を埋め込んでしまう場合であっても、光吸収率の高い絶縁膜32を貫通する部分においては、少なくとも中空部分を有していることが特に好ましい。
また、上記実施形態では、スルーホール電極41を介して下部電極11が拡散層51に接続されているが、拡散層51自体を下部電極として用いても構わない。
本発明の好ましい第1の実施形態による半導体装置に含まれるヒューズ素子20の構造を示す略断面図である。 ヒューズ素子20を用いたプログラム回路70の一例を示す回路図である。 レーザビームによるヒューズ素子20の切断方法を説明するための模式図である。 切断されたヒューズ素子20を示す略断面図である。 パッシベーション膜60に付着した塵61の影響を説明するための図であり、(a)は相対的に開口数の小さい対物レンズを用いた場合、(b)は相対的に開口数の大きい対物レンズを用いた場合を示している。 ヒューズ素子20の下方に配線81を配置した例を示す略断面図である。 ヒューズ素子20の上方に配線82を配置した例を示す略断面図である。 複数のヒューズ素子20を隣接して設けた例を示す略断面図である。 切断対象となるヒューズ素子20とは異なるヒューズ素子20にレーザビームLが照射される様子を示す図である。 パッシベーション膜60を実質的に破壊することなく、いくつかのヒューズ素子20が切断された状態を示す図である。 本発明の好ましい第1の実施形態による半導体装置の製造方法の一工程(絶縁膜31〜33の形成)を示す略断面図である。 本発明の好ましい第1の実施形態による半導体装置の製造方法の一工程(フォトレジスト35の形成)を示す略断面図である。 本発明の好ましい第1の実施形態による半導体装置の製造方法の一工程(スルーホール31a,32a,33aの形成)を示す略断面図である。 本発明の好ましい第1の実施形態による半導体装置の製造方法の一工程(ヒューズ素子20の形成開始直後)を示す略断面図である。 本発明の好ましい第1の実施形態による半導体装置の製造方法の一工程(ヒューズ素子20の形成完了)を示す略断面図である。 本発明の好ましい第1の実施形態による半導体装置の他の製造方法の一工程(カバレッジの低い成膜方法を用いたヒューズ素子20の形成)を示す略断面図である。 本発明の好ましい第2の実施形態による半導体装置に含まれるヒューズ素子20の構造を示す略断面図である。 本発明の好ましい第2の実施形態による半導体装置の製造方法の一工程(スルーホール31a,32a,33a,34aの形成)を示す略断面図である。 本発明の好ましい第2の実施形態による半導体装置の製造方法の一工程(ヒューズ素子20の形成開始直後)を示す略断面図である。 本発明の好ましい第2の実施形態による半導体装置の製造方法の一工程(ヒューズ素子20の形成完了)を示す略断面図である。
符号の説明
11 下部電極
12 上部電極
20 ヒューズ素子
20a 中空部分
21 第1の筒状部分
22 第2の筒状部分
23 第3の筒状部分
24 第4の筒状部分
25 導体
31〜34,40 絶縁膜
31a〜34a スルーホール
35 フォトレジスト
41 スルーホール電極
50 半導体基板
51 拡散層
60 パッシベーション膜
61 塵
62a,62b 影
70 プログラム回路
71〜73 トランジスタ
81,82 配線

Claims (19)

  1. 第1の配線層に設けられた下部電極と、
    前記第1の配線層よりも上層に位置する第2の配線層に設けられた上部電極と、
    前記第1及び第2の配線層間に設けられた第1の絶縁膜及び前記第1の絶縁膜よりも光吸収率の大きい第2の絶縁膜と、
    少なくとも前記第1及び第2の絶縁膜を貫通して設けられ、前記下部電極と前記上部電極とを接続するヒューズ素子とを備え、
    前記ヒューズ素子は、少なくとも前記第2の絶縁膜を貫通する部分において中空部分を有する筒型形状を有していることを特徴とする半導体装置。
  2. 前記第1及び第2の配線層間に設けられ、前記第2の絶縁膜よりも光吸収率の小さい第3の絶縁膜をさらに備え、前記第2の絶縁膜は、前記第1の絶縁膜と前記第3の絶縁膜の間に位置していることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2の絶縁膜の膜厚が前記第1及び第3の絶縁膜の膜厚よりも薄いことを特徴とする請求項2に記載の半導体装置。
  4. 前記第2の絶縁膜の膜厚が10nm以上、200nm以下であることを特徴とする請求項3に記載の半導体装置。
  5. 前記ヒューズ素子は、前記第2の絶縁膜を貫通する部分において径が小さくなっていることを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。
  6. 前記第1及び第3の絶縁膜の主成分が酸化シリコンであり、前記第2の絶縁膜の主成分が窒化シリコンであることを特徴とする請求項2乃至5のいずれか一項に記載の半導体装置。
  7. 前記ヒューズ素子の高さが前記ヒューズ素子の平均径の3倍以上であることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
  8. 前記ヒューズ素子の前記高さが1μm以上であることを特徴とする請求項7に記載の半導体装置。
  9. 前記ヒューズ素子の前記平均径が300nm以下であることを特徴とする請求項7又は8に記載の半導体装置。
  10. 前記ヒューズ素子を複数備え、隣接するヒューズ素子間の距離が前記ヒューズ素子の前記高さよりも小さいことを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。
  11. 第1の配線層に設けられた下部電極と、
    前記第1の配線層よりも上層に位置する第2の配線層に設けられた上部電極と、
    前記第1及び第2の配線層間に設けられた第1の絶縁膜及び前記第1の絶縁膜よりも光吸収率の大きい第2の絶縁膜と、
    少なくとも前記第1及び第2の絶縁膜を貫通して設けられ、前記下部電極と前記上部電極とを接続する複数のヒューズ素子とを備え、
    隣接する前記ヒューズ素子間の距離が前記ヒューズ素子の高さよりも小さいことを特徴とする半導体装置。
  12. 第1の配線層に設けられた下部電極と、
    前記第1の配線層よりも上層に位置する第2の配線層に設けられた上部電極と、
    前記第1及び第2の配線層間に設けられた第1の絶縁膜及び前記第1の絶縁膜よりも光吸収率の大きい第2の絶縁膜と、
    少なくとも前記第1及び第2の絶縁膜を貫通して設けられ、前記下部電極と前記上部電極とを接続するヒューズ素子とを備え、
    前記ヒューズ素子の高さが照射すべきレーザビームの焦点深度よりも大きいことを特徴とする半導体装置。
  13. 前記ヒューズ素子の平均径が前記レーザビームの回折限界よりも小さいことを特徴とする請求項12に記載の半導体装置。
  14. 前記第1の配線層よりも下層に位置する第3の配線層に設けられ、前記ヒューズ素子の下方に位置する配線をさらに備えることを特徴とする請求項1乃至13のいずれか一項に記載の半導体装置。
  15. 前記第2の配線層よりも上層に位置する第4の配線層に設けられ、前記ヒューズ素子の上方に位置する配線をさらに備えることを特徴とする請求項1乃至14のいずれか一項に記載の半導体装置。
  16. 請求項1乃至15のいずれか一項に記載の半導体装置に対し、前記ヒューズ素子のうち少なくとも前記第2の絶縁膜を貫通する部分にレーザビームを照射することを特徴とするヒューズ素子の切断方法。
  17. 前記レーザビームの焦点深度がヒューズ素子の高さよりも小さく、且つ、回折限界が前記ヒューズ素子の平均径よりも大きいことを特徴とする請求項16に記載のヒューズ素子の切断方法。
  18. 前記焦点深度が前記ヒューズ素子の前記高さの半分以下であることを特徴とする請求項17に記載のヒューズ素子の切断方法。
  19. 前記ヒューズ素子の上部に位置するパッシベーション膜を実質的に破壊することなく、前記ヒューズ素子を切断することを特徴とする請求項16乃至18のいずれか一項に記載のヒューズ素子の切断方法。
JP2006079412A 2006-03-22 2006-03-22 ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法 Abandoned JP2007258371A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006079412A JP2007258371A (ja) 2006-03-22 2006-03-22 ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
US11/723,474 US20070235837A1 (en) 2006-03-22 2007-03-20 Semiconductor device having fuse element and method of cutting fuse element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079412A JP2007258371A (ja) 2006-03-22 2006-03-22 ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法

Publications (1)

Publication Number Publication Date
JP2007258371A true JP2007258371A (ja) 2007-10-04

Family

ID=38574332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079412A Abandoned JP2007258371A (ja) 2006-03-22 2006-03-22 ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法

Country Status (2)

Country Link
US (1) US20070235837A1 (ja)
JP (1) JP2007258371A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114448B2 (en) * 2019-07-09 2021-09-07 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070235837A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4964472B2 (ja) 半導体装置
US6897541B2 (en) Semiconductor integrated circuit device and method of producing the same
JPH07202002A (ja) 冗長回路を有する半導体装置およびその製造方法
JP3485110B2 (ja) 半導体装置
US7863177B2 (en) Fuse in a semiconductor device and method for fabricating the same
CN100420015C (zh) 半导体器件
JP2007258371A (ja) ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
JP4762173B2 (ja) 半導体集積回路装置
US20080093705A1 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
JP2010056557A (ja) 半導体装置の製造方法
US20060076642A1 (en) Semiconductor device and manufacturing method thereof
KR100557958B1 (ko) 반도체 장치의 퓨즈 박스 형성 방법
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
JP2006032719A (ja) 半導体集積回路装置及びその製造方法
JP2003037164A (ja) 半導体装置
US20110140234A1 (en) Fuse of semiconductor device and method for forming the same
KR100934844B1 (ko) 반도체 소자 및 그 형성방법
KR100436129B1 (ko) 반도체소자의 리페어방법
TW529147B (en) Structure of metal fuse of semiconductor device
JPH1126589A (ja) 半導体装置の製造方法
JP2011035016A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
KR20120126440A (ko) 반도체 소자 및 그 제조 방법
JP2002093910A (ja) 半導体装置
KR20100074991A (ko) 반도체소자의 퓨즈 및 그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090213

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100407