KR100557958B1 - 반도체 장치의 퓨즈 박스 형성 방법 - Google Patents

Abstract

반도체 장치의 퓨즈 박스 형성 방법이 개시된다. 기판 상에 퓨즈 패턴을 형성하고, 상기 퓨즈 패턴 상에 퓨즈 패턴 절연막, 이후에 형성할 박막들에 비해 높은 식각비를 갖는 식각 저지막, 층간 절연막 및 보호막을 순차적으로 형성한다. 이어서, 상기 식각 저지막과의 식각비를 이용한 제1식각을 실시한다. 이에 따라, 상기 식각 저지막의 표면을 노출시키는 보호막 패턴 및 층간 절연막 패턴을 형성한다. 그리고, 제2식각을 실시하여 식각 저지막 패턴과 일부가 제거된 퓨즈 패턴 절연막을 형성한다. 따라서, 퓨즈 박스를 형성하기 위한 식각을 용이하게 실시할 수 있다.

Description

반도체 장치의 퓨즈 박스 형성 방법{method of forming a fuse box in a semiconductor device}

도 1a 및 도 1b는 종래의 반도체 장치의 퓨즈 박스를 형성하는 방법을 나타내는 단면도들이다.

도 2a 내지 도 2e는 본 발명의 실시예 1에 따른 반도체 장치의 퓨즈 박스를 형성하는 방법을 나타내는 단면도들이다.

도 3a 내지 도 3f는 본 발명의 실시예 2에 따른 반도체 장치의 퓨즈 박스를 형성하는 방법을 나타내는 단면도들이다.

본 발명은 반도체 장치의 퓨즈 박스 형성 방법에 관한 것으로서, 보다 상세하게는 퓨즈 패턴 영역을 정의하기 위한 반도체 장치의 퓨즈 박스 형성 방법에 관한 것이다.

반도체 장치는 주로 실리콘 재질의 기판 상에 설정된 회로 패턴을 반복적으로 형성하여 집적 회로를 갖는 셀(cell)들을 형성하는 패브리케이션(fabrication : FAB) 공정과, 상기 셀들이 형성된 기판을 칩 단위로 패키징하는 어셈블리(assembly) 공정을 포함한다. 그리고, 상기 패브리케이션 공정과 어셈블리 공정 사이에는 상기 기판 상에 형성하는 셀들의 전기적 특성을 검사하기 위한 공정(electrical die sorting : EDS)을 수행한다.

상기 검사 공정은 상기 기판 상에 형성하는 셀들이 전기적으로 양호한 상태 또는 불량한 상태를 갖는 가를 판별하는 공정이다. 상기 검사 공정을 통하여 불량한 상태를 갖는 셀들을 상기 어셈블리 공정을 수행하기 이전에 제거함으로써 상기 어셈블리 공정에서 소모되는 노력 및 비용을 절감한다. 그리고, 상기 불량한 상태를 갖는 셀들을 조기에 발견하고, 이를 리페어를 통하여 재생하는 것이다.

따라서, 상기 검사 공정은, 구체적으로, 상기 셀들을 검사하여 불량 셀을 선별하고, 그 데이터를 발생시키는 프레-레이저 검사(pre-laser test), 상기 데이터에 근거하여 리페어가 가능한 셀들을 리페어하는 리페어 공정 및 상기 리페어한 셀들을 재검사하는 포스트-레이저 검사(post-laser test)의 순서로 구성된다.

상기 검사 공정 중에서 상기 리페어 공정은 상기 불량 셀에 연결된 배선을 레이저 빔을 조사하여 컷팅하고, 칩 내에 내장된 리던던시 셀(redundancy cell)과 대체시키는 공정이다.

반도체 장치 중에서 상술한 바와 같이 레이저 빔의 조사에 의해 끊어지는 배선을 퓨즈 패턴이라 하고, 상기 퓨즈 패턴을 둘러싸고, 정의하는 영역을 퓨즈 박스라 한다. 상기 퓨즈 박스에 대한 예가 미합중국 특허 제6,174,753호, 미합중국 특허 제6,284,575호 등에 개시되어 있다.

도 1a 및 도 1b는 종래의 반도체 장치의 퓨즈 박스를 형성하는 방법을 나타 내는 단면도들이다.

도 1a를 참조하면, 퓨즈 패턴(12)이 마련된 기판(10) 상에 퓨즈 패턴 절연막(14)을 형성한다. 그리고, 상기 퓨즈 패턴 절연막(14) 상에 제1금속 배선(16)을 형성한 후, 상기 제1금속 배선(16)의 상부 표면과 측벽 및 퓨즈 패턴 절연막(14)의 표면 상에 제1층간 절연막(18)을 연속적으로 형성한다. 계속해서, 상기 제1금속 배선(16)의 절연을 위하여 상기 제1층간 절연막(18)을 갖는 결과물 상에 제2층간 절연막(20)을 형성한다. 이때, 상기 제2층간 절연막(20)은 퓨즈 패턴(12)이 형성되어 있는 부위에서 큰 단차를 갖는다. 때문에, 상기 제2층간 절연막(20)을 평탄화시켜 상기 단차를 줄인다. 이어서, 평탄화가 이루어진 제2층간 절연막(20) 상에 제2금속 배선(22)을 형성한 후, 상기 제2금속 배선(22)을 갖는 제2층간 절연막(20) 상에 보호막(24)을 형성한다. 이때, 상기 보호막(24)은 약 10,000 내지 20,000Å의 두께를 갖도록 형성한다.

도 1b를 참조하면, 상기 보호막(24)을 형성한 후, 퓨즈 박스를 형성하기 위한 패터닝을 실시한다. 이에 따라, 상기 보호막(24) 상에 포토레지스트 패턴(26)을 형성한다. 이때, 상기 포토레지스트 패턴(26)은 퓨즈 패턴(12)이 형성되어 있는 영역을 노출시킨다. 그리고, 상기 포토레지스트 패턴(26)을 식각 마스크로 사용한 식각을 실시한다. 여기서, 상기 식각은 보호막(24), 제2층간 절연막(20), 제1층간 절연막(18) 및 퓨즈 패턴 절연막(14)의 일부를 대상으로 실시한다.

이와 같이, 상기 식각을 실시함으로서 상기 퓨즈 패턴(12)의 상부에는 일부가 제거된 퓨즈 패턴 절연막(14a)이 형성되고, 그 주변에는 상기 식각에 의해 형성 된 패턴들로 이루어진 퓨즈 박스가 형성된다.

여기서, 상기 식각의 경우에는 목표 두께가 약 30,000Å 이상이다. 때문에, 상기 식각에서 불량이 빈번하게 발생한다. 특히, 다층 배선 구조를 갖는 최근의 반도체 장치에서 퓨즈 박스를 형성하기 위한 식각의 경우에는 불량이 더욱 빈번하게 발생한다.

이와 같아, 종래의 퓨즈 박스 형성에서는 식각을 용이하게 실시할 수 없기 때문에 불량이 빈번하게 발생한다. 따라서, 반도체 장치의 제조에 따른 신뢰성이 결여되는 문제점이 있다.

본 발명의 제1목적은 퓨즈 박스를 형성하기 위한 식각을 용이하게 실시할 수 있는 방법을 제공하는데 있다.

본 발명의 제2목적은 다층 구조의 금속 배선들을 갖는 반도체 장치에서 퓨즈 박스를 형성하기 위한 식각을 용이하게 실시할 수 있는 방법을 제공하는데 있다.

상기 제1목적을 달성하기 위한 본 발명의 퓨즈 박스 형성 방법은,

기판 상에 퓨즈 패턴을 형성하는 단계;

상기 퓨즈 패턴 상에 퓨즈 패턴 절연막을 형성하는 단계;

상기 퓨즈 패턴 절연막 상에 이후에 형성할 박막들에 비해 높은 식각비를 갖는 식각 저지막을 형성하는 단계;

상기 식각 저지막 상에 층간 절연막을 형성하는 단계;

상기 층간 절연막 상에 보호막을 형성하는 단계;

상기 식각 저지막과의 식각비를 이용한 제1식각을 실시하여 상기 퓨즈 패턴의 상부에 형성되어 있는 보호막 및 층간 절연막을 제거함으로서 상기 식각 저지막의 표면을 노출시키는 보호막 패턴 및 층간 절연막 패턴을 형성하는 단계; 및

제2식각을 실시하여 상기 노출된 식각 저지막과 아래의 퓨즈 패턴 절연막의 일부를 제거함으로서 식각 저지막 패턴과 일부가 제거된 퓨즈 패턴 절연막을 형성하는 단계를 포함한다.

여기서, 상기 퓨즈 패턴은 커패시터의 상부 전극을 사용하여 형성하는 것이 바람직하다. 하지만, 비트 라인을 사용하여 형성한 퓨즈 패턴을 갖는 경우에도 본 발명의 방법을 용이하게 적용할 수 있다.

그리고, 상기 퓨즈 패턴 절연막은 1,000 내지 5,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 퓨즈 패턴 절연막은 비피에스지(BPSG)막, 고온 산화막(HTO), 저압 테오스막(LP-TEOS), 플라즈마 증대 테오스막(PE-TEOS) 또는 유에스지(USG)막인 것이 바람직하다. 이때, 상기 퓨즈 패턴 절연막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

또한, 상기 식각 저지막은 200 내지 2,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 식각 저지막은 폴리사이드막, 티타늄막, 질화 티타늄막 또는 텅스텐막인 것이 바람직하다. 이때, 상기 식각 저지막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

그리고, 상기 층간 절연막은 2,000 내지 5,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 층간 절연막은 SOG막, SROX막, 저압 테오스막 또는 플라즈마 증대 테오스막인 것이 바람직하다. 이때, 상기 층간 절연막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

계속해서, 상기 보호막은 10,000 내지 20,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 보호막은 고밀도 플라즈마 산화막, 자압 테오스막 또는 플라즈마 증대 테오스막인 것이 바람직하다. 이때, 상기 보호막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

그리고, 상기 일부가 제거된 퓨즈 패턴 절연막이 1,000 내지 2,000Å의 두께를 갖도록 상기 제2식각을 조절하는 것이 바람직하다.

이와 같이, 본 발명은 상기 식각 저지막을 적용함으로서 퓨즈 박스를 형성하기 위한 식각을 용이하게 실시할 수 있다. 즉, 상기 퓨즈 박스를 형성하기 위한 식각시 상기 식각 저지막이 높은 식각비를 가지기 때문에 충분하게 식각을 저지함으로서 목표 두께가 두껍더라도 용이한 식각이 가능하다.

상기 제2목적을 달성하기 위한 본 발명의 퓨즈 박스 형성 방법은,

기판 상에 퓨즈 패턴을 형성하는 단계;

상기 퓨즈 패턴 상에 퓨즈 패턴 절연막을 형성하는 단계;

상기 퓨즈 패턴이 형성되지 않은 영역의 퓨즈 패턴 절연막 상에 제1금속 배 선을 형성하는 단계;

상기 제1금속 배선의 상부 표면과 측벽 및 상기 퓨즈 패턴 절연막의 표면 상에 제1층간 절연막을 연속적으로 형성하는 단계;

상기 제1층간 절연막의 표면 상에 이후에 형성할 박막들에 비해 높은 식각비를 갖는 식각 저지막을 형성하는 단계;

상기 식각 저지막 상에 제2층간 절연막을 형성하는 단계;

상기 제1금속 배선의 표면 상에 형성된 제1층간 절연막이 노출될 때까지 평탄화 공정을 실시하여 상기 제2층간 절연막과 상기 제1금속 배선의 표면 상에 형성된 식각 저지막을 제거하는 단계;

상기 평탄화에 의해 제거가 이루어진 결과물 상에 제3층간 절연막을 형성하는 단계;

상기 제1금속 배선이 아래에 형성되어 있는 상기 제3층간 절연막 상에 제2금속 배선을 형성하는 단계;

상기 제2금속 배선을 갖는 결과물 상에 보호막을 형성하는 단계;

상기 식각 저지막과의 식각비를 이용한 제1식각을 실시하여 상기 퓨즈 패턴 상부에 형성된 보호막, 제3층간 절연막 및 평탄화가 이루어진 제2층간 절연막을 순차적으로 제거하여 식각 저지막을 노출시키는 단계; 및

제2식각을 실시하여 상기 노출된 식각 저지막과 제1층간 절연막 및 아래의 퓨즈 패턴 절연막의 일부를 제거하는 단계를 포함한다.

여기서, 상기 퓨즈 패턴은 커패시터의 상부 전극을 사용하여 형성하는 것이 바람직하다. 하지만, 비트 라인을 사용하여 형성한 퓨즈 패턴을 갖는 경우에도 본 발명의 방법을 용이하게 적용할 수 있다.

그리고, 상기 퓨즈 패턴 절연막은 1,000 내지 5,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 퓨즈 패턴 절연막은 비피에스지막, 고온 산화막, 저압 테오스막, 플라즈마 증대 테오스막 또는 유에스지막인 것이 바람직하다. 이때, 상기 퓨즈 패턴 절연막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

또한, 상기 식각 저지막은 200 내지 2,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 식각 저지막은 폴리사이드막, 티타늄막, 질화 티타늄막 또는 텅스텐막인 것이 바람직하다. 이때, 상기 식각 저지막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

그리고, 상기 제1층간 절연막은 500 내지 2,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 제1층간 절연막은 산질화 실리콘막, 저압 테오스막 또는 플라즈마 증대 테오스막인 것이 바람직하다. 이때, 상기 제1층간 절연막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

또한, 상기 제2층간 절연막은 2,000 내지 5,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 제2층간 절연막은 SOG막, SROX막, 저압 테오스막 또는 플라즈마 증대 테오스막인 것이 바람직하다. 이때, 상기 제2층간 절연막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다. 그리고, 상기 제3층간 절연막은 SOG막, SROX막, 저압 테오스막 또는 플라즈마 증대 테오스막인 것이 바람직하다. 마찬가지로, 상기 제3층간 절연막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

계속해서, 상기 보호막은 10,000 내지 20,000Å의 두께를 갖도록 형성하는 것이 바람직하다. 아울러, 상기 보호막은 고밀도 플라즈마 산화막, 자압 테오스막 또는 플라즈마 증대 테오스막인 것이 바람직하다. 이때, 상기 보호막은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

그리고, 상기 일부가 제거된 퓨즈 패턴 절연막이 1,000 내지 2,000Å의 두께를 갖도록 상기 제2식각을 조절하는 것이 바람직하다.

또한, 상기 제1금속 배선 또는 제2금속 배선은 텅스텐 배선, 알루미늄 배선 또는 구리 배선인 것이 바람직하다. 이때, 상기 제1금속 배선 또는 제2금속 배선 각각은 단독 박막으로 형성시키는 것이 바람직하지만, 둘 이상을 선택하여 다층 박막으로도 형성할 수 있다.

이와 같이, 본 발명은 상기 식각 저지막을 적용함으로서 퓨즈 박스를 형성하기 위한 식각을 용이하게 실시할 수 있다. 즉, 상기 퓨즈 박스를 형성하기 위한 식각시 상기 식각 저지막이 높은 식각비를 가지기 때문에 충분하게 식각을 저지함으로서 목표 두께가 두껍더라도 용이한 식각이 가능하다. 특히, 다층 구조의 금속 배선을 갖는 반도체 장치에서 퓨즈 박스를 형성할 경우에도 본 발명의 방법을 충분하 게 적용할 수 있다. 아울러, 제1금속 배선과 제2금속 배선으로 한정하고 있으나, 계속적인 적층이 이루어지는 금속 배선들을 갖는 반도체 장치에서 퓨즈 박스를 형성할 경우에도 본 발명의 방법을 충분하게 적용할 수 있다.

(실시예)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.

실시예 1

도 2a 내지 도 2e는 본 발명의 실시예 1에 따른 반도체 장치의 퓨즈 박스를 형성하는 방법을 나타내는 단면도들이다.

도 2a를 참조하면, 기판(30) 상에 퓨즈 패턴(32)을 형성한다. 상기 퓨즈 패턴(32)은 커패시터의 상부 전극을 형성할 때 함께 형성한다. 즉, 상기 커패시터의 상부 전극으로 형성하기 위한 플레이트 박막을 퓨즈 패턴(32)을 형성하기 위한 영역에도 형성한 후, 상기 플레이트 박막을 패터닝할 때 함께 패터닝함으로서 상기 퓨즈 패턴(32)을 얻는 것이다. 이어서, 상기 퓨즈 패턴(32)을 갖는 기판(30) 상에 퓨즈 패턴 절연막(34)을 형성한다. 이때, 상기 퓨즈 패턴 절연막(34)은 비피에스지(BPSG)막을 선택하고, 약 4,000Å의 두께를 갖도록 적층한다.

도 2b를 참조하면, 상기 퓨즈 패턴 절연막(34) 상에 식각 저지막(36)을 형성한다. 이때, 상기 식각 저지막(36)은 후속 공정에서 형성할 층간 절연막과 보호막에 비해 높은 식각비를 갖는 물질로 이루어진 박막을 선택한다. 따라서, 상기 식각 저지막(36)은 폴리사이드막을 선택한다. 아울러, 상기 식각 저지막(36)은 약 1,500 Å의 두께를 갖도록 적층한다. 계속해서, 상기 식각 저지막(36) 상에 층간 절연막(38)을 형성한다. 이때, 상기 층간 절연막(38)은 저압 테오스막을 선택하고, 약 4,000Å의 두께를 갖도록 형성한다. 여기서, 상기 층간 절연막(38)은 상기 퓨즈 패턴(32)이 형성된 영역에서 단차를 갖는다. 때문에, 화학기계적 연마와 같은 평탄화 공정을 실시하여 상기 단차를 해소한다. 이에 따라, 상기 층간 절연막(38)을 평탄한 표면을 갖는다. 계속해서, 상기 평탄한 표면을 갖는 층간 절연막(38) 상에 보호막(40)을 형성한다. 이때, 상기 보호막(40)은 하부의 구조물들을 최종적으로 보호하기 위한 박막으로서, 고밀도 플라즈마 산화막을 선택하고, 약 20,000Å의 두께를 갖도록 적층한다.

이에 따라, 상기 퓨즈 패턴(32)을 갖는 기판(30) 상에는 퓨즈 패턴 절연막(34), 식각 저지막(36), 층간 절연막(38) 및 보호막(40)이 형성된다. 이때, 상기 퓨즈 패턴 절연막(34), 식각 저지막(36), 층간 절연막(38) 및 보호막(40)의 전체 두께는 약 29,500Å이다.

도 2c를 참조하면, 상기 보호막(40) 상에 포토레지스트 패턴(42)을 형성한다. 상기 포토레지스트 패턴(42)은 사진 식각 공정을 실시하여 형성하는데, 상기 포토레지스트 패턴(42)은 퓨즈 박스를 형성하기 위한 것이기 때문에 아래에 상기 퓨즈 패턴(32)이 형성되어 있는 영역을 노출시킨다.

도 2d 및 도 2e를 참조하면, 상기 포토레지스트 패턴(42)을 식각 마스크로 사용한 제1식각을 실시한다. 이때, 상기 제1식각은 아래의 식각 저지막(36)과의 식각비를 이용한다. 이에 따라, 상기 제1식각을 실시하여 상기 보호막(40)과 층간 절 연막(38)을 제거한다. 따라서, 상기 식각 저지막(36)의 표면을 노출시키는 보호막 패턴(40a)과 층간 절연막 패턴(38a)을 얻는다.

계속해서, 제2식각을 실시하여 상기 제1식각에 의해 노출된 식각 저지막(36)과 아래의 퓨즈 패턴 절연막(34)의 일부를 제거한다. 따라서, 식각 저지막 패턴(36a)과 일부가 제거된 퓨즈 패턴 절연막(34a)을 얻는다. 여기서, 상기 일부가 제거된 퓨즈 패턴 절연막(34a)은 약 1,500Å이 남도록 식각을 조정한다. 즉, 상기 퓨즈 패턴 절연막(34) 전체에서 약 2,500Å을 제2식각을 통하여 제거하는 것이다. 그리고, 상기 보호막 패턴(40a) 상에 잔류하는 포토레지스트 패턴(42)을 스트립 및 에싱을 통하여 완전히 제거한다.

이와 같이, 상기 공정들을 실시함으로서 상기 퓨즈 패턴을 둘러싸고, 상기 퓨즈 패턴이 형성되어 있는 영역을 정의하는 퓨즈 박스를 얻을 수 있다. 따라서, 상기 일부가 제거된 퓨즈 패턴 절연막을 식각한 후, 상기 퓨즈 패턴을 컷팅함으로서 검사 공정을 통한 리페이가 이루어지는 것이다.

실시예 1에서는 퓨즈 박스를 형성하기 위한 식각에서 식각 저지막을 적절히 사용한다. 따라서, 퓨즈 박스를 얻기 위한 식각을 안정적으로 실시할 수 있다. 특히, 상기 퓨즈 패턴 상에 아무리 두꺼운 구조물들이 형성되어 있어도 아래에 상기 식각 저지막을 적용하고, 이를 통한 식각을 실시할 경우 퓨즈 박스를 얻기 위한 식각은 안정적으로 실시가 가능하다.

실시예 2

도 3a 내지 도 3f는 본 발명의 실시예 2에 따른 반도체 장치의 퓨즈 박스를 형성하는 방법을 나타내는 단면도들이다.

도 3a를 참조하면, 기판(50) 상에 퓨즈 패턴(52)을 형성한다. 상기 퓨즈 패턴(53)은 커패시터의 상부 전극을 형성할 때 함께 형성한다. 즉, 상기 커패시터의 상부 전극으로 형성하기 위한 플레이트 박막을 퓨즈 패턴(52)을 형성하기 위한 영역에도 형성한 후, 상기 플레이트 박막을 패터닝할 때 함께 패터닝함으로서 상기 퓨즈 패턴(52)을 얻는 것이다. 이어서, 상기 퓨즈 패턴(52)을 갖는 기판(50) 상에 퓨즈 패턴 절연막(54)을 형성한다. 이때, 상기 퓨즈 패턴 절연막(54)은 비피에스지(BPSG)막을 선택하고, 약 4,000Å의 두께를 갖도록 적층한다.

이어서, 상기 퓨즈 패턴 절연막(54)상에 제1금속 배선(56)을 형성한다. 이때, 상기 제1금속 배선(56)은 알루미늄막을 형성한 후, 패터닝을 실시함으로서 얻을 수 있다. 아울러, 상기 제1금속 배선(56)은 상기 패터닝을 통하여 상기 퓨즈 패턴(52)이 형성되어 있지 않은 영역의 퓨즈 패턴 절연막(54) 상에 형성된다.

그리고, 상기 제1금속 배선(56)의 상부 표면과 측벽 및 상기 퓨즈 패턴 절연막(54)의 표면 상에 제1층간 절연막(58)을 연속적으로 형성한다. 여기서, 상기 제1층간 절연막(58)은 산질화 실리콘막을 선택하고, 약 1,500Å의 두께를 갖도록 형성한다. 이때, 상기 제1층간 절연막(58)은 제1금속 배선(56)과 후속 공정에서 형성할 식각 저지막과의 절연을 위하여 형성한다.

계속해서, 상기 제1층간 절연막(58)의 표면 상에 식각 저지막(60)을 형성한다. 이때, 상기 식각 저지막(60)은 후속 공정에서 형성할 제2층간 절연막과 제3층간 절연막 및 보호막에 비해 높은 식각비를 갖는 물질로 이루어진 박막을 선택한 다. 따라서, 상기 식각 저지막(60)은 폴리사이드막을 선택한다. 아울러, 상기 식각 저지막(60)은 약 1,500Å의 두께를 갖도록 적층한다.

도 3b 및 도 3c를 참조하면, 상기 식각 저지막(60) 상에 제2층간 절연막(62)을 형성한다. 이때, 상기 제2층간 절연막(62)은 저압 테오스막을 선택하고, 약 4,000Å의 두께를 갖도록 형성한다. 여기서, 상기 제2층간 절연막(62)은 상기 제1금속 배선(56) 때문에 상기 퓨즈 패턴(52)이 형성된 영역에서 단차를 갖는다. 때문에, 화학기계적 연마와 같은 평탄화 공정을 실시하여 상기 단차를 해소한다. 이때, 상기 평탄화 공정은 제1금속 배선(56)의 표면 상에 형성된 제1층간 절연막(58)의 표면이 노출될 때까지 실시한다. 따라서, 상기 평탄화 공정에서는 상기 제2층간 절연막(62)과 상기 제1금속 배선(56)의 표면 상에 형성된 식각 저지막(60)의 제거가 이루어진다.

도 3d를 참조하면, 상기 평탄화가 이루어진 결과물 상에 제3층간 절연막(64)을 형성한다. 이때, 상기 제3층간 절연막(64)은 제2층간 절연막(62)과 마찬가지로 저압 테오스막을 선택한다. 아울러, 상기 평탄화에 의해 제거된 두께 정도를 갖도록 형성한다. 이어서, 상기 제3층간 절연막(64) 상에 제2금속 배선(66)을 형성한다. 이때, 상기 제2금속 배선(66)은 알루미늄막을 형성한 후, 패터닝을 실시함으로서 얻을 수 있다. 아울러, 상기 제2금속 배선(66)은 상기 패터닝을 통하여 상기 제1금속 배선(56)이 형성되어 있는 영역 상에 형성된다. 그리고, 상기 제2금속 배선(66)은 비아 플러그(도시되지 않음)를 통하여 상기 제1금속 배선(56)과 전기적으로 연결된다. 이어서, 상기 제2금속 배선(66)을 갖는 제3층간 절연막(64) 상에 보 호막(68)을 형성한다. 이때, 상기 보호막(68)은 하부의 구조물들을 최종적으로 보호하기 위한 박막으로서, 고밀도 플라즈마 산화막을 선택하고, 약 20,000Å의 두께를 갖도록 적층한다.

이에 따라, 상기 퓨즈 패턴(52)을 갖는 기판(50) 상에는 퓨즈 패턴 절연막(54), 제1층간 절연막(58), 식각 저지막(60), 제2층간 절연막(62), 제3층간 절연막(64) 및 보호막(68)이 형성된다. 이때, 상기 퓨즈 패턴 절연막(54), 제1층간 절연막(58), 식각 저지막(60), 제2층간 절연막(62), 제3층간 절연막(64) 및 보호막(68)의 전체 두께는 약 30,000Å 이상을 갖는다.

이어서, 상기 보호막(68) 상에 포토레지스트 패턴(70)을 형성한다. 상기 포토레지스트 패턴(70)은 사진 식각 공정을 실시하여 형성하는데, 상기 포토레지스트 패턴(70)은 퓨즈 박스를 형성하기 위한 것이기 때문에 아래에 상기 퓨즈 패턴(52)이 형성되어 있는 영역을 노출시킨다.

도 3e 및 도 3f를 참조하면, 상기 포토레지스트 패턴(70)을 식각 마스크로 사용한 제1식각을 실시한다. 이때, 상기 제1식각은 아래의 식각 저지막(60)과의 식각비를 이용한다. 이에 따라, 상기 제1식각을 실시하여 상기 보호막(68), 제3층간 절연막(64) 및 제2층간 절연막(62)을 제거한다. 이와 같이, 상기 제1식각을 실시함으로서 퓨즈 패턴(52)이 형성된 영역의 식각 저지막(60)이 노출된다.

계속해서, 제2식각을 실시하여 상기 제1식각에 의해 노출된 식각 저지막(60)과 아래의 제1층간 절연막(58) 및 퓨즈 패턴 절연막(54)의 일부를 제거한다. 따라서, 상기 퓨즈 패턴(52) 상부에는 일부가 제거된 퓨즈 패턴 절연막(54a)을 얻는다. 여기서, 상기 일부가 제거된 퓨즈 패턴 절연막(54a)은 약 1,500Å이 남도록 식각을 조정한다. 즉, 상기 퓨즈 패턴 절연막(54) 전체에서 약 2,500Å을 제2식각을 통하여 제거하는 것이다. 그리고, 상기 보호막(68) 상에 잔류하는 포토레지스트 패턴(70)을 스트립 및 에싱을 통하여 완전히 제거한다.

이와 같이, 상기 공정들을 실시함으로서 상기 퓨즈 패턴을 둘러싸고, 상기 퓨즈 패턴이 형성되어 있는 영역을 정의하는 퓨즈 박스를 얻을 수 있다. 따라서, 상기 일부가 제거된 퓨즈 패턴 절연막을 식각한 후, 상기 퓨즈 패턴을 컷팅함으로서 검사 공정을 통한 리페이가 이루어지는 것이다.

실시예 2에서는 퓨즈 박스를 형성하기 위한 식각에서 식각 저지막을 적절히 사용한다. 따라서, 퓨즈 박스를 얻기 위한 식각을 안정적으로 실시할 수 있다. 특히, 상기 퓨즈 패턴 상에 아무리 두꺼운 구조물들이 형성되어 있어도 아래에 상기 식각 저지막을 적용하고, 이를 통한 식각을 실시할 경우 퓨즈 박스를 얻기 위한 식각은 안정적으로 실시가 가능하다. 아울러, 실시예 2에서는 제1금속 배선과 제2금속 배선을 갖는 반도체 장치로 한정하고 있으나, 실시예 2의 방법은 다층의 금속 배선들을 갖는 반도체 장치에도 적용이 가능하다.

본 발명에 의하면, 퓨즈 박스를 형성하기 위한 식각 공정을 안정적으로 실시할 수 있다. 때문에, 퓨즈 박스를 갖는 반도체 장치의 제조에 따른 신뢰성이 향상되는 효과가 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

1. 기판 상에 커패시터의 상부 전극과 동일한 물질로 동시에 퓨즈 패턴을 형성하는 단계;

   상기 퓨즈 패턴 상에 퓨즈 패턴 절연막을 형성하는 단계;

   상기 퓨즈 패턴 절연막 상에 이후에 형성할 박막들에 비해 높은 식각비를 갖는 폴리사이드막, 티타늄막, 질화 티타늄막 또는 텅스텐막으로 식각 저지막을 형성하는 단계;

   상기 식각 저지막 상에 층간 절연막을 형성하는 단계;

   상기 층간 절연막 상에 보호막을 형성하는 단계;

   상기 식각 저지막과의 식각비를 이용한 제1식각을 실시하여 상기 퓨즈 패턴의 상부에 형성되어 있는 보호막 및 층간 절연막을 제거함으로서 상기 식각 저지막의 표면을 노출시키는 보호막 패턴 및 층간 절연막 패턴을 형성하는 단계; 및

   제2식각을 실시하여 상기 노출된 식각 저지막과 아래의 퓨즈 패턴 절연막의 일부를 제거함으로서 식각 저지막 패턴과 일부가 제거된 퓨즈 패턴 절연막을 형성하는 단계를 포함하는 반도체 장치의 퓨즈 박스 형성 방법.
2. 삭제
3. 제1항에 있어서, 상기 퓨즈 패턴 절연막은 1,000 내지 5,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
4. 제1항에 있어서, 상기 퓨즈 패턴 절연막은 비피에스지(BPSG)막, 고온 산화막(HTO), 저압 테오스막(LP-TEOS), 플라즈마 증대 테오스막(PE-TEOS) 또는 유에스지(USG)막인 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
5. 제1항에 있어서, 상기 식각 저지막은 200 내지 2,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
6. 삭제
7. 제1항에 있어서, 상기 층간 절연막은 2,000 내지 5,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
8. 제1항에 있어서, 상기 층간 절연막은 SOG막, SROX막, 저압 테오스막 또는 플라즈마 증대 테오스막인 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
9. 제1항에 있어서, 상기 보호막은 10,000 내지 20,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
10. 제1항에 있어서, 상기 보호막은 고밀도 플라즈마 산화막, 자압 테오스막 또는 플라즈마 증대 테오스막인 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
11. 제1항에 있어서, 상기 제2식각에 의해 일부가 제거된 퓨즈 패턴 절연막은 1,000 내지 2,000Å의 두께를 갖는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
12. 기판 상에 커패시터의 상부 전극과 동일한 물질로 동시에 퓨즈 패턴을 형성하는 단계;

    상기 퓨즈 패턴 상에 퓨즈 패턴 절연막을 형성하는 단계;

    상기 퓨즈 패턴이 형성되지 않은 영역의 퓨즈 패턴 절연막 상에 제1금속 배선을 형성하는 단계;

    상기 제1금속 배선의 상부 표면과 측벽 및 상기 퓨즈 패턴 절연막의 표면 상에 제1층간 절연막을 연속적으로 형성하는 단계;

    상기 제1층간 절연막의 표면 상에 이후에 형성할 박막들에 비해 높은 식각비를 갖는 폴리사이드막, 티타늄막, 질화 티타늄막 또는 텅스텐막으로 식각 저지막을 형성하는 단계;

    상기 식각 저지막 상에 제2층간 절연막을 형성하는 단계;

    상기 제1금속 배선의 표면 상에 형성된 제1층간 절연막이 노출될 때까지 평탄화 공정을 실시하여 상기 제2층간 절연막과 상기 제1금속 배선의 표면 상에 형성된 식각 저지막을 제거하는 단계;

    상기 평탄화에 의해 제거가 이루어진 결과물 상에 제3층간 절연막을 형성하는 단계;

    상기 제1금속 배선이 아래에 형성되어 있는 상기 제3층간 절연막 상에 제2금속 배선을 형성하는 단계;

    상기 제2금속 배선을 갖는 결과물 상에 보호막을 형성하는 단계;

    상기 식각 저지막과의 식각비를 이용한 제1식각을 실시하여 상기 퓨즈 패턴 상부에 형성된 보호막, 제3층간 절연막 및 평탄화가 이루어진 제2층간 절연막을 순차적으로 제거하여 식각 저지막을 노출시키는 단계; 및

    제2식각을 실시하여 상기 노출된 식각 저지막과 제1층간 절연막 및 아래의 퓨즈 패턴 절연막의 일부를 제거하는 단계를 포함하는 반도체 장치의 퓨즈 박스 형성 방법.
13. 삭제
14. 제12항에 있어서, 상기 퓨즈 패턴 절연막은 비피에스지막, 고온 산화막, 저압 테오스막, 플라즈마 증대 테오스막 또는 유에스지막이고, 1,000 내지 5,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
15. 제12항에 있어서, 상기 식각 저지막을 200 내지 2,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
16. 제12항에 있어서, 상기 제1층간 절연막은 산질화 실리콘막, 저압 테오스막 또는 플라즈마 증대 테오스막이고, 500 내지 2,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
17. 제12항에 있어서, 상기 제2층간 절연막은 SOG막, SROX막, 저압 테오스막 또는 플라즈마 증대 테오스막이고, 2,000 내지 5,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
18. 제12항에 있어서, 상기 제3층간 절연막은 SOG막, SROX막, 저압 테오스막 또는 플라즈마 증대 테오스막인 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
19. 제12항에 있어서, 상기 보호막은 고밀도 플라즈마 산화막, 자압 테오스막 또는 플라즈마 증대 테오스막이고, 10,000 내지 20,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.
20. 제12항에 있어서, 상기 제2식각에 의해 일부가 제거된 퓨즈 패턴 절연막은 1,000 내지 2,000Å의 두께를 갖는 것을 특징으로 하는 반도체 장치의 퓨즈 박스 형성 방법.

Images