JP4634180B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4634180B2 JP4634180B2 JP2005037485A JP2005037485A JP4634180B2 JP 4634180 B2 JP4634180 B2 JP 4634180B2 JP 2005037485 A JP2005037485 A JP 2005037485A JP 2005037485 A JP2005037485 A JP 2005037485A JP 4634180 B2 JP4634180 B2 JP 4634180B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- fuse
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、例えば半導体記憶装置などヒューズを備えることが必要な半導体装置及びその製造方法に関する。
例えば、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）に於ける冗長救済を行ったり、或いは、半導体記憶装置に於けるセンス増幅器の起動タイミングを設定する為、レーザービーム照射で切断されるヒューズが多用されてきた。
近年、半導体装置を組み込んだチップの面積縮小化や信頼性確保に応える為、様々な構造のヒューズが開発され、例えば、面積縮小化や製造工程簡略化の為、Ｃｕ配線に用いられるバリアメタルをヒューズとして利用することが提案されている（例えば、特許文献１を参照。）。
図２４はバリアメタルをヒューズとして用いる半導体装置の公知例を説明する為の要部切断側面図であり、図に於いて、１は基板、２は絶縁膜、３はエッチングストッパー膜、４は絶縁膜、５はバリアメタル膜、６はＣｕからなる導電プラグ、７はＣｕからなる埋め込み配線、８はバリアメタル膜をそれぞれ示している。尚、特許文献１に見られる図には省略があり、実際の半導体装置では有り得ない構成を示しているので、若干の加筆をしてある。
図示の半導体装置に於いては、絶縁膜４及び絶縁膜２をエッチングしてビアホールを形成し、次いで、絶縁膜４をエッチングして配線溝を形成し、次いで、ビアホール内及び配線溝内にバリアメタル膜５を形成し、次いで、ビアホール内及び配線溝内を埋めるＣｕ膜を形成し、次いで、表面を研磨してビアホール内に導電プラグ６を、また、配線溝内に配線７を形成し、次いで、全面にバリアメタル膜８を形成し、次いで、バリアメタル膜８をパターニングし、記号８Ａで指示した箇所をヒューズとするものである。
ここで問題となるのは、図２４に見られる半導体装置を作製する場合、２回のバリアメタル膜形成工程が必要になることであり、大別すると、バリアメタル形成→配線形成→バリアメタル形成、の三つの工程を実施しなければならず、製造工程の複雑化は免れない。
また、従来、レーザービーム照射に依って切断するヒューズが多用されてきたのであるが、ヒューズの微細化を更に進展させた場合、切断することが困難となり、従って、その微細化には限界がある。
然しながら、面積縮小化や試験工程の短縮化は当該分野で回避できない命題であり、それに応える手段として、エレクトロマイグレーションに依って切断される電気ヒューズが開発されている（例えば、特許文献２、或いは、特許文献３を参照。）。
エレクトロマイグレーションに依って切断する電気ヒューズとして、特許文献２に見られる発明では、ポリサイドを材料とするものが知られているのであるが、その材料を採用したことに起因し、ヒューズを作製し得る層は最下層に限られてしまい、レイアウトの自由度が極めて低い旨の欠点がある。
同じく、エレクトロマイグレーションに依って切断する電気ヒューズとして、特許文献３に見られる発明では、導電プラグや配線にタングステンを用い、それと同じ材料でヒューズを形成しているのであるが、この発明にＣｕを用いるデュアルダマシン法を応用して配線を形成するとした場合、当然、導電プラグ、配線、ヒューズの材料はＣｕとなるが、ヒューズをＣｕにしたのでは、切断した際、絶縁膜中にＣｕが拡散してしまうから実施は不可能である。
特開２００１−２８４３５２号公報
米国特許第５９６９４０４号明細書
特開２００２−４３４３２号公報
本発明では、Ｃｕの埋め込み配線構造に於けるバリアメタルで構成したヒューズを少ない工程で容易に作製できるように、また、埋め込み配線表面とヒューズ表面とが同一面にある構造を実現しようとする。
本発明に於いては、第１の金属と第２の金属とが順に積層されて絶縁膜中に埋め込まれた構造の一対のヒューズ電極を備え、第１の金属は両ヒューズ電極を隔てる絶縁膜上を越えて両ヒューズ電極を結ぶと共に表面がヒューズ電極周辺と略同一面を成し且つ該絶縁膜上に在る部分がヒューズ部を成すことが基本になっている。
前記手段を採ることに依り、ヒューズの面積は、レーザー切断を用いるヒューズに比較して縮小することが可能であり、また、配線層に形成されるので、多結晶Ｓｉの電気ヒューズと異なり、レイアウトの自由度が大きく、そして、縦方向に積層形成することができる為、高い集積度を実現することができ、更にまた、特許文献１に見られるヒューズに比較して製造工程が簡単であり、そして、ヒューズを作製する際に近接効果を利用すれば、工程の増加は皆無である。
図１は本発明の半導体装置に於ける基本構造を説明する為の要部切断側面図であり、図２４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
図１に見られる半導体装置が図２４に見られる半導体装置と相違するところは、バリアメタル膜は記号５で表示した１層のみであり、そのバリアメタル膜５にヒューズ５Ａを形成してあるので、図２４に見られるバリアメタル膜８及びヒューズ８Ａは存在しない。ここで、バリアメタルとしては、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＮを用いることができる。
即ち、図１に見られる半導体装置では、１層のバリアメタル膜５が埋め込み配線７−７間の絶縁膜４を越えて延在し、その絶縁膜４上に位置するバリアメタル膜５をパターニングしてヒューズ５Ａを形成した構成になっている。
この構成が可能になった理由は、埋め込み配線７−７間の絶縁膜４の頂面がバリアメタル膜５の厚さを受容する分だけ他の部分の絶縁膜４に比較して低く形成されていることに依る。即ち、ビアホール及び配線溝を埋めるバリアメタル膜及びＣｕ膜を形成した後、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を適用して研磨を行って図示の構成にするのであるが、図２４に見られる従来の半導体装置に於いて、バリアメタル膜８に対し、このような研磨を行った場合、ヒューズとなるべき部分は勿論のこと、他の部分も除去されてしまうので、図１に見られるような半導体装置は実現することができない。
ところで、埋め込み配線７−７間に位置するヒューズ形成予定部分の絶縁膜４を少なくともバリアメタル膜５の厚さ分だけ他の部分の絶縁膜４に比較して低く（薄く）することは本発明にとって重要な事項であり、そして、それを実現する手段は幾つか存在するが、後に説明する実施例に見られるように、エッチャントを異にする複数の被膜を使い分ける方法、エッチングマスクとなるレジスト膜の一部を選択的に薄くしてマスク効果を低下させ、その下の絶縁膜のみエッチングされるようにする方法などがある。
エッチングマスクとなるレジスト膜の一部を選択的に薄くするには、近接効果を利用すとことが効果的であることから、公知の技術ではあるが、ここで、近接効果について概略を説明する。
図２及び図３は近接効果について説明する為の半導体装置及び露光装置の一部を表す要部説明図であり、図に於いて、９はレジスト膜、１０は露光マスク、１１は露光光をそれぞれ示している。
図示のように、露光マスク１０を透過してきた光は強度分布をもつので、パターンの間隔が狭い場合、楕円で囲んだ部分に見られるように強度分布が重なる領域が生じ、その重なった領域に於ける光強度は足し算されるので、他の領域に比較して大きな値となる。この光強度がレジスト膜９の感光閾値を越えてしまうとパターンが形成されることとなり、従って、現像を行うと記号９Ａで示してあるように薄くすることができる。
この状態で、図３に見られるようにエッチングを行った場合、薄いレジスト膜９Ａの下地になっている絶縁膜４は、レジスト膜９が全く存在しない領域に比較し、量は少ないのであるがエッチングされるので、薄くすることができる。
図４乃至図１２は実施例１を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、実施例１は前記近接効果を利用しない方法である。
図４参照
（１）
ＰＥ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ）−ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、半導体素子が作り込まれた基板（図示せず）に積層された配線層１３の上にビア層間絶縁膜である厚さ５０ｎｍのＳｉＣからなる第１のエッチングストッパー膜１５、厚さ３００ｎｍのＳｉＯ2 からなる第１の絶縁膜１６を成膜する。尚、必須ではないが、この工程に於いて、配線層１３に於ける配線に起因する段差を平坦化する為、第１の絶縁膜１６の厚さを８００ｎｍ程度に成膜し、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を適用して例えば５００ｎｍ程度を研磨・除去を行っても良い。
（１）
ＰＥ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ）−ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、半導体素子が作り込まれた基板（図示せず）に積層された配線層１３の上にビア層間絶縁膜である厚さ５０ｎｍのＳｉＣからなる第１のエッチングストッパー膜１５、厚さ３００ｎｍのＳｉＯ2 からなる第１の絶縁膜１６を成膜する。尚、必須ではないが、この工程に於いて、配線層１３に於ける配線に起因する段差を平坦化する為、第１の絶縁膜１６の厚さを８００ｎｍ程度に成膜し、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を適用して例えば５００ｎｍ程度を研磨・除去を行っても良い。
（２）
引き続いて、ＰＥ−ＣＶＤ法を適用することに依り、第１の絶縁膜１６上に配線層間絶縁膜である厚さ３０ｎｍのＳｉＣからなる第２のエッチングストッパー膜１７、厚さ３００ｎｍのＳｉＯ2 からなる第２の絶縁膜１８、厚さ５０ｎｍのＳｉ3 Ｎ4 からなる反射防止膜１９を成膜する。
引き続いて、ＰＥ−ＣＶＤ法を適用することに依り、第１の絶縁膜１６上に配線層間絶縁膜である厚さ３０ｎｍのＳｉＣからなる第２のエッチングストッパー膜１７、厚さ３００ｎｍのＳｉＯ2 からなる第２の絶縁膜１８、厚さ５０ｎｍのＳｉ3 Ｎ4 からなる反射防止膜１９を成膜する。
図５参照
（３）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、反射防止膜１９上にビアホールパターンの開口２０Ａをもつレジスト膜２０を形成する。
（３）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、反射防止膜１９上にビアホールパターンの開口２０Ａをもつレジスト膜２０を形成する。
（４） レジスト膜２０をマスクとして、反射防止膜１９、第２の絶縁膜１８、第２のエッチングストッパー膜１７、第１の絶縁膜１６のエッチングを行ってビアホール１５Ａを形成する。この際のエッチング法としてはドライエッチング法を適用し、又、エッチングガスとしてはＳｉ3 Ｎ4 に対してはＣＦ4 ＋Ａｒを、ＳｉＯ2 及びＳｉＣに対してはＣ4 Ｆ6 ＋Ａｒ＋Ｏ2 を用いて良い。
図６参照
（５） エッチングガスをＯ2 ＋ＣＦ4 とするプラズマアッシング法を適用することに依り、レジスト膜２０を除去し、その後、新たに浅いトレンチを形成する為の開口２１Ａをもつレジスト膜２１を形成する。
（５） エッチングガスをＯ2 ＋ＣＦ4 とするプラズマアッシング法を適用することに依り、レジスト膜２０を除去し、その後、新たに浅いトレンチを形成する為の開口２１Ａをもつレジスト膜２１を形成する。
（６）
エッチングガスをＣＦ4 ＋Ａｒとするドライエッチング法を適用することに依り、レジスト膜２１をマスクとして反射防止膜１９のエッチングを行い、浅いトレンチのパターンをもつ開口１９Ａを形成する。尚、開口１９Ａのパターンを用いて、第２の絶縁膜１８に形成される浅いトレンチの深さは、後に形成するバリアメタル膜２２（図１１参照）の厚さ如何に依って調整する必要があり、バリアメタル膜２２が厚い場合には、第２の絶縁膜１８に形成する浅いトレンチは深く形成しなければならず、その為には、反射防止膜１９に開口１９Ａを形成する際、下地の第２の絶縁膜１８の一部に食い込むようにエッチングを行うことも必要になる。
エッチングガスをＣＦ4 ＋Ａｒとするドライエッチング法を適用することに依り、レジスト膜２１をマスクとして反射防止膜１９のエッチングを行い、浅いトレンチのパターンをもつ開口１９Ａを形成する。尚、開口１９Ａのパターンを用いて、第２の絶縁膜１８に形成される浅いトレンチの深さは、後に形成するバリアメタル膜２２（図１１参照）の厚さ如何に依って調整する必要があり、バリアメタル膜２２が厚い場合には、第２の絶縁膜１８に形成する浅いトレンチは深く形成しなければならず、その為には、反射防止膜１９に開口１９Ａを形成する際、下地の第２の絶縁膜１８の一部に食い込むようにエッチングを行うことも必要になる。
図７参照
（７）
ガスをＯ2 とするプラズマアッシング法を適用することに依り、レジスト膜２１を除去する。この工程を経ることで、開口１９Ａが形成された反射防止膜１９が表出され、又、再度、ビアホール１５Ａが現れる。
（７）
ガスをＯ2 とするプラズマアッシング法を適用することに依り、レジスト膜２１を除去する。この工程を経ることで、開口１９Ａが形成された反射防止膜１９が表出され、又、再度、ビアホール１５Ａが現れる。
（８）
ビアホール１５Ａ内に樹脂２７を埋め込み、エッチングガスをＯ2 とするプラズマエッチング法を適用することに依り、樹脂２７を所要高さ、例えば、配線層間絶縁膜である第２の絶縁膜１８とビア層間絶縁膜である第１の絶縁膜１６との境界、即ち、第２のエッチングストッパー膜１７の近傍までエッチバックする。尚、樹脂２７としてはノボラック樹脂を用いて良い。
ビアホール１５Ａ内に樹脂２７を埋め込み、エッチングガスをＯ2 とするプラズマエッチング法を適用することに依り、樹脂２７を所要高さ、例えば、配線層間絶縁膜である第２の絶縁膜１８とビア層間絶縁膜である第１の絶縁膜１６との境界、即ち、第２のエッチングストッパー膜１７の近傍までエッチバックする。尚、樹脂２７としてはノボラック樹脂を用いて良い。
図８参照
（９）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、配線パターンの開口２６Ａをもつレジスト膜２６を形成する。
（９）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、配線パターンの開口２６Ａをもつレジスト膜２６を形成する。
図９参照
（１０）
エッチングガスをＣＦ4 ＋Ａｒとするドライエッチング法を適用することに依り、レジスト膜２６をマスクとして反射防止膜１９並びに第２の絶縁膜１８のエッチングを行い、配線溝１７Ａを形成する。
（１０）
エッチングガスをＣＦ4 ＋Ａｒとするドライエッチング法を適用することに依り、レジスト膜２６をマスクとして反射防止膜１９並びに第２の絶縁膜１８のエッチングを行い、配線溝１７Ａを形成する。
図１０参照
（１１）
エッチングガスをＣＦ4 ＋Ｏ2 とするプラズマエッチング法を適用することに依り、レジスト膜２６及びビアホール１５Ａ内の樹脂２７を除去し、引き続き、ビアホール１５Ａ内の第１のエッチングストッパー膜１５、レジスト膜２６を除去することで現れた反射防止膜１９、配線溝１７Ａ内の第２のエッチングストッパー膜１７を除去する。尚、レジスト膜２６が除去されて表出される第２の絶縁膜１８のうち、浅いトレンチに対応する領域は他の領域に比較して薄くなっていて、これを記号１８Ａで指示してある。
（１１）
エッチングガスをＣＦ4 ＋Ｏ2 とするプラズマエッチング法を適用することに依り、レジスト膜２６及びビアホール１５Ａ内の樹脂２７を除去し、引き続き、ビアホール１５Ａ内の第１のエッチングストッパー膜１５、レジスト膜２６を除去することで現れた反射防止膜１９、配線溝１７Ａ内の第２のエッチングストッパー膜１７を除去する。尚、レジスト膜２６が除去されて表出される第２の絶縁膜１８のうち、浅いトレンチに対応する領域は他の領域に比較して薄くなっていて、これを記号１８Ａで指示してある。
図１１参照
（１２）
スパッタリング法を適用することに依り、厚さが２５ｎｍのＴａからなるバリアメタル膜２２及び厚さ１００ｎｍのシードＣｕ膜を形成する。尚、シードＣｕ膜は、次の工程で成膜するＣｕ膜と一体化される為、図示されていない。
（１２）
スパッタリング法を適用することに依り、厚さが２５ｎｍのＴａからなるバリアメタル膜２２及び厚さ１００ｎｍのシードＣｕ膜を形成する。尚、シードＣｕ膜は、次の工程で成膜するＣｕ膜と一体化される為、図示されていない。
（１３）
電解めっき法を適用することに依り、シードＣｕ膜上にＣｕ膜を形成する。尚、ビアホール１５Ａ内に埋め込まれたＣｕ膜は、そのまま導電プラグとして作用可能であるから、これを２４Ａで指示してある。また、この実施例では、導電プラグや配線にＣｕを用いるが、Ａｌに代替しても良い。
電解めっき法を適用することに依り、シードＣｕ膜上にＣｕ膜を形成する。尚、ビアホール１５Ａ内に埋め込まれたＣｕ膜は、そのまま導電プラグとして作用可能であるから、これを２４Ａで指示してある。また、この実施例では、導電プラグや配線にＣｕを用いるが、Ａｌに代替しても良い。
図１２参照
（１４）
ＣＭＰ法を適用することに依り、Ｃｕ膜及びバリアメタル膜２２の研磨を行って、第２の絶縁膜１８を表出させる。この工程を経ることで、第２の絶縁膜１８上のバリアメタル膜２２は除去されてしまうが、浅いトレンチの部分、即ち、薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２は残ってヒューズ２２Ａを成し、また、配線溝１７Ａ内のＣｕ膜が配線２４を構成する。尚、ヒューズ２２Ａは、必要とされる形状、例えば細線状にパターニングされても良い。
（１４）
ＣＭＰ法を適用することに依り、Ｃｕ膜及びバリアメタル膜２２の研磨を行って、第２の絶縁膜１８を表出させる。この工程を経ることで、第２の絶縁膜１８上のバリアメタル膜２２は除去されてしまうが、浅いトレンチの部分、即ち、薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２は残ってヒューズ２２Ａを成し、また、配線溝１７Ａ内のＣｕ膜が配線２４を構成する。尚、ヒューズ２２Ａは、必要とされる形状、例えば細線状にパターニングされても良い。
図１３乃至図２０は実施例２を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、実施例２は前記説明した近接効果を利用する方法を採っている。
図１３参照
（１）
ＰＥ−ＣＶＤ法を適用することに依り、半導体素子が作り込まれた基板に積層された配線層の上にビア層間絶縁膜である厚さ５０ｎｍのＳｉＣからなる第１のエッチングストッパー膜１５、厚さ３００ｎｍのＳｉＯ2 からなる第１の絶縁膜１６を成膜する。尚、必須ではないが、この工程に於いて、配線層１３に於ける配線に起因する段差を平坦化する為、第１の絶縁膜１６の成膜厚さを８００ｎｍ程度とし、ＣＭＰ法を適用して例えば５００ｎｍ程度を研磨・除去を行っても良い。
（１）
ＰＥ−ＣＶＤ法を適用することに依り、半導体素子が作り込まれた基板に積層された配線層の上にビア層間絶縁膜である厚さ５０ｎｍのＳｉＣからなる第１のエッチングストッパー膜１５、厚さ３００ｎｍのＳｉＯ2 からなる第１の絶縁膜１６を成膜する。尚、必須ではないが、この工程に於いて、配線層１３に於ける配線に起因する段差を平坦化する為、第１の絶縁膜１６の成膜厚さを８００ｎｍ程度とし、ＣＭＰ法を適用して例えば５００ｎｍ程度を研磨・除去を行っても良い。
（２）
引き続いて、ＰＥ−ＣＶＤ法を適用することに依り、第１の絶縁膜１６上に配線層間絶縁膜である厚さ３０ｎｍのＳｉＣからなる第２のエッチングストッパー膜１７、厚さ３００ｎｍのＳｉＯ2 からなる第２の絶縁膜１８、厚さ５０ｎｍのＳｉ3 Ｎ4 からなる反射防止膜１９を成膜する。
引き続いて、ＰＥ−ＣＶＤ法を適用することに依り、第１の絶縁膜１６上に配線層間絶縁膜である厚さ３０ｎｍのＳｉＣからなる第２のエッチングストッパー膜１７、厚さ３００ｎｍのＳｉＯ2 からなる第２の絶縁膜１８、厚さ５０ｎｍのＳｉ3 Ｎ4 からなる反射防止膜１９を成膜する。
図１４参照
（３）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、反射防止膜１９上にビアホールパターンの開口２０Ａをもつレジスト膜２０を形成する。
（３）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、反射防止膜１９上にビアホールパターンの開口２０Ａをもつレジスト膜２０を形成する。
（４） レジスト膜２０をマスクとして、反射防止膜１９、第２の絶縁膜１８、第２のエッチングストッパー膜１７、第１の絶縁膜１６のエッチングを行ってビアホール１５Ａを形成する。この際のエッチング法としてはドライエッチング法を適用し、又、エッチングガスとしてはＳｉ3 Ｎ4 に対しＣＦ4 ＋Ａｒを、ＳｉＯ2 並びにＳｉＣに対しＣ4 Ｆ6 ＋Ａｒ＋Ｏ2 をそれぞれ用いて良い。
図１５参照 （５）
エッチングガスをＯ2 ＋ＣＦ4 とするプラズマアッシング法を適用することに依り、レジスト膜２０を除去する。
エッチングガスをＯ2 ＋ＣＦ4 とするプラズマアッシング法を適用することに依り、レジスト膜２０を除去する。
（６）
ビアホール１５Ａ内に樹脂２７を埋め込み、エッチングガスをＯ2 とするプラズマエッチング法を適用することに依り、樹脂２７を所要高さ、例えば、配線層間絶縁膜である第２の絶縁膜１８とビア層間絶縁膜である第１の絶縁膜１６との境界、即ち、第２のエッチングストッパー膜１７の近傍までエッチバックする。尚、樹脂２７としてはノボラック樹脂を用いて良い。
ビアホール１５Ａ内に樹脂２７を埋め込み、エッチングガスをＯ2 とするプラズマエッチング法を適用することに依り、樹脂２７を所要高さ、例えば、配線層間絶縁膜である第２の絶縁膜１８とビア層間絶縁膜である第１の絶縁膜１６との境界、即ち、第２のエッチングストッパー膜１７の近傍までエッチバックする。尚、樹脂２７としてはノボラック樹脂を用いて良い。
図１６参照
（７）
レジストプロセスを適用することに依り、配線溝を形成する為の開口２８Ａをもつレジスト膜２８を形成する。
（７）
レジストプロセスを適用することに依り、配線溝を形成する為の開口２８Ａをもつレジスト膜２８を形成する。
（８）
配線溝パターンを形成する為、レジスト膜２８の露光及び現像を行うのであるが、露光の際、配線溝−配線溝の間隔を狭めた箇所で近接効果を生成させてレジスト膜２８の一部露光を行って現像すると、記号２８Ｂで指示してあるように、他の部分に比較して薄いレジスト膜が形成される。
配線溝パターンを形成する為、レジスト膜２８の露光及び現像を行うのであるが、露光の際、配線溝−配線溝の間隔を狭めた箇所で近接効果を生成させてレジスト膜２８の一部露光を行って現像すると、記号２８Ｂで指示してあるように、他の部分に比較して薄いレジスト膜が形成される。
図１７参照 （９）
レジスト膜２８をマスクとして反射防止膜１９、第２の絶縁膜１８のエッチングを行って配線溝１７Ａを形成するのであるが、薄いレジスト膜２８Ｂは、エッチング中に失われてしまうので、その下地になっている第２の絶縁膜１８もエッチングされるので薄くなってしまう。図１７では、この薄くなった第２の絶縁膜を記号１８Ａで示してある。
レジスト膜２８をマスクとして反射防止膜１９、第２の絶縁膜１８のエッチングを行って配線溝１７Ａを形成するのであるが、薄いレジスト膜２８Ｂは、エッチング中に失われてしまうので、その下地になっている第２の絶縁膜１８もエッチングされるので薄くなってしまう。図１７では、この薄くなった第２の絶縁膜を記号１８Ａで示してある。
図１８参照
（１０）
Ｏ2 ＋ＣＦ4 を反応ガスとするプラズマエッチング法を適用し、レジスト膜２８及びビアホール１５Ａ内の樹脂２７を除去し、次いで、配線溝１７Ａの底に表出された第２のエッチングストッパー膜１７及びビアホール１５Ａの底に表出された第１のエッチングストッパー膜１５のエッチングを行って配線溝１７Ａの底には第１の絶縁膜１６の一部が、そして、ビアホール１５Ａの底には下層配線の一部がそれぞれ表出される。
（１０）
Ｏ2 ＋ＣＦ4 を反応ガスとするプラズマエッチング法を適用し、レジスト膜２８及びビアホール１５Ａ内の樹脂２７を除去し、次いで、配線溝１７Ａの底に表出された第２のエッチングストッパー膜１７及びビアホール１５Ａの底に表出された第１のエッチングストッパー膜１５のエッチングを行って配線溝１７Ａの底には第１の絶縁膜１６の一部が、そして、ビアホール１５Ａの底には下層配線の一部がそれぞれ表出される。
図１９参照
（１１）
スパッタリング装置を用い、全面に厚さ２５ｎｍのＴａからなるバリアメタル膜２２及び厚さ１００ｎｍのシードＣｕ膜を形成する。尚、シードＣｕ膜は、その上に形成されるＣｕ膜と一体化されてしまうものであるから、特に記号を付与して表示することはしていない。また、バリアメタル膜２２を成膜する前に同一真空中（ｉｎ−ｓｉｔｕ）でＡｒスパッタリングやＨ2 プラズマ、及び、Ｈ2 アニールで前処理を行っても良い。
（１１）
スパッタリング装置を用い、全面に厚さ２５ｎｍのＴａからなるバリアメタル膜２２及び厚さ１００ｎｍのシードＣｕ膜を形成する。尚、シードＣｕ膜は、その上に形成されるＣｕ膜と一体化されてしまうものであるから、特に記号を付与して表示することはしていない。また、バリアメタル膜２２を成膜する前に同一真空中（ｉｎ−ｓｉｔｕ）でＡｒスパッタリングやＨ2 プラズマ、及び、Ｈ2 アニールで前処理を行っても良い。
（１２）
電界めっき法を適用することに依り、シードＣｕ膜上に厚いＣｕ膜を形成する。Ｃｕ膜はビアホール１５Ａ内並びに配線溝１７Ａを充分に埋めて表面に展延する程度の厚さにする。尚、ビアホール１５Ａを埋めたＣｕ膜は、そのまま導電プラグとして作用可能であるから、これを記号２４Ａで指示してある。
電界めっき法を適用することに依り、シードＣｕ膜上に厚いＣｕ膜を形成する。Ｃｕ膜はビアホール１５Ａ内並びに配線溝１７Ａを充分に埋めて表面に展延する程度の厚さにする。尚、ビアホール１５Ａを埋めたＣｕ膜は、そのまま導電プラグとして作用可能であるから、これを記号２４Ａで指示してある。
図２０参照
（１３）
ＣＭＰ法を適用することに依り、不要なＣｕ膜及びバリアメタル膜２２の研磨除去を行って、第２の絶縁膜１８を表出させる。この工程を経ることで、第２の絶縁膜１８上のバリアメタル膜２２は除去されてしまうが、浅いトレンチの部分、即ち、薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２は残ってヒューズ２２Ａを成し、また、配線溝１７Ａ内のＣｕ膜が配線２４を構成する。尚、ヒューズ２２Ａは、必要とされる形状、例えば細線状にパターニングされても良い。
（１３）
ＣＭＰ法を適用することに依り、不要なＣｕ膜及びバリアメタル膜２２の研磨除去を行って、第２の絶縁膜１８を表出させる。この工程を経ることで、第２の絶縁膜１８上のバリアメタル膜２２は除去されてしまうが、浅いトレンチの部分、即ち、薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２は残ってヒューズ２２Ａを成し、また、配線溝１７Ａ内のＣｕ膜が配線２４を構成する。尚、ヒューズ２２Ａは、必要とされる形状、例えば細線状にパターニングされても良い。
図２１乃至図２３は実施例３を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、実施例３は実施例２で説明した近接効果をビアホールの形成段階で利用する方法である。
図２１参照
（１）
基板上に第１のエッチングストッパー膜１５を形成してから反射防止膜１９を形成するまでの工程は実施例２と同じであるから説明を省略して次の段階から説明する。
先ず、リソグラフィ技術に於けるレジストプロセスを適用することに依り、ビアホール形成予定部分に開口２６Ａをもつレジスト膜２６を形成する。尚、この場合、形成すべきビアホールは、レジスト膜２６にパターンを露光する際に近接効果が生ずる程度に近接した位置に形成するものとする。
（１）
基板上に第１のエッチングストッパー膜１５を形成してから反射防止膜１９を形成するまでの工程は実施例２と同じであるから説明を省略して次の段階から説明する。
先ず、リソグラフィ技術に於けるレジストプロセスを適用することに依り、ビアホール形成予定部分に開口２６Ａをもつレジスト膜２６を形成する。尚、この場合、形成すべきビアホールは、レジスト膜２６にパターンを露光する際に近接効果が生ずる程度に近接した位置に形成するものとする。
（２）
ビアホールを形成する為、レジスト膜２６の露光及び現像を行うのであるが、ビアホール形成予定領域に対応する開口は前記したように近接している為、開口−開口間に在るレジスト膜は、記号２６Ｂで指示してあるように、他の部分に比較して薄く形成される。
ビアホールを形成する為、レジスト膜２６の露光及び現像を行うのであるが、ビアホール形成予定領域に対応する開口は前記したように近接している為、開口−開口間に在るレジスト膜は、記号２６Ｂで指示してあるように、他の部分に比較して薄く形成される。
図２２参照
（３）
レジスト膜２６をマスクとして反射防止膜１９、第２の絶縁膜１８、第２のエッチングストッパー膜１７、第１の絶縁膜１６のエッチングを行ってビアホール１６Ａを形成するのであるが、薄いレジスト膜２６は、エッチング中に失われてしまうので、その下地になっている第２の絶縁膜１８もエッチングされ、破線で表したように薄くなってしまう。図２２では、薄くなった第２の絶縁膜を記号１８Ａで示してある。
（３）
レジスト膜２６をマスクとして反射防止膜１９、第２の絶縁膜１８、第２のエッチングストッパー膜１７、第１の絶縁膜１６のエッチングを行ってビアホール１６Ａを形成するのであるが、薄いレジスト膜２６は、エッチング中に失われてしまうので、その下地になっている第２の絶縁膜１８もエッチングされ、破線で表したように薄くなってしまう。図２２では、薄くなった第２の絶縁膜を記号１８Ａで示してある。
図２３参照
（４）
ビアホール１６Ａ内に例えばノボラックからなる樹脂を埋め込み、Ｏ2 プラズマを用いて樹脂を所要高さ、例えば第１の絶縁膜１６と略同一面になる程度までエッチバックを行う（図示せず）。
（４）
ビアホール１６Ａ内に例えばノボラックからなる樹脂を埋め込み、Ｏ2 プラズマを用いて樹脂を所要高さ、例えば第１の絶縁膜１６と略同一面になる程度までエッチバックを行う（図示せず）。
（５）
リソグラフィ技術に於けるレジストプロセスを適用することに依り、配線溝パターンをもつレジスト膜（図示せず）を形成する。
リソグラフィ技術に於けるレジストプロセスを適用することに依り、配線溝パターンをもつレジスト膜（図示せず）を形成する。
（６）
前記工程（５）で形成したレジスト膜をマスクとして、反射防止膜１９、第２の絶縁膜１８のエッチングを行って配線溝を形成する。
前記工程（５）で形成したレジスト膜をマスクとして、反射防止膜１９、第２の絶縁膜１８のエッチングを行って配線溝を形成する。
（７）
Ｏ2 ＋ＣＦ4 を反応ガスとするプラズマエッチング法を適用し、レジスト膜及びビアホール１６Ａ内のノボラック樹脂を除去する。
Ｏ2 ＋ＣＦ4 を反応ガスとするプラズマエッチング法を適用し、レジスト膜及びビアホール１６Ａ内のノボラック樹脂を除去する。
（８）
配線溝の底に表出されている第２のエッチングストッパー膜１７及びビアホールの底に表出された第１のエッチングストッパー膜１５のエッチングを行って、配線溝の底には第１の絶縁膜１６の一部を、そして、ビアホールの底には下層配線２５の一部をそれぞれ表出させる。
配線溝の底に表出されている第２のエッチングストッパー膜１７及びビアホールの底に表出された第１のエッチングストッパー膜１５のエッチングを行って、配線溝の底には第１の絶縁膜１６の一部を、そして、ビアホールの底には下層配線２５の一部をそれぞれ表出させる。
（９）
スパッタリング装置を用い、全面に厚さ２５ｎｍのＴａからなるバリアメタル膜２２及び厚さ１００ｎｍのシードＣｕ膜を形成する。尚、シードＣｕ膜は、その上に形成されるＣｕ膜と一体化されてしまうものであるから、特に記号を付与して表示することはしていない。また、バリアメタル膜２２を成膜する前にｉｎ−ｓｉｔｕでＡｒスパッタリングやＨ2 プラズマ、及び、Ｈ2 アニールで前処理を行っても良い。
スパッタリング装置を用い、全面に厚さ２５ｎｍのＴａからなるバリアメタル膜２２及び厚さ１００ｎｍのシードＣｕ膜を形成する。尚、シードＣｕ膜は、その上に形成されるＣｕ膜と一体化されてしまうものであるから、特に記号を付与して表示することはしていない。また、バリアメタル膜２２を成膜する前にｉｎ−ｓｉｔｕでＡｒスパッタリングやＨ2 プラズマ、及び、Ｈ2 アニールで前処理を行っても良い。
（１０）
電界めっき法を適用することに依り、シードＣｕ膜上にＣｕ膜を形成する。そのＣｕ膜はビアホール内及び配線溝を充分に埋めて表面に展延する程度の厚さにする。
電界めっき法を適用することに依り、シードＣｕ膜上にＣｕ膜を形成する。そのＣｕ膜はビアホール内及び配線溝を充分に埋めて表面に展延する程度の厚さにする。
（１１）
ＣＭＰ法を適用することに依り、不要なＣｕ膜及びバリアメタル膜２２の研磨除去を行う。この場合の研磨は、薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２が表出される程度に実施する。この工程を経ることで、導電プラグ２３及び埋め込み配線２４が形成される。
ＣＭＰ法を適用することに依り、不要なＣｕ膜及びバリアメタル膜２２の研磨除去を行う。この場合の研磨は、薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２が表出される程度に実施する。この工程を経ることで、導電プラグ２３及び埋め込み配線２４が形成される。
（１２）
薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２を所要の形状、例えば細線状にパターニングしてヒューズ２２Ａを形成する。
薄い第２の絶縁膜１８Ａ上に在るバリアメタル膜２２を所要の形状、例えば細線状にパターニングしてヒューズ２２Ａを形成する。
１ 基板
２ 絶縁膜
３ エッチングストッパー膜
４ 絶縁膜
５ バリアメタル膜
５Ａ ヒューズ
６ 導電プラグ
７ 埋め込み配線
２ 絶縁膜
３ エッチングストッパー膜
４ 絶縁膜
５ バリアメタル膜
５Ａ ヒューズ
６ 導電プラグ
７ 埋め込み配線
Claims (4)
- 第１の金属と第２の金属とが順に積層されて絶縁膜中に埋め込まれた構造の一対のヒューズ電極を備え、
第１の金属は両ヒューズ電極を隔てる絶縁膜上を越えて両ヒューズ電極を結ぶと共に表面がヒューズ電極及びその周辺と略同一面を成し且つ該絶縁膜上に在る部分がヒューズ部を成すこと
を特徴とする半導体装置。 - 第１の金属はＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＮから選択され、且つ、第２の金属はＣｕ或いはＡｌであること
を特徴とする請求項１記載の半導体装置。 - 絶縁膜に一対の第１の溝及び該一対の第１の溝と連なり且つ該一対の第１の溝に比較して浅い第２の溝を形成する工程と、
該一対の第１の溝及び該第２の溝に第１の金属及び第２の金属を積層して形成する工程と、
該第２の金属及び該第１の金属を研磨して該第２の溝中に在る該第１の金属を表出させてヒューズ部と成す工程と
が含まれてなることを特徴とする半導体装置の製造方法。 - 該第１の金属から成るバリアメタルの厚さ分だけ該第１の金属及び該第２の金属から成るヒューズ電極及びその周辺に比較して低くされた該第２の溝並びに該第２の溝で結ばれる該一対の第１の溝をもつ該絶縁膜を形成するに際し、該ヒューズ電極を埋め込む該一対の第１の溝を形成する為のレジスト膜に於ける一対の開口をリソグラフィに於ける近接効果が発生する程度に近接した位置に設定すること
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005037485A JP4634180B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005037485A JP4634180B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006228792A JP2006228792A (ja) | 2006-08-31 |
| JP4634180B2 true JP4634180B2 (ja) | 2011-02-16 |
Family
ID=36989923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005037485A Expired - Fee Related JP4634180B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4634180B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006051491A1 (de) * | 2006-10-31 | 2008-05-15 | Advanced Micro Devices, Inc., Sunnyvale | Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht |
| KR102122593B1 (ko) | 2013-10-22 | 2020-06-15 | 삼성전자주식회사 | 반도체 소자 |
| US20220165530A1 (en) * | 2020-11-20 | 2022-05-26 | Microchip Technology Incorporated | Electronic fuse (e-fuse) with displacement-plated e-fuse terminals |
| WO2022182382A1 (en) * | 2021-02-24 | 2022-09-01 | Microchip Technology Incorporated | Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals |
| US11600566B2 (en) | 2021-02-24 | 2023-03-07 | Microchip Technology Incorporated | Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332116A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002176055A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-02-15 JP JP2005037485A patent/JP4634180B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332116A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002176055A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006228792A (ja) | 2006-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
| US9099530B2 (en) | Methods of patterning small via pitch dimensions | |
| TWI536520B (zh) | 半導體裝置及方法 | |
| JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
| JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
| JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
| TW202145392A (zh) | 半導體結構 | |
| TW201732930A (zh) | 半導體裝置之形成方法 | |
| JP2006100571A (ja) | 半導体装置およびその製造方法 | |
| JP2008503073A (ja) | 層構造の製造方法 | |
| JP2006179515A (ja) | 半導体素子の製造方法、及びエッチング方法 | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US8207609B2 (en) | Optically transparent wires for secure circuits and methods of making same | |
| JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
| JP2007081284A (ja) | 半導体装置およびその製造方法 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR100789612B1 (ko) | 금속 배선 형성 방법 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| US20070148986A1 (en) | Semiconductor device and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4634180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |