JP3588612B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3588612B2 JP3588612B2 JP2003029547A JP2003029547A JP3588612B2 JP 3588612 B2 JP3588612 B2 JP 3588612B2 JP 2003029547 A JP2003029547 A JP 2003029547A JP 2003029547 A JP2003029547 A JP 2003029547A JP 3588612 B2 JP3588612 B2 JP 3588612B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wiring
- semiconductor device
- film
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置内の配線構造に係り、特にＬＳＩのヒューズ配線の構造および配線パターンの改良を図った半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置において、不良救済のための冗長回路（リダンダンシー回路）が設けられたものが一般的に知られている。このリダンダンシー回路には、正常に機能する回路から不良部分を切り離すためのヒューズ配線が設けられているのが一般的である。ヒューズ配線にレーザ光線（レーザビーム）を照射することより、ヒューズ配線を切断（ヒューズブロー）して、正常に機能する回路から不良部分を切り離す（例えば特許文献１〜４参照）。
【０００３】
ここでは、例えばＬＳＩのヒューズ配線付近の一般的な構造を、図１５（ａ）〜（ｃ）を参照しつつ簡潔に説明する。図１５（ａ）は、ＬＳＩをヒューズ配線の幅方向に沿って示す断面図である。図１５（ｂ）は、図１５（ａ）中Ｘ−Ｘ線に沿って示す断面図であり、具体的にはＬＳＩをヒューズ配線の長手方向に沿って示す断面図である。図１５（ｃ）は、ＬＳＩのヒューズ配線付近をその上方から臨んで示す平面図である。
【０００４】
シリコン基板１０１上には、多層配線構造が形成されており、図１５（ａ）は最上層とその下層の２層の各種配線１０２を代表的に示している。各配線１０２は、ＣｕやＡｌを用いて形成されるのが一般的であり、この場合はＣｕを用いて形成されているものとする。また、パッド部１０３ａは、ＡｌＣｕ、Ｃｕ、またはそれらの混合メタル等を用いて形成されるのが一般的である。この場合、パッド部１０３ａはＣｕを用いて形成されているものとする。
【０００５】
また、基板１０１上には層間絶縁膜１０４が積層されて設けられている。各層間絶縁膜１０４の間には、拡散防止膜１０５が設けられている。Ｃｕ配線１０２に対しては、層間絶縁膜１０４を、例えばプラズマ−ＳｉＯ２膜、Ｌｏｗ−ｋ膜（低比誘電率絶縁膜）、およびシリコン窒化膜の各膜、またはそれら各膜を積層した積層膜を用いて形成することが一般的である。この場合、各層間絶縁膜１０４はプラズマ−ＳｉＯ２膜とする。同様に、Ｃｕ配線１０２に対しては、Ｃｕの拡散を防止するために、拡散防止膜１０５を、例えばシリコン窒化膜、シリコン炭化膜（ＳｉＣ）、シリコン炭窒化膜（ＳｉＣＮ）、またはそれらと略同等の特性を有する膜を用いて、Ｃｕ拡散防止膜として形成することが一般的である。この場合、各Ｃｕ拡散防止膜１０５はシリコン窒化膜とする。また、最上層の層間絶縁膜１０４およびその下のＣｕ拡散防止膜１０５は、いわゆるパッシベーション膜１０６として形成されている。
【０００６】
各Ｃｕ配線１０２とＳｉＯ２膜１０４との間には、バリアメタル膜１０７が設けられている。各バリアメタル膜１０７は、例えばＴａ、Ｎｂ、Ｗ、またはＴｉなどの高融点金属からなる膜、あるいはそれら高融点金属の窒化物からなる膜、もしくはそれら高融点金属と高融点金属の窒化物との積層膜を用いて形成されている。
【０００７】
多層配線構造のＬＳＩの場合、第２層目以上のＣｕ配線１０２は、いわゆるデュアルダマシン工程、シングルダマシン工程、あるいはＲＩＥ工程等により形成されるのが一般的である。ここでは、最上層のＣｕ配線１０２ａおよびパッド部１０３ａは、デュアルダマシン工程によりヴィアプラグ１０８と一体に形成されている。すなわち、Ｃｕ配線１０２ａおよびパッド部１０３ａは、いわゆるデュアルダマシン構造となっている。
【０００８】
また、多層配線構造のＬＳＩの場合、ヒューズ配線は、一般的に最上層よりも下の配線層に設けられる。例えば、図１５（ａ）に示すように、最上層より１層下層のＣｕ配線１０２のうちの数本がヒューズ配線１０３として用いられる。Ｃｕヒューズ配線１０３の上方には、所定のヒューズ配線を電気的に断線させるヒューズブローを行い易くするために、いわゆるヒューズ窓１０９が設けられている。このヒューズ窓１０９は、ＬＳＩの製造に掛かる、いわゆるプロセスコストの低減等の観点から、最上層の層間絶縁膜１０４をエッチングして最上層配線のパッド部１０３ａを露出させる際に、併行して開けられるのが一般的である。
【０００９】
【特許文献１】
Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ Ｎｏ．： ６，３７６，８９４
【００１０】
【特許文献２】
特開２０００−２６９３４２号公報
【００１１】
【特許文献３】
特開平１１−１６３１４７号公報
【００１２】
【特許文献４】
Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ Ｎｏ．： ６，０５４，３３９
【００１３】
【発明が解決しようとする課題】
Ｃｕヒューズ配線１０３は酸化され易いため、ヒューズ窓１０９の底部１１０を完全に開放してＣｕヒューズ配線１０３の表面を露出させることは好ましくない。ところが、ヒューズブローを容易にするためには、Ｃｕヒューズ配線１０３上に残すＳｉＯ２膜１０４およびＣｕ拡散防止膜１０５の膜厚を厚くすることは好ましくない。したがって、ヒューズ窓１０９は、その底部１１０とＣｕヒューズ配線１０３の表面との間の残存膜１０４の膜厚が、できる限り薄くなるように形成される。
【００１４】
この際、エッチングの特性により、ヒューズ窓１０９の底部１１０は、図１５（ａ），（ｂ）に示すように、その上面が略アーチ形状に湾曲した形状になり易い。すると、図１５（ａ），（ｂ）に示すように、ヒューズ窓１０９の底部１１０の周縁部において、いわゆるトレンチング（Ｔｒｅｎｃｈｉｎｇ）現象が発生し、Ｃｕヒューズ配線１０３の表面の一部が露出するおそれがある。Ｃｕヒューズ配線１０３の表面が露出されると、その露出した部分からＣｕヒューズ配線１０３が酸化される。その結果、Ｃｕヒューズ配線１０３の配線抵抗が上昇し、Ｃｕヒューズ配線１０３の品質が劣化する問題が生じる。ひいては、ＬＳＩ全体の品質が損われるおそれがある。他方、Ｃｕヒューズ配線１０３の酸化を防ぐために、Ｃｕヒューズ配線１０３上の残存膜１０４の膜厚を薄く形成しつつ、Ｃｕヒューズ配線１０３の表面が露出しないようにヒューズ窓１０９の底部１１０の形状改善を図ることは、エッチングの特性により極めて困難である。
【００１５】
また、Ｃｕヒューズ配線１０３の表面が露出しないようにエッチングを行うと、Ｃｕヒューズ配線１０３上の残存膜１０４が厚くなる。残存膜１０４が厚膜化すると、ヒューズブローに必要とされるレーザビームのエネルギーを増大させる必要が生じる。この結果、エネルギーを増大させられたレーザビームが、切断すべきＣｕヒューズ配線１０３に隣接するＣｕヒューズ配線１０３にまで損傷を与えるおそれがある。これにより、ヒューズ配線１０３全体の信頼性を低下させるおそれが生じる。これを防ぐためには、隣接するヒューズ配線１０３同士の間隔である、いわゆるヒューズピッチを、所定の大きさ以上に規定する必要がある。具体的には、ヒューズピッチを、レーザビームのエネルギー、すなわちレーザビームの加工精度に規定される限界の大きさ以上に設定しなければならない。これにより、切断が所望されるヒューズ配線１０３にのみレーザビームを照射することができる。
【００１６】
このように、残存膜１０４が厚膜化すると、ヒューズ配線１０３の狭ピッチ化に限界が生じ易くなるなど、Ｃｕヒューズ配線１０３の配列に制限が生じる。ヒューズ配線１０３の狭ピッチ限界の低下は、ＬＳＩに搭載されるＣｕヒューズ配線１０３の本数の減少を招く。これにより、ヒューズブローによる、いわゆるチップ救済率が低下し、ひいてはＬＳＩの生産歩留まりが低下する。また、残存膜１０４が厚膜化すると、レーザビームの出力を上げたり、あるいはその微細加工の精度の限界を向上させたりする必要などが生じる。ひいては、ＬＳＩのプロセスコストの上昇につながるおそれがある。
【００１７】
さらに、近年、半導体装置の微細化および高密度化に伴い、半導体装置内の各種電子回路の微細化および高密度化が進んでいる。それに伴って、ヒューズ配線の本数も増大している。図１５（ｃ）に示すようなヒューズ配線構造では、ヒューズ配線１０３の本数を増やすためには、ヒューズ配線領域のサイズを大きくしなければならない。すると、半導体装置内におけるヒューズ配線領域の占有面積が増大し、半導体装置に搭載し得る救済回路の規模の縮小を引き起こす。このため、チップ救済率が低下するおそれがある。
【００１８】
また、ヒューズ配線１０３の本数を増やすために、ヒューズ配線領域を大きくするのではなく、各ヒューズ配線１０３の幅を細くする。すると、ヒューズ窓１０９の底部１１０の周縁部が開放された際にヒューズ配線１０３の露出された部分が酸化され易くなり、ＬＳＩの品質が損われ易くなる。さらに、ヒューズ配線領域を大きくすることなくヒューズ配線１０３の本数を増やすと、ヒューズピッチがレーザビームの加工精度で規定される限界を超えて、不用意に狭くなるおそれが生じる。すると、前述したように、ヒューズ配線１０３がヒューズブローによるダメージを受け易くなり、ヒューズ配線１０３全体の信頼性が低下するおそれがある。
【００１９】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、ヒューズブローを行い易く、かつ、ヒューズ配線やその周辺部の品質が劣化し難いヒューズ配線構造を備えた半導体装置を提供することにある。また、本発明の他の目的は、ヒューズブローによるダメージを受けるおそれを抑制できるとともに、ヒューズ配線領域を拡大することなく、ヒューズ配線の本数を増やすことができる半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
前記課題を解決するために、本発明の一態様に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層内に前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と一体に埋め込まれて設けられていることを特徴とするものである。
【００２１】
また、前記課題を解決するために、本発明の他の態様に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層内に前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と別体に埋め込まれて設けられていることを特徴とするものである。
【００２２】
また、前記課題を解決するために、本発明のまた他の態様に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層で前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と一体にエッチング加工により形成されて設けられていることを特徴とするものである。
【００２３】
これらの半導体装置においては、基板上に設けられたヒューズ配線の一部を構成するヒューズ本体部が、このヒューズ本体部に電気的に接続されて同じくヒューズ配線の一部を構成するヒューズ用引き出し線よりも上方に設けられている。また、ヒューズ本体部の上方においては、ヒューズ配線を覆うように設けられている絶縁膜内にヒューズブロー用凹部が形成されている。ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部がヒューズブロー用凹部の底部の内側領域に位置して設けられている。これにより、ヒューズブローを行い易いように、ヒューズブロー用凹部の底部とヒューズ配線の表面との間の残存膜の膜厚を薄く形成した際に底部の周縁部が開放されても、ヒューズ本体部およびヒューズ用引き出し線は露出するおそれが殆どない。また、レーザビームがヒューズ本体部に当たり易く、かつ、レーザビームのエネルギーがヒューズ本体部の下方などに逃げ難い。これにより、ヒューズブローを行う際に、断線されるヒューズ配線の周囲の絶縁膜などにダメージを与えるおそれが殆どない。
【００２４】
それとともに、ヒューズ用引き出し線が、ヒューズ本体部よりも下層に形成されている。これにより、ヒューズブローを行う際に、断線されるヒューズ配線に隣接するヒューズ配線にダメージを与えるおそれが殆どない。また、ヒューズ本体部の位置に拘らず、ヒューズ用引き出し線の配線パターンを半導体装置内の各種電子回路の設計に応じた適正なパターンに形成できる。
【００２５】
また、前記課題を解決するために、本発明のさらに他の実施形態に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線と同じ層に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成され、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線は、その幅が前記ヒューズ本体部の幅と同等以下に狭く形成されていることを特徴とするものである。
【００２６】
この半導体装置においては、基板上に設けられたヒューズ配線の一部を構成するヒューズ用引き出し線が、このヒューズ用引き出し線に電気的に接続されて同じくヒューズ配線の一部を構成するヒューズ本体部と同じ層に設けられている。また、ヒューズ本体部の上方においては、ヒューズ配線を覆うように設けられている絶縁膜内にヒューズブロー用凹部が形成されている。ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部がヒューズブロー用凹部の底部の内側領域に位置して設けられている。これにより、レーザビームがヒューズ本体部に当たり易く、かつ、レーザビームのエネルギーがヒューズ本体部の下方などに逃げ難い。これにより、ヒューズブローを行う際に、断線されるヒューズ配線の周囲の絶縁膜などにダメージを与えるおそれが殆どない。
【００２７】
それとともに、ヒューズ用引き出し線が、その幅がヒューズ本体部の幅と同等以下に狭く形成されている。これにより、ヒューズブローを行う際に、断線されるヒューズ配線に隣接するヒューズ配線がダメージを受けるおそれが殆どないように、ヒューズ用引き出し線の配線パターンを適正な形状に形成できる。また、ヒューズ本体部の位置に拘らず、ヒューズ用引き出し線の配線パターンを半導体装置内の各種電子回路の設計に応じた適正な形状に形成できる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１は、本発明の第１実施形態に係る半導体装置としてのＬＳＩの製造工程を示す工程断面図である。本実施形態のヒューズ配線１は、Ｃｕにより形成されている。また、ヒューズ配線１のヒューズ本体部２には、このヒューズ本体部２とヒューズ用引き出し線５とを電気的に接続するコンタクトプラグ部（ヴィアプラグ部）１２が一体に形成されている。すなわち、ヒューズ本体部２は、いわゆるデュアルダマシン構造に形成されている。
【００３０】
先ず、図１（ａ）に示すように、各種電子回路を構成する図示しない能動素子や多層配線構造などが形成されたＳｉ基板３の上に、第ｎ層目（ｎは正の整数）の層間絶縁膜（ＩＬＤ：Ｉｎｔｅｒ−ｌｅｖｅｌ Ｄｉｅｌｅｃｔｒｉｃｓ）４を設ける。後述するＣｕヒューズ配線１は、基板３上に所定の配線パターンで設けられて、各種電子回路などに電気的に接続されるものとなっている。第ｎ層目の層間絶縁膜４を含めて、基板３上に設けられる各層の層間絶縁膜４は、ＳｉＯ２膜（ＴＥＯＳ膜）や低比誘電率絶縁膜（Ｌｏｗ−ｋ膜）、またはそれら各膜を積層した積層膜により形成されることが一般的である。ＳｉＯ２膜は、例えばプラズマＣＶＤ法によって成膜される。本実施形態においては、各層間絶縁膜４はＳｉＯ２膜とする。
【００３１】
次に、第ｎ層目の層間絶縁膜４内に、Ｃｕヒューズ配線１の一部を構成するＣｕヒューズ用引き出し線５を形成する。先ず、予め設定されている所定の配線パターンに沿って層間絶縁膜４をエッチングして、下層配線としてのＣｕ引き出し線５を形成するための図示しない凹部（溝）を形成する。続けて、その溝内に、Ｃｕ引き出し線５の形成材料であるＣｕが層間絶縁膜４内に拡散するのを抑制するためのバリア膜（バリアメタル膜）６を設ける。本実施形態においては、このバリア膜６をＴａ層６ａおよびＴａＮ層６ｂからなる２層構造に形成する。この際、バリア膜６とＣｕ引き出し線５との材料同士の化学的な相性を考慮して、Ｃｕ引き出し線５に直接接触する内側の層をＴａ層６ａとし、このＴａ層６ａの外側の層をＴａＮ層６ｂとした。
【００３２】
続けて、バリア膜６の内側にＣｕ引き出し線５のシードとなるＣｕを主成分とする膜を成膜した後、電解めっき法によりＣｕ引き出し線５を形成する。この後、溝の外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。これにより、第ｎ層目の層間絶縁膜４内に、所望のＣｕ引き出し線５を得る。
【００３３】
次に、第ｎ層目の層間絶縁膜４の上に、絶縁膜の一種であり、Ｃｕ引き出し線５のＣｕが拡散するのを抑制するための第ｍ層目（ｍは正の整数）のＣｕ拡散防止膜７を設ける。この第ｍ層目の拡散防止膜７を始めとして、基板３上に設けられる各層のＣｕ拡散防止膜７は、例えばシリコン窒化膜、シリコン炭化膜（ＳｉＣ）、シリコン炭窒化膜（ＳｉＣＮ）、またはそれらと略同等の特性を有する膜により形成されることが一般的である。本実施形態においては、各Ｃｕ拡散防止膜７はシリコン窒化膜とする。
【００３４】
次に、第ｍ層目のＣｕ拡散防止膜７の上に第ｎ＋１層目の層間絶縁膜４を設けた後、その内部にＣｕヒューズ本体部２を形成するための凹部（溝）８ａ、およびＣｕヴィアプラグ部１２を形成するための凹部（溝）８ｂを形成する。本実施形態においては、Ｃｕヒューズ本体部２を、Ｃｕヴィアプラグ部１２が一体に形成されたデュアルダマシン構造に形成する。したがって、ヒューズ本体部用凹部（溝）８ａを、ヴィアプラグ部用凹部（溝）８ｂと一体に形成する。具体的には、前述した引き出し線用溝を形成する場合と同様に、予め設定されている所定の配線パターン、およびコンタクトパターンに応じて層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７をエッチングする。これにより、Ｃｕ引き出し線５の表面（上面）を一時的に露出させて、ヴィアプラグ部用溝８ｂと一体の所望のヒューズ本体部用溝８ａを得る。
【００３５】
続けて、図１（ｂ）に示すように、ヒューズ本体部用溝８ａ内に、Ｃｕヒューズ配線１を電気的に断線させるヒューズブローのターゲットとなるＣｕヒューズ本体部２を形成する。それとともに、ヴィアプラグ部用溝８ｂ内に、Ｃｕヒューズ本体部２とＣｕ引き出し線５とを電気的に接続するＣｕヴィアプラグ部１２を形成する。Ｃｕヒューズ本体部２およびＣｕヴィアプラグ部１２は、前述したＣｕ引き出し線５を形成する場合と同様の方法により形成される。
【００３６】
具体的には、先ずヒューズ本体部用溝８ａおよびヴィアプラグ部用溝８ｂ内に、Ｔａ層６ａおよびＴａＮ層６ｂの２層構造からなるバリア膜６を形成する。この後、バリア膜６の内側に、Ｃｕヒューズ本体部２およびＣｕヴィアプラグ部１２のシード層となる、図示しないＣｕを主成分とする膜を成膜する。続けて、そのＣｕを主成分とする膜の上に、電解めっき法によりＣｕヒューズ本体部２およびＣｕヴィアプラグ部１２を形成する。この後、両溝８ａ，８ｂの外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。これにより、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、所望のデュアルダマシン構造からなるＣｕヒューズ本体部２を得る。
【００３７】
以上でＣｕヒューズ配線１の主要部が形成される。本実施形態においては、Ｃｕヒューズ本体部２は、後述するヒューズブロー用凹部９の底部１０よりも小さく形成される。具体的には、Ｃｕヒューズ本体部２は、その長さおよび幅がヒューズブロー用凹部９の底部１０の長さおよび幅よりも小さく形成される。すなわち、Ｃｕヒューズ本体部２は、その平面視における面積が、ヒューズブロー用凹部９の底部１０の面積よりも十分に小さく形成される。それとともに、Ｃｕヒューズ本体部２は、その長さがヒューズブロー用レーザ光線（レーザビーム）の径以上の大きさに形成される。また、Ｃｕヒューズ本体部２は、ヒューズブロー用凹部９の底部１０と対向する領域の内側に位置するように形成される。特に、Ｃｕヒューズ本体部２は、その長手方向の両端部がヒューズブロー用凹部９の底部１０の内側領域に位置して設けられている。
【００３８】
通常、ヒューズ配線を切断するためのアライメントは、ヒューズブロー用レーザビームの照射光学系とは別体に設けられたアライメントスコープを用いて、基板上に形成されたアライメントマークを読み取ることにより行われる。アライメントマークの読み取りにより基板の平面位置および垂直位置の情報を得て、切断するヒューズ配線の座標とヒューズ配線に向けて照射するレーザビームの焦点位置を校正する。しかしながら、アライメントマークの形状や、マーク上の絶縁膜厚さ等のばらつきにより、校正された焦点位置と実際のヒューズ配線位置との間に誤差が生じる場合がある。このため、照射光学系には、少なくとも前記誤差を許容できるだけの焦点深度が必要とされる。
【００３９】
アライメントマークの読み取り誤算によるレーザビームの焦点位置の誤差が照射光学系の焦点深度より大きくなると、照射されたレーザビームの形状が劣化してヒューズ配線の切断不良が生じるおそれがある。また、ヒューズ配線上の絶縁膜の膜厚のばらつきや、基板の平坦性のばらつきによっても、レーザビームの照射光学系の光学距離が変動する。これによっても、ヒューズ配線の切断部においてレーザビームの形状が劣化する問題が生じる。
【００４０】
一般に、前述したレーザビームの焦点位置の誤差がヒューズブローに及ぼす影響を、許容範囲内に収めるためには、照射光学系の焦点深度を約０．７μｍ以上に設定する必要があることが経験的に分かっている。また、確保する焦点深度が大きくなる程、レーザビームの絞り限界（最小径）に対する制限も大きくなることが分かっている。したがって、ヒューズブローを適正に行うためには、本実施形態に係るＣｕヒューズ配線１（Ｃｕヒューズ本体部２）も、その大きさ（長さ）の最小値について制限を受ける。
【００４１】
もし、Ｃｕヒューズ本体部２の長さがレーザビームの最小径未満であると、ヒューズブローに必要な熱がＣｕヒューズ本体部２の下層に逃げてしまう。また、Ｃｕヒューズ本体部２の長さがレーザビームの最小径未満であると、Ｃｕヒューズ本体部２の下層のＣｕ引き出し線５までもがブローされるおそれがある。下層のＣｕ引き出し線５がブローされると、後述するヒューズ窓９の底部１０と下層のＣｕ引き出し線５との間に存在する第ｎ＋１層目の層間絶縁膜４にクラックなどが生じる場合もある。これらにより、Ｃｕヒューズ配線１を適正にブローできなくなるおそれがある。
【００４２】
図２は、ヒューズブロー用レーザビームの照射光学系の焦点深度を約０．７μｍ以上に設定する場合の、レーザビームの波長とレーザビームの最小径との関係をグラフにして示す図である。Ｃｕヒューズ本体部２の下地に過度のダメージを与えることなくＣｕヒューズ配線１を適正に切断するためには、レーザビームの波長に応じて、図２のグラフに示されたレーザビームの最小径以上の長さを有するＣｕヒューズ本体部２を形成する。
【００４３】
また、Ｃｕヴィアプラグ部１２は、Ｃｕヒューズ本体部２よりも小さく形成されている。具体的には、図１（ｂ）に示すように、Ｃｕヴィアプラグ部１２は、その径がＣｕヒューズ本体部２の幅以下に形成されている。それとともに、Ｃｕヴィアプラグ部１２は、Ｃｕヒューズ本体部２の内側に形成されている。これにより、Ｃｕヒューズ配線１のヒューズブローに必要な熱が、Ｃｕヒューズ本体部２の下層に逃げ難くなっている。
【００４４】
次に、図１（ｃ）に示すように、Ｃｕヒューズ本体部２および第ｎ＋１層目の層間絶縁膜４の上に、第ｍ＋１層目のＣｕ拡散防止膜７および第ｎ＋２層目の層間絶縁膜４を設ける。なお、本実施形態では図示していないが、第ｎ層目の層間絶縁膜４から第ｎ＋２層目の層間絶縁膜４にかけては、その内部に図１５（ａ）に示されるような各種配線およびパッド部が形成される。これら各種配線およびパッド部は、Ｃｕヒューズ本体部２およびＣｕ引き出し線５を形成する場合と同様の方法により形成される。続けて、図１（ｄ）に示すように、第ｎ＋２層目の層間絶縁膜４の上に、さらに第ｍ＋２層目のＣｕ拡散防止膜７および第ｎ＋３層目の層間絶縁膜４を設ける。これら両膜７，４は、いわゆるパッシベーション膜１１として機能する。
【００４５】
次に、Ｃｕヒューズ本体部２の上方に、ヒューズブローを行い易くするためのヒューズブロー用凹部、いわゆるヒューズ窓９を設ける。このヒューズ窓９の開孔作業は、図１５（ａ）において示したように、ＬＳＩの製造工程に掛かるコスト、いわゆるプロセスコスト低減等の観点から、図示しないパッド部の開孔と合わせて行われるのが一般的である。具体的には、図１（ｅ）に示すように、ヒューズ窓９の底部１０が、Ｃｕヒューズ本体部２が配置されている領域を略完全に内包する大きさとなるように、第ｎ＋３層目の層間絶縁膜４、第ｍ＋２層目のＣｕ拡散防止膜７、第ｎ＋２層目の層間絶縁膜４をエッチングする。この際、Ｃｕヒューズ本体部２上に残されてヒューズ窓９の底部１０を形成する第ｎ＋２層目の層間絶縁膜４は、そのエッチング後の残存膜の膜厚ができる限り薄くなるように形成される。これにより、ヒューズブロー用のレーザビームをＣｕヒューズ本体部２に向けて照射した際、Ｃｕヒューズ本体部２をブローし易くすることができる。
【００４６】
この際、エッチングの特性により、ヒューズ窓９の底部１０は、図１（ｅ）に示すように、その上面が略アーチ形状に湾曲（Ｂｅｎｄｉｎｇ）した形状になり易い。すると、ヒューズ窓９の底部１０の周縁部において第ｍ＋１層目のＣｕ拡散防止膜７までエッチングされて、第ｎ＋１層目の層間絶縁膜４が露出するおそれがある。すなわち、ヒューズ窓９の底部１０の周縁部において、いわゆるトレンチング（Ｔｒｅｎｃｈｉｎｇ）現象が発生し、Ｃｕヒューズ本体部２の表面（上面）が露出するおそれがある。ところが、前述したように、Ｃｕヒューズ本体部２は、ヒューズ窓９の底部１０の幅（長さ）よりも十分短く形成されて、底部１０と対向する領域の内側に位置している。これにより、底部１０の上面が略アーチ形状に湾曲しても、Ｃｕヒューズ本体部２が露出するおそれは殆どない。さらに、Ｃｕ引き出し線５はＣｕヒューズ本体部２の一つ下の層に形成されている。これにより、ヒューズ窓９の底部１０の周縁部においてＣｕ引き出し線５が露出するおそれは全くない。したがって、本実施形態によれば、Ｃｕヒューズ配線１のヒューズブローを行い易くできるとともに、酸化し易いＣｕヒューズ配線１の劣化を大幅に抑制できる。
【００４７】
また、Ｃｕヒューズ配線１には電流が流れる場合がある。このような事態に備えて、Ｃｕヒューズ配線１の長さを、図３に示す臨界長以下に設定する。具体的には、Ｃｕヒューズ配線１を、その長さと、このＣｕヒューズ配線１に流れる電流密度の大きさとの積が、８０．０μｍ・ＭＡ／ｃｍ２以下となるように形成する。例えば、Ｃｕヒューズ配線１の長さを、約４０μｍに形成する。すると、Ｃｕヒューズ配線１に電流密度の大きさが約２．０ ＭＡ／ｃｍ２の電流が流れても、致命的な電気的な不良が生じるおそれを殆どなくすことができる。特に、いわゆるエレクトロマイグレーション（ＥＭ）不良などが生じるおそれを殆どなくすことができる。したがって、高信頼性のＣｕヒューズ配線１を形成することができる。ひいては、ＬＳＩ全体の信頼性の向上を図ることができる。
【００４８】
以上説明したように、第１実施形態に係る半導体装置は、ヒューズブローが行い易いとともに、Ｃｕヒューズ配線１の品質が劣化し難く信頼性が高い。
【００４９】
（第２の実施の形態）
図４は、本発明の第２実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００５０】
本実施形態のヒューズ配線２１は、Ｃｕにより形成されている。また、ヒューズ配線２１のヒューズ本体部２２は、図４に示すように、コンタクトプラグ部（ヴィアプラグ部）２３と別体に形成されている。すなわち、Ｃｕヒューズ本体部２２は、いわゆるシングルダマシン構造に形成されている。
【００５１】
第ｍ層目のＣｕ拡散防止膜７までは、前述した第１実施形態と同様の方法により形成する。
【００５２】
次に、第ｍ層目のＣｕ拡散防止膜７の上に設けた第ｎ＋１層目の層間絶縁膜４の内部に、シングルダマシン構造からなるＣｕヒューズ本体部２２を形成する。したがって、Ｃｕヒューズ本体部２２を、Ｃｕヴィアプラグ部２３と個別に形成する。
【００５３】
具体的には、先ず、第ｎ＋１層目の層間絶縁膜４の一部分となる下部絶縁膜を形成する。続けて、予め設定されている所定のコンタクトパターンに沿ってこの下部絶縁膜および第ｍ層目のＣｕ拡散防止膜７をエッチングする。これにより、Ｃｕ引き出し線５の表面を一時的に露出させる。この際、形成される下部絶縁膜の厚さ、およびエッチングにより形成される凹部（溝）の大きさは、Ｃｕヴィアプラグ部２３の大きさに相当する程度とする。このＣｕヴィアプラグ部２３用の溝内に、先ずＴａ層６ａおよびＴａＮ層６ｂの２層構造からなるバリア膜６を形成する。この後、バリア膜６の内側にＣｕヴィアプラグ部２３のシード層となるＣｕを主成分とする膜を成膜する。続けて、電解めっき法によりＣｕヴィアプラグ部２３を形成する。続けて、溝の外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。
【００５４】
続けて、第ｎ＋１層目の層間絶縁膜４の一部分となる上部絶縁膜を同様に形成する。この後、予め設定されている所定の配線パターンに沿ってこの上部絶縁膜をエッチングする。この際、エッチングにより形成される凹部（溝）の大きさは、Ｃｕヒューズ本体部２２の大きさに相当する程度とする。このＣｕヒューズ本体部２２用の溝内に、先ずＴａ層６ａおよびＴａＮ層６ｂの２層構造からなるバリア膜６を形成する。この後、バリア膜６の内側にＣｕヒューズ本体部２２のシード層となるＣｕを主成分とする膜を成膜する。この後、電解めっき法によりＣｕヒューズ本体部２２を形成する。続けて、溝の外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。これにより、図４に示すように、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、所望のシングルダマシン構造からなるＣｕヒューズ本体部２２を得る。
【００５５】
以上でＣｕヒューズ配線２１の主要部が形成される。この後のヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。以上説明したように、第２実施形態に係る半導体装置は、第１実施形態と同様の効果を得ることができる。
【００５６】
（第３の実施の形態）
図５は、本発明の第３実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００５７】
本実施形態のヒューズ配線３１は、Ｃｕにより形成されている。また、ヒューズ配線３１のヒューズ本体部３２の上部には、酸化およびＣｕの拡散を抑制するためのバリア膜、いわゆるトップバリア膜３３が形成されている。
【００５８】
Ｃｕヒューズ本体部３２までは、前述した第１実施形態と同様の方法により形成する。したがって、本実施形態のＣｕヒューズ本体部３２は、デュアルダマシン構造に形成されている。
【００５９】
Ｃｕヒューズ本体部３２を形成した後、その上面をウェットエッチングもしくはドライエッチングにより選択的にリセスさせる（後退させる）。この後、リセスされた部分に、Ｃｕヒューズ本体部３２の周りに設けられているバリア膜６と同じく、Ｔａ層３３ａおよびＴａＮ層３３ｂの２層構造からなるトップバリア膜（トップバリアメタル膜）３３を形成する。これらＴａ層３３ａおよびＴａＮ層３３ｂは、例えばスパッタリング工程により形成する。この際、Ｃｕヒューズ本体部３２の上面に直接接する下側の層をＴａＮ層３３ｂ、このＴａＮ層３３ｂの上側をＴａ層３３ａとする。この後、溝の外側に付着した余分なトップバリア膜３３をＣＭＰ法により研磨して除去する。これにより、図５に示すように、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、トップバリア膜３３を有する所望のデュアルダマシン構造からなるＣｕヒューズ本体部３２を得る。
【００６０】
以上でヒューズ配線３１の主要部が形成される。この後のヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。このように、第３実施形態に係る半導体装置は、Ｃｕヒューズ本体部３２の上面にトップバリア膜３３が設けられているので、第１実施形態よりもＣｕヒューズ配線３１が劣化し難い。
【００６１】
特に、トップバリア膜３３を、バリア膜６と同様にＴａ層３３ａおよびＴａＮ層３３ｂによって形成することにより、トップバリア膜３３本来の機能であるＣｕの層間絶縁膜（ＩＬＤ膜）４中への拡散を抑制する効果を得ることができる。また、成膜装置を兼用できるとともに、成膜プロセスを統一して簡略化できるので、設備投資を削減して半導体装置の生産コストを低減できる。また、たとえ配線用バリア膜６とトップバリア膜３３とが接触しても、それら両バリア膜６，３３は同じ材料から形成されているので、Ｃｕヒューズ本体部３２における抵抗値の上昇や、バリア性の劣化などを引き起こす反応が生じるおそれが殆どない。したがって、半導体装置の性能を劣化させる反応がＣｕヒューズ本体部３２において生じるおそれが殆どない。
【００６２】
さらに、Ｔａ層３３ａおよびＴａＮ層３３ｂを積層して形成することにより、トップバリア膜３３の成膜プロセスにおいて発生するダストの主な原因であるＴａＮ層３３ｂの薄膜化を促進できる。これに加えて、Ｔａ層３３ａのペースティング効果により、ダストを大幅に低減できることが分かった。一般に、拡散バリア性としてはＴａＮ層３３ｂが大きく寄与するが、ＴａＮはセラミックス層であるため機械的強度、すなわち破壊靭性値が低く非常に割れ易い。これに対し、Ｔａ層３３ａは金属単体で形成されているので延性（展性）がある。したがって、トップバリア膜３３を、それぞれ薄膜状に形成されたＴａ層３３ａおよびＴａＮ層３３ｂからなる積層構造とすることにより、成膜工程におけるダストを大幅に低減することができる。
【００６３】
以上説明したように、第３実施形態に係る半導体装置は、それぞれ薄膜状の金属層およびセラミック層の積層構造に形成されているトップバリア膜３３によって、Ｃｕヒューズ本体部３２における拡散バリア性が向上されている。すなわち、半導体装置全体の信頼性が極めて向上されている。
【００６４】
（第４の実施の形態）
図６は、本発明の第４実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００６５】
本実施形態のヒューズ配線４１は、その引き出し線５が前述した第１実施形態の引き出し線５と同様にＣｕにより形成されている。ところが、ヒューズ配線４１のヒューズ本体部４２は、Ａｌにより形成されている。また、ヒューズ本体部４２は、前述した第１実施形態のＣｕヒューズ本体部２と同様に、デュアルダマシン構造に形成されている。
【００６６】
Ａｌヒューズ本体部４２用の凹部（溝）までは、前述した第１実施形態と同様の方法により形成する。ＡｌはＣｕと異なり拡散しないため、第１実施形態と同じバリア膜６を必要としない。したがって、先ずヒューズ本体部用溝内に、例えばＴａ、Ｎｂ、Ｔｉ、Ｗ、またはＺｒなどの高融点金属、あるいはそれらの窒化膜、もしくはそれらを積層したもの、およびＡｌＣｕをバリア膜（バリアメタル膜）４３として設ける。本実施形態においては、バリア膜４３を、Ｔａ層４３ａおよびＡｌＣｕ層４３ｂからなる２層構造に形成する。バリア膜４３を成膜した後、その内側にＡｌによりヒューズ本体部４２を形成する。この後、溝の外側に付着した余分なＡｌおよびバリア膜４３をＣＭＰ法により研磨して除去する。これにより、図６に示すように、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、所望のデュアルダマシン構造からなるＡｌヒューズ本体部４２を得る。
【００６７】
以上でヒューズ配線４１の主要部が形成される。ＡｌはＣｕに比べて酸化し難いため、Ａｌヒューズ本体部４２の上に拡散防止膜を設ける必要はない。したがって、Ａｌヒューズ本体部４２の上に直接、第ｎ＋２層目の層間絶縁膜４を設ける。この後のヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。
【００６８】
以上説明したように、第４実施形態に係る半導体装置は、ヒューズ本体部４２がＡｌにより形成されているので、第１実施形態よりもヒューズ配線４１が劣化し難い。
【００６９】
（第５の実施の形態）
図７は、本発明の第５実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００７０】
本実施形態のヒューズ配線５１は、その引き出し線５が前述した第１実施形態の引き出し線５と同様にＣｕにより形成されている。ところが、ヒューズ配線５１のヒューズ本体部５２は、前述した第４実施形態のＡｌヒューズ本体部４２と同様にＡｌにより形成されている。また、ヒューズ配線５１のＡｌヒューズ本体部５２は、図７に示すように、前述した第２実施形態のＣｕヒューズ本体部２２と同様に、Ａｌコンタクトプラグ部（ヴィアプラグ部）５３と別体に形成されている。すなわち、Ａｌヒューズ本体部５２は、シングルダマシン構造に形成されている。
【００７１】
したがって、この第５実施形態の半導体装置は、ヒューズ本体部５２までは第２実施形態と同様の方法により形成すればよい。ただし、ヒューズ本体部５２およびヴィアプラグ部５３をＡｌにより形成するとともに、それらの周りに第４実施形態において用いたバリア膜４３を成膜する。この後のヒューズ窓９を形成するまでの工程は、第４実施形態と同様である。
【００７２】
以上説明したように、第５実施形態に係る半導体装置は、ヒューズ本体部５２がＡｌにより形成されているので、第１実施形態よりもヒューズ配線５１が劣化し難い。
【００７３】
（第６の実施の形態）
図８は、本発明の第６実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００７４】
本実施形態のヒューズ配線６１は、その引き出し線５が前述した第１実施形態の引き出し線５と同様にＣｕにより形成されている。ところが、ヒューズ配線６１のヒューズ本体部６２は、前述した第４実施形態のＡｌヒューズ本体部４２と同様に、Ａｌにより形成されている。また、ヒューズ配線６１のＡｌヒューズ本体部６２には、図８に示すように、Ａｌコンタクトプラグ部（ヴィアプラグ部）６８が一体に形成されている。さらに、この第６実施形態のＡｌヒューズ本体部６２は、ダマシン工程ではなく、ＲＩＥ工程により加工形成される。
【００７５】
第ｍ層目のＣｕ拡散防止膜７までは、前述した第１実施形態と同様の方法により形成する。
【００７６】
次に、第ｍ層目のＣｕ拡散防止膜７の上に、Ａｌヴィアプラグ部６８の高さと同程度の膜厚で、パッド部第１絶縁膜（ＳｉＯ２膜）６３を設ける。続けて、予め設定されている所定のコンタクトパターンに沿ってパッド部第１絶縁膜６３および第ｍ層目のＣｕ拡散防止膜７をエッチングし、Ｃｕ引き出し線５の表面を一時的に露出させる。この際、エッチングにより形成されるＡｌヴィアプラグ部６８用の凹部（溝）の大きさは、Ａｌヴィアプラグ部６８の大きさに相当する程度とする。
【００７７】
次に、このＡｌヴィアプラグ部６８用の溝内およびパッド部第１絶縁膜６３の上に、第４実施形態において用いたＴａ層４３ａおよびＡｌＣｕ層４３ｂの２層構造からなるバリア膜４３を成膜する。続けて、このバリア膜４３の内側および上側に、Ａｌヒューズ本体部６２およびＡｌヴィアプラグ部６８を形成するＡｌを堆積させる。この後、予め設定されている所定の配線パターンに沿って、ウェットエッチングもしくはドライエッチングにより余分なＡｌおよびバリア膜４３を選択的に除去する。これにより、所望の形状からなるＡｌヒューズ本体部６２およびＡｌヴィアプラグ部６８、ならびにバリア膜４３を得る。
【００７８】
次に、Ａｌヒューズ本体部６２を覆うように、パッド部第１絶縁膜６３の上にパッド部第２絶縁膜（ＳｉＯ２膜）６４を設ける。この後、このパッド部第２絶縁膜６４を貫通する図示しない最上層の各種配線、およびパッド部を形成する。これら各種配線およびパッド部は、Ａｌヒューズ本体部６２およびＡｌヴィアプラグ部６８を形成する場合と同様の方法により形成される。ＡｌはＣｕに比べて酸化し難いため、Ａｌヒューズ本体部６２の上に拡散防止膜を設ける必要はない。したがって、パッド部第１絶縁膜６３の上に、パッド部第２絶縁膜６４を連続して設ける。同様に、パッド部第２絶縁膜６４の上に、パッド部第３絶縁膜（ＳｉＯ２膜）６５およびパッド部第４絶縁膜（シリコン窒化膜）６６を連続して設ける。この際、パッド部第３絶縁膜６５およびパッド部第４絶縁膜６６は、それぞれ所定の厚さに堆積されて、パッシベーション膜６７として成膜される。
【００７９】
以上でヒューズ配線６１の主要部が形成される。この後、パッド部開孔と合わせてヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。
【００８０】
以上説明したように、第６実施形態に係る半導体装置は、ヒューズ本体部６２がＡｌにより形成されているので、第１実施形態よりもヒューズ配線６１が劣化し難い。
【００８１】
（第７の実施の形態）
図９は、本発明の第７実施形態に係る半導体装置のヒューズ配線のヒューズ本体部付近の構成を示す平面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００８２】
本実施形態の半導体装置は、そのヒューズ配線７１のヒューズ本体部７２の配置に特徴を有するものである。
【００８３】
前述した第１〜第６実施形態におけるヒューズ配線構造と同様に、ヒューズ配線７１を多層構造化するとともに、そのヒューズ本体部７２をヒューズ窓９の底部１０よりも短く形成する。この際、図９（ａ）に示すように、隣り合うヒューズ配線７１のヒューズ本体部７２同士がヒューズ配線７１の長手方向と直交する方向に沿って隣接しないように、互いにずらして配置する。これにより、ヒューズ配線７１の幅を細くすることなく、ヒューズ配線７１に必要な面積を、例えば図９（ａ）中斜線で示す大きさだけ小さくできる。すなわち、ヒューズ配線領域のコンパクト化を図ることができる。なお、図９（ａ）〜（ｃ）中、ヒューズ窓９の内側の一点鎖線で示されている領域には、ヒューズ窓９の底部１０を形成する層間絶縁膜などの残存膜７３が存在するものとする。
【００８４】
ここで、図９（ａ）において、例えばヒューズ配線７１（ヒューズ本体部７２）の幅（ｗｉｄｔｈ）Ｗを約０．６μｍに形成する。また、ヒューズ配線７１の長手方向と直交する方向に沿って隣接するヒューズ本体部７２同士の間隔、すなわちピッチ（ｐｉｔｃｈ）Ｐを約２．０μｍに形成する。それとともに、ヒューズ窓９の内側の単位面積（ブロックサイズ）当たりのヒューズ配線７１の本数を１０００本とする。
【００８５】
このような設定では、例えば図１５（ｃ）に示す従来技術に係るヒューズ配線構造においては、ブロックサイズ当たり、おおよそ２．０μｍ×１０００＝２０００μｍ程度の幅が必要である。これに対して、ヒューズ本体部７２が図９（ａ）に示すように配置されている本実施形態のヒューズ配線構造では、ブロックサイズの幅は、おおよそ２．０×５００＝１０００μｍ程度の大きさがあれば十分である。これは、従来技術のブロックサイズと比較して、その面積で約５０％の削減ができることになる。これにより、ＬＳＩに搭載し得る図示しない救済回路の搭載領域を増大させて、ＬＳＩの救済率を向上できる。
【００８６】
また、本実施形態のヒューズ配線構造では、ヒューズ配線７１に必要なブロックサイズの面積を変えなければ、図９（ｂ）中Ｄ１，Ｄ２で示す隣接するヒューズ本体部７２同士の間隔を広げることができる。ひいては、ヒューズ配線７１同士の間隔を広げることができる。これにより、ヒューズブローを行う際に、近接する所望外のヒューズ配線７１にダメージを与えるおそれを殆どなくして、ヒューズ配線７１の信頼性を向上できる。ひいてはＬＳＩ全体の信頼性、および生産歩留まりの向上を図ることができる。
【００８７】
さらに、本実施形態のヒューズ配線構造では、ヒューズ配線７１に必要なブロックサイズの面積、および隣接するヒューズ本体部７２同士の間隔をともに変えなければ、図９（ｃ）に示すように、単位面積内におけるヒューズ配線７１の総数を増やして、高密度配線を実現できる。ひいては、救済回路に電気的に接続されるヒューズ配線７１の本数を増やして、ＬＳＩの救済率を向上できる。
【００８８】
以上説明したように、第７実施形態に係る半導体装置によれば、ヒューズ配線間隔、すなわちヒューズピッチの狭ピッチ化を図ることができる。ひいては、半導体装置内の各種電子回路などの微細化および高密度化、および半導体装置のコンパクト化を図り得る。これにより、ヒューズ配線領域の大きさ、ヒューズピッチ、そしてヒューズ配線の本数や密度などを、半導体装置内の各種電子回路の設計に応じた適正な状態に設定できる。
【００８９】
また、近接するヒューズ配線７１へのヒューズブローによるダメージの低減を図りつつ、ヒューズ配線領域を拡大することなくヒューズ配線７１の本数を増やして、ヒューズ配線７１の高密度化を図ることができる。これにより、半導体装置の信頼性、およびその生産効率の歩留まりの向上を図ることができる。
【００９０】
（第８の実施の形態）
図１０〜図１４は、本発明の第８実施形態に係る半導体装置のヒューズ配線付近の構成を示す平面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。また、図１６〜図１８は、本実施形態の半導体装置の比較例となる、従来の技術に係る半導体装置のヒューズ配線付近の構成を示す平面図および断面図である。
【００９１】
本実施形態の半導体装置は、そのヒューズ配線８１のヒューズ本体部８２および引き出し線８３の配線パターンに特徴を有するものである。
【００９２】
先ず、従来技術に係る半導体装置のヒューズ配線付近の構成について簡潔に説明する。従来用いられているヒューズ配線２０１の構造の概要を図１６に示す。図１６（ａ）は、従来技術に係る半導体装置としてのＬＳＩのヒューズ配線付近を、その上方から臨んで示す平面図である。また、図１６（ｂ）は、図１６（ａ）中Ｙ−Ｙ線に沿って示す断面図である。
【００９３】
複数本のヒューズ配線２０１は、それらの一端が半導体装置内の各種電子回路、例えば制御回路部２０２に電気的に接続されている。また、各ヒューズ配線２０１の他端は、例えば共通電位配線２０３に電気的に接続されている。
【００９４】
近年、半導体デバイスの微細化に伴い、制御回路部等の半導体装置内の各種電子回路の微細化が進行している。それに伴ってヒューズピッチの微細化も進行している。半導体製造技術の中で、リダンダンシー技術による不良セルエレメントから予備セルエレメントへの置き換えは、レーザビームなどによるヒューズ切断方式が多く用いられている。
【００９５】
一般に、ヒューズブローを行う際には、波長が１０４７ｎｍや１３２１ｎｍ等の近赤外領域のレーザ光線が用いられている。これらのレーザ光線の絞り限界は、各光線の波長により決定される。このため、ヒューズピッチが狭くなり、レーザ光線の絞りの大きさに近づくと、所望のヒューズ配線２０１を切断する際に、隣接するヒューズ配線２０１に損傷を与えるおそれがある。これを防ぐためには、例えば制御回路部２０２を、レーザ加工限界によって決定されるヒューズピッチの限界の大きさに応じて配置する必要がある。この結果、ヒューズ配線２０１および制御回路部２０２の占有領域が必要以上に大きくなるといった問題が生じる。また、ヒューズ配線２０１および制御回路部２０２の占有面積が増大すると、半導体チップに搭載し得る救済回路の規模の縮小を引き起こし、チップ救済率が低下する。ところが、図１６（ａ）に示すような配線パターンでは、制御回路部２０２のピッチの縮小に応じてヒューズ配線２０１の狭ピッチ化を図ることは困難である。以下、一例を挙げて具体的に説明する。
【００９６】
図１６（ａ），（ｂ）は、それぞれ従来の半導体装置に形成されているヒューズ配線領域の平面図および断面図を示している。図１６（ｂ）は、図１６（ａ）中Ｙ−Ｙ線で示す部分の断面構造を示すものである。Ｓｉ基板２０７上に設けられているヒューズ配線２０１は、一般にはＣｕ、Ｃｕ合金、Ａｌ、またはＡｌ合金などで形成されている。通常、ヒューズ配線２０１は、ヒューズ配線２０１と同層に形成されている他の配線と同種の材料を用いて、同様の構造に形成される。また、ヒューズ配線２０１の周囲には、シリコン酸化膜、有機シリコン酸化膜、あるいはシリコン窒化膜等の、半導体装置に一般に用いられる各種絶縁膜２０４が、それぞれ単層あるいは多層で形成されている。
【００９７】
図１６（ａ），（ｂ）に示す半導体装置では、各絶縁膜２０４のうち、層間絶縁膜２０５をシリコン酸化膜で形成している。それとともに、拡散防止膜２０６をシリコン窒化膜で形成している。そして、それら層間絶縁膜２０５および拡散防止膜２０６が、Ｓｉ基板２０７上にそれぞれ５層に積層された構造となっている。また、ヒューズ配線２０１をＣｕで形成している。そして、ヒューズ配線２０１の周囲には、Ｔａ層２０８ａおよびＴａＮ層２０８ｂの２層構造からなるバリア膜２０８を形成している。
【００９８】
この半導体装置では、図１６（ａ）に示すように、ヒューズピッチの大きさＰ１は２．５μｍに形成されている。それとともに、ヒューズ配線２０１の実質的な幅であるヒューズ配線２０１の本体部２０１ａの幅Ｗ１の大きさは１．０μｍに形成されている。また、この半導体装置では、ヒューズ配線２０１の本体部２０１ａは第４層目に形成されている。そして、共通電位配線２０３は、例えば第２層目に形成されている。さらに、ヒューズ配線２０１と制御回路部２０２とを電気的に接続するヒューズ配線２０１の引き出し線２０１ｂは、例えば第１層目に形成されている。ヒューズ本体部２０１ａと共通電位配線２０３とは、コンタクトプラグ（ヴィアプラグ）２１０を介して電気的に接続されている。同様に、ヒューズ本体部２０１ａと引き出し線２０１ｂも、コンタクトプラグ２１０を介して電気的に接続されている。
【００９９】
ヒューズ窓２０８の底部２０９を形成している、ヒューズ配線２０１上の残存膜である絶縁膜２０５は、ヒューズブローの切断特性を向上させるために可能な限り薄く形成される。ところが、従来技術において述べたように、残存膜２０５はヒューズ窓２０８の底部２０９において上向きに凸形状に形成され易い。このため、残存膜２０５は、その外周部付近の膜厚がヒューズ配線２０１が露出しない程度の厚さになるように形成される。
【０１００】
図１７（ａ），（ｂ）は、図１６（ａ），（ｂ）に示されている構造からなるヒューズ配線２０１のうち、座標指定されたヒューズ配線２０１をヒューズブローにより切断した後の状態を示している。図１７（ａ）は、ヒューズブローされたヒューズ配線付近を、その上方から臨んで示す平面図である。また、図１７（ｂ）は、図１７（ａ）中Ｚ−Ｚ線に沿って示す断面図である。
【０１０１】
図１７（ａ）中ヒューズ配線２０１の打点部分が、ヒューズブローが行われた部分である。このヒューズブローの際に用いたレーザ光線の波長は１３２１ｎｍ、ビーム径は直径３．０μｍ、合わせ精度は±０．３５μｍであった。このような設定では、切断したヒューズ配線２０１に隣接するヒューズ配線２０１や、その他の領域に損傷を殆ど与えることなく、所望のヒューズ配線２０１を切断可能なことが分かる。
【０１０２】
ところが、図１８に示すように、ヒューズ配線２０１の本体部２０１ａの幅Ｗ２の大きさを１．０μｍに保持したまま、ヒューズピッチＰ２の大きさを２．０μｍまで小さくする。このような設定において、図１８中打点部分で示すように所望のヒューズ配線２０１を切断する。すると、切断すべきヒューズ配線２０１に隣接するヒューズ配線２０１上に黒塗り部分で示すように、周囲のヒューズ配線２０１に損傷を与えてしまう。これを防ぐために、隣接するヒューズ配線２０１に損傷を与えないようにレーザ光線の照射エネルギーを下げると、所望のヒューズ配線２０１を切断できなくなる。このように、従来の配線パターンでは、レーザ光線の波長を１３２１ｎｍ、ビームの直径を３．０μｍ、合わせ精度を±０．３５μｍに設定すると、制御回路部２０２の配列ピッチを２．０μｍまでコンパクト化することは実質的に不可能である。
【０１０３】
この第８実施形態に係る半導体装置は、以上説明したような問題点を克服するためになされたものである。その目的は、レーザ光線による微細加工の精度限界に拘らず、半導体装置内の各種電子回路の微細化に応じて、ヒューズ配線を適正な配線パターンに設定することが可能なヒューズ配線構造を提供することである。また、ヒューズブローの処理速度を向上し得るヒューズ配線構造を提供することである。
【０１０４】
本実施形態の半導体装置のヒューズ配線８１付近の構造を、ヒューズ窓９の上方から臨んだ平面図として、図１０〜図１２に示す。
【０１０５】
図１０〜図１２に示すように、本実施形態においては、複数本のヒューズ配線８１のヒューズ本体部８２は、各ヒューズ配線８１の長手方向に沿って、電子回路としての制御回路部８４側から共通電位配線８５側に向かって、第１列、第２列、第３列となるように形成されている。第２列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第１列の各ヒューズ本体部８２の間を通して制御回路部８４に電気的に接続されている。また、第３列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第２列および第１列の各ヒューズ本体部８２の間を通して制御回路部８４に電気的に接続されている。
【０１０６】
同様に、第２列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第３列の各ヒューズ本体部８２の間を通して共通電位配線８５に電気的に接続されている。また、第１列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第２列および第３列の各ヒューズ本体部８２の間を通して共通電位配線８５に電気的に接続されている。本実施形態においては、図１０中Ａで示す、各ヒューズ本体部８２とこれらに隣接する各引き出し線８３とのそれぞれの中心間距離を、例えば約２．５μｍに設定する。
【０１０７】
また、各ヒューズ本体部８２は、それらの幅が各引き出し線８３の幅と同等以上に広く形成される。すなわち、各引き出し線８３は、それらの幅が各ヒューズ本体部８２の幅と同等以下に狭く形成される。これにより、ヒューズブローを行い易くしつつ、各引き出し線８３、ひいては各ヒューズ配線８１の引き回しの自由度を向上できる。したがって、ＬＳＩ内に設けられる各種電子回路同士の多種多様な接続状態に応じて、より適正な配線パターンのヒューズ配線８１を設けることができる。
【０１０８】
一般に、ヒューズ本体部の幅を１．０μｍ程度まで広くすると、下地層のＳｉ膜や、層間絶縁膜へのヒューズブローによる損傷が抑制される。しかし、ヒューズブローは行い難くなる。これに対して、ヒューズ本体部の幅を０．５μｍ程度まで狭くすると、ヒューズブローは行い易くなる。しかし、下地層などへのヒューズブローによる損傷が発生し易くなる。したがって、ヒューズ本体部の幅は、レーザビームの波長、合わせ精度、あるいは下地層の膜厚などに応じて適宜、ブロー特性と損傷抑制とを両立可能な適正な大きさに設定される。例えば、ヒューズブロー用レーザビームの波長が１３２１ｎｍであるとする。この場合、ヒューズ本体部の幅は、通常約０．４μｍ〜約１．０μｍが適正な大きさとされている。
【０１０９】
また、例えばヒューズ本体部の幅を約０．５μｍまで狭くしても、下地Ｓｉへの損傷が殆ど生じない場合がある。そして、引き出し線とヒューズ本体部とを略同じ幅に形成しても、引き出し線の引き回しの自由度を確保できる場合がある。これら２つの場合を両立できる場合には、ヒューズ本体部と引き出し線とを略同じ幅に形成しても良い。ただし、引き出し線の幅をヒューズ本体部の幅よりも大きくすると、切断特性（ブロー特性）の劣化および引き回しの自由度の低下が生じるおそれが大きくなるので好ましくない。
【０１１０】
さらに、図１０中Ｄで示す、第１列の２個のヒューズ本体部８２間を通る２本の引き出し線８３同士の間隔を、例えば約１．０μｍに設定する。すると、図１０中Ｂで示す、第１列において隣接するヒューズ本体部８２同士の間隔が約６μｍとなる。この結果、図１０に示すように、第１列において、約６μｍの幅に３本のヒューズ配線８１を配置することが可能となる。これは、第２列および第３列においても同様である。このように、本実施形態の配線パターンによれば、図１０中Ｃで示す隣接するヒューズ配線８１の実質的なピッチを約２．０μｍまで狭くすることができる。
【０１１１】
図１０に示されている各ヒューズ配線８１のうち、所望のヒューズ配線８１のヒューズ本体部８２をヒューズブローした結果を図１１に示す。この際、図示しないヒューズ切断装置を用いて、ヒューズブロー用のレーザ光線（レーザビーム）の波長が約１３２１ｎｍ、ビームの直径が約３．０μｍ、合わせ精度が±約０．３５μｍになるように設定した。図１１中ヒューズ本体部８２の打点部分が、ヒューズブローが行われた部分を示すものである。図１１に示すように、本実施形態の配線パターンでは、所望のヒューズ配線８１のみを切断することが可能であることが分かる。したがって、本実施形態のヒューズ配線構造によれば、ヒューズ配線８１上の残存膜７３を薄く形成したり、あるいはヒューズ配線８１の狭ピッチ化の限界を向上させたりすることなく、実質的なヒューズピッチを狭くすることができる。
【０１１２】
また、本実施形態のヒューズ配線８１の配線パターンを適用する際に、各ヒューズ本体部８２と各引き出し線８３とを同じ層に形成してもよい。この際、互いに隣接する引き出し線８３の間隔を、レーザビームの直径と同等以下の大きさに形成する。すなわち、図１２中引き出し線８３上に破線の円で囲んで示すように、隣接する２本の引き出し線８３を、それらの一部同士がともにレーザビームの照射領域内に入るように形成する。このような設定において、破線の円で囲んだ部分にレーザビームを照射する。すると、図１２中隣接する２本の引き出し線８３上に打点部分で示すように、２本の引き出し線８３をまとめてヒューズブローすることができる。すなわち、１回のヒューズブローによって、実質的に２本のヒューズ配線８１をまとめて切断することができる。これにより、ヒューズ切断のスループットを向上することが可能である。
【０１１３】
さらに、ヒューズ配線８１を、図１３および図１４に示すようなパターンに形成しても構わない。レーザビームの照射領域の大きさを、図１３および図１４中破線の円で囲んで示す大きさとする。そして、各引き出し線８３上の所定の箇所に標的として設定された、破線の円で囲んだ部分をヒューズブローする。これにより、１回のヒューズブローによって、２本または３本のヒューズ配線８１をまとめて切断することができる。
【０１１４】
このように、第１列、第２列、および第３列の各ヒューズ本体部８２を、ヒューズ配線８１の長手方向に沿って略一直線状に位置するように配置する。そして、各ヒューズ本体部８２の幅と同等以下の狭い幅に形成された引き出し線８３を、各ヒューズ本体部８２の間に通すように各ヒューズ配線８１をパターン形成する。これにより、各ヒューズ本体部８２と各引き出し線８３とを同じ層に形成しても、隣接するヒューズ配線８１のヒューズブローによるダメージを抑えつつ、標的となるヒューズ配線８１のヒューズブローを適正な状態で効率良く行うことができるヒューズ配線構造を得ることができる。すなわち、半導体装置内の回路設計に応じて配線パターンの自由度の向上を図り得るヒューズ配線構造を備えているので、信頼性および歩留まりを向上できる。
【０１１５】
また、図１３および図１４に示すように、各ヒューズ本体部８２を、ヒューズ配線８１の長手方向のみならず、長手方向と直交する方向に沿っても各列が略一直線状に位置するように配置してもよい。すなわち、各ヒューズ本体部８２を、ヒューズ配線８１の長手方向および長手方向と直交する方向の両方向に沿ってそれぞれ略一直線状に位置するように、行列（ｍａｔｒｉｘ）状に配置する。これにより、ヒューズブローをより適正な状態でより効率良く行うことができるヒューズ配線８１を得ることができる。
【０１１６】
なお、図１４に示すヒューズ配線構造では、第１列〜第３列の各ヒューズ本体部８２は、それら各列に対応して設けられている第１列〜第３列の各共通電位配線８５に各列ごとに電気的に接続されている。各列の共通電位配線８５は、ヒューズ窓９の底部１０と対向する領域内において、各ヒューズ本体部８２よりも下層において１本ずつ形成されている。そして、各共通電位配線８５は、それぞれの端部において電気的に接続されている。各ヒューズ本体部８２と各共通電位配線８５とは、図１４中各ヒューズ本体部８２の×印で示す部分と各共通電位配線８５との間で積層方向に沿って形成されている、図示しないコンタクトプラグによって電気的に接続されている。
【０１１７】
また、本実施形態において、ヒューズ配線８１の配線パターンは、図１０〜図１４に示す形状に限られるものではない。１回のヒューズブローによって、さらに多くの本数のヒューズ配線８１をまとめて切断できるように適宜、適正な形状、大きさ、および配線パターンで形成することができる。また、ヒューズ本体部８２と引き出し線８３との距離は、ヒューズブロー用のレーザビームの波長、ビームの直径、合わせ精度などに応じて適宜、適正な大きさに設定して構わない。
【０１１８】
なお、本実施形態においては、ヒューズ窓９の底部１０を形成しているヒューズ配線８１上の残存膜７３は、図１０〜図１４に示すように、ヒューズ窓９の底部１０の周縁部が開放され得ない形状および膜厚に形成されている。また、各ヒューズ配線８１をＣｕを用いて形成するとともに、各ヒューズ本体部８２と各引き出し線８３とを同じ層に形成する場合、ヒューズ窓９の底部１０の周縁部付近においては、各引き出し線８３を少なくとも１つ下の層に下げて形成する。これにより、たとえヒューズ窓９の底部１０においてトレンチング（Ｔｒｅｎｃｈｉｎｇ）現象が発生しても、ヒューズ配線８１が劣化するおそれを大幅に低減できる。
【０１１９】
以上説明したように、第８実施形態に係る半導体装置によれば、前述した第７実施形態と同様の効果を得ることができる。具体的には、リダンダンシー用制御回路部８４の狭ピッチ化に対応することが可能である。また、ヒューズ本体部８２と引き出し線８３とを同層に形成することにより、隣接する複数本のヒューズ配線８１を１回のヒューズブローで切断することが可能となる。これにより、ヒューズ切断のスループットを向上できる。
【０１２０】
なお、本発明に係る半導体装置は、前述した第１〜第８の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成や、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【０１２１】
例えば、ヒューズ配線を設ける高さは、最上層より１層下層の配線層には限られない。多層配線構造からなる半導体装置の場合、ヒューズブローが行い易く、かつ、ヒューズ配線の品質の劣化を抑制できる高さであれば、半導体装置内のどの層に形成しても構わない。また、引き出し線を設ける高さは、すべてのヒューズ配線についてヒューズ本体部と同じ層に設定する必要はない。あるいは、引き出し線を設ける高さを、すべてのヒューズ配線についてヒューズ本体部の１つ下の層に設定する必要はない。各引き出し線を、それぞれ異なる高さの層に設けても構わない。１個のヒューズ本体部から複数本の引き出し線を引き出す場合についても同様である。これらの場合、各引き出し線がヒューズ本体部から離れるにつれて、徐々に下に降りるように階段状に引き出しても構わない。また、共通電位配線を設ける高さについても同様である。
【０１２２】
また、ヒューズ本体部と引き出し線とを複数層離間させて接続する場合、それらの間の層には、単なるヴィアプラグ部（コンタクトプラグ部）を形成すれば十分である。引き出し線と共通電位配線とを複数層離間させて電気的に接続する場合も同様である。
【０１２３】
また、１個のヒューズ本体部から引き出される引き出し線の本数は、１本ないし２本には限られない。半導体装置内の所定の回路同士を複数通りのパターンで断線できるように、例えば複数個のヒューズ本体部から引き出し線をそれぞれ４本ずつ引き出しても構わない。それら各引き出し線のうち、所定の引き出し線同士が、ヒューズブロー用レーザビームの径の大きさよりも小さい範囲で隣接するように形成すればよい。これにより、ヒューズブローの作業効率を低下させることなく、断線パターンを増やすことができる。また、ヒューズブローの所望外の領域への影響がより低い箇所を選んでヒューズブローを行うことができる。すなわち、ヒューズブローの作業効率を低下させることなく、半導体装置の品質を向上できる。
【０１２４】
また、ヒューズ本体部の形状は、前述したデュアルダマシン構造、シングルダマシン構造、あるいはＲＩＥ構造には限られない。また、ヒューズ本体部とヴィアプラグ部とが略同じ大きさおよび形状に形成されても構わない。
【０１２５】
また、ヒューズ配線の形成材料は、ヒューズ配線の構造や、ヒューズ窓の底部の形状に応じて適宜、ヒューズ配線が劣化し難い適正な材料を選ぶことができる。例えば、ヒューズ窓の底部に残る残存膜が薄く形成され、底部の周縁部が開放される可能性がある場合には、ヒューズ配線のヒューズ本体部をＡｌにより形成すればよい。特に、ヒューズ本体部と、ヒューズ本体部の幅と同等以下の狭い幅に形成されたヒューズ用引き出し線とを同層に形成する場合には、これらをＡｌを用いて形成することにより、ヒューズ配線の劣化を極めて良好に抑制できる。他方で、ヒューズ窓の底部に残る残存膜が厚く形成され、底部の周縁部が開放される可能性が殆どない場合には、ヒューズ配線のヒューズ本体部をＣｕにより形成すればよい。これにより、ヒューズ配線における電気的特性を向上できる。また、ヒューズ配線にＣｕまたはＡｌ以外に、これらと略同じ特性を有する金属を用いても、前記各実施形態と同様の効果を得ることができる。例えば、ヒューズ配線をＣｕ合金やＡｌ合金などで形成しても構わない。
【０１２６】
また、ヒューズ本体部をシングルダマシン構造に形成する場合、ヒューズ本体部とヴィアプラグ部とを異なる材料を用いて形成しても構わない。この場合、ヴィアプラグ部の形成材料にヒューズ本体部の形成材料よりも融点の高い金属を用いる。例えば、ヴィアプラグ部を、いわゆる高融点金属を用いて形成する。
【０１２７】
また、ヒューズ配線のヒューズ本体部と引き出し線とを電気的に接続するヴィアプラグ部の径を小さくする程、ヒューズ配線の引き出し線幅を小さくできる。ヒューズ用引き出し線の幅を、ヒューズ本体部の幅と同等以下に狭く形成することにより、ヒューズブローを行う際の断線すべきヒューズ配線の周囲への影響を小さくできる。
【０１２８】
また、バリア膜はＴａおよびＴａＮのペアには限定されない。例えば、ＴｉおよびＴｉＮ、ＮｂおよびＮｂＮ、ＷおよびＷＮ、あるいはＺｒおよびＺｒＮの各組み合わせなどを用いてバリア膜を構成しても構わない。また、化合物からなる層は、窒化物に限らず、例えば前記各金属元素を主成分とした炭化物や、あるいはホウ化物などでも構わない。すなわち、ヒューズ配線のそれぞれの形成材料に応じて、ＩＶａ族、Ｖａ族、またはＶＩａ族の金属とその化合物などの中から選択して用いればよい。さらに、トップバリア膜は、Ａｌヒューズ本体部の上に設けても構わない。これにより、ヒューズ本体部における品質劣化を大幅に低減できる。
【０１２９】
また、ヒューズブローに用いる光線は、前述した設定からなるレーザビームには限られない。例えば、次に示す様々な種類の光線を用いることができる。
【０１３０】
Ｑ−ｓｗｉｔｃｈ Ｎｄ ＹＡＧ レーザの基本波（波長：１０６４ｎｍ）、Ｑ−ｓｗｉｔｃｈ Ｎｄ ＹＡＧ レーザの第２高調波（波長：５３２ｎｍ）、同じく第３高調波（波長：３５５ｎｍ）、同じく第４高調波（波長：２６６ｎｍ）。あるいは、ＫｒＦエキシマレーザ（波長：２４８ｎｍ）、またはＡｒＦエキシマレーザ（波長：１９０ｎｍ）等である。つまり、ブロー用光線のビーム径を絞ることによって光線を局所的に照射可能であり、所望のヒューズ配線を選択的に切断できる光線であればよい。
【０１３１】
【発明の効果】
本発明に係る半導体装置においては、ヒューズ本体部がヒューズブロー用凹部の底部よりも小さく、かつ、ヒューズブロー用レーザビームの径以上の長さに形成されて、ヒューズブロー用凹部の底部と対向する領域の内側に位置して設けられている。これにより、ヒューズブローを行い易いようにヒューズ配線上の残存膜の膜厚を薄く形成しても、ヒューズ本体部が露出するおそれが殆どない。また、レーザビームがヒューズ本体部に当たり易く、かつ、レーザビームのエネルギーがヒューズ本体部の下方などに逃げ難いので、ヒューズ配線の周囲の絶縁膜などにダメージを与えるおそれが殆どない。したがって、ヒューズ配線やその周辺部の品質が劣化し難く良質である。ひいては、半導体装置全体として良質である。
【０１３２】
また、本発明に係る半導体装置においては、ヒューズ用引き出し線が、ヒューズ本体部よりも下層に形成されている。あるいは、ヒューズ用引き出し線が、その幅がヒューズ本体部の幅と同等以下に狭く形成されて、ヒューズ本体部と同じ層に設けられている。これにより、ヒューズブローを行う際に、断線されるヒューズ配線に隣接するヒューズ配線にダメージを与えるおそれが殆どない。それとともに、ヒューズ配線領域の大きさ、ヒューズピッチ、そしてヒューズ配線の本数や密度などを、半導体装置内の各種電子回路の設計に応じた適正な状態に設定できるように、配線パターンの自由度を向上できるヒューズ配線構造を備えている。したがって、ヒューズブローによるダメージを受けるおそれを抑制できるとともに、ヒューズ配線領域を拡大することなく、ヒューズ配線の本数を増やすことができる。したがって、半導体装置全体としての信頼性、およびその生産歩留まりが向上されている。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図２】ヒューズブロー用のレーザビームの波長と最小ビーム径との関係をグラフにして示す図。
【図３】ヒューズ配線に流れる電流の密度とヒューズ配線の臨界長との相関関係を示す図。
【図４】第２実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図５】第３実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図６】第４実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図７】第５実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図８】第６実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図９】第７実施形態に係る半導体装置のヒューズ配線付近の構造を示す平面図。
【図１０】第８実施形態に係る半導体装置のヒューズ配線付近の構造を示す平面図。
【図１１】図１０のヒューズ配線のヒューズ本体部にヒューズブローを行った状態を示す平面図。
【図１２】図１０のヒューズ配線のヒューズ本体部および引き出し線にヒューズブローを行った状態を示す平面図。
【図１３】第８実施形態に係る半導体装置の他の配線パターンからなるヒューズ配線付近の構造を示す平面図。
【図１４】第８実施形態に係る半導体装置のさらに他の配線パターンからなるヒューズ配線付近の構造を示す平面図。
【図１５】従来の技術に係る半導体装置のヒューズ配線付近の構造を示す断面図および平面図。
【図１６】従来の技術に係る半導体装置の他の構成からなるヒューズ配線付近の構造を示す平面図および断面図。
【図１７】図１６のヒューズ配線にヒューズブローを行った状態を示す平面図および断面図。
【図１８】図１６のヒューズ配線のピッチを狭くしてヒューズブローを行った状態を示す平面図。
【符号の説明】
１，２１，３１…Ｃｕヒューズ配線、２，２２，３２…Ｃｕヒューズ本体部、３…Ｓｉ基板（基板）、４…層間絶縁膜（残存膜、ＴＥＯＳ−ＳｉＯ２膜、ＩＬＤ膜）、５…Ｃｕ引き出し線（ヒューズ用引き出し線）、６…バリアメタル膜（バリア膜）、６ａ…Ｔａ層（バリア膜）、６ｂ…ＴａＮ層（バリア膜）、７…Ｃｕ拡散防止膜（シリコン窒化膜、絶縁膜）、９…ヒューズ窓（ヒューズブロー用凹部、凹部）、１０…ヒューズ窓底部（ヒューズブロー用凹部の底部）、１１，６７…パッシベーション膜（絶縁膜）、１２，２３…Ｃｕヴィアプラグ部（コンタクトプラグ部、プラグ部）、３３…トップバリアメタル膜（バリア膜）、３３ａ…Ｔａ層（バリア膜）、３３ｂ…ＴａＮ層（バリア膜）、４１，５１，６１，７１，８１…ヒューズ配線、４２，５２，６２…Ａｌヒューズ本体部、４３…バリア膜（バリアメタル膜）、４３ａ…Ｔａ層（バリアメタル膜）、４３ｂ…ＡｌＣｕ層（バリアメタル膜）、５３，６８…Ａｌヴィアプラグ部（コンタクトプラグ部、プラグ部）、６３…パッド部第１絶縁膜、６４…パッド部第２絶縁膜（残存膜、ＴＥＯＳ−ＳｉＯ２膜）、６５…パッド部第３絶縁膜（ＴＥＯＳ−ＳｉＯ２膜）、６６…パッド部第４絶縁膜（シリコン窒化膜）、７２，８２…ヒューズ本体部、７３…残存膜（絶縁膜）、８３…ヒューズ用引き出し線、８４…制御回路部（電子回路）、８５…共通電位配線
【発明の属する技術分野】
本発明は、半導体装置内の配線構造に係り、特にＬＳＩのヒューズ配線の構造および配線パターンの改良を図った半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置において、不良救済のための冗長回路（リダンダンシー回路）が設けられたものが一般的に知られている。このリダンダンシー回路には、正常に機能する回路から不良部分を切り離すためのヒューズ配線が設けられているのが一般的である。ヒューズ配線にレーザ光線（レーザビーム）を照射することより、ヒューズ配線を切断（ヒューズブロー）して、正常に機能する回路から不良部分を切り離す（例えば特許文献１〜４参照）。
【０００３】
ここでは、例えばＬＳＩのヒューズ配線付近の一般的な構造を、図１５（ａ）〜（ｃ）を参照しつつ簡潔に説明する。図１５（ａ）は、ＬＳＩをヒューズ配線の幅方向に沿って示す断面図である。図１５（ｂ）は、図１５（ａ）中Ｘ−Ｘ線に沿って示す断面図であり、具体的にはＬＳＩをヒューズ配線の長手方向に沿って示す断面図である。図１５（ｃ）は、ＬＳＩのヒューズ配線付近をその上方から臨んで示す平面図である。
【０００４】
シリコン基板１０１上には、多層配線構造が形成されており、図１５（ａ）は最上層とその下層の２層の各種配線１０２を代表的に示している。各配線１０２は、ＣｕやＡｌを用いて形成されるのが一般的であり、この場合はＣｕを用いて形成されているものとする。また、パッド部１０３ａは、ＡｌＣｕ、Ｃｕ、またはそれらの混合メタル等を用いて形成されるのが一般的である。この場合、パッド部１０３ａはＣｕを用いて形成されているものとする。
【０００５】
また、基板１０１上には層間絶縁膜１０４が積層されて設けられている。各層間絶縁膜１０４の間には、拡散防止膜１０５が設けられている。Ｃｕ配線１０２に対しては、層間絶縁膜１０４を、例えばプラズマ−ＳｉＯ２膜、Ｌｏｗ−ｋ膜（低比誘電率絶縁膜）、およびシリコン窒化膜の各膜、またはそれら各膜を積層した積層膜を用いて形成することが一般的である。この場合、各層間絶縁膜１０４はプラズマ−ＳｉＯ２膜とする。同様に、Ｃｕ配線１０２に対しては、Ｃｕの拡散を防止するために、拡散防止膜１０５を、例えばシリコン窒化膜、シリコン炭化膜（ＳｉＣ）、シリコン炭窒化膜（ＳｉＣＮ）、またはそれらと略同等の特性を有する膜を用いて、Ｃｕ拡散防止膜として形成することが一般的である。この場合、各Ｃｕ拡散防止膜１０５はシリコン窒化膜とする。また、最上層の層間絶縁膜１０４およびその下のＣｕ拡散防止膜１０５は、いわゆるパッシベーション膜１０６として形成されている。
【０００６】
各Ｃｕ配線１０２とＳｉＯ２膜１０４との間には、バリアメタル膜１０７が設けられている。各バリアメタル膜１０７は、例えばＴａ、Ｎｂ、Ｗ、またはＴｉなどの高融点金属からなる膜、あるいはそれら高融点金属の窒化物からなる膜、もしくはそれら高融点金属と高融点金属の窒化物との積層膜を用いて形成されている。
【０００７】
多層配線構造のＬＳＩの場合、第２層目以上のＣｕ配線１０２は、いわゆるデュアルダマシン工程、シングルダマシン工程、あるいはＲＩＥ工程等により形成されるのが一般的である。ここでは、最上層のＣｕ配線１０２ａおよびパッド部１０３ａは、デュアルダマシン工程によりヴィアプラグ１０８と一体に形成されている。すなわち、Ｃｕ配線１０２ａおよびパッド部１０３ａは、いわゆるデュアルダマシン構造となっている。
【０００８】
また、多層配線構造のＬＳＩの場合、ヒューズ配線は、一般的に最上層よりも下の配線層に設けられる。例えば、図１５（ａ）に示すように、最上層より１層下層のＣｕ配線１０２のうちの数本がヒューズ配線１０３として用いられる。Ｃｕヒューズ配線１０３の上方には、所定のヒューズ配線を電気的に断線させるヒューズブローを行い易くするために、いわゆるヒューズ窓１０９が設けられている。このヒューズ窓１０９は、ＬＳＩの製造に掛かる、いわゆるプロセスコストの低減等の観点から、最上層の層間絶縁膜１０４をエッチングして最上層配線のパッド部１０３ａを露出させる際に、併行して開けられるのが一般的である。
【０００９】
【特許文献１】
Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ Ｎｏ．： ６，３７６，８９４
【００１０】
【特許文献２】
特開２０００−２６９３４２号公報
【００１１】
【特許文献３】
特開平１１−１６３１４７号公報
【００１２】
【特許文献４】
Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ Ｎｏ．： ６，０５４，３３９
【００１３】
【発明が解決しようとする課題】
Ｃｕヒューズ配線１０３は酸化され易いため、ヒューズ窓１０９の底部１１０を完全に開放してＣｕヒューズ配線１０３の表面を露出させることは好ましくない。ところが、ヒューズブローを容易にするためには、Ｃｕヒューズ配線１０３上に残すＳｉＯ２膜１０４およびＣｕ拡散防止膜１０５の膜厚を厚くすることは好ましくない。したがって、ヒューズ窓１０９は、その底部１１０とＣｕヒューズ配線１０３の表面との間の残存膜１０４の膜厚が、できる限り薄くなるように形成される。
【００１４】
この際、エッチングの特性により、ヒューズ窓１０９の底部１１０は、図１５（ａ），（ｂ）に示すように、その上面が略アーチ形状に湾曲した形状になり易い。すると、図１５（ａ），（ｂ）に示すように、ヒューズ窓１０９の底部１１０の周縁部において、いわゆるトレンチング（Ｔｒｅｎｃｈｉｎｇ）現象が発生し、Ｃｕヒューズ配線１０３の表面の一部が露出するおそれがある。Ｃｕヒューズ配線１０３の表面が露出されると、その露出した部分からＣｕヒューズ配線１０３が酸化される。その結果、Ｃｕヒューズ配線１０３の配線抵抗が上昇し、Ｃｕヒューズ配線１０３の品質が劣化する問題が生じる。ひいては、ＬＳＩ全体の品質が損われるおそれがある。他方、Ｃｕヒューズ配線１０３の酸化を防ぐために、Ｃｕヒューズ配線１０３上の残存膜１０４の膜厚を薄く形成しつつ、Ｃｕヒューズ配線１０３の表面が露出しないようにヒューズ窓１０９の底部１１０の形状改善を図ることは、エッチングの特性により極めて困難である。
【００１５】
また、Ｃｕヒューズ配線１０３の表面が露出しないようにエッチングを行うと、Ｃｕヒューズ配線１０３上の残存膜１０４が厚くなる。残存膜１０４が厚膜化すると、ヒューズブローに必要とされるレーザビームのエネルギーを増大させる必要が生じる。この結果、エネルギーを増大させられたレーザビームが、切断すべきＣｕヒューズ配線１０３に隣接するＣｕヒューズ配線１０３にまで損傷を与えるおそれがある。これにより、ヒューズ配線１０３全体の信頼性を低下させるおそれが生じる。これを防ぐためには、隣接するヒューズ配線１０３同士の間隔である、いわゆるヒューズピッチを、所定の大きさ以上に規定する必要がある。具体的には、ヒューズピッチを、レーザビームのエネルギー、すなわちレーザビームの加工精度に規定される限界の大きさ以上に設定しなければならない。これにより、切断が所望されるヒューズ配線１０３にのみレーザビームを照射することができる。
【００１６】
このように、残存膜１０４が厚膜化すると、ヒューズ配線１０３の狭ピッチ化に限界が生じ易くなるなど、Ｃｕヒューズ配線１０３の配列に制限が生じる。ヒューズ配線１０３の狭ピッチ限界の低下は、ＬＳＩに搭載されるＣｕヒューズ配線１０３の本数の減少を招く。これにより、ヒューズブローによる、いわゆるチップ救済率が低下し、ひいてはＬＳＩの生産歩留まりが低下する。また、残存膜１０４が厚膜化すると、レーザビームの出力を上げたり、あるいはその微細加工の精度の限界を向上させたりする必要などが生じる。ひいては、ＬＳＩのプロセスコストの上昇につながるおそれがある。
【００１７】
さらに、近年、半導体装置の微細化および高密度化に伴い、半導体装置内の各種電子回路の微細化および高密度化が進んでいる。それに伴って、ヒューズ配線の本数も増大している。図１５（ｃ）に示すようなヒューズ配線構造では、ヒューズ配線１０３の本数を増やすためには、ヒューズ配線領域のサイズを大きくしなければならない。すると、半導体装置内におけるヒューズ配線領域の占有面積が増大し、半導体装置に搭載し得る救済回路の規模の縮小を引き起こす。このため、チップ救済率が低下するおそれがある。
【００１８】
また、ヒューズ配線１０３の本数を増やすために、ヒューズ配線領域を大きくするのではなく、各ヒューズ配線１０３の幅を細くする。すると、ヒューズ窓１０９の底部１１０の周縁部が開放された際にヒューズ配線１０３の露出された部分が酸化され易くなり、ＬＳＩの品質が損われ易くなる。さらに、ヒューズ配線領域を大きくすることなくヒューズ配線１０３の本数を増やすと、ヒューズピッチがレーザビームの加工精度で規定される限界を超えて、不用意に狭くなるおそれが生じる。すると、前述したように、ヒューズ配線１０３がヒューズブローによるダメージを受け易くなり、ヒューズ配線１０３全体の信頼性が低下するおそれがある。
【００１９】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、ヒューズブローを行い易く、かつ、ヒューズ配線やその周辺部の品質が劣化し難いヒューズ配線構造を備えた半導体装置を提供することにある。また、本発明の他の目的は、ヒューズブローによるダメージを受けるおそれを抑制できるとともに、ヒューズ配線領域を拡大することなく、ヒューズ配線の本数を増やすことができる半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
前記課題を解決するために、本発明の一態様に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層内に前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と一体に埋め込まれて設けられていることを特徴とするものである。
【００２１】
また、前記課題を解決するために、本発明の他の態様に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層内に前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と別体に埋め込まれて設けられていることを特徴とするものである。
【００２２】
また、前記課題を解決するために、本発明のまた他の態様に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層で前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と一体にエッチング加工により形成されて設けられていることを特徴とするものである。
【００２３】
これらの半導体装置においては、基板上に設けられたヒューズ配線の一部を構成するヒューズ本体部が、このヒューズ本体部に電気的に接続されて同じくヒューズ配線の一部を構成するヒューズ用引き出し線よりも上方に設けられている。また、ヒューズ本体部の上方においては、ヒューズ配線を覆うように設けられている絶縁膜内にヒューズブロー用凹部が形成されている。ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部がヒューズブロー用凹部の底部の内側領域に位置して設けられている。これにより、ヒューズブローを行い易いように、ヒューズブロー用凹部の底部とヒューズ配線の表面との間の残存膜の膜厚を薄く形成した際に底部の周縁部が開放されても、ヒューズ本体部およびヒューズ用引き出し線は露出するおそれが殆どない。また、レーザビームがヒューズ本体部に当たり易く、かつ、レーザビームのエネルギーがヒューズ本体部の下方などに逃げ難い。これにより、ヒューズブローを行う際に、断線されるヒューズ配線の周囲の絶縁膜などにダメージを与えるおそれが殆どない。
【００２４】
それとともに、ヒューズ用引き出し線が、ヒューズ本体部よりも下層に形成されている。これにより、ヒューズブローを行う際に、断線されるヒューズ配線に隣接するヒューズ配線にダメージを与えるおそれが殆どない。また、ヒューズ本体部の位置に拘らず、ヒューズ用引き出し線の配線パターンを半導体装置内の各種電子回路の設計に応じた適正なパターンに形成できる。
【００２５】
また、前記課題を解決するために、本発明のさらに他の実施形態に係る半導体装置は、基板上に設けられたヒューズ用引き出し線、およびこの引き出し線と同じ層に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成され、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線は、その幅が前記ヒューズ本体部の幅と同等以下に狭く形成されていることを特徴とするものである。
【００２６】
この半導体装置においては、基板上に設けられたヒューズ配線の一部を構成するヒューズ用引き出し線が、このヒューズ用引き出し線に電気的に接続されて同じくヒューズ配線の一部を構成するヒューズ本体部と同じ層に設けられている。また、ヒューズ本体部の上方においては、ヒューズ配線を覆うように設けられている絶縁膜内にヒューズブロー用凹部が形成されている。ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部がヒューズブロー用凹部の底部の内側領域に位置して設けられている。これにより、レーザビームがヒューズ本体部に当たり易く、かつ、レーザビームのエネルギーがヒューズ本体部の下方などに逃げ難い。これにより、ヒューズブローを行う際に、断線されるヒューズ配線の周囲の絶縁膜などにダメージを与えるおそれが殆どない。
【００２７】
それとともに、ヒューズ用引き出し線が、その幅がヒューズ本体部の幅と同等以下に狭く形成されている。これにより、ヒューズブローを行う際に、断線されるヒューズ配線に隣接するヒューズ配線がダメージを受けるおそれが殆どないように、ヒューズ用引き出し線の配線パターンを適正な形状に形成できる。また、ヒューズ本体部の位置に拘らず、ヒューズ用引き出し線の配線パターンを半導体装置内の各種電子回路の設計に応じた適正な形状に形成できる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１は、本発明の第１実施形態に係る半導体装置としてのＬＳＩの製造工程を示す工程断面図である。本実施形態のヒューズ配線１は、Ｃｕにより形成されている。また、ヒューズ配線１のヒューズ本体部２には、このヒューズ本体部２とヒューズ用引き出し線５とを電気的に接続するコンタクトプラグ部（ヴィアプラグ部）１２が一体に形成されている。すなわち、ヒューズ本体部２は、いわゆるデュアルダマシン構造に形成されている。
【００３０】
先ず、図１（ａ）に示すように、各種電子回路を構成する図示しない能動素子や多層配線構造などが形成されたＳｉ基板３の上に、第ｎ層目（ｎは正の整数）の層間絶縁膜（ＩＬＤ：Ｉｎｔｅｒ−ｌｅｖｅｌ Ｄｉｅｌｅｃｔｒｉｃｓ）４を設ける。後述するＣｕヒューズ配線１は、基板３上に所定の配線パターンで設けられて、各種電子回路などに電気的に接続されるものとなっている。第ｎ層目の層間絶縁膜４を含めて、基板３上に設けられる各層の層間絶縁膜４は、ＳｉＯ２膜（ＴＥＯＳ膜）や低比誘電率絶縁膜（Ｌｏｗ−ｋ膜）、またはそれら各膜を積層した積層膜により形成されることが一般的である。ＳｉＯ２膜は、例えばプラズマＣＶＤ法によって成膜される。本実施形態においては、各層間絶縁膜４はＳｉＯ２膜とする。
【００３１】
次に、第ｎ層目の層間絶縁膜４内に、Ｃｕヒューズ配線１の一部を構成するＣｕヒューズ用引き出し線５を形成する。先ず、予め設定されている所定の配線パターンに沿って層間絶縁膜４をエッチングして、下層配線としてのＣｕ引き出し線５を形成するための図示しない凹部（溝）を形成する。続けて、その溝内に、Ｃｕ引き出し線５の形成材料であるＣｕが層間絶縁膜４内に拡散するのを抑制するためのバリア膜（バリアメタル膜）６を設ける。本実施形態においては、このバリア膜６をＴａ層６ａおよびＴａＮ層６ｂからなる２層構造に形成する。この際、バリア膜６とＣｕ引き出し線５との材料同士の化学的な相性を考慮して、Ｃｕ引き出し線５に直接接触する内側の層をＴａ層６ａとし、このＴａ層６ａの外側の層をＴａＮ層６ｂとした。
【００３２】
続けて、バリア膜６の内側にＣｕ引き出し線５のシードとなるＣｕを主成分とする膜を成膜した後、電解めっき法によりＣｕ引き出し線５を形成する。この後、溝の外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。これにより、第ｎ層目の層間絶縁膜４内に、所望のＣｕ引き出し線５を得る。
【００３３】
次に、第ｎ層目の層間絶縁膜４の上に、絶縁膜の一種であり、Ｃｕ引き出し線５のＣｕが拡散するのを抑制するための第ｍ層目（ｍは正の整数）のＣｕ拡散防止膜７を設ける。この第ｍ層目の拡散防止膜７を始めとして、基板３上に設けられる各層のＣｕ拡散防止膜７は、例えばシリコン窒化膜、シリコン炭化膜（ＳｉＣ）、シリコン炭窒化膜（ＳｉＣＮ）、またはそれらと略同等の特性を有する膜により形成されることが一般的である。本実施形態においては、各Ｃｕ拡散防止膜７はシリコン窒化膜とする。
【００３４】
次に、第ｍ層目のＣｕ拡散防止膜７の上に第ｎ＋１層目の層間絶縁膜４を設けた後、その内部にＣｕヒューズ本体部２を形成するための凹部（溝）８ａ、およびＣｕヴィアプラグ部１２を形成するための凹部（溝）８ｂを形成する。本実施形態においては、Ｃｕヒューズ本体部２を、Ｃｕヴィアプラグ部１２が一体に形成されたデュアルダマシン構造に形成する。したがって、ヒューズ本体部用凹部（溝）８ａを、ヴィアプラグ部用凹部（溝）８ｂと一体に形成する。具体的には、前述した引き出し線用溝を形成する場合と同様に、予め設定されている所定の配線パターン、およびコンタクトパターンに応じて層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７をエッチングする。これにより、Ｃｕ引き出し線５の表面（上面）を一時的に露出させて、ヴィアプラグ部用溝８ｂと一体の所望のヒューズ本体部用溝８ａを得る。
【００３５】
続けて、図１（ｂ）に示すように、ヒューズ本体部用溝８ａ内に、Ｃｕヒューズ配線１を電気的に断線させるヒューズブローのターゲットとなるＣｕヒューズ本体部２を形成する。それとともに、ヴィアプラグ部用溝８ｂ内に、Ｃｕヒューズ本体部２とＣｕ引き出し線５とを電気的に接続するＣｕヴィアプラグ部１２を形成する。Ｃｕヒューズ本体部２およびＣｕヴィアプラグ部１２は、前述したＣｕ引き出し線５を形成する場合と同様の方法により形成される。
【００３６】
具体的には、先ずヒューズ本体部用溝８ａおよびヴィアプラグ部用溝８ｂ内に、Ｔａ層６ａおよびＴａＮ層６ｂの２層構造からなるバリア膜６を形成する。この後、バリア膜６の内側に、Ｃｕヒューズ本体部２およびＣｕヴィアプラグ部１２のシード層となる、図示しないＣｕを主成分とする膜を成膜する。続けて、そのＣｕを主成分とする膜の上に、電解めっき法によりＣｕヒューズ本体部２およびＣｕヴィアプラグ部１２を形成する。この後、両溝８ａ，８ｂの外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。これにより、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、所望のデュアルダマシン構造からなるＣｕヒューズ本体部２を得る。
【００３７】
以上でＣｕヒューズ配線１の主要部が形成される。本実施形態においては、Ｃｕヒューズ本体部２は、後述するヒューズブロー用凹部９の底部１０よりも小さく形成される。具体的には、Ｃｕヒューズ本体部２は、その長さおよび幅がヒューズブロー用凹部９の底部１０の長さおよび幅よりも小さく形成される。すなわち、Ｃｕヒューズ本体部２は、その平面視における面積が、ヒューズブロー用凹部９の底部１０の面積よりも十分に小さく形成される。それとともに、Ｃｕヒューズ本体部２は、その長さがヒューズブロー用レーザ光線（レーザビーム）の径以上の大きさに形成される。また、Ｃｕヒューズ本体部２は、ヒューズブロー用凹部９の底部１０と対向する領域の内側に位置するように形成される。特に、Ｃｕヒューズ本体部２は、その長手方向の両端部がヒューズブロー用凹部９の底部１０の内側領域に位置して設けられている。
【００３８】
通常、ヒューズ配線を切断するためのアライメントは、ヒューズブロー用レーザビームの照射光学系とは別体に設けられたアライメントスコープを用いて、基板上に形成されたアライメントマークを読み取ることにより行われる。アライメントマークの読み取りにより基板の平面位置および垂直位置の情報を得て、切断するヒューズ配線の座標とヒューズ配線に向けて照射するレーザビームの焦点位置を校正する。しかしながら、アライメントマークの形状や、マーク上の絶縁膜厚さ等のばらつきにより、校正された焦点位置と実際のヒューズ配線位置との間に誤差が生じる場合がある。このため、照射光学系には、少なくとも前記誤差を許容できるだけの焦点深度が必要とされる。
【００３９】
アライメントマークの読み取り誤算によるレーザビームの焦点位置の誤差が照射光学系の焦点深度より大きくなると、照射されたレーザビームの形状が劣化してヒューズ配線の切断不良が生じるおそれがある。また、ヒューズ配線上の絶縁膜の膜厚のばらつきや、基板の平坦性のばらつきによっても、レーザビームの照射光学系の光学距離が変動する。これによっても、ヒューズ配線の切断部においてレーザビームの形状が劣化する問題が生じる。
【００４０】
一般に、前述したレーザビームの焦点位置の誤差がヒューズブローに及ぼす影響を、許容範囲内に収めるためには、照射光学系の焦点深度を約０．７μｍ以上に設定する必要があることが経験的に分かっている。また、確保する焦点深度が大きくなる程、レーザビームの絞り限界（最小径）に対する制限も大きくなることが分かっている。したがって、ヒューズブローを適正に行うためには、本実施形態に係るＣｕヒューズ配線１（Ｃｕヒューズ本体部２）も、その大きさ（長さ）の最小値について制限を受ける。
【００４１】
もし、Ｃｕヒューズ本体部２の長さがレーザビームの最小径未満であると、ヒューズブローに必要な熱がＣｕヒューズ本体部２の下層に逃げてしまう。また、Ｃｕヒューズ本体部２の長さがレーザビームの最小径未満であると、Ｃｕヒューズ本体部２の下層のＣｕ引き出し線５までもがブローされるおそれがある。下層のＣｕ引き出し線５がブローされると、後述するヒューズ窓９の底部１０と下層のＣｕ引き出し線５との間に存在する第ｎ＋１層目の層間絶縁膜４にクラックなどが生じる場合もある。これらにより、Ｃｕヒューズ配線１を適正にブローできなくなるおそれがある。
【００４２】
図２は、ヒューズブロー用レーザビームの照射光学系の焦点深度を約０．７μｍ以上に設定する場合の、レーザビームの波長とレーザビームの最小径との関係をグラフにして示す図である。Ｃｕヒューズ本体部２の下地に過度のダメージを与えることなくＣｕヒューズ配線１を適正に切断するためには、レーザビームの波長に応じて、図２のグラフに示されたレーザビームの最小径以上の長さを有するＣｕヒューズ本体部２を形成する。
【００４３】
また、Ｃｕヴィアプラグ部１２は、Ｃｕヒューズ本体部２よりも小さく形成されている。具体的には、図１（ｂ）に示すように、Ｃｕヴィアプラグ部１２は、その径がＣｕヒューズ本体部２の幅以下に形成されている。それとともに、Ｃｕヴィアプラグ部１２は、Ｃｕヒューズ本体部２の内側に形成されている。これにより、Ｃｕヒューズ配線１のヒューズブローに必要な熱が、Ｃｕヒューズ本体部２の下層に逃げ難くなっている。
【００４４】
次に、図１（ｃ）に示すように、Ｃｕヒューズ本体部２および第ｎ＋１層目の層間絶縁膜４の上に、第ｍ＋１層目のＣｕ拡散防止膜７および第ｎ＋２層目の層間絶縁膜４を設ける。なお、本実施形態では図示していないが、第ｎ層目の層間絶縁膜４から第ｎ＋２層目の層間絶縁膜４にかけては、その内部に図１５（ａ）に示されるような各種配線およびパッド部が形成される。これら各種配線およびパッド部は、Ｃｕヒューズ本体部２およびＣｕ引き出し線５を形成する場合と同様の方法により形成される。続けて、図１（ｄ）に示すように、第ｎ＋２層目の層間絶縁膜４の上に、さらに第ｍ＋２層目のＣｕ拡散防止膜７および第ｎ＋３層目の層間絶縁膜４を設ける。これら両膜７，４は、いわゆるパッシベーション膜１１として機能する。
【００４５】
次に、Ｃｕヒューズ本体部２の上方に、ヒューズブローを行い易くするためのヒューズブロー用凹部、いわゆるヒューズ窓９を設ける。このヒューズ窓９の開孔作業は、図１５（ａ）において示したように、ＬＳＩの製造工程に掛かるコスト、いわゆるプロセスコスト低減等の観点から、図示しないパッド部の開孔と合わせて行われるのが一般的である。具体的には、図１（ｅ）に示すように、ヒューズ窓９の底部１０が、Ｃｕヒューズ本体部２が配置されている領域を略完全に内包する大きさとなるように、第ｎ＋３層目の層間絶縁膜４、第ｍ＋２層目のＣｕ拡散防止膜７、第ｎ＋２層目の層間絶縁膜４をエッチングする。この際、Ｃｕヒューズ本体部２上に残されてヒューズ窓９の底部１０を形成する第ｎ＋２層目の層間絶縁膜４は、そのエッチング後の残存膜の膜厚ができる限り薄くなるように形成される。これにより、ヒューズブロー用のレーザビームをＣｕヒューズ本体部２に向けて照射した際、Ｃｕヒューズ本体部２をブローし易くすることができる。
【００４６】
この際、エッチングの特性により、ヒューズ窓９の底部１０は、図１（ｅ）に示すように、その上面が略アーチ形状に湾曲（Ｂｅｎｄｉｎｇ）した形状になり易い。すると、ヒューズ窓９の底部１０の周縁部において第ｍ＋１層目のＣｕ拡散防止膜７までエッチングされて、第ｎ＋１層目の層間絶縁膜４が露出するおそれがある。すなわち、ヒューズ窓９の底部１０の周縁部において、いわゆるトレンチング（Ｔｒｅｎｃｈｉｎｇ）現象が発生し、Ｃｕヒューズ本体部２の表面（上面）が露出するおそれがある。ところが、前述したように、Ｃｕヒューズ本体部２は、ヒューズ窓９の底部１０の幅（長さ）よりも十分短く形成されて、底部１０と対向する領域の内側に位置している。これにより、底部１０の上面が略アーチ形状に湾曲しても、Ｃｕヒューズ本体部２が露出するおそれは殆どない。さらに、Ｃｕ引き出し線５はＣｕヒューズ本体部２の一つ下の層に形成されている。これにより、ヒューズ窓９の底部１０の周縁部においてＣｕ引き出し線５が露出するおそれは全くない。したがって、本実施形態によれば、Ｃｕヒューズ配線１のヒューズブローを行い易くできるとともに、酸化し易いＣｕヒューズ配線１の劣化を大幅に抑制できる。
【００４７】
また、Ｃｕヒューズ配線１には電流が流れる場合がある。このような事態に備えて、Ｃｕヒューズ配線１の長さを、図３に示す臨界長以下に設定する。具体的には、Ｃｕヒューズ配線１を、その長さと、このＣｕヒューズ配線１に流れる電流密度の大きさとの積が、８０．０μｍ・ＭＡ／ｃｍ２以下となるように形成する。例えば、Ｃｕヒューズ配線１の長さを、約４０μｍに形成する。すると、Ｃｕヒューズ配線１に電流密度の大きさが約２．０ ＭＡ／ｃｍ２の電流が流れても、致命的な電気的な不良が生じるおそれを殆どなくすことができる。特に、いわゆるエレクトロマイグレーション（ＥＭ）不良などが生じるおそれを殆どなくすことができる。したがって、高信頼性のＣｕヒューズ配線１を形成することができる。ひいては、ＬＳＩ全体の信頼性の向上を図ることができる。
【００４８】
以上説明したように、第１実施形態に係る半導体装置は、ヒューズブローが行い易いとともに、Ｃｕヒューズ配線１の品質が劣化し難く信頼性が高い。
【００４９】
（第２の実施の形態）
図４は、本発明の第２実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００５０】
本実施形態のヒューズ配線２１は、Ｃｕにより形成されている。また、ヒューズ配線２１のヒューズ本体部２２は、図４に示すように、コンタクトプラグ部（ヴィアプラグ部）２３と別体に形成されている。すなわち、Ｃｕヒューズ本体部２２は、いわゆるシングルダマシン構造に形成されている。
【００５１】
第ｍ層目のＣｕ拡散防止膜７までは、前述した第１実施形態と同様の方法により形成する。
【００５２】
次に、第ｍ層目のＣｕ拡散防止膜７の上に設けた第ｎ＋１層目の層間絶縁膜４の内部に、シングルダマシン構造からなるＣｕヒューズ本体部２２を形成する。したがって、Ｃｕヒューズ本体部２２を、Ｃｕヴィアプラグ部２３と個別に形成する。
【００５３】
具体的には、先ず、第ｎ＋１層目の層間絶縁膜４の一部分となる下部絶縁膜を形成する。続けて、予め設定されている所定のコンタクトパターンに沿ってこの下部絶縁膜および第ｍ層目のＣｕ拡散防止膜７をエッチングする。これにより、Ｃｕ引き出し線５の表面を一時的に露出させる。この際、形成される下部絶縁膜の厚さ、およびエッチングにより形成される凹部（溝）の大きさは、Ｃｕヴィアプラグ部２３の大きさに相当する程度とする。このＣｕヴィアプラグ部２３用の溝内に、先ずＴａ層６ａおよびＴａＮ層６ｂの２層構造からなるバリア膜６を形成する。この後、バリア膜６の内側にＣｕヴィアプラグ部２３のシード層となるＣｕを主成分とする膜を成膜する。続けて、電解めっき法によりＣｕヴィアプラグ部２３を形成する。続けて、溝の外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。
【００５４】
続けて、第ｎ＋１層目の層間絶縁膜４の一部分となる上部絶縁膜を同様に形成する。この後、予め設定されている所定の配線パターンに沿ってこの上部絶縁膜をエッチングする。この際、エッチングにより形成される凹部（溝）の大きさは、Ｃｕヒューズ本体部２２の大きさに相当する程度とする。このＣｕヒューズ本体部２２用の溝内に、先ずＴａ層６ａおよびＴａＮ層６ｂの２層構造からなるバリア膜６を形成する。この後、バリア膜６の内側にＣｕヒューズ本体部２２のシード層となるＣｕを主成分とする膜を成膜する。この後、電解めっき法によりＣｕヒューズ本体部２２を形成する。続けて、溝の外側に付着した余分なＣｕおよびバリア膜６をＣＭＰ法により研磨して除去する。これにより、図４に示すように、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、所望のシングルダマシン構造からなるＣｕヒューズ本体部２２を得る。
【００５５】
以上でＣｕヒューズ配線２１の主要部が形成される。この後のヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。以上説明したように、第２実施形態に係る半導体装置は、第１実施形態と同様の効果を得ることができる。
【００５６】
（第３の実施の形態）
図５は、本発明の第３実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００５７】
本実施形態のヒューズ配線３１は、Ｃｕにより形成されている。また、ヒューズ配線３１のヒューズ本体部３２の上部には、酸化およびＣｕの拡散を抑制するためのバリア膜、いわゆるトップバリア膜３３が形成されている。
【００５８】
Ｃｕヒューズ本体部３２までは、前述した第１実施形態と同様の方法により形成する。したがって、本実施形態のＣｕヒューズ本体部３２は、デュアルダマシン構造に形成されている。
【００５９】
Ｃｕヒューズ本体部３２を形成した後、その上面をウェットエッチングもしくはドライエッチングにより選択的にリセスさせる（後退させる）。この後、リセスされた部分に、Ｃｕヒューズ本体部３２の周りに設けられているバリア膜６と同じく、Ｔａ層３３ａおよびＴａＮ層３３ｂの２層構造からなるトップバリア膜（トップバリアメタル膜）３３を形成する。これらＴａ層３３ａおよびＴａＮ層３３ｂは、例えばスパッタリング工程により形成する。この際、Ｃｕヒューズ本体部３２の上面に直接接する下側の層をＴａＮ層３３ｂ、このＴａＮ層３３ｂの上側をＴａ層３３ａとする。この後、溝の外側に付着した余分なトップバリア膜３３をＣＭＰ法により研磨して除去する。これにより、図５に示すように、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、トップバリア膜３３を有する所望のデュアルダマシン構造からなるＣｕヒューズ本体部３２を得る。
【００６０】
以上でヒューズ配線３１の主要部が形成される。この後のヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。このように、第３実施形態に係る半導体装置は、Ｃｕヒューズ本体部３２の上面にトップバリア膜３３が設けられているので、第１実施形態よりもＣｕヒューズ配線３１が劣化し難い。
【００６１】
特に、トップバリア膜３３を、バリア膜６と同様にＴａ層３３ａおよびＴａＮ層３３ｂによって形成することにより、トップバリア膜３３本来の機能であるＣｕの層間絶縁膜（ＩＬＤ膜）４中への拡散を抑制する効果を得ることができる。また、成膜装置を兼用できるとともに、成膜プロセスを統一して簡略化できるので、設備投資を削減して半導体装置の生産コストを低減できる。また、たとえ配線用バリア膜６とトップバリア膜３３とが接触しても、それら両バリア膜６，３３は同じ材料から形成されているので、Ｃｕヒューズ本体部３２における抵抗値の上昇や、バリア性の劣化などを引き起こす反応が生じるおそれが殆どない。したがって、半導体装置の性能を劣化させる反応がＣｕヒューズ本体部３２において生じるおそれが殆どない。
【００６２】
さらに、Ｔａ層３３ａおよびＴａＮ層３３ｂを積層して形成することにより、トップバリア膜３３の成膜プロセスにおいて発生するダストの主な原因であるＴａＮ層３３ｂの薄膜化を促進できる。これに加えて、Ｔａ層３３ａのペースティング効果により、ダストを大幅に低減できることが分かった。一般に、拡散バリア性としてはＴａＮ層３３ｂが大きく寄与するが、ＴａＮはセラミックス層であるため機械的強度、すなわち破壊靭性値が低く非常に割れ易い。これに対し、Ｔａ層３３ａは金属単体で形成されているので延性（展性）がある。したがって、トップバリア膜３３を、それぞれ薄膜状に形成されたＴａ層３３ａおよびＴａＮ層３３ｂからなる積層構造とすることにより、成膜工程におけるダストを大幅に低減することができる。
【００６３】
以上説明したように、第３実施形態に係る半導体装置は、それぞれ薄膜状の金属層およびセラミック層の積層構造に形成されているトップバリア膜３３によって、Ｃｕヒューズ本体部３２における拡散バリア性が向上されている。すなわち、半導体装置全体の信頼性が極めて向上されている。
【００６４】
（第４の実施の形態）
図６は、本発明の第４実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００６５】
本実施形態のヒューズ配線４１は、その引き出し線５が前述した第１実施形態の引き出し線５と同様にＣｕにより形成されている。ところが、ヒューズ配線４１のヒューズ本体部４２は、Ａｌにより形成されている。また、ヒューズ本体部４２は、前述した第１実施形態のＣｕヒューズ本体部２と同様に、デュアルダマシン構造に形成されている。
【００６６】
Ａｌヒューズ本体部４２用の凹部（溝）までは、前述した第１実施形態と同様の方法により形成する。ＡｌはＣｕと異なり拡散しないため、第１実施形態と同じバリア膜６を必要としない。したがって、先ずヒューズ本体部用溝内に、例えばＴａ、Ｎｂ、Ｔｉ、Ｗ、またはＺｒなどの高融点金属、あるいはそれらの窒化膜、もしくはそれらを積層したもの、およびＡｌＣｕをバリア膜（バリアメタル膜）４３として設ける。本実施形態においては、バリア膜４３を、Ｔａ層４３ａおよびＡｌＣｕ層４３ｂからなる２層構造に形成する。バリア膜４３を成膜した後、その内側にＡｌによりヒューズ本体部４２を形成する。この後、溝の外側に付着した余分なＡｌおよびバリア膜４３をＣＭＰ法により研磨して除去する。これにより、図６に示すように、第ｎ＋１層目の層間絶縁膜４および第ｍ層目のＣｕ拡散防止膜７内に、所望のデュアルダマシン構造からなるＡｌヒューズ本体部４２を得る。
【００６７】
以上でヒューズ配線４１の主要部が形成される。ＡｌはＣｕに比べて酸化し難いため、Ａｌヒューズ本体部４２の上に拡散防止膜を設ける必要はない。したがって、Ａｌヒューズ本体部４２の上に直接、第ｎ＋２層目の層間絶縁膜４を設ける。この後のヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。
【００６８】
以上説明したように、第４実施形態に係る半導体装置は、ヒューズ本体部４２がＡｌにより形成されているので、第１実施形態よりもヒューズ配線４１が劣化し難い。
【００６９】
（第５の実施の形態）
図７は、本発明の第５実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００７０】
本実施形態のヒューズ配線５１は、その引き出し線５が前述した第１実施形態の引き出し線５と同様にＣｕにより形成されている。ところが、ヒューズ配線５１のヒューズ本体部５２は、前述した第４実施形態のＡｌヒューズ本体部４２と同様にＡｌにより形成されている。また、ヒューズ配線５１のＡｌヒューズ本体部５２は、図７に示すように、前述した第２実施形態のＣｕヒューズ本体部２２と同様に、Ａｌコンタクトプラグ部（ヴィアプラグ部）５３と別体に形成されている。すなわち、Ａｌヒューズ本体部５２は、シングルダマシン構造に形成されている。
【００７１】
したがって、この第５実施形態の半導体装置は、ヒューズ本体部５２までは第２実施形態と同様の方法により形成すればよい。ただし、ヒューズ本体部５２およびヴィアプラグ部５３をＡｌにより形成するとともに、それらの周りに第４実施形態において用いたバリア膜４３を成膜する。この後のヒューズ窓９を形成するまでの工程は、第４実施形態と同様である。
【００７２】
以上説明したように、第５実施形態に係る半導体装置は、ヒューズ本体部５２がＡｌにより形成されているので、第１実施形態よりもヒューズ配線５１が劣化し難い。
【００７３】
（第６の実施の形態）
図８は、本発明の第６実施形態に係る半導体装置のヒューズ配線付近の構成を示す断面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００７４】
本実施形態のヒューズ配線６１は、その引き出し線５が前述した第１実施形態の引き出し線５と同様にＣｕにより形成されている。ところが、ヒューズ配線６１のヒューズ本体部６２は、前述した第４実施形態のＡｌヒューズ本体部４２と同様に、Ａｌにより形成されている。また、ヒューズ配線６１のＡｌヒューズ本体部６２には、図８に示すように、Ａｌコンタクトプラグ部（ヴィアプラグ部）６８が一体に形成されている。さらに、この第６実施形態のＡｌヒューズ本体部６２は、ダマシン工程ではなく、ＲＩＥ工程により加工形成される。
【００７５】
第ｍ層目のＣｕ拡散防止膜７までは、前述した第１実施形態と同様の方法により形成する。
【００７６】
次に、第ｍ層目のＣｕ拡散防止膜７の上に、Ａｌヴィアプラグ部６８の高さと同程度の膜厚で、パッド部第１絶縁膜（ＳｉＯ２膜）６３を設ける。続けて、予め設定されている所定のコンタクトパターンに沿ってパッド部第１絶縁膜６３および第ｍ層目のＣｕ拡散防止膜７をエッチングし、Ｃｕ引き出し線５の表面を一時的に露出させる。この際、エッチングにより形成されるＡｌヴィアプラグ部６８用の凹部（溝）の大きさは、Ａｌヴィアプラグ部６８の大きさに相当する程度とする。
【００７７】
次に、このＡｌヴィアプラグ部６８用の溝内およびパッド部第１絶縁膜６３の上に、第４実施形態において用いたＴａ層４３ａおよびＡｌＣｕ層４３ｂの２層構造からなるバリア膜４３を成膜する。続けて、このバリア膜４３の内側および上側に、Ａｌヒューズ本体部６２およびＡｌヴィアプラグ部６８を形成するＡｌを堆積させる。この後、予め設定されている所定の配線パターンに沿って、ウェットエッチングもしくはドライエッチングにより余分なＡｌおよびバリア膜４３を選択的に除去する。これにより、所望の形状からなるＡｌヒューズ本体部６２およびＡｌヴィアプラグ部６８、ならびにバリア膜４３を得る。
【００７８】
次に、Ａｌヒューズ本体部６２を覆うように、パッド部第１絶縁膜６３の上にパッド部第２絶縁膜（ＳｉＯ２膜）６４を設ける。この後、このパッド部第２絶縁膜６４を貫通する図示しない最上層の各種配線、およびパッド部を形成する。これら各種配線およびパッド部は、Ａｌヒューズ本体部６２およびＡｌヴィアプラグ部６８を形成する場合と同様の方法により形成される。ＡｌはＣｕに比べて酸化し難いため、Ａｌヒューズ本体部６２の上に拡散防止膜を設ける必要はない。したがって、パッド部第１絶縁膜６３の上に、パッド部第２絶縁膜６４を連続して設ける。同様に、パッド部第２絶縁膜６４の上に、パッド部第３絶縁膜（ＳｉＯ２膜）６５およびパッド部第４絶縁膜（シリコン窒化膜）６６を連続して設ける。この際、パッド部第３絶縁膜６５およびパッド部第４絶縁膜６６は、それぞれ所定の厚さに堆積されて、パッシベーション膜６７として成膜される。
【００７９】
以上でヒューズ配線６１の主要部が形成される。この後、パッド部開孔と合わせてヒューズ窓９を形成するまでの工程は、前述した第１実施形態と同様である。
【００８０】
以上説明したように、第６実施形態に係る半導体装置は、ヒューズ本体部６２がＡｌにより形成されているので、第１実施形態よりもヒューズ配線６１が劣化し難い。
【００８１】
（第７の実施の形態）
図９は、本発明の第７実施形態に係る半導体装置のヒューズ配線のヒューズ本体部付近の構成を示す平面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。
【００８２】
本実施形態の半導体装置は、そのヒューズ配線７１のヒューズ本体部７２の配置に特徴を有するものである。
【００８３】
前述した第１〜第６実施形態におけるヒューズ配線構造と同様に、ヒューズ配線７１を多層構造化するとともに、そのヒューズ本体部７２をヒューズ窓９の底部１０よりも短く形成する。この際、図９（ａ）に示すように、隣り合うヒューズ配線７１のヒューズ本体部７２同士がヒューズ配線７１の長手方向と直交する方向に沿って隣接しないように、互いにずらして配置する。これにより、ヒューズ配線７１の幅を細くすることなく、ヒューズ配線７１に必要な面積を、例えば図９（ａ）中斜線で示す大きさだけ小さくできる。すなわち、ヒューズ配線領域のコンパクト化を図ることができる。なお、図９（ａ）〜（ｃ）中、ヒューズ窓９の内側の一点鎖線で示されている領域には、ヒューズ窓９の底部１０を形成する層間絶縁膜などの残存膜７３が存在するものとする。
【００８４】
ここで、図９（ａ）において、例えばヒューズ配線７１（ヒューズ本体部７２）の幅（ｗｉｄｔｈ）Ｗを約０．６μｍに形成する。また、ヒューズ配線７１の長手方向と直交する方向に沿って隣接するヒューズ本体部７２同士の間隔、すなわちピッチ（ｐｉｔｃｈ）Ｐを約２．０μｍに形成する。それとともに、ヒューズ窓９の内側の単位面積（ブロックサイズ）当たりのヒューズ配線７１の本数を１０００本とする。
【００８５】
このような設定では、例えば図１５（ｃ）に示す従来技術に係るヒューズ配線構造においては、ブロックサイズ当たり、おおよそ２．０μｍ×１０００＝２０００μｍ程度の幅が必要である。これに対して、ヒューズ本体部７２が図９（ａ）に示すように配置されている本実施形態のヒューズ配線構造では、ブロックサイズの幅は、おおよそ２．０×５００＝１０００μｍ程度の大きさがあれば十分である。これは、従来技術のブロックサイズと比較して、その面積で約５０％の削減ができることになる。これにより、ＬＳＩに搭載し得る図示しない救済回路の搭載領域を増大させて、ＬＳＩの救済率を向上できる。
【００８６】
また、本実施形態のヒューズ配線構造では、ヒューズ配線７１に必要なブロックサイズの面積を変えなければ、図９（ｂ）中Ｄ１，Ｄ２で示す隣接するヒューズ本体部７２同士の間隔を広げることができる。ひいては、ヒューズ配線７１同士の間隔を広げることができる。これにより、ヒューズブローを行う際に、近接する所望外のヒューズ配線７１にダメージを与えるおそれを殆どなくして、ヒューズ配線７１の信頼性を向上できる。ひいてはＬＳＩ全体の信頼性、および生産歩留まりの向上を図ることができる。
【００８７】
さらに、本実施形態のヒューズ配線構造では、ヒューズ配線７１に必要なブロックサイズの面積、および隣接するヒューズ本体部７２同士の間隔をともに変えなければ、図９（ｃ）に示すように、単位面積内におけるヒューズ配線７１の総数を増やして、高密度配線を実現できる。ひいては、救済回路に電気的に接続されるヒューズ配線７１の本数を増やして、ＬＳＩの救済率を向上できる。
【００８８】
以上説明したように、第７実施形態に係る半導体装置によれば、ヒューズ配線間隔、すなわちヒューズピッチの狭ピッチ化を図ることができる。ひいては、半導体装置内の各種電子回路などの微細化および高密度化、および半導体装置のコンパクト化を図り得る。これにより、ヒューズ配線領域の大きさ、ヒューズピッチ、そしてヒューズ配線の本数や密度などを、半導体装置内の各種電子回路の設計に応じた適正な状態に設定できる。
【００８９】
また、近接するヒューズ配線７１へのヒューズブローによるダメージの低減を図りつつ、ヒューズ配線領域を拡大することなくヒューズ配線７１の本数を増やして、ヒューズ配線７１の高密度化を図ることができる。これにより、半導体装置の信頼性、およびその生産効率の歩留まりの向上を図ることができる。
【００９０】
（第８の実施の形態）
図１０〜図１４は、本発明の第８実施形態に係る半導体装置のヒューズ配線付近の構成を示す平面図である。なお、図１と同一部分は同一符号を付してその詳しい説明を省略する。また、図１６〜図１８は、本実施形態の半導体装置の比較例となる、従来の技術に係る半導体装置のヒューズ配線付近の構成を示す平面図および断面図である。
【００９１】
本実施形態の半導体装置は、そのヒューズ配線８１のヒューズ本体部８２および引き出し線８３の配線パターンに特徴を有するものである。
【００９２】
先ず、従来技術に係る半導体装置のヒューズ配線付近の構成について簡潔に説明する。従来用いられているヒューズ配線２０１の構造の概要を図１６に示す。図１６（ａ）は、従来技術に係る半導体装置としてのＬＳＩのヒューズ配線付近を、その上方から臨んで示す平面図である。また、図１６（ｂ）は、図１６（ａ）中Ｙ−Ｙ線に沿って示す断面図である。
【００９３】
複数本のヒューズ配線２０１は、それらの一端が半導体装置内の各種電子回路、例えば制御回路部２０２に電気的に接続されている。また、各ヒューズ配線２０１の他端は、例えば共通電位配線２０３に電気的に接続されている。
【００９４】
近年、半導体デバイスの微細化に伴い、制御回路部等の半導体装置内の各種電子回路の微細化が進行している。それに伴ってヒューズピッチの微細化も進行している。半導体製造技術の中で、リダンダンシー技術による不良セルエレメントから予備セルエレメントへの置き換えは、レーザビームなどによるヒューズ切断方式が多く用いられている。
【００９５】
一般に、ヒューズブローを行う際には、波長が１０４７ｎｍや１３２１ｎｍ等の近赤外領域のレーザ光線が用いられている。これらのレーザ光線の絞り限界は、各光線の波長により決定される。このため、ヒューズピッチが狭くなり、レーザ光線の絞りの大きさに近づくと、所望のヒューズ配線２０１を切断する際に、隣接するヒューズ配線２０１に損傷を与えるおそれがある。これを防ぐためには、例えば制御回路部２０２を、レーザ加工限界によって決定されるヒューズピッチの限界の大きさに応じて配置する必要がある。この結果、ヒューズ配線２０１および制御回路部２０２の占有領域が必要以上に大きくなるといった問題が生じる。また、ヒューズ配線２０１および制御回路部２０２の占有面積が増大すると、半導体チップに搭載し得る救済回路の規模の縮小を引き起こし、チップ救済率が低下する。ところが、図１６（ａ）に示すような配線パターンでは、制御回路部２０２のピッチの縮小に応じてヒューズ配線２０１の狭ピッチ化を図ることは困難である。以下、一例を挙げて具体的に説明する。
【００９６】
図１６（ａ），（ｂ）は、それぞれ従来の半導体装置に形成されているヒューズ配線領域の平面図および断面図を示している。図１６（ｂ）は、図１６（ａ）中Ｙ−Ｙ線で示す部分の断面構造を示すものである。Ｓｉ基板２０７上に設けられているヒューズ配線２０１は、一般にはＣｕ、Ｃｕ合金、Ａｌ、またはＡｌ合金などで形成されている。通常、ヒューズ配線２０１は、ヒューズ配線２０１と同層に形成されている他の配線と同種の材料を用いて、同様の構造に形成される。また、ヒューズ配線２０１の周囲には、シリコン酸化膜、有機シリコン酸化膜、あるいはシリコン窒化膜等の、半導体装置に一般に用いられる各種絶縁膜２０４が、それぞれ単層あるいは多層で形成されている。
【００９７】
図１６（ａ），（ｂ）に示す半導体装置では、各絶縁膜２０４のうち、層間絶縁膜２０５をシリコン酸化膜で形成している。それとともに、拡散防止膜２０６をシリコン窒化膜で形成している。そして、それら層間絶縁膜２０５および拡散防止膜２０６が、Ｓｉ基板２０７上にそれぞれ５層に積層された構造となっている。また、ヒューズ配線２０１をＣｕで形成している。そして、ヒューズ配線２０１の周囲には、Ｔａ層２０８ａおよびＴａＮ層２０８ｂの２層構造からなるバリア膜２０８を形成している。
【００９８】
この半導体装置では、図１６（ａ）に示すように、ヒューズピッチの大きさＰ１は２．５μｍに形成されている。それとともに、ヒューズ配線２０１の実質的な幅であるヒューズ配線２０１の本体部２０１ａの幅Ｗ１の大きさは１．０μｍに形成されている。また、この半導体装置では、ヒューズ配線２０１の本体部２０１ａは第４層目に形成されている。そして、共通電位配線２０３は、例えば第２層目に形成されている。さらに、ヒューズ配線２０１と制御回路部２０２とを電気的に接続するヒューズ配線２０１の引き出し線２０１ｂは、例えば第１層目に形成されている。ヒューズ本体部２０１ａと共通電位配線２０３とは、コンタクトプラグ（ヴィアプラグ）２１０を介して電気的に接続されている。同様に、ヒューズ本体部２０１ａと引き出し線２０１ｂも、コンタクトプラグ２１０を介して電気的に接続されている。
【００９９】
ヒューズ窓２０８の底部２０９を形成している、ヒューズ配線２０１上の残存膜である絶縁膜２０５は、ヒューズブローの切断特性を向上させるために可能な限り薄く形成される。ところが、従来技術において述べたように、残存膜２０５はヒューズ窓２０８の底部２０９において上向きに凸形状に形成され易い。このため、残存膜２０５は、その外周部付近の膜厚がヒューズ配線２０１が露出しない程度の厚さになるように形成される。
【０１００】
図１７（ａ），（ｂ）は、図１６（ａ），（ｂ）に示されている構造からなるヒューズ配線２０１のうち、座標指定されたヒューズ配線２０１をヒューズブローにより切断した後の状態を示している。図１７（ａ）は、ヒューズブローされたヒューズ配線付近を、その上方から臨んで示す平面図である。また、図１７（ｂ）は、図１７（ａ）中Ｚ−Ｚ線に沿って示す断面図である。
【０１０１】
図１７（ａ）中ヒューズ配線２０１の打点部分が、ヒューズブローが行われた部分である。このヒューズブローの際に用いたレーザ光線の波長は１３２１ｎｍ、ビーム径は直径３．０μｍ、合わせ精度は±０．３５μｍであった。このような設定では、切断したヒューズ配線２０１に隣接するヒューズ配線２０１や、その他の領域に損傷を殆ど与えることなく、所望のヒューズ配線２０１を切断可能なことが分かる。
【０１０２】
ところが、図１８に示すように、ヒューズ配線２０１の本体部２０１ａの幅Ｗ２の大きさを１．０μｍに保持したまま、ヒューズピッチＰ２の大きさを２．０μｍまで小さくする。このような設定において、図１８中打点部分で示すように所望のヒューズ配線２０１を切断する。すると、切断すべきヒューズ配線２０１に隣接するヒューズ配線２０１上に黒塗り部分で示すように、周囲のヒューズ配線２０１に損傷を与えてしまう。これを防ぐために、隣接するヒューズ配線２０１に損傷を与えないようにレーザ光線の照射エネルギーを下げると、所望のヒューズ配線２０１を切断できなくなる。このように、従来の配線パターンでは、レーザ光線の波長を１３２１ｎｍ、ビームの直径を３．０μｍ、合わせ精度を±０．３５μｍに設定すると、制御回路部２０２の配列ピッチを２．０μｍまでコンパクト化することは実質的に不可能である。
【０１０３】
この第８実施形態に係る半導体装置は、以上説明したような問題点を克服するためになされたものである。その目的は、レーザ光線による微細加工の精度限界に拘らず、半導体装置内の各種電子回路の微細化に応じて、ヒューズ配線を適正な配線パターンに設定することが可能なヒューズ配線構造を提供することである。また、ヒューズブローの処理速度を向上し得るヒューズ配線構造を提供することである。
【０１０４】
本実施形態の半導体装置のヒューズ配線８１付近の構造を、ヒューズ窓９の上方から臨んだ平面図として、図１０〜図１２に示す。
【０１０５】
図１０〜図１２に示すように、本実施形態においては、複数本のヒューズ配線８１のヒューズ本体部８２は、各ヒューズ配線８１の長手方向に沿って、電子回路としての制御回路部８４側から共通電位配線８５側に向かって、第１列、第２列、第３列となるように形成されている。第２列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第１列の各ヒューズ本体部８２の間を通して制御回路部８４に電気的に接続されている。また、第３列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第２列および第１列の各ヒューズ本体部８２の間を通して制御回路部８４に電気的に接続されている。
【０１０６】
同様に、第２列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第３列の各ヒューズ本体部８２の間を通して共通電位配線８５に電気的に接続されている。また、第１列のヒューズ本体部８２は、それらに接続されている各引き出し線８３が、第２列および第３列の各ヒューズ本体部８２の間を通して共通電位配線８５に電気的に接続されている。本実施形態においては、図１０中Ａで示す、各ヒューズ本体部８２とこれらに隣接する各引き出し線８３とのそれぞれの中心間距離を、例えば約２．５μｍに設定する。
【０１０７】
また、各ヒューズ本体部８２は、それらの幅が各引き出し線８３の幅と同等以上に広く形成される。すなわち、各引き出し線８３は、それらの幅が各ヒューズ本体部８２の幅と同等以下に狭く形成される。これにより、ヒューズブローを行い易くしつつ、各引き出し線８３、ひいては各ヒューズ配線８１の引き回しの自由度を向上できる。したがって、ＬＳＩ内に設けられる各種電子回路同士の多種多様な接続状態に応じて、より適正な配線パターンのヒューズ配線８１を設けることができる。
【０１０８】
一般に、ヒューズ本体部の幅を１．０μｍ程度まで広くすると、下地層のＳｉ膜や、層間絶縁膜へのヒューズブローによる損傷が抑制される。しかし、ヒューズブローは行い難くなる。これに対して、ヒューズ本体部の幅を０．５μｍ程度まで狭くすると、ヒューズブローは行い易くなる。しかし、下地層などへのヒューズブローによる損傷が発生し易くなる。したがって、ヒューズ本体部の幅は、レーザビームの波長、合わせ精度、あるいは下地層の膜厚などに応じて適宜、ブロー特性と損傷抑制とを両立可能な適正な大きさに設定される。例えば、ヒューズブロー用レーザビームの波長が１３２１ｎｍであるとする。この場合、ヒューズ本体部の幅は、通常約０．４μｍ〜約１．０μｍが適正な大きさとされている。
【０１０９】
また、例えばヒューズ本体部の幅を約０．５μｍまで狭くしても、下地Ｓｉへの損傷が殆ど生じない場合がある。そして、引き出し線とヒューズ本体部とを略同じ幅に形成しても、引き出し線の引き回しの自由度を確保できる場合がある。これら２つの場合を両立できる場合には、ヒューズ本体部と引き出し線とを略同じ幅に形成しても良い。ただし、引き出し線の幅をヒューズ本体部の幅よりも大きくすると、切断特性（ブロー特性）の劣化および引き回しの自由度の低下が生じるおそれが大きくなるので好ましくない。
【０１１０】
さらに、図１０中Ｄで示す、第１列の２個のヒューズ本体部８２間を通る２本の引き出し線８３同士の間隔を、例えば約１．０μｍに設定する。すると、図１０中Ｂで示す、第１列において隣接するヒューズ本体部８２同士の間隔が約６μｍとなる。この結果、図１０に示すように、第１列において、約６μｍの幅に３本のヒューズ配線８１を配置することが可能となる。これは、第２列および第３列においても同様である。このように、本実施形態の配線パターンによれば、図１０中Ｃで示す隣接するヒューズ配線８１の実質的なピッチを約２．０μｍまで狭くすることができる。
【０１１１】
図１０に示されている各ヒューズ配線８１のうち、所望のヒューズ配線８１のヒューズ本体部８２をヒューズブローした結果を図１１に示す。この際、図示しないヒューズ切断装置を用いて、ヒューズブロー用のレーザ光線（レーザビーム）の波長が約１３２１ｎｍ、ビームの直径が約３．０μｍ、合わせ精度が±約０．３５μｍになるように設定した。図１１中ヒューズ本体部８２の打点部分が、ヒューズブローが行われた部分を示すものである。図１１に示すように、本実施形態の配線パターンでは、所望のヒューズ配線８１のみを切断することが可能であることが分かる。したがって、本実施形態のヒューズ配線構造によれば、ヒューズ配線８１上の残存膜７３を薄く形成したり、あるいはヒューズ配線８１の狭ピッチ化の限界を向上させたりすることなく、実質的なヒューズピッチを狭くすることができる。
【０１１２】
また、本実施形態のヒューズ配線８１の配線パターンを適用する際に、各ヒューズ本体部８２と各引き出し線８３とを同じ層に形成してもよい。この際、互いに隣接する引き出し線８３の間隔を、レーザビームの直径と同等以下の大きさに形成する。すなわち、図１２中引き出し線８３上に破線の円で囲んで示すように、隣接する２本の引き出し線８３を、それらの一部同士がともにレーザビームの照射領域内に入るように形成する。このような設定において、破線の円で囲んだ部分にレーザビームを照射する。すると、図１２中隣接する２本の引き出し線８３上に打点部分で示すように、２本の引き出し線８３をまとめてヒューズブローすることができる。すなわち、１回のヒューズブローによって、実質的に２本のヒューズ配線８１をまとめて切断することができる。これにより、ヒューズ切断のスループットを向上することが可能である。
【０１１３】
さらに、ヒューズ配線８１を、図１３および図１４に示すようなパターンに形成しても構わない。レーザビームの照射領域の大きさを、図１３および図１４中破線の円で囲んで示す大きさとする。そして、各引き出し線８３上の所定の箇所に標的として設定された、破線の円で囲んだ部分をヒューズブローする。これにより、１回のヒューズブローによって、２本または３本のヒューズ配線８１をまとめて切断することができる。
【０１１４】
このように、第１列、第２列、および第３列の各ヒューズ本体部８２を、ヒューズ配線８１の長手方向に沿って略一直線状に位置するように配置する。そして、各ヒューズ本体部８２の幅と同等以下の狭い幅に形成された引き出し線８３を、各ヒューズ本体部８２の間に通すように各ヒューズ配線８１をパターン形成する。これにより、各ヒューズ本体部８２と各引き出し線８３とを同じ層に形成しても、隣接するヒューズ配線８１のヒューズブローによるダメージを抑えつつ、標的となるヒューズ配線８１のヒューズブローを適正な状態で効率良く行うことができるヒューズ配線構造を得ることができる。すなわち、半導体装置内の回路設計に応じて配線パターンの自由度の向上を図り得るヒューズ配線構造を備えているので、信頼性および歩留まりを向上できる。
【０１１５】
また、図１３および図１４に示すように、各ヒューズ本体部８２を、ヒューズ配線８１の長手方向のみならず、長手方向と直交する方向に沿っても各列が略一直線状に位置するように配置してもよい。すなわち、各ヒューズ本体部８２を、ヒューズ配線８１の長手方向および長手方向と直交する方向の両方向に沿ってそれぞれ略一直線状に位置するように、行列（ｍａｔｒｉｘ）状に配置する。これにより、ヒューズブローをより適正な状態でより効率良く行うことができるヒューズ配線８１を得ることができる。
【０１１６】
なお、図１４に示すヒューズ配線構造では、第１列〜第３列の各ヒューズ本体部８２は、それら各列に対応して設けられている第１列〜第３列の各共通電位配線８５に各列ごとに電気的に接続されている。各列の共通電位配線８５は、ヒューズ窓９の底部１０と対向する領域内において、各ヒューズ本体部８２よりも下層において１本ずつ形成されている。そして、各共通電位配線８５は、それぞれの端部において電気的に接続されている。各ヒューズ本体部８２と各共通電位配線８５とは、図１４中各ヒューズ本体部８２の×印で示す部分と各共通電位配線８５との間で積層方向に沿って形成されている、図示しないコンタクトプラグによって電気的に接続されている。
【０１１７】
また、本実施形態において、ヒューズ配線８１の配線パターンは、図１０〜図１４に示す形状に限られるものではない。１回のヒューズブローによって、さらに多くの本数のヒューズ配線８１をまとめて切断できるように適宜、適正な形状、大きさ、および配線パターンで形成することができる。また、ヒューズ本体部８２と引き出し線８３との距離は、ヒューズブロー用のレーザビームの波長、ビームの直径、合わせ精度などに応じて適宜、適正な大きさに設定して構わない。
【０１１８】
なお、本実施形態においては、ヒューズ窓９の底部１０を形成しているヒューズ配線８１上の残存膜７３は、図１０〜図１４に示すように、ヒューズ窓９の底部１０の周縁部が開放され得ない形状および膜厚に形成されている。また、各ヒューズ配線８１をＣｕを用いて形成するとともに、各ヒューズ本体部８２と各引き出し線８３とを同じ層に形成する場合、ヒューズ窓９の底部１０の周縁部付近においては、各引き出し線８３を少なくとも１つ下の層に下げて形成する。これにより、たとえヒューズ窓９の底部１０においてトレンチング（Ｔｒｅｎｃｈｉｎｇ）現象が発生しても、ヒューズ配線８１が劣化するおそれを大幅に低減できる。
【０１１９】
以上説明したように、第８実施形態に係る半導体装置によれば、前述した第７実施形態と同様の効果を得ることができる。具体的には、リダンダンシー用制御回路部８４の狭ピッチ化に対応することが可能である。また、ヒューズ本体部８２と引き出し線８３とを同層に形成することにより、隣接する複数本のヒューズ配線８１を１回のヒューズブローで切断することが可能となる。これにより、ヒューズ切断のスループットを向上できる。
【０１２０】
なお、本発明に係る半導体装置は、前述した第１〜第８の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成や、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【０１２１】
例えば、ヒューズ配線を設ける高さは、最上層より１層下層の配線層には限られない。多層配線構造からなる半導体装置の場合、ヒューズブローが行い易く、かつ、ヒューズ配線の品質の劣化を抑制できる高さであれば、半導体装置内のどの層に形成しても構わない。また、引き出し線を設ける高さは、すべてのヒューズ配線についてヒューズ本体部と同じ層に設定する必要はない。あるいは、引き出し線を設ける高さを、すべてのヒューズ配線についてヒューズ本体部の１つ下の層に設定する必要はない。各引き出し線を、それぞれ異なる高さの層に設けても構わない。１個のヒューズ本体部から複数本の引き出し線を引き出す場合についても同様である。これらの場合、各引き出し線がヒューズ本体部から離れるにつれて、徐々に下に降りるように階段状に引き出しても構わない。また、共通電位配線を設ける高さについても同様である。
【０１２２】
また、ヒューズ本体部と引き出し線とを複数層離間させて接続する場合、それらの間の層には、単なるヴィアプラグ部（コンタクトプラグ部）を形成すれば十分である。引き出し線と共通電位配線とを複数層離間させて電気的に接続する場合も同様である。
【０１２３】
また、１個のヒューズ本体部から引き出される引き出し線の本数は、１本ないし２本には限られない。半導体装置内の所定の回路同士を複数通りのパターンで断線できるように、例えば複数個のヒューズ本体部から引き出し線をそれぞれ４本ずつ引き出しても構わない。それら各引き出し線のうち、所定の引き出し線同士が、ヒューズブロー用レーザビームの径の大きさよりも小さい範囲で隣接するように形成すればよい。これにより、ヒューズブローの作業効率を低下させることなく、断線パターンを増やすことができる。また、ヒューズブローの所望外の領域への影響がより低い箇所を選んでヒューズブローを行うことができる。すなわち、ヒューズブローの作業効率を低下させることなく、半導体装置の品質を向上できる。
【０１２４】
また、ヒューズ本体部の形状は、前述したデュアルダマシン構造、シングルダマシン構造、あるいはＲＩＥ構造には限られない。また、ヒューズ本体部とヴィアプラグ部とが略同じ大きさおよび形状に形成されても構わない。
【０１２５】
また、ヒューズ配線の形成材料は、ヒューズ配線の構造や、ヒューズ窓の底部の形状に応じて適宜、ヒューズ配線が劣化し難い適正な材料を選ぶことができる。例えば、ヒューズ窓の底部に残る残存膜が薄く形成され、底部の周縁部が開放される可能性がある場合には、ヒューズ配線のヒューズ本体部をＡｌにより形成すればよい。特に、ヒューズ本体部と、ヒューズ本体部の幅と同等以下の狭い幅に形成されたヒューズ用引き出し線とを同層に形成する場合には、これらをＡｌを用いて形成することにより、ヒューズ配線の劣化を極めて良好に抑制できる。他方で、ヒューズ窓の底部に残る残存膜が厚く形成され、底部の周縁部が開放される可能性が殆どない場合には、ヒューズ配線のヒューズ本体部をＣｕにより形成すればよい。これにより、ヒューズ配線における電気的特性を向上できる。また、ヒューズ配線にＣｕまたはＡｌ以外に、これらと略同じ特性を有する金属を用いても、前記各実施形態と同様の効果を得ることができる。例えば、ヒューズ配線をＣｕ合金やＡｌ合金などで形成しても構わない。
【０１２６】
また、ヒューズ本体部をシングルダマシン構造に形成する場合、ヒューズ本体部とヴィアプラグ部とを異なる材料を用いて形成しても構わない。この場合、ヴィアプラグ部の形成材料にヒューズ本体部の形成材料よりも融点の高い金属を用いる。例えば、ヴィアプラグ部を、いわゆる高融点金属を用いて形成する。
【０１２７】
また、ヒューズ配線のヒューズ本体部と引き出し線とを電気的に接続するヴィアプラグ部の径を小さくする程、ヒューズ配線の引き出し線幅を小さくできる。ヒューズ用引き出し線の幅を、ヒューズ本体部の幅と同等以下に狭く形成することにより、ヒューズブローを行う際の断線すべきヒューズ配線の周囲への影響を小さくできる。
【０１２８】
また、バリア膜はＴａおよびＴａＮのペアには限定されない。例えば、ＴｉおよびＴｉＮ、ＮｂおよびＮｂＮ、ＷおよびＷＮ、あるいはＺｒおよびＺｒＮの各組み合わせなどを用いてバリア膜を構成しても構わない。また、化合物からなる層は、窒化物に限らず、例えば前記各金属元素を主成分とした炭化物や、あるいはホウ化物などでも構わない。すなわち、ヒューズ配線のそれぞれの形成材料に応じて、ＩＶａ族、Ｖａ族、またはＶＩａ族の金属とその化合物などの中から選択して用いればよい。さらに、トップバリア膜は、Ａｌヒューズ本体部の上に設けても構わない。これにより、ヒューズ本体部における品質劣化を大幅に低減できる。
【０１２９】
また、ヒューズブローに用いる光線は、前述した設定からなるレーザビームには限られない。例えば、次に示す様々な種類の光線を用いることができる。
【０１３０】
Ｑ−ｓｗｉｔｃｈ Ｎｄ ＹＡＧ レーザの基本波（波長：１０６４ｎｍ）、Ｑ−ｓｗｉｔｃｈ Ｎｄ ＹＡＧ レーザの第２高調波（波長：５３２ｎｍ）、同じく第３高調波（波長：３５５ｎｍ）、同じく第４高調波（波長：２６６ｎｍ）。あるいは、ＫｒＦエキシマレーザ（波長：２４８ｎｍ）、またはＡｒＦエキシマレーザ（波長：１９０ｎｍ）等である。つまり、ブロー用光線のビーム径を絞ることによって光線を局所的に照射可能であり、所望のヒューズ配線を選択的に切断できる光線であればよい。
【０１３１】
【発明の効果】
本発明に係る半導体装置においては、ヒューズ本体部がヒューズブロー用凹部の底部よりも小さく、かつ、ヒューズブロー用レーザビームの径以上の長さに形成されて、ヒューズブロー用凹部の底部と対向する領域の内側に位置して設けられている。これにより、ヒューズブローを行い易いようにヒューズ配線上の残存膜の膜厚を薄く形成しても、ヒューズ本体部が露出するおそれが殆どない。また、レーザビームがヒューズ本体部に当たり易く、かつ、レーザビームのエネルギーがヒューズ本体部の下方などに逃げ難いので、ヒューズ配線の周囲の絶縁膜などにダメージを与えるおそれが殆どない。したがって、ヒューズ配線やその周辺部の品質が劣化し難く良質である。ひいては、半導体装置全体として良質である。
【０１３２】
また、本発明に係る半導体装置においては、ヒューズ用引き出し線が、ヒューズ本体部よりも下層に形成されている。あるいは、ヒューズ用引き出し線が、その幅がヒューズ本体部の幅と同等以下に狭く形成されて、ヒューズ本体部と同じ層に設けられている。これにより、ヒューズブローを行う際に、断線されるヒューズ配線に隣接するヒューズ配線にダメージを与えるおそれが殆どない。それとともに、ヒューズ配線領域の大きさ、ヒューズピッチ、そしてヒューズ配線の本数や密度などを、半導体装置内の各種電子回路の設計に応じた適正な状態に設定できるように、配線パターンの自由度を向上できるヒューズ配線構造を備えている。したがって、ヒューズブローによるダメージを受けるおそれを抑制できるとともに、ヒューズ配線領域を拡大することなく、ヒューズ配線の本数を増やすことができる。したがって、半導体装置全体としての信頼性、およびその生産歩留まりが向上されている。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図２】ヒューズブロー用のレーザビームの波長と最小ビーム径との関係をグラフにして示す図。
【図３】ヒューズ配線に流れる電流の密度とヒューズ配線の臨界長との相関関係を示す図。
【図４】第２実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図５】第３実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図６】第４実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図７】第５実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図８】第６実施形態に係る半導体装置のヒューズ配線付近の構造を示す断面図。
【図９】第７実施形態に係る半導体装置のヒューズ配線付近の構造を示す平面図。
【図１０】第８実施形態に係る半導体装置のヒューズ配線付近の構造を示す平面図。
【図１１】図１０のヒューズ配線のヒューズ本体部にヒューズブローを行った状態を示す平面図。
【図１２】図１０のヒューズ配線のヒューズ本体部および引き出し線にヒューズブローを行った状態を示す平面図。
【図１３】第８実施形態に係る半導体装置の他の配線パターンからなるヒューズ配線付近の構造を示す平面図。
【図１４】第８実施形態に係る半導体装置のさらに他の配線パターンからなるヒューズ配線付近の構造を示す平面図。
【図１５】従来の技術に係る半導体装置のヒューズ配線付近の構造を示す断面図および平面図。
【図１６】従来の技術に係る半導体装置の他の構成からなるヒューズ配線付近の構造を示す平面図および断面図。
【図１７】図１６のヒューズ配線にヒューズブローを行った状態を示す平面図および断面図。
【図１８】図１６のヒューズ配線のピッチを狭くしてヒューズブローを行った状態を示す平面図。
【符号の説明】
１，２１，３１…Ｃｕヒューズ配線、２，２２，３２…Ｃｕヒューズ本体部、３…Ｓｉ基板（基板）、４…層間絶縁膜（残存膜、ＴＥＯＳ−ＳｉＯ２膜、ＩＬＤ膜）、５…Ｃｕ引き出し線（ヒューズ用引き出し線）、６…バリアメタル膜（バリア膜）、６ａ…Ｔａ層（バリア膜）、６ｂ…ＴａＮ層（バリア膜）、７…Ｃｕ拡散防止膜（シリコン窒化膜、絶縁膜）、９…ヒューズ窓（ヒューズブロー用凹部、凹部）、１０…ヒューズ窓底部（ヒューズブロー用凹部の底部）、１１，６７…パッシベーション膜（絶縁膜）、１２，２３…Ｃｕヴィアプラグ部（コンタクトプラグ部、プラグ部）、３３…トップバリアメタル膜（バリア膜）、３３ａ…Ｔａ層（バリア膜）、３３ｂ…ＴａＮ層（バリア膜）、４１，５１，６１，７１，８１…ヒューズ配線、４２，５２，６２…Ａｌヒューズ本体部、４３…バリア膜（バリアメタル膜）、４３ａ…Ｔａ層（バリアメタル膜）、４３ｂ…ＡｌＣｕ層（バリアメタル膜）、５３，６８…Ａｌヴィアプラグ部（コンタクトプラグ部、プラグ部）、６３…パッド部第１絶縁膜、６４…パッド部第２絶縁膜（残存膜、ＴＥＯＳ−ＳｉＯ２膜）、６５…パッド部第３絶縁膜（ＴＥＯＳ−ＳｉＯ２膜）、６６…パッド部第４絶縁膜（シリコン窒化膜）、７２，８２…ヒューズ本体部、７３…残存膜（絶縁膜）、８３…ヒューズ用引き出し線、８４…制御回路部（電子回路）、８５…共通電位配線
Claims (15)
- 基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、
前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層内に前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と一体に埋め込まれて設けられていることを特徴とする半導体装置。 - 基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、
前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層内に前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と別体に埋め込まれて設けられていることを特徴とする半導体装置。 - 基板上に設けられたヒューズ用引き出し線、およびこの引き出し線よりも上方に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、
前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成されて、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線が設けられている層の上層で前記ヒューズ本体部と前記引き出し線とを電気的に接続するプラグ部と一体にエッチング加工により形成されて設けられていることを特徴とする半導体装置。 - 基板上に設けられたヒューズ用引き出し線、およびこの引き出し線と同じ層に設けられて前記引き出し線に電気的に接続されるヒューズ本体部から構成されたヒューズ配線と、前記基板上に前記ヒューズ配線を覆うように設けられ、前記ヒューズ本体部の上方にヒューズブロー用凹部が形成された絶縁膜と、を具備してなり、
前記ヒューズ本体部は、その長さがヒューズブロー用レーザビームの径以上の長さに形成され、かつ、その長手方向の両端部が前記凹部の底部の内側領域に位置して設けられているとともに、前記引き出し線は、その幅が前記ヒューズ本体部の幅と同等以下に狭く形成されていることを特徴とする半導体装置。 - 前記引き出し線は、前記ヒューズ本体部から前記凹部の底部と対向する領域の外側に向けて延出されて設けられていることを特徴とする請求項４に記載の半導体装置。
- 前記ヒューズ配線は複数本が並行して設けられており、隣り合うヒューズ配線のヒューズ本体部は、前記ヒューズ配線の長手方向と直交する方向に沿って互いにずらされて配置されていることを特徴とする請求項１〜５のうちのいずれかに記載の半導体装置。
- 前記ヒューズ配線のヒューズ本体部のうち少なくとも２個の前記ヒューズ本体部は、前記ヒューズ配線の長手方向と直交する方向に沿って略直線状に位置して配置されていることを特徴とする請求項６に記載の半導体装置。
- 前記ヒューズ配線は複数本が並行して設けられており、前記ヒューズ配線のヒューズ本体部のうち少なくとも２個の前記ヒューズ本体部は、前記ヒューズ配線の長手方向に沿って略直線状に位置して配置されていることを特徴とする請求項１〜５のうちのいずれかに記載の半導体装置。
- 前記ヒューズ配線は複数本が並行して設けられており、前記ヒューズ配線のヒューズ本体部が、前記ヒューズ配線の長手方向および前記ヒューズ配線の長手方向と直交する方向の両方向に沿って行列状に配置されていることを特徴とする請求項１〜８のうちのいずれかに記載の半導体装置。
- 前記プラグ部の径は、前記ヒューズ本体部の幅以下の大きさに形成されていることを特徴とする請求項１〜３のうちのいずれかに記載の半導体装置。
- 前記ヒューズ配線は複数本が並行して設けられており、前記ヒューズ配線のうち少なくとも２本のヒューズ配線は、それらの各引き出し線の少なくとも一部同士がヒューズブロー用のレーザビームの照射領域と同等以下の範囲内に入るように近接して形成されて、前記ヒューズブロー用凹部の底部の内側領域に位置して設けられていることを特徴とする請求項４または５に記載の半導体装置。
- 前記ヒューズ本体部は、その一端部が対応する前記各引き出し線を介して、前記ヒューズブロー用凹部の底部と対向する領域の外側に設けられている電子回路に電気的に接続されていることを特徴とする請求項１１に記載の半導体装置。
- 前記ヒューズ配線は、ＣｕまたはＣｕ合金によって形成されていることを特徴とする請求項１〜１２のうちのいずれかに記載の半導体装置。
- 前記ヒューズ本体部は、その上にバリア膜が設けられていることを特徴とする請求項１３に記載の半導体装置。
- 前記ヒューズ配線は、ＡｌまたはＡｌ合金によって形成されていることを特徴とする請求項１〜１２のうちのいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003029547A JP3588612B2 (ja) | 2002-02-19 | 2003-02-06 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-41974 | 2002-02-19 | ||
| JP2002041974 | 2002-02-19 | ||
| JP2003029547A JP3588612B2 (ja) | 2002-02-19 | 2003-02-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318262A JP2003318262A (ja) | 2003-11-07 |
| JP3588612B2 true JP3588612B2 (ja) | 2004-11-17 |
Family
ID=29551700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003029547A Expired - Fee Related JP3588612B2 (ja) | 2002-02-19 | 2003-02-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588612B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117860B2 (en) | 2006-08-30 | 2015-08-25 | Lam Research Corporation | Controlled ambient system for interface engineering |
| JP2006073891A (ja) * | 2004-09-03 | 2006-03-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2007019188A (ja) | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP4741907B2 (ja) * | 2005-09-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
| WO2008027386A2 (en) | 2006-08-30 | 2008-03-06 | Lam Research Corporation | Controlled ambient system for interface engineering |
| JP7343407B2 (ja) * | 2020-01-15 | 2023-09-12 | 株式会社アルバック | 金属配線の形成方法及び金属配線構造体 |
-
2003
- 2003-02-06 JP JP2003029547A patent/JP3588612B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318262A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW522538B (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP4250006B2 (ja) | 半導体装置及びその製造方法 | |
| US6559042B2 (en) | Process for forming fusible links | |
| JP2005109145A (ja) | 半導体装置 | |
| US7999382B2 (en) | Semiconductor device and fabrication method for the same | |
| US6849920B2 (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
| US7888254B2 (en) | Semiconductor device having a refractory metal containing film and method for manufacturing the same | |
| JP2002093911A (ja) | 半導体装置および製造方法 | |
| US7728406B2 (en) | Semiconductor device | |
| US7449764B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100470854B1 (ko) | 반도체 장치 | |
| JP3588612B2 (ja) | 半導体装置 | |
| US8604585B2 (en) | Fuse of semiconductor device and method for fabricating the same | |
| JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
| JP2005197602A (ja) | 半導体装置およびその製造方法 | |
| JP4921949B2 (ja) | 半導体装置 | |
| JP2003037166A (ja) | 半導体装置 | |
| US10672706B2 (en) | Semiconductor device | |
| KR100838920B1 (ko) | 금속 퓨즈를 갖는 반도체 디바이스 | |
| US20040245601A1 (en) | Semiconductor device | |
| JP2003037164A (ja) | 半導体装置 | |
| JP2005032870A (ja) | 半導体装置及びその製造方法 | |
| KR20100078985A (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |