JP2005032870A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005032870A JP2005032870A JP2003194375A JP2003194375A JP2005032870A JP 2005032870 A JP2005032870 A JP 2005032870A JP 2003194375 A JP2003194375 A JP 2003194375A JP 2003194375 A JP2003194375 A JP 2003194375A JP 2005032870 A JP2005032870 A JP 2005032870A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor device
- oxide film
- fuse wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】レーザーブロー特性に優れたヒューズ配線を備える半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に段差部13を有する層間酸化膜1を形成し、層間酸化膜1上に段差部13を通るようにヒューズ配線であるAlCu合金配線2を形成し、AlCu合金配線2が段差部14を有するようにする。そしてAlCu合金配線2上に上面が略平坦となった層間酸化膜6を形成し、AlCu合金配線2の上下の酸化膜膜厚が段階的に変化するようにする。
【選択図】 図1
【解決手段】半導体基板上に段差部13を有する層間酸化膜1を形成し、層間酸化膜1上に段差部13を通るようにヒューズ配線であるAlCu合金配線2を形成し、AlCu合金配線2が段差部14を有するようにする。そしてAlCu合金配線2上に上面が略平坦となった層間酸化膜6を形成し、AlCu合金配線2の上下の酸化膜膜厚が段階的に変化するようにする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にヒューズ配線のレーザーブロー特性の向上に関する。
【0002】
【従来の技術】
半導体メモリ等の半導体装置では、製造工程で発生する欠陥により不良となったメモリセルが生じた場合、あらかじめ用意しておいた冗長回路の冗長メモリセルで不良メモリセルを代用することにより歩留まりを向上させる冗長回路方式が広く用いられている。そして不良メモリセルから冗長メモリセルへの置換には、不良メモリセルに繋がるヒューズ配線を切断することが必要である。
【0003】
ヒューズ配線の切断はレーザー光を照射するレーザーブローにより行われるが、レーザー光のエネルギーが足りず切断不良や残渣が残ることで置換が失敗したり、逆にレーザー光のエネルギーが大きい場合には周囲の絶縁膜にダメージを与え、周辺に配置された配線を断線させる等の問題があった。また、レーザーブロー時にレーザー光が与えるダメージによりヒューズ配線の下に配線や半導体素子を作り込むことが出来ず、高集積化を阻害するという問題もあった。
【0004】
そこで、異なる2種類の特性を持つレーザー光を順に照射することにより、絶縁膜にダメージを与えないでヒューズ配線を切断する方法が特許文献1に、またダミーパターンをヒューズ配線の下に配置し、ヒューズ配線切断後、ダミーパターンに再度レーザーブローを行うことでヒューズ配線切断時の残渣を取り除く方法が特許文献2に開示されている。さらに特許文献3には、ヒューズ配線の下にレーザー光によるダメージをブロックするためのダミーパターンを配置し、ヒューズ配線の下にも素子を作り込むことを可能とすることで高集積化を実現する方法が開示されている。
【0005】
【特許文献1】
特開平9−36239号公報
【特許文献2】
特開2002−93910号公報
【特許文献3】
特開2000−114382号公報
【0006】
【発明が解決しようとする課題】
ところで、近年の半導体素子の高集積化に伴い、多層配線工程においても微細化が必須となっており、AlCu(アルミニウム銅)合金配線には微細化と同時にエレクトロマイグレーション耐性等の信頼性に優れた微細配線構造が要求されている。そしてエレクトロマイグレーション耐性等信頼性に優れた配線構造としては、上層から順にTiN(窒化チタン)キャップ層/AlCu層/AlTi(アルミニウムチタン)合金層が積層された構造がある。またヒューズ配線も多層配線工程において他の配線と同時に作り込むことが要求されており、上記のような構造を有している。
【0007】
このような構造をもつヒューズ配線にレーザー光を照射したときには、信頼性を向上するために厚く積まれたTiNキャップ層にレーザー光のエネルギーが多く吸収され、さらに下層にはAlTi合金層が形成されているため切断不良や残渣が特に生じやすく、ヒューズ配線を切断するのに最適なレーザー光エネルギーのマージンが狭くなっている。
【0008】
さらに、多層配線工程において多用されているCMP(Chemical Mechanical Polishing)法等の処理後、層間酸化膜膜厚が基板内で完全に均一であるということはなく、通常場所によってばらつきが生じる。そして層間酸化膜膜厚のばらつきはヒューズ配線のレーザー光エネルギーの吸収状態を変動させる。したがって、最適なレーザー光エネルギーのマージンが狭い上述したようなヒューズ配線において、レーザーブロー特性を場所に寄らず安定的に向上させることは従来技術では困難である。
【0009】
本発明は上記問題点に鑑みてなされたものであり、ヒューズ配線上下の層間酸化膜の膜厚を変化させることにより、CMP等の処理によって生じた層間酸化膜膜厚のばらつきに適切に対処することで、最適なレーザー光のエネルギーがヒューズ配線に供給されるような構造にすること、そしてヒューズ配線の下でもレーザー光のエネルギーを吸収できる構造にすることでレーザーブロー特性の優れたヒューズ配線を備える半導体装置及びその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
この発明に係る半導体装置においては、階段状に段差が形成された段差部を表面に有する第1の絶縁膜と、前記段差部の上に形成され、前記段差部に応じた段差を表面に有するヒューズ配線と、前記ヒューズ配線の上に形成され、上面は略平坦となった第2の絶縁膜とを備えるものである。
【0011】
この発明に係る半導体装置の製造方法においては、第1のマスクを用いて前記第1の絶縁膜をエッチングして第1の段差を形成する第1のエッチング工程と、第2のマスクを用いて前記第1の絶縁膜をさらにエッチングして前記第1の段差に連続する第2の段差を形成する第2のエッチング工程とを備えることを特徴とする。
【0012】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施の形態1による半導体装置のヒューズ配線部を示す断面図である。この図は3層メタル配線を有する半導体装置において、第2層目に配置されたAlCu合金配線を冗長回路として用いたときのヒューズ配線部の断面を示している。
【0013】
半導体素子が形成された半導体基板(図示せず)と第1層目のAlCu合金配線(図示せず)の上に層間酸化膜1が形成されている。ただし、通常ヒューズ配線部の下には基板まで配線や半導体素子等は形成されず層間酸化膜のみが存在するのでこの図においては下層の配線等は図示していない。層間酸化膜1の表面には基板に対して垂直方向に階段状(図1では3段)に段差を有した段差部13が形成されている。そして層間酸化膜1上には段差部13を通るように3層メタル配線のうち第2層目にあたるAlCu合金配線2がヒューズ配線として形成されている。
【0014】
AlCu合金配線2は、AlTi合金層5と、AlTi合金層5上に形成されたAlCu層3と、AlCu層3上に形成されたTiNキャップ層4を有している。そして、AlCu合金配線2は、段差部13を通るように密着して形成されているので、段差部13の段差に応じて段差部14を表面に有している。そして、AlCu合金配線2の上には層間酸化膜6が形成されている。
【0015】
層間酸化膜6には、AlCu合金配線2と第3層目の配線にあたるAlCu合金配線10とを接続するためのコンタクトホール7が設けられおり、コンタクトホール7内にはTiNバリア層8が形成されW(タングステン)プラグ9が埋め込まれている。そして層間酸化膜6上には第3層目のAlCu合金配線10が形成されている。AlCu合金配線10上にはプラズマ窒化膜11が形成され、プラズマ窒化膜11上にはポリイミドマスク12が形成されている。
【0016】
そして、プラズマ窒化膜11とポリイミドマスク12及び層間酸化膜6にはヒューズ配線であるAlCu合金配線2を切断するためのレーザー光が入射する開口部15が設けられている。層間酸化膜6のうち開口部15にあたる表面部分は略平坦となっている。このように構成されているため、開口部15における層間酸化膜6の膜厚はAlCu合金配線2の有する段差部14の各段差に対応して段階的に変化する様になっている。
【0017】
次に本発明にかかる半導体装置の製造方法について説明する。まず、素子が形成された半導体基板(図示せず)と第1層目のAlCu合金配線(図示せず)上に層間酸化膜1を形成する。次に写真製版処理により、例えば幅3μmの開口部を有するレジストマスク21を形成し(図2)、そして深さ100nm相当のウェットエッチングを行う(図3)。その後、アッシングによりレジストマスク21を除去する。
【0018】
次に先に形成した幅約3μmの溝を含んで、例えば幅約6μmのレジストマスク22を形成(図4)後、深さ100nm相当のウェットエッチングを再度行う(図5)。その後、アッシングによりレジストマスク22を除去する。次に先に形成の幅約6μmの溝を含んで、例えば幅約9μmのレジストマスク23を形成後(図6)、さらに深さ100nm相当のウェットエッチングを行う(図7)。以上の方法により幅約9μmでそのうちの約3μmの幅ごとに深さが300nm、200nm、100nmと異なる段差部13が形成される。
【0019】
次に層間酸化膜1の段差部13を通るようにヒューズ配線を構成する第2層目のAlCu合金配線2を形成していく。まず層間酸化膜1上にスパッタ法でTi(チタニウム)層を10nm、その上にAlCu層3を400nm、そしてAlCu層3の上にTiNキャップ層4を60nm、順次成膜する。次に写真製版処理によりレジストマスク24を形成後(図8)、ドライエッチングにより線幅が1.2μmで長さが30μm程度の形状にAlCu合金配線2をパターニングする(図9)。ここでレジストマスクは膜厚1000nm程度のKrFレジストを用いる。またドライエッチングはCl2 /BCl3 の混合ガスを用いてプラズマにより異方的に行う。
【0020】
AlCu合金配線2をパターニング後、400℃で15分間のN2(窒素)シンターを行いAlTi合金層5を形成する。このときAlTi合金層5の膜厚は一定ではないがおよそ50〜150nmの膜厚に形成される。そしてAlCu層3は350〜250nmの膜厚に減少する(図9)。
【0021】
次にHDP(High Density Plasma)等のプラズマCVD(Chemical Vapor Deposition)法により層間酸化膜を成膜後、CMP法により平坦化して膜厚約750nmの層間酸化膜6を形成する。
【0022】
次に層間酸化膜6上にKrFレジストを膜厚約880nmに塗布後、写真製版処理を行いホール径φが0.35μmのコンタクトホールのレジストマスク(図示せず)を形成する。そしてドライエッチングにより、TiNキャップ層4に達するコンタクトホール7を開孔する。ここでドライエッチングはC5F8/O2/Ar/Coの混合ガスを用いたプラズマにより異方的に行う。
【0023】
その後、スパッタ法によりTiNバリア層8を、次にCVD法によりW(タングステン)層をコンタクトホール7の内部及び層間酸化膜6の上に順次成膜する。そしてCMP法により層間酸化膜6上のW層、TiNバリア層8を除去しWプラグ9を形成する(図10)。
【0024】
次に層間酸化膜6上にAlCu合金配線10を形成する。AlCu合金配線10は、TiN層を50nm、AlCu合金配線層を600nm及びTiNキャップ層を30nm、スパッタ法により順次成膜する。次に写真製版処理によりレジストマスク(図示せず)を形成後、ドライエッチングで所望の形状にAlCu合金配線10をパターニングする。レジストマスクは膜厚1800nmのi線レジストを用いる。またドライエッチングはCl2 /BCl3 の混合ガスを用いたプラズマにより異方的に行う(図11)。
【0025】
次にプラズマCVD法によりプラズマ窒化膜11を750nm成膜する。その後、写真製版処理により厚さ4μmで幅12μm程度の開口部を有するポリイミドマスク12を形成する。ポリイミドマスク12をマスクとしてヒューズ配線部のプラズマ窒化膜11をドライエッチングにより除去する。層間酸化膜6の開口部部分の表面から段差部14が形成されていないAlCu合金配線2の表面までの膜厚がおよそ200nmになるように開口する(図12)。
【0026】
以上のように形成されたヒューズ配線(AlCu合金配線2)において、レーザーブローすることでヒューズ配線の切断を行う(図13(A))が、ヒューズ配線上下の酸化膜膜厚のばらつきに応じてブロー箇所をずらして切断を行う(図13(B))。
【0027】
前述したように、ヒューズ配線を構成するAlCu合金配線2において、TiNキャップ層4が厚くそして下層にAlTi合金層5が形成され、さらにCMP処理等によりヒューズ配線上下の層間酸化膜膜厚が変動することでヒューズ配線へのレーザー光のエネルギーの吸収状態が変化し、ブロー残が生じやすくなる。
【0028】
本発明は、ヒューズ配線下の層間酸化膜6に段差部13を形成し、それに応じた段差部14がヒューズ配線表面に生じることで、ヒューズ配線上下の酸化膜厚が異なる状態を作っている。これにより、CMP処理等により生じるヒューズ配線上下の酸化膜膜厚の変動に適切に対処することができる。すなわち、ヒューズ配線の切断前に、膜厚測定機により予め酸化膜膜厚を測定し、切断に最適な酸化膜膜厚の位置を決定する。そして、レーザー光の照射位置をこの最適な酸化膜厚位置にずらして切断することにより、良好なレーザーブロー特性を得る事ができる。
【0029】
本実施の形態ではAlTi合金層が形成されているヒューズ配線構造について述べたが、配線の構造及び材料はこれに限定されるものではない。例えばAlTi合金層の代わりにTiNバリア層を有するヒューズ配線構造でも構わない。そして、他のレーザブロー特性等に優れた材料があればそれを用いても良い。
【0030】
しかし、特に上記実施の形態のように配線材料として、エレクトロマイグレーション耐性等の信頼性に優れた微細配線構造であるTiN層/AlCu層/AlTi合金層からなる積層構造の配線が用いられている場合には、ヒューズ配線も同じ構造にすることにより他の配線と同時につくる事ができる。すなわち、ヒューズ配線を作るための製造工程を別途設ける必要が無く、製造コストの増加を防ぐことができる。
【0031】
また、本実施の形態ではヒューズ配線直下の酸化膜をウェットエッチングすることにより段差部13を形成しているが、ドライエッチングにより形成しても構わない。また、段差の数や幅及び高さは上記の構成に限られるものではない。そして、本実施の形態では下に凸の段差部13を形成しているが、反転マスク等を用いて逆に上に凸の形状になるように形成しても構わない。
【0032】
さらに、段差部の形成の仕方は上記の方法に限らない。例えば各段差に対してマスクを形成しエッチングをする深さを順に変えることにより形成してもよい。例えば、まず層間酸化膜上に幅3μmの開口部を有するマスクを用いて300nmの深さにエッチングし溝を形成する。次に前記溝の横にマスクの開口部が離れないように位置合わせをしてマスクを形成し、200nmのエッチング処理をするといった手順を繰り返すことにより段差を形成しても良い。
【0033】
しかし、本実施の形態の製造方法によれば、最初に形成した段差を含むようにマスクを形成しさえすれば、エッチング処理により階段状の段差形状を容易に作成することができる。すなわち、連続した各段差を形成するための精密な位置合わせを必要としない。
【0034】
実施の形態2.
図14は、この発明の実施の形態2による半導体装置の構造を示す断面図である。本実施の形態では層間酸化膜16上にAlCu合金ダミーパターン17が新たに設けられている。その他、実施の形態1と同一の構成には同一の記号を付し重複する説明は省略する。
【0035】
次に製造方法について説明する。まず、半導体基板上に形成された層間酸化膜16上に、AlCu合金配線2の線幅より0.4μm程度太く、長さが15μm程度の形状にAlCu合金ダミーパターン17を形成する。次にAlCu合金ダミーパターン17上に層間酸化膜1を形成し、CMP法により表面を平坦化する。次に本発明の実施の形態1と同様にして層間酸化膜1上に段差部13を形成する。段差部13は例えば、幅約9μmでそのうちの約3μmの幅ごとに深さが150nm、100nm、50nmと異なるように形成する。第2層目のAlCu合金配線2以降は実施の形態1と同様にしてヒューズ配線を形成する。
【0036】
本実施の形態の半導体装置においても、実施の形態1と同様に、ブロー箇所を少しずらすことでCMP等の処理時に生じるヒューズ配線上下の層間酸化膜膜厚のばらつきに適切に対処することができる。本実施の形態では段差部13の深さの変化が実施の形態1に比べて少ないため、特にヒューズ配線下の層間酸化膜膜厚が薄くばらつき自体も小さいときにそのばらつきに適切に対処できる構造となっている。
【0037】
そして仮にブロー残が生じた場合でも第1層目のAlCu合金ダミーパターン17を追加でレーザーブローすることでブロー残の除去が可能となる。そのためブローマージンをさらに向上することが出来る。追加のレーザーブローを行う場合においても、層間酸化膜が薄いためエネルギーを抑えることが可能であり、追加のレーザーブローにより生じる層間酸化膜のホールを小さく出来るため、ヒューズ配線回路の占める面積を小さくすることが可能である。
【0038】
さらに本実施の形態においては、AlCu合金ダミーパターン17が第1層目のAlCu合金配線と同一の構造を有するため、AlCu合金ダミーパターン17を形成する工程を新たに設ける必要はなく、第1層目のAlCu合金配線と同時に形成することができ、製造コストの増加を招来することがない。
【0039】
なお、ダミーパターンは上記の構造に限るものではない。その場合、第1層目のAlCu合金配線と同時に形成することが不可能となるため製造工程は増加することになるが、他に良い材料があればそれを用いるようにしてもよい。
【0040】
【発明の効果】
以上、説明したように、請求項1に記載の発明に係る半導体装置は、階段状に段差が形成された段差部を表面に有する第1の絶縁膜と、前記段差部の上に形成され、前記段差部に応じた段差を表面に有するヒューズ配線と、前記ヒューズ配線の上に形成され、上面は略平坦となった第2の絶縁膜とを備えているので、CMP処理等により生じたヒューズ配線上下の酸化膜膜厚の変動に応じて、最適な膜厚になるようにレーザー光の照射位置をずらすことにより、良好なレーザーブロー特性を得る事ができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1に係る半導体装置の断面図である。
【図2】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図3】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図4】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図5】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図6】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図7】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図8】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図9】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図10】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図11】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図12】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図13】この発明の実施の形態1に係る半導体装置のヒューズ配線の切断を示す断面図である。
【図14】この発明の実施の形態2に係る半導体装置の断面図である。
【符号の説明】
1,6 層間酸化膜、2 AlCu合金配線、3 AlCu層、4 TiNキャップ層、5 AlTi合金層、13,14 段差部、15 開口部、17 AlCu合金ダミーパターン。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にヒューズ配線のレーザーブロー特性の向上に関する。
【0002】
【従来の技術】
半導体メモリ等の半導体装置では、製造工程で発生する欠陥により不良となったメモリセルが生じた場合、あらかじめ用意しておいた冗長回路の冗長メモリセルで不良メモリセルを代用することにより歩留まりを向上させる冗長回路方式が広く用いられている。そして不良メモリセルから冗長メモリセルへの置換には、不良メモリセルに繋がるヒューズ配線を切断することが必要である。
【0003】
ヒューズ配線の切断はレーザー光を照射するレーザーブローにより行われるが、レーザー光のエネルギーが足りず切断不良や残渣が残ることで置換が失敗したり、逆にレーザー光のエネルギーが大きい場合には周囲の絶縁膜にダメージを与え、周辺に配置された配線を断線させる等の問題があった。また、レーザーブロー時にレーザー光が与えるダメージによりヒューズ配線の下に配線や半導体素子を作り込むことが出来ず、高集積化を阻害するという問題もあった。
【0004】
そこで、異なる2種類の特性を持つレーザー光を順に照射することにより、絶縁膜にダメージを与えないでヒューズ配線を切断する方法が特許文献1に、またダミーパターンをヒューズ配線の下に配置し、ヒューズ配線切断後、ダミーパターンに再度レーザーブローを行うことでヒューズ配線切断時の残渣を取り除く方法が特許文献2に開示されている。さらに特許文献3には、ヒューズ配線の下にレーザー光によるダメージをブロックするためのダミーパターンを配置し、ヒューズ配線の下にも素子を作り込むことを可能とすることで高集積化を実現する方法が開示されている。
【0005】
【特許文献1】
特開平9−36239号公報
【特許文献2】
特開2002−93910号公報
【特許文献3】
特開2000−114382号公報
【0006】
【発明が解決しようとする課題】
ところで、近年の半導体素子の高集積化に伴い、多層配線工程においても微細化が必須となっており、AlCu(アルミニウム銅)合金配線には微細化と同時にエレクトロマイグレーション耐性等の信頼性に優れた微細配線構造が要求されている。そしてエレクトロマイグレーション耐性等信頼性に優れた配線構造としては、上層から順にTiN(窒化チタン)キャップ層/AlCu層/AlTi(アルミニウムチタン)合金層が積層された構造がある。またヒューズ配線も多層配線工程において他の配線と同時に作り込むことが要求されており、上記のような構造を有している。
【0007】
このような構造をもつヒューズ配線にレーザー光を照射したときには、信頼性を向上するために厚く積まれたTiNキャップ層にレーザー光のエネルギーが多く吸収され、さらに下層にはAlTi合金層が形成されているため切断不良や残渣が特に生じやすく、ヒューズ配線を切断するのに最適なレーザー光エネルギーのマージンが狭くなっている。
【0008】
さらに、多層配線工程において多用されているCMP(Chemical Mechanical Polishing)法等の処理後、層間酸化膜膜厚が基板内で完全に均一であるということはなく、通常場所によってばらつきが生じる。そして層間酸化膜膜厚のばらつきはヒューズ配線のレーザー光エネルギーの吸収状態を変動させる。したがって、最適なレーザー光エネルギーのマージンが狭い上述したようなヒューズ配線において、レーザーブロー特性を場所に寄らず安定的に向上させることは従来技術では困難である。
【0009】
本発明は上記問題点に鑑みてなされたものであり、ヒューズ配線上下の層間酸化膜の膜厚を変化させることにより、CMP等の処理によって生じた層間酸化膜膜厚のばらつきに適切に対処することで、最適なレーザー光のエネルギーがヒューズ配線に供給されるような構造にすること、そしてヒューズ配線の下でもレーザー光のエネルギーを吸収できる構造にすることでレーザーブロー特性の優れたヒューズ配線を備える半導体装置及びその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
この発明に係る半導体装置においては、階段状に段差が形成された段差部を表面に有する第1の絶縁膜と、前記段差部の上に形成され、前記段差部に応じた段差を表面に有するヒューズ配線と、前記ヒューズ配線の上に形成され、上面は略平坦となった第2の絶縁膜とを備えるものである。
【0011】
この発明に係る半導体装置の製造方法においては、第1のマスクを用いて前記第1の絶縁膜をエッチングして第1の段差を形成する第1のエッチング工程と、第2のマスクを用いて前記第1の絶縁膜をさらにエッチングして前記第1の段差に連続する第2の段差を形成する第2のエッチング工程とを備えることを特徴とする。
【0012】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施の形態1による半導体装置のヒューズ配線部を示す断面図である。この図は3層メタル配線を有する半導体装置において、第2層目に配置されたAlCu合金配線を冗長回路として用いたときのヒューズ配線部の断面を示している。
【0013】
半導体素子が形成された半導体基板(図示せず)と第1層目のAlCu合金配線(図示せず)の上に層間酸化膜1が形成されている。ただし、通常ヒューズ配線部の下には基板まで配線や半導体素子等は形成されず層間酸化膜のみが存在するのでこの図においては下層の配線等は図示していない。層間酸化膜1の表面には基板に対して垂直方向に階段状(図1では3段)に段差を有した段差部13が形成されている。そして層間酸化膜1上には段差部13を通るように3層メタル配線のうち第2層目にあたるAlCu合金配線2がヒューズ配線として形成されている。
【0014】
AlCu合金配線2は、AlTi合金層5と、AlTi合金層5上に形成されたAlCu層3と、AlCu層3上に形成されたTiNキャップ層4を有している。そして、AlCu合金配線2は、段差部13を通るように密着して形成されているので、段差部13の段差に応じて段差部14を表面に有している。そして、AlCu合金配線2の上には層間酸化膜6が形成されている。
【0015】
層間酸化膜6には、AlCu合金配線2と第3層目の配線にあたるAlCu合金配線10とを接続するためのコンタクトホール7が設けられおり、コンタクトホール7内にはTiNバリア層8が形成されW(タングステン)プラグ9が埋め込まれている。そして層間酸化膜6上には第3層目のAlCu合金配線10が形成されている。AlCu合金配線10上にはプラズマ窒化膜11が形成され、プラズマ窒化膜11上にはポリイミドマスク12が形成されている。
【0016】
そして、プラズマ窒化膜11とポリイミドマスク12及び層間酸化膜6にはヒューズ配線であるAlCu合金配線2を切断するためのレーザー光が入射する開口部15が設けられている。層間酸化膜6のうち開口部15にあたる表面部分は略平坦となっている。このように構成されているため、開口部15における層間酸化膜6の膜厚はAlCu合金配線2の有する段差部14の各段差に対応して段階的に変化する様になっている。
【0017】
次に本発明にかかる半導体装置の製造方法について説明する。まず、素子が形成された半導体基板(図示せず)と第1層目のAlCu合金配線(図示せず)上に層間酸化膜1を形成する。次に写真製版処理により、例えば幅3μmの開口部を有するレジストマスク21を形成し(図2)、そして深さ100nm相当のウェットエッチングを行う(図3)。その後、アッシングによりレジストマスク21を除去する。
【0018】
次に先に形成した幅約3μmの溝を含んで、例えば幅約6μmのレジストマスク22を形成(図4)後、深さ100nm相当のウェットエッチングを再度行う(図5)。その後、アッシングによりレジストマスク22を除去する。次に先に形成の幅約6μmの溝を含んで、例えば幅約9μmのレジストマスク23を形成後(図6)、さらに深さ100nm相当のウェットエッチングを行う(図7)。以上の方法により幅約9μmでそのうちの約3μmの幅ごとに深さが300nm、200nm、100nmと異なる段差部13が形成される。
【0019】
次に層間酸化膜1の段差部13を通るようにヒューズ配線を構成する第2層目のAlCu合金配線2を形成していく。まず層間酸化膜1上にスパッタ法でTi(チタニウム)層を10nm、その上にAlCu層3を400nm、そしてAlCu層3の上にTiNキャップ層4を60nm、順次成膜する。次に写真製版処理によりレジストマスク24を形成後(図8)、ドライエッチングにより線幅が1.2μmで長さが30μm程度の形状にAlCu合金配線2をパターニングする(図9)。ここでレジストマスクは膜厚1000nm程度のKrFレジストを用いる。またドライエッチングはCl2 /BCl3 の混合ガスを用いてプラズマにより異方的に行う。
【0020】
AlCu合金配線2をパターニング後、400℃で15分間のN2(窒素)シンターを行いAlTi合金層5を形成する。このときAlTi合金層5の膜厚は一定ではないがおよそ50〜150nmの膜厚に形成される。そしてAlCu層3は350〜250nmの膜厚に減少する(図9)。
【0021】
次にHDP(High Density Plasma)等のプラズマCVD(Chemical Vapor Deposition)法により層間酸化膜を成膜後、CMP法により平坦化して膜厚約750nmの層間酸化膜6を形成する。
【0022】
次に層間酸化膜6上にKrFレジストを膜厚約880nmに塗布後、写真製版処理を行いホール径φが0.35μmのコンタクトホールのレジストマスク(図示せず)を形成する。そしてドライエッチングにより、TiNキャップ層4に達するコンタクトホール7を開孔する。ここでドライエッチングはC5F8/O2/Ar/Coの混合ガスを用いたプラズマにより異方的に行う。
【0023】
その後、スパッタ法によりTiNバリア層8を、次にCVD法によりW(タングステン)層をコンタクトホール7の内部及び層間酸化膜6の上に順次成膜する。そしてCMP法により層間酸化膜6上のW層、TiNバリア層8を除去しWプラグ9を形成する(図10)。
【0024】
次に層間酸化膜6上にAlCu合金配線10を形成する。AlCu合金配線10は、TiN層を50nm、AlCu合金配線層を600nm及びTiNキャップ層を30nm、スパッタ法により順次成膜する。次に写真製版処理によりレジストマスク(図示せず)を形成後、ドライエッチングで所望の形状にAlCu合金配線10をパターニングする。レジストマスクは膜厚1800nmのi線レジストを用いる。またドライエッチングはCl2 /BCl3 の混合ガスを用いたプラズマにより異方的に行う(図11)。
【0025】
次にプラズマCVD法によりプラズマ窒化膜11を750nm成膜する。その後、写真製版処理により厚さ4μmで幅12μm程度の開口部を有するポリイミドマスク12を形成する。ポリイミドマスク12をマスクとしてヒューズ配線部のプラズマ窒化膜11をドライエッチングにより除去する。層間酸化膜6の開口部部分の表面から段差部14が形成されていないAlCu合金配線2の表面までの膜厚がおよそ200nmになるように開口する(図12)。
【0026】
以上のように形成されたヒューズ配線(AlCu合金配線2)において、レーザーブローすることでヒューズ配線の切断を行う(図13(A))が、ヒューズ配線上下の酸化膜膜厚のばらつきに応じてブロー箇所をずらして切断を行う(図13(B))。
【0027】
前述したように、ヒューズ配線を構成するAlCu合金配線2において、TiNキャップ層4が厚くそして下層にAlTi合金層5が形成され、さらにCMP処理等によりヒューズ配線上下の層間酸化膜膜厚が変動することでヒューズ配線へのレーザー光のエネルギーの吸収状態が変化し、ブロー残が生じやすくなる。
【0028】
本発明は、ヒューズ配線下の層間酸化膜6に段差部13を形成し、それに応じた段差部14がヒューズ配線表面に生じることで、ヒューズ配線上下の酸化膜厚が異なる状態を作っている。これにより、CMP処理等により生じるヒューズ配線上下の酸化膜膜厚の変動に適切に対処することができる。すなわち、ヒューズ配線の切断前に、膜厚測定機により予め酸化膜膜厚を測定し、切断に最適な酸化膜膜厚の位置を決定する。そして、レーザー光の照射位置をこの最適な酸化膜厚位置にずらして切断することにより、良好なレーザーブロー特性を得る事ができる。
【0029】
本実施の形態ではAlTi合金層が形成されているヒューズ配線構造について述べたが、配線の構造及び材料はこれに限定されるものではない。例えばAlTi合金層の代わりにTiNバリア層を有するヒューズ配線構造でも構わない。そして、他のレーザブロー特性等に優れた材料があればそれを用いても良い。
【0030】
しかし、特に上記実施の形態のように配線材料として、エレクトロマイグレーション耐性等の信頼性に優れた微細配線構造であるTiN層/AlCu層/AlTi合金層からなる積層構造の配線が用いられている場合には、ヒューズ配線も同じ構造にすることにより他の配線と同時につくる事ができる。すなわち、ヒューズ配線を作るための製造工程を別途設ける必要が無く、製造コストの増加を防ぐことができる。
【0031】
また、本実施の形態ではヒューズ配線直下の酸化膜をウェットエッチングすることにより段差部13を形成しているが、ドライエッチングにより形成しても構わない。また、段差の数や幅及び高さは上記の構成に限られるものではない。そして、本実施の形態では下に凸の段差部13を形成しているが、反転マスク等を用いて逆に上に凸の形状になるように形成しても構わない。
【0032】
さらに、段差部の形成の仕方は上記の方法に限らない。例えば各段差に対してマスクを形成しエッチングをする深さを順に変えることにより形成してもよい。例えば、まず層間酸化膜上に幅3μmの開口部を有するマスクを用いて300nmの深さにエッチングし溝を形成する。次に前記溝の横にマスクの開口部が離れないように位置合わせをしてマスクを形成し、200nmのエッチング処理をするといった手順を繰り返すことにより段差を形成しても良い。
【0033】
しかし、本実施の形態の製造方法によれば、最初に形成した段差を含むようにマスクを形成しさえすれば、エッチング処理により階段状の段差形状を容易に作成することができる。すなわち、連続した各段差を形成するための精密な位置合わせを必要としない。
【0034】
実施の形態2.
図14は、この発明の実施の形態2による半導体装置の構造を示す断面図である。本実施の形態では層間酸化膜16上にAlCu合金ダミーパターン17が新たに設けられている。その他、実施の形態1と同一の構成には同一の記号を付し重複する説明は省略する。
【0035】
次に製造方法について説明する。まず、半導体基板上に形成された層間酸化膜16上に、AlCu合金配線2の線幅より0.4μm程度太く、長さが15μm程度の形状にAlCu合金ダミーパターン17を形成する。次にAlCu合金ダミーパターン17上に層間酸化膜1を形成し、CMP法により表面を平坦化する。次に本発明の実施の形態1と同様にして層間酸化膜1上に段差部13を形成する。段差部13は例えば、幅約9μmでそのうちの約3μmの幅ごとに深さが150nm、100nm、50nmと異なるように形成する。第2層目のAlCu合金配線2以降は実施の形態1と同様にしてヒューズ配線を形成する。
【0036】
本実施の形態の半導体装置においても、実施の形態1と同様に、ブロー箇所を少しずらすことでCMP等の処理時に生じるヒューズ配線上下の層間酸化膜膜厚のばらつきに適切に対処することができる。本実施の形態では段差部13の深さの変化が実施の形態1に比べて少ないため、特にヒューズ配線下の層間酸化膜膜厚が薄くばらつき自体も小さいときにそのばらつきに適切に対処できる構造となっている。
【0037】
そして仮にブロー残が生じた場合でも第1層目のAlCu合金ダミーパターン17を追加でレーザーブローすることでブロー残の除去が可能となる。そのためブローマージンをさらに向上することが出来る。追加のレーザーブローを行う場合においても、層間酸化膜が薄いためエネルギーを抑えることが可能であり、追加のレーザーブローにより生じる層間酸化膜のホールを小さく出来るため、ヒューズ配線回路の占める面積を小さくすることが可能である。
【0038】
さらに本実施の形態においては、AlCu合金ダミーパターン17が第1層目のAlCu合金配線と同一の構造を有するため、AlCu合金ダミーパターン17を形成する工程を新たに設ける必要はなく、第1層目のAlCu合金配線と同時に形成することができ、製造コストの増加を招来することがない。
【0039】
なお、ダミーパターンは上記の構造に限るものではない。その場合、第1層目のAlCu合金配線と同時に形成することが不可能となるため製造工程は増加することになるが、他に良い材料があればそれを用いるようにしてもよい。
【0040】
【発明の効果】
以上、説明したように、請求項1に記載の発明に係る半導体装置は、階段状に段差が形成された段差部を表面に有する第1の絶縁膜と、前記段差部の上に形成され、前記段差部に応じた段差を表面に有するヒューズ配線と、前記ヒューズ配線の上に形成され、上面は略平坦となった第2の絶縁膜とを備えているので、CMP処理等により生じたヒューズ配線上下の酸化膜膜厚の変動に応じて、最適な膜厚になるようにレーザー光の照射位置をずらすことにより、良好なレーザーブロー特性を得る事ができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1に係る半導体装置の断面図である。
【図2】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図3】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図4】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図5】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図6】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図7】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図8】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図9】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図10】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図11】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図12】この発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。
【図13】この発明の実施の形態1に係る半導体装置のヒューズ配線の切断を示す断面図である。
【図14】この発明の実施の形態2に係る半導体装置の断面図である。
【符号の説明】
1,6 層間酸化膜、2 AlCu合金配線、3 AlCu層、4 TiNキャップ層、5 AlTi合金層、13,14 段差部、15 開口部、17 AlCu合金ダミーパターン。
Claims (6)
- 階段状に段差が形成された段差部を表面に有する第1の絶縁膜と、
前記段差部の上に形成され、前記段差部に応じた段差を表面に有するヒューズ配線と、
前記ヒューズ配線の上に形成され、上面は略平坦となった第2の絶縁膜と
を備える半導体装置。 - 前記段差部の下方に形成されたダミーパターンをさらに備える請求項1に記載の半導体装置。
- 前記ヒューズ配線がAlTi層と、
前記AlTi層上に形成されたAlCu層と、
前記AlCu層上に形成されたTiN層を有することを特徴とする請求項1あるいは請求項2に記載の半導体装置。 - 前記ダミーパターンがAlTi層と、
前記AlTi層上に形成されたAlCu層と、
前記AlCu層上に形成されたTiN層を有することを特徴とする請求項2あるいは請求項3に記載の半導体装置。 - 請求項1に記載の半導体装置の製造方法であって、
第1のマスクを用いて前記第1の絶縁膜をエッチングして第1の段差を形成する第1のエッチング工程と、
第2のマスクを用いて前記第1の絶縁膜をさらにエッチングして前記第1の段差に連続する第2の段差を形成する第2のエッチング工程と
を備える半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記ダミーパターンと下層配線とを同時に形成する工程を備える半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003194375A JP2005032870A (ja) | 2003-07-09 | 2003-07-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003194375A JP2005032870A (ja) | 2003-07-09 | 2003-07-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032870A true JP2005032870A (ja) | 2005-02-03 |
Family
ID=34205562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003194375A Pending JP2005032870A (ja) | 2003-07-09 | 2003-07-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032870A (ja) |
-
2003
- 2003-07-09 JP JP2003194375A patent/JP2005032870A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW522538B (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US7666734B2 (en) | Semiconductor device having a fuse | |
US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
JP2005109145A (ja) | 半導体装置 | |
JP2000114382A (ja) | 半導体装置 | |
US6562674B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
JP3551944B2 (ja) | 半導体装置 | |
JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
US9299604B2 (en) | Semiconductor device and method for manufacturing the same | |
US7863177B2 (en) | Fuse in a semiconductor device and method for fabricating the same | |
JP3588612B2 (ja) | 半導体装置 | |
JP2005032870A (ja) | 半導体装置及びその製造方法 | |
US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
KR100285757B1 (ko) | 반도체장치및그제조방법 | |
KR100557958B1 (ko) | 반도체 장치의 퓨즈 박스 형성 방법 | |
JP2005101287A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001298093A (ja) | 半導体装置及びその製造方法 | |
JPH1174359A (ja) | 半導体装置及びその製造方法 | |
KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 | |
KR100861305B1 (ko) | 반도체 소자의 제조방법 | |
JPH0653323A (ja) | 半導体装置 | |
JP2005019619A (ja) | 溶断ヒューズを備えた半導体装置及びその製造方法 | |
KR20070036463A (ko) | 퓨즈 영역을 갖는 반도체 기억소자들의 제조방법 |