JPH1174359A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1174359A JPH1174359A JP9230965A JP23096597A JPH1174359A JP H1174359 A JPH1174359 A JP H1174359A JP 9230965 A JP9230965 A JP 9230965A JP 23096597 A JP23096597 A JP 23096597A JP H1174359 A JPH1174359 A JP H1174359A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fuses
- fuse
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Laser Beam Processing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数のヒューズを1組として溶断用の窓が形
成されており、1本のヒューズを溶断する際に隣接する
他のヒューズまでレーザ光が照射されて損傷を与えるお
それがあるため、微細化の妨げとなっていた。 【解決手段】 相互に電気的に分離された複数組の第1
及び第2の配線層13a、13bと、対応する組の第1
及び第2の配線層に電気的に接続された複数組のヒュー
ズ31−1〜31−4と、ヒューズの表面を覆うように
形成された絶縁膜34とを備え、絶縁膜34にはそれぞ
れのヒューズ毎にヒューズ溶断用窓33が形成されてお
り、1本のヒューズを溶断する場合に隣接する他のヒュ
ーズに損傷を与えず、微細化が可能である。
成されており、1本のヒューズを溶断する際に隣接する
他のヒューズまでレーザ光が照射されて損傷を与えるお
それがあるため、微細化の妨げとなっていた。 【解決手段】 相互に電気的に分離された複数組の第1
及び第2の配線層13a、13bと、対応する組の第1
及び第2の配線層に電気的に接続された複数組のヒュー
ズ31−1〜31−4と、ヒューズの表面を覆うように
形成された絶縁膜34とを備え、絶縁膜34にはそれぞ
れのヒューズ毎にヒューズ溶断用窓33が形成されてお
り、1本のヒューズを溶断する場合に隣接する他のヒュ
ーズに損傷を与えず、微細化が可能である。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係わり、特に複数のヒューズを有しヒューズ
溶断用窓からレーザ光を照射して溶断することが可能な
装置及びその製造方法に関する。
製造方法に係わり、特に複数のヒューズを有しヒューズ
溶断用窓からレーザ光を照射して溶断することが可能な
装置及びその製造方法に関する。
【0002】
【従来の技術】半導体装置において、特にDRAM(Dy
namic Random Access Memory)等の記憶装置では不良を
救済するために冗長回路を備えているものが多く、また
不良箇所を冗長回路に置き換える処理はヒューズの溶断
により行う場合が多い。
namic Random Access Memory)等の記憶装置では不良を
救済するために冗長回路を備えているものが多く、また
不良箇所を冗長回路に置き換える処理はヒューズの溶断
により行う場合が多い。
【0003】従来の半導体装置においてヒューズが設け
られている箇所の平面構造を図4に示し、そのC−C線
に沿う縦断面構造を図5に示す。半導体基板51の上面
に層間絶縁膜52が形成され、その上面にヒューズ形成
箇所において分断された複数組の配線層53a及び53
bが形成されている。配線層53a及び53bは、それ
ぞれヒューズ54−1、54−2、54−3によって接
続されており、その上面は層間絶縁膜55で覆われてい
る。層間絶縁膜55のうち、1組のヒューズ54−1、
54−2、54−3が形成された箇所の上面には膜厚が
薄いヒューズ溶断用窓56が形成されている。
られている箇所の平面構造を図4に示し、そのC−C線
に沿う縦断面構造を図5に示す。半導体基板51の上面
に層間絶縁膜52が形成され、その上面にヒューズ形成
箇所において分断された複数組の配線層53a及び53
bが形成されている。配線層53a及び53bは、それ
ぞれヒューズ54−1、54−2、54−3によって接
続されており、その上面は層間絶縁膜55で覆われてい
る。層間絶縁膜55のうち、1組のヒューズ54−1、
54−2、54−3が形成された箇所の上面には膜厚が
薄いヒューズ溶断用窓56が形成されている。
【0004】従来はこのように、複数のヒューズ54−
1、54−2、54−3を一組としてヒューズ溶断用窓
56が一体に形成されていた。
1、54−2、54−3を一組としてヒューズ溶断用窓
56が一体に形成されていた。
【0005】
【発明が解決しようとする課題】しかし、素子の微細化
に伴い、ヒューズ自体の幅及びヒューズ間のピッチも縮
小されつつある。このため、複数のヒューズ54−1、
54−2、54−3を一組として形成されたヒューズ溶
断用窓56からヒューズ溶断用のレーザ光を例えば1本
のヒューズ54−2に照射すると、隣接する他のヒュー
ズ54−1及び54−3まで照射されて、損傷を与える
場合があった。
に伴い、ヒューズ自体の幅及びヒューズ間のピッチも縮
小されつつある。このため、複数のヒューズ54−1、
54−2、54−3を一組として形成されたヒューズ溶
断用窓56からヒューズ溶断用のレーザ光を例えば1本
のヒューズ54−2に照射すると、隣接する他のヒュー
ズ54−1及び54−3まで照射されて、損傷を与える
場合があった。
【0006】このため、従来はヒューズ自体の幅及びヒ
ューズ間のピッチを微細化するにも限度があり、集積度
の向上の妨げとなっていた。例えば、レーザ光の直径が
4μmであるとすると、ヒューズ間のピッチは少なくと
も約4μmは必要であり、これ以上縮小することはでき
なかった。
ューズ間のピッチを微細化するにも限度があり、集積度
の向上の妨げとなっていた。例えば、レーザ光の直径が
4μmであるとすると、ヒューズ間のピッチは少なくと
も約4μmは必要であり、これ以上縮小することはでき
なかった。
【0007】本発明は上記事情に鑑みてなされたもの
で、ヒューズを微細化しても隣接する他のヒューズへ損
傷を与えることなく所望のヒューズのみを溶断すること
が可能であり、集積度の向上に寄与することができる半
導体装置及びその製造方法を提供することを目的とす
る。
で、ヒューズを微細化しても隣接する他のヒューズへ損
傷を与えることなく所望のヒューズのみを溶断すること
が可能であり、集積度の向上に寄与することができる半
導体装置及びその製造方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明による半導体装置
は、半導体基板の表面上に第1の絶縁膜を介して形成さ
れ、相互に電気的に分離された複数組の第1及び第2の
配線層と、前記第1及び第2の配線層の上面に第2の絶
縁膜を介して形成され、前記第2の絶縁膜に設けられた
ホールをそれぞれ介して対応する前記第1の配線層と前
記第2の配線層とに電気的に接続された複数組のヒュー
ズと、前記ヒューズの表面を覆うように形成された第3
の絶縁膜とを備え、前記第3の絶縁膜には、それぞれの
前記ヒューズを溶断すべき箇所に対応して形成された前
記ヒューズと同数のヒューズ溶断用窓が形成されている
ことを特徴としている。
は、半導体基板の表面上に第1の絶縁膜を介して形成さ
れ、相互に電気的に分離された複数組の第1及び第2の
配線層と、前記第1及び第2の配線層の上面に第2の絶
縁膜を介して形成され、前記第2の絶縁膜に設けられた
ホールをそれぞれ介して対応する前記第1の配線層と前
記第2の配線層とに電気的に接続された複数組のヒュー
ズと、前記ヒューズの表面を覆うように形成された第3
の絶縁膜とを備え、前記第3の絶縁膜には、それぞれの
前記ヒューズを溶断すべき箇所に対応して形成された前
記ヒューズと同数のヒューズ溶断用窓が形成されている
ことを特徴としている。
【0009】このように、各々のヒューズ毎にヒューズ
溶断用窓が形成されているため、微細化した場合にも、
所望の1本のヒューズのみにレーザ光を照射し他のヒュ
ーズにはレーザ光が照射されないようにすることができ
る。
溶断用窓が形成されているため、微細化した場合にも、
所望の1本のヒューズのみにレーザ光を照射し他のヒュ
ーズにはレーザ光が照射されないようにすることができ
る。
【0010】本発明による半導体装置の製造方法は、半
導体基板の表面上に第1の絶縁膜を形成する工程と、前
記第1の絶縁膜の表面上に導電性材料を堆積して配線形
状にパターニングし、相互に電気的に分離された複数組
の第1及び第2の配線層を形成する工程と、前記第1及
び第2の配線層の表面を覆うように第2の絶縁膜を形成
する工程と、前記第2の絶縁膜に対し、前記第1及び第
2の配線層のそれぞれの表面が露出するようにコンタク
トホールを開孔する工程と、前記第2の絶縁膜の表面上
と前記コンタクトホール内の前記第1及び第2の配線層
の表面上とに導電性材料を堆積し、前記コンタクトホー
ル内に残存するように前記導電性材料をエッチバックす
る工程と、表面全体に導電性材料を堆積してヒューズの
形状にパターニングし、前記コンタクトホール内の前記
導電性材料を介して前記第1及び第2の配線層にそれぞ
れ接続された複数組のヒューズを形成する工程と、表面
全体に第3の絶縁膜を堆積する工程と、前記第3の絶縁
膜に対し、それぞれの前記ヒューズを溶断すべき箇所に
対応して前記ヒューズと同数のヒューズ溶断用窓を形成
する工程とを備えている。
導体基板の表面上に第1の絶縁膜を形成する工程と、前
記第1の絶縁膜の表面上に導電性材料を堆積して配線形
状にパターニングし、相互に電気的に分離された複数組
の第1及び第2の配線層を形成する工程と、前記第1及
び第2の配線層の表面を覆うように第2の絶縁膜を形成
する工程と、前記第2の絶縁膜に対し、前記第1及び第
2の配線層のそれぞれの表面が露出するようにコンタク
トホールを開孔する工程と、前記第2の絶縁膜の表面上
と前記コンタクトホール内の前記第1及び第2の配線層
の表面上とに導電性材料を堆積し、前記コンタクトホー
ル内に残存するように前記導電性材料をエッチバックす
る工程と、表面全体に導電性材料を堆積してヒューズの
形状にパターニングし、前記コンタクトホール内の前記
導電性材料を介して前記第1及び第2の配線層にそれぞ
れ接続された複数組のヒューズを形成する工程と、表面
全体に第3の絶縁膜を堆積する工程と、前記第3の絶縁
膜に対し、それぞれの前記ヒューズを溶断すべき箇所に
対応して前記ヒューズと同数のヒューズ溶断用窓を形成
する工程とを備えている。
【0011】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【0012】図1に、本実施の形態による半導体装置の
平面構造を示し、さらに図1におけるB−B線に沿う縦
断面構造を図2に示す。半導体基板11の上面に層間絶
縁膜12が形成され、その上面にヒューズ形成箇所が分
断された複数の配線層13a及び13bが形成されてい
る。配線層13a及び13bは、それぞれヒューズ31
−1、31−2、31−3、31−4によって接続され
ており、その上面は層間絶縁膜34で覆われている。層
間絶縁膜34のうち、ヒューズ31−1、31−2、3
1−3、31−4がそれぞれ形成された部分の上面に
は、膜厚が薄いヒューズ溶断用窓33が形成されてい
る。
平面構造を示し、さらに図1におけるB−B線に沿う縦
断面構造を図2に示す。半導体基板11の上面に層間絶
縁膜12が形成され、その上面にヒューズ形成箇所が分
断された複数の配線層13a及び13bが形成されてい
る。配線層13a及び13bは、それぞれヒューズ31
−1、31−2、31−3、31−4によって接続され
ており、その上面は層間絶縁膜34で覆われている。層
間絶縁膜34のうち、ヒューズ31−1、31−2、3
1−3、31−4がそれぞれ形成された部分の上面に
は、膜厚が薄いヒューズ溶断用窓33が形成されてい
る。
【0013】このように、本実施の形態によれば、各々
のヒューズ31−1、31−2、31−3、31−4毎
に対応してヒューズ溶断用窓33が形成されており、ヒ
ューズ間の上部には膜厚が厚い層間絶縁膜34が残され
ている。従って、例えば1本のヒューズ31−2のみを
溶断する場合、レーザ光が他の隣接するヒューズ31−
1あるいは31−3にまで照射されて損傷を与えること
が防止される。この結果、図4及び図5に示されたよう
な従来の装置よりもヒューズ自体の幅やヒューズ同志の
ピッチを縮小することができる。例えば、レーザ光の直
径が4μmであるとすると、ヒューズ間のピッチを約2
μmまで縮小することが可能である。
のヒューズ31−1、31−2、31−3、31−4毎
に対応してヒューズ溶断用窓33が形成されており、ヒ
ューズ間の上部には膜厚が厚い層間絶縁膜34が残され
ている。従って、例えば1本のヒューズ31−2のみを
溶断する場合、レーザ光が他の隣接するヒューズ31−
1あるいは31−3にまで照射されて損傷を与えること
が防止される。この結果、図4及び図5に示されたよう
な従来の装置よりもヒューズ自体の幅やヒューズ同志の
ピッチを縮小することができる。例えば、レーザ光の直
径が4μmであるとすると、ヒューズ間のピッチを約2
μmまで縮小することが可能である。
【0014】次に、このような半導体装置を製造するた
めの本発明の一実施の形態による製造方法について述べ
る。図3(a)〜図3(k)に、本実施の形態による製
造方法を工程別に示す。ここで、図3(k)は、図1に
おけるA−A線に沿う縦断面の構造を示すものである。
めの本発明の一実施の形態による製造方法について述べ
る。図3(a)〜図3(k)に、本実施の形態による製
造方法を工程別に示す。ここで、図3(k)は、図1に
おけるA−A線に沿う縦断面の構造を示すものである。
【0015】先ず、図3(a)に示されたように、半導
体基板11の表面上にCVD(Chemical Vapor Deposit
ion )法によりシリコン酸化膜を約5000オングスト
ロームの膜厚に堆積して層間絶縁膜12を形成する。
体基板11の表面上にCVD(Chemical Vapor Deposit
ion )法によりシリコン酸化膜を約5000オングスト
ロームの膜厚に堆積して層間絶縁膜12を形成する。
【0016】図3(b)のように、層間絶縁膜12の表
面上に例えばタングステン(W)やアルミニウム等の配
線材をスパッタリングにより2250オングストローム
の膜厚で堆積し、配線層13を形成する。配線層13の
表面上にヒューズ形成箇所が除去されたレジスト膜を形
成し、このレジスト膜をマスクとして配線層13にエッ
チングを行って、図3(c)のような配線層13a及び
13bを形成する。
面上に例えばタングステン(W)やアルミニウム等の配
線材をスパッタリングにより2250オングストローム
の膜厚で堆積し、配線層13を形成する。配線層13の
表面上にヒューズ形成箇所が除去されたレジスト膜を形
成し、このレジスト膜をマスクとして配線層13にエッ
チングを行って、図3(c)のような配線層13a及び
13bを形成する。
【0017】図3(d)のようにシリコン酸化膜を約5
000オングストロームの膜厚で堆積し、層間絶縁膜1
4を形成する。この層間絶縁膜14の表面を、図3
(e)に示されるようにCMP(Chemical Mechanical
Polishing )により平坦化する。さらに、層間絶縁膜1
4に反応性イオンエッチングを行い、配線層13a及び
13bとそれぞれコンタクトをとるためのコンタクトホ
ールを開孔する。
000オングストロームの膜厚で堆積し、層間絶縁膜1
4を形成する。この層間絶縁膜14の表面を、図3
(e)に示されるようにCMP(Chemical Mechanical
Polishing )により平坦化する。さらに、層間絶縁膜1
4に反応性イオンエッチングを行い、配線層13a及び
13bとそれぞれコンタクトをとるためのコンタクトホ
ールを開孔する。
【0018】図3(g)のように、スパッタリングによ
りチタン(Ti)を堆積し、さらに窒化チタン(Ti
N)を堆積して、約100オングストロームの導電性膜
15を形成する。導電性膜15の表面上に、タングステ
ン等の配線材16を堆積する。図3(h)のように、配
線材16にエッチバックを行ってコンタクトホール内の
みに残存させる。
りチタン(Ti)を堆積し、さらに窒化チタン(Ti
N)を堆積して、約100オングストロームの導電性膜
15を形成する。導電性膜15の表面上に、タングステ
ン等の配線材16を堆積する。図3(h)のように、配
線材16にエッチバックを行ってコンタクトホール内の
みに残存させる。
【0019】図3(i)のように、表面上に約500オ
ングストロームの膜厚の導電性膜17、約2300オン
グストロームの膜厚の導電性膜18、約500オングス
トロームの膜厚の導電性膜19をスパッタリングにより
順に堆積する。導電性膜17及び19は、チタン(T
i)及び窒化チタン(TiN)から成り、導電性膜18
はアルミニウム+銅(Al−Cu)から成る。導電性膜
17、18及び19にパターニングを行い、ヒューズ3
1の形状に加工する。このヒューズ31は、配線材16
により配線層13a及び13bにそれぞれ電気的に接続
された状態となる。
ングストロームの膜厚の導電性膜17、約2300オン
グストロームの膜厚の導電性膜18、約500オングス
トロームの膜厚の導電性膜19をスパッタリングにより
順に堆積する。導電性膜17及び19は、チタン(T
i)及び窒化チタン(TiN)から成り、導電性膜18
はアルミニウム+銅(Al−Cu)から成る。導電性膜
17、18及び19にパターニングを行い、ヒューズ3
1の形状に加工する。このヒューズ31は、配線材16
により配線層13a及び13bにそれぞれ電気的に接続
された状態となる。
【0020】図3(j)のように、表面全体にCVD法
により約2300オングストロームの膜厚のシリコン酸
化膜20、約6000オングストロームの膜厚のシリコ
ン窒化膜21、約135000オングストロームの膜厚
のポリイミドから成るソフトパッシベーション膜22か
ら成る層間絶縁膜34を形成する。この層間絶縁膜34
の表面上に、ヒューズ溶断箇所が除去されたレジスト膜
を形成し、このレジスト膜をマスクとして層間絶縁膜3
4にヒューズ溶断用窓33を形成する。この窓33は、
ヒューズ31の表面上の層間絶縁膜34の膜厚が約30
00オングストローム残るように形成する。このような
ヒューズ溶断用窓33を、図1及び図2に示されたよう
に各々のヒューズに対応して形成する。ヒューズ溶断用
窓33を介してレーザ光を照射すると、対応するヒュー
ズ31のみが溶断し、配線層13aと配線層13bとが
電気的に接続を遮断された状態となる。
により約2300オングストロームの膜厚のシリコン酸
化膜20、約6000オングストロームの膜厚のシリコ
ン窒化膜21、約135000オングストロームの膜厚
のポリイミドから成るソフトパッシベーション膜22か
ら成る層間絶縁膜34を形成する。この層間絶縁膜34
の表面上に、ヒューズ溶断箇所が除去されたレジスト膜
を形成し、このレジスト膜をマスクとして層間絶縁膜3
4にヒューズ溶断用窓33を形成する。この窓33は、
ヒューズ31の表面上の層間絶縁膜34の膜厚が約30
00オングストローム残るように形成する。このような
ヒューズ溶断用窓33を、図1及び図2に示されたよう
に各々のヒューズに対応して形成する。ヒューズ溶断用
窓33を介してレーザ光を照射すると、対応するヒュー
ズ31のみが溶断し、配線層13aと配線層13bとが
電気的に接続を遮断された状態となる。
【0021】上述した実施の形態はいずれも一例であ
り、本発明を限定するものではない。例えば、図3を用
いて説明した製造工程は一例であり、各々のヒューズに
対応してヒューズ溶断用窓を層間絶縁膜に形成するもの
であればよい。また、上記実施の形態におけるヒューズ
や配線層、層間絶縁膜の材料はこれに限定されず、他の
材料を用いてもよい。
り、本発明を限定するものではない。例えば、図3を用
いて説明した製造工程は一例であり、各々のヒューズに
対応してヒューズ溶断用窓を層間絶縁膜に形成するもの
であればよい。また、上記実施の形態におけるヒューズ
や配線層、層間絶縁膜の材料はこれに限定されず、他の
材料を用いてもよい。
【0022】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法によれば、各々のヒューズに対応し
てヒューズ溶断用窓が形成されており、ヒューズ同志の
間の上部には膜厚が厚い層間絶縁膜が残されているた
め、1本のヒューズを溶断する場合にレーザ光が他の隣
接するヒューズにまで照射されて損傷を与えることが防
止されるので、ヒューズの幅及びヒューズ間のピッチを
縮小することによって、微細化に寄与することができ
る。
置及びその製造方法によれば、各々のヒューズに対応し
てヒューズ溶断用窓が形成されており、ヒューズ同志の
間の上部には膜厚が厚い層間絶縁膜が残されているた
め、1本のヒューズを溶断する場合にレーザ光が他の隣
接するヒューズにまで照射されて損傷を与えることが防
止されるので、ヒューズの幅及びヒューズ間のピッチを
縮小することによって、微細化に寄与することができ
る。
【図1】本発明の一実施の形態による半導体装置の平面
構造を示した平面図。
構造を示した平面図。
【図2】図1におけるB−B線に沿う断面構造を示した
縦断面図。
縦断面図。
【図3】本発明の一実施の形態による半導体装置の製造
方法を工程別に示した縦断面図。
方法を工程別に示した縦断面図。
【図4】従来の半導体装置の平面構造を示した平面図。
【図5】図4におけるC−C線に沿う断面構造を示した
縦断面図。
縦断面図。
11 半導体基板 12、14、34 層間絶縁膜 13a、13b 配線層 15、17〜19 導電性膜 20 シリコン酸化膜 21 シリコン窒化膜 22 ポリイミド・ソフトパッシベーション膜 31−1、31−2、31−3 ヒューズ 33 ヒューズ溶断用窓
Claims (2)
- 【請求項1】半導体基板の表面上に第1の絶縁膜を介し
て形成され、相互に電気的に分離された複数組の第1及
び第2の配線層と、 前記第1及び第2の配線層の上面に第2の絶縁膜を介し
て形成され、前記第2の絶縁膜に設けられたホールをそ
れぞれ介して対応する前記第1の配線層と前記第2の配
線層とに電気的に接続された複数組のヒューズと、 前記ヒューズの表面を覆うように形成された第3の絶縁
膜と、 を備え、 前記第3の絶縁膜には、それぞれの前記ヒューズを溶断
すべき箇所に対応して形成された前記ヒューズと同数の
ヒューズ溶断用窓が形成されていることを特徴とする半
導体装置。 - 【請求項2】半導体基板の表面上に第1の絶縁膜を形成
する工程と、 前記第1の絶縁膜の表面上に導電性材料を堆積して配線
形状にパターニングし、相互に電気的に分離された複数
組の第1及び第2の配線層を形成する工程と、 前記第1及び第2の配線層の表面を覆うように第2の絶
縁膜を形成する工程と、 前記第2の絶縁膜に対し、前記第1及び第2の配線層の
それぞれの表面が露出するようにコンタクトホールを開
孔する工程と、 前記第2の絶縁膜の表面上と前記コンタクトホール内の
前記第1及び第2の配線層の表面上とに導電性材料を堆
積し、前記コンタクトホール内に残存するように前記導
電性材料をエッチバックする工程と、 表面全体に導電性材料を堆積してヒューズの形状にパタ
ーニングし、前記コンタクトホール内の前記導電性材料
を介して前記第1及び第2の配線層にそれぞれ接続され
た複数組のヒューズを形成する工程と、 表面全体に第3の絶縁膜を堆積する工程と、 前記第3の絶縁膜に対し、それぞれの前記ヒューズを溶
断すべき箇所に対応して前記ヒューズと同数のヒューズ
溶断用窓を形成する工程と、 を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9230965A JPH1174359A (ja) | 1997-08-27 | 1997-08-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9230965A JPH1174359A (ja) | 1997-08-27 | 1997-08-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1174359A true JPH1174359A (ja) | 1999-03-16 |
Family
ID=16916106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9230965A Withdrawn JPH1174359A (ja) | 1997-08-27 | 1997-08-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1174359A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002015269A2 (en) * | 2000-08-10 | 2002-02-21 | Infineon Technologies North America Corp. | Wiring through terminal via fuse window |
KR100408641B1 (ko) * | 2000-03-30 | 2003-12-06 | 엔이씨 일렉트로닉스 코포레이션 | 퓨즈를 구비한 반도체장치 |
-
1997
- 1997-08-27 JP JP9230965A patent/JPH1174359A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408641B1 (ko) * | 2000-03-30 | 2003-12-06 | 엔이씨 일렉트로닉스 코포레이션 | 퓨즈를 구비한 반도체장치 |
WO2002015269A2 (en) * | 2000-08-10 | 2002-02-21 | Infineon Technologies North America Corp. | Wiring through terminal via fuse window |
WO2002015269A3 (en) * | 2000-08-10 | 2002-05-10 | Infineon Technologies Corp | Wiring through terminal via fuse window |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
US7301216B2 (en) | Fuse structure | |
US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
US6017824A (en) | Passivation etching procedure, using a polysilicon stop layer, for repairing embedded DRAM cells | |
US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
KR100311058B1 (ko) | 반도체디바이스형성방법 | |
US6284575B1 (en) | Method of making a semiconductor device having fuses for repair | |
JPH1174359A (ja) | 半導体装置及びその製造方法 | |
US6232210B1 (en) | Fuse, memory incorporating same and method | |
JP2003037166A (ja) | 半導体装置 | |
US6255144B1 (en) | Repairing fuse for semiconductor device and method for fabricating the same | |
CN1213162A (zh) | 半导体制造技术中的软钝化层 | |
US6518158B1 (en) | Method of manufacturing a semiconductor device including a fuse | |
JP4092602B2 (ja) | 半導体装置の製造方法 | |
KR100590978B1 (ko) | 반도체장치 및 그 제조방법 | |
JPH0352254A (ja) | Mos型半導体装置およびその製造方法 | |
US11749599B2 (en) | Dual thickness fuse structures | |
KR100605872B1 (ko) | 반도체소자 및 그 형성방법 | |
JP2648134B2 (ja) | 半導体装置及びその製造方法 | |
KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 | |
EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |