JP2001077202A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JP2001077202A
JP2001077202A JP2000038511A JP2000038511A JP2001077202A JP 2001077202 A JP2001077202 A JP 2001077202A JP 2000038511 A JP2000038511 A JP 2000038511A JP 2000038511 A JP2000038511 A JP 2000038511A JP 2001077202 A JP2001077202 A JP 2001077202A
Authority
JP
Japan
Prior art keywords
fuse
protective film
insulating protective
forming
fuse portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000038511A
Other languages
English (en)
Other versions
JP3506369B2 (ja
Inventor
Katsuhiko Tsuura
克彦 津浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP2000038511A priority Critical patent/JP3506369B2/ja
Publication of JP2001077202A publication Critical patent/JP2001077202A/ja
Application granted granted Critical
Publication of JP3506369B2 publication Critical patent/JP3506369B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Abstract

(57)【要約】 【課題】 微細・高集積化に対応して多層配線化された
半導体集積回路装置において、ヒューズ部の切断による
信頼性の低下や製造歩留りの低下を招くことなく、ヒュ
ーズ部の上部の開口部の形成時間を短縮して製造時間を
短縮する。 【解決手段】 層間絶縁膜12上に、ヒューズ部13及
びパッド電極17を最上層の金属配線層で形成し、その
上に無機絶縁保護膜14を形成後、パッド電極17の上
部の開口部18を形成する。全面に感光性の有機絶縁保
護膜15を塗布し、パターンニングして、ヒューズ部1
3の上部に開口部16及びパッド電極17の上部に開口
部19を形成する。必要に応じて無機絶縁保護膜14を
エッチングして、ヒューズ部13の上部の無機絶縁保護
膜14の膜厚を薄くする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、大容量メモリの冗
長救済回路や機能調整回路等に使用するヒューズ部を有
する半導体集積回路装置及びその製造方法に関するもの
である。
【0002】
【従来の技術】近年、半導体集積回路は微細加工技術が
進みダイナミック・ランダム・アクセス・メモリ(DR
AM)やスタティック・ランダム・アクセス・メモリ
(SRAM)等で代表される半導体集積回路の記憶装置
の容量はGビット級が開発されている。また、高集積化
を図る為に回路素子間を接続する配線は多層配線技術が
使用されてきている。微細加工技術の進展によって半導
体集積回路の記憶容量が大容量化されるに従い、製造工
程中での微細なダスト等でも素子の機能が低下や機能不
良となる欠陥ビットを発生させる原因となってきてお
り、そのままでは半導体集積回路が全体として不良にな
ってしまい、製造歩留まり低下が問題になってきてい
る。これの解決方法の一つに冗長救済技術がある。これ
は、予め予備のメモリビットを製品のメモリ容量より余
分にチップ製造工程と同時に製造しておき、チップの一
部に欠陥が有りその為不良メモリビットが発生した場合
でも、予備メモリビットと切り替えて製品のメモリ容量
分を全て良品ビットにするという不良ビット救済技術で
ある。不良メモリビットと予備メモリビットとの切り替
え方法の一つにレーザ加工による冗長救済技術がある。
これは、レーザビーム光を照射してチップ上の冗長救済
切り替え回路のヒューズ部分の熔断・切断をする事でそ
の切り替えを実現する技術である。
【0003】従来、レーザ加工されるヒューズ材料の一
つに製造工程の簡便さから、MOS形トランジスターの
ゲート電極やビット信号線と同じ材質のポリシリコンや
シリサイド及びそれら積層多層化したところのポリサイ
ドを主としたヒューズ材料を使用してきた。
【0004】以下に、従来の冗長救済切り替え回路に用
いるヒューズ部分について説明する。図22は、従来の
半導体集積回路装置の主要部分断面図である。図22に
おいて、1は半導体基板、2は層間絶縁膜、3は例えば
ポリサイド層からなるヒューズ部、4は無機絶縁保護
膜、5は有機絶縁保護膜、6は開口部、7はパッド電極
である。パッド電極7はパッケージ組立用リードと結線
の為の電極であり、パッド電極7の上部の有機絶縁保護
膜5及び無機絶縁保護膜4を通常の手法のエッチングで
除去開口する。同時にヒューズ部3がレーザ光照射で容
易に切断できるようにヒューズ部3の上部の有機絶縁保
護膜5及び無機絶縁保護膜4を選択エッチングにより除
去して開口部6を形成してあり、ヒューズ部3の上の層
間絶縁膜8も薄膜化してある。
【0005】
【発明が解決しようとする課題】しかしながら、半導体
集積回路が高集積・微細化に対応し多層配線化してきて
おり、そのため従来の構成では新たな技術的な課題を有
する事になった。つまり、多層配線を使用している為、
ポリサイド層等からなるヒューズ部の上部に多くの配線
層がある事になり、その結果ヒューズ部の上部にある層
間絶縁膜の厚さが厚くなってきた。その為、ヒューズ上
部の多層配線層間の電気的なコンタクトをとる為の層間
絶縁膜の開口部形成時に、同時にヒューズ部上部の層間
絶縁膜も開口除去する工程を必要に応じて適用し、結果
としてヒューズ上部の層間絶縁膜を薄膜化する工程を採
用等工夫をしてきた。そうしなければ、ヒューズ部の上
部の保護膜や層間絶縁膜の厚さが厚くなってしまい、ヒ
ューズ部の熔断時にレーザ照射でガス化したヒューズ材
料がその上部の保護膜及び絶縁膜を破りチップ外部に飛
散する為には、大きな爆発力が必要になったからであ
る。つまり、ヒューズ部へのレーザの照射エネルギーを
増加することで、より短時間でヒューズ部を熔断・ガス
化し、その時の瞬間爆発圧力を増加する事が必要になっ
た。
【0006】しかし、その圧力は、爆発時切断ヒューズ
部の下部の半導体基板方向及び切断ヒューズ部の周辺方
向へも同時に及ぼすことになった。併せて、ヒューズ部
切断に対し過剰な熱エネルギーは、ヒューズ部下部の半
導体基板部に対して過度の加熱を伴うことになった。そ
のため過大なレーザエネルギー照射は、ヒューズ部下部
の半導体基板部への亀裂・熔断等のダメージを与える事
になった。このダメージは半導体集積回路の初期の電気
的特性変動に対しては小さくてもその信頼性に影響を与
える可能性も有る。また、半導体基板部が同時に大爆発
が発生すると切断不要の隣接ヒューズ部をも、その爆発
が巻き込んで切断してしまう事にもなり、希望する冗長
救済回路動作が不可能となり、メモリビット救済が不可
能になって製造歩留まり低下を招く事になった。
【0007】そこで、その対策として、ヒューズ部上部
の絶縁膜や層間膜を選択エッチングにより、除去及び残
膜の薄膜化をする事で対応してきた。近年の半導体集積
回路を高集積化する為の多層配線は3層を越すものもあ
り、ヒューズ部上部の層間絶縁膜の厚さも厚くなってき
ている。その為、エッチング除去する層間絶縁膜の厚さ
も約1μmから数μm以上になり、長いエッチング除去
時間が必要になってきている。この事はエッチング装置
のスループット低下を招く事になり製造時間が長くかか
ると言う技術的課題になっている。また、8インチ以上
に大口径化したウェハではエッチング除去時、エッチン
グレートの面内ばらつきや変動を小さく抑える事は困難
な事柄であり、正確なヒューズ部上部の層間絶縁膜の残
膜量をウェハ面内に均一に制御する事は困難であると言
う技術的課題も有していた。
【0008】本発明の目的は、微細・高集積化に対応し
て多層配線化された半導体集積回路装置において、ヒュ
ーズ部の切断による信頼性の低下や製造歩留りの低下を
防止できる半導体集積回路装置及びその製造方法を提供
することである。
【0009】さらに、本発明の他の目的は、ヒューズ部
の上部の開口部の形成時間を短縮して製造時間を短縮で
きる半導体集積回路装置及びその製造方法を提供するこ
とである。
【0010】
【課題を解決するための手段】請求項1記載の半導体集
積回路装置は、半導体基板上に形成された層間絶縁膜の
上に最上層の配線層を形成し、最上層の配線層及び層間
絶縁膜上に無機絶縁保護膜を形成し、無機絶縁保護膜上
に有機絶縁保護膜を形成した半導体集積回路装置であっ
て、最上層の配線層によりヒューズ部を形成し、ヒュー
ズ部の上部に有機絶縁保護膜の開口部を設けたことを特
徴とする。
【0011】この請求項1の構成によれば、層間絶縁膜
上に形成された最上層の配線層によりヒューズ部を形成
し、ヒューズ部の上部の開口部として有機絶縁保護膜に
開口部を設ければよいため、従来のようにヒューズ部の
上部の開口部を形成するために層間絶縁膜をエッチング
する必要もなく、開口部の形成時間を短縮し、全体の製
造時間を短縮することができる。また、ヒューズ部の上
部には無機絶縁保護膜のみが形成されているため、ヒュ
ーズ部の切断はレーザ光の照射エネルギーを過剰に大き
くすることなく容易に行うことができ、ヒューズ部の切
断により信頼性の低下や製造歩留りの低下を招くことも
ない。また、ヒューズ部が無機絶縁保護膜で覆われてい
るため耐湿性を向上することができる。
【0012】請求項2記載の半導体集積回路装置は、請
求項1記載の半導体集積回路装置において、外部引出し
電極も最上層の配線層により形成し、外部引出し電極の
上部に無機絶縁保護膜の開口部及び有機絶縁保護膜の開
口部を設けている。これにより、ヒューズ部の上部の開
口部は外部引出し電極の上部の有機絶縁保護膜の開口部
と同時に形成でき、ヒューズ部の上部の開口部を形成す
るための時間は特に必要ない。
【0013】請求項3記載の半導体集積回路装置は、請
求項1または2記載の半導体集積回路装置において、無
機絶縁保護膜のヒューズ部の上部部分を薄膜化してい
る。これにより、レーザ光照射によるヒューズ部の切断
がより容易になる。
【0014】請求項4記載の半導体集積回路装置の製造
方法は、半導体基板上に形成された層間絶縁膜の上に最
上層の配線層からなるヒューズ部を形成する工程と、最
上層の配線層及び層間絶縁膜上に無機絶縁保護膜を形成
する工程と、無機絶縁保護膜を形成後、全面に有機絶縁
保護膜を形成する工程と、ヒューズ部の上部に有機絶縁
保護膜の開口部を形成する工程とを含んでいる。
【0015】この請求項4の製造方法によれば、層間絶
縁膜上に形成された最上層の配線層によりヒューズ部を
形成し、ヒューズ部の上部の開口部として有機絶縁保護
膜に開口部を形成すればよいため、従来のようにヒュー
ズ部の上部の開口部を形成するために層間絶縁膜をエッ
チングする必要もなく、開口部の形成時間を短縮し、全
体の製造時間を短縮することができる。また、ヒューズ
部の上部には無機絶縁保護膜のみが形成されているた
め、ヒューズ部の切断はレーザ照射エネルギーを過剰に
大きくすることなく容易に行うことができ、ヒューズ部
の切断により信頼性の低下や製造歩留りの低下を招くこ
ともない。また、ヒューズ部が無機絶縁保護膜で覆われ
ているため耐湿性を向上することができる。
【0016】請求項5記載の半導体集積回路装置の製造
方法は、半導体基板上に形成された層間絶縁膜の上に最
上層の配線層からなるヒューズ部及び外部引出し電極を
形成する工程と、最上層の配線層及び層間絶縁膜上に無
機絶縁保護膜を形成する工程と、無機絶縁保護膜を選択
エッチングにより外部引出し電極の上部に開口部を形成
する工程と、無機絶縁保護膜の開口部を形成後、全面に
有機絶縁保護膜を形成する工程と、ヒューズ部の上部及
び外部引出し電極の上部に有機絶縁保護膜の開口部を形
成する工程とを含んでいる。
【0017】この請求項5の製造方法によれば、請求項
4の製造方法による作用効果に加え、外部引出し電極も
最上層の配線層により形成するため、ヒューズ部の上部
の有機絶縁保護膜の開口部は外部引出し電極の上部の有
機絶縁保護膜の開口部と同時に形成でき、ヒューズ部の
上部の有機絶縁保護膜の開口部を形成するための時間は
特に必要ない。
【0018】請求項6記載の半導体集積回路装置の製造
方法は、請求項4または5記載の半導体集積回路装置の
製造方法において、有機絶縁保護膜の開口部を形成後、
この開口部に露出した部分の無機絶縁保護膜をエッチン
グして薄膜化する工程を含むことを特徴とする。これに
より、ヒューズ部の上部の無機絶縁保護膜が薄膜化さ
れ、レーザ光照射によるヒューズ部の切断がより容易に
なる。
【0019】請求項7記載の半導体集積回路装置の製造
方法は、半導体基板上に形成された層間絶縁膜の上に最
上層の配線層からなるヒューズ部及び外部引出し電極を
形成する工程と、最上層の配線層及び層間絶縁膜上に無
機絶縁保護膜を形成する工程と、無機絶縁保護膜を形成
後、全面に第1のフォトレジストを形成する工程と、少
なくともヒューズ部の上部に第1のフォトレジストの開
口部を形成する工程と、第1のフォトレジストの開口部
に露出した部分の無機絶縁保護膜をエッチングして薄膜
化する工程と、第1のフォトレジストを除去する工程
と、第1のフォトレジスト除去後、全面に第2のフォト
レジストを形成する工程と、外部引出し電極の上部に第
2のフォトレジストの開口部を形成する工程と、第2の
フォトレジストの開口部に露出した部分の無機絶縁保護
膜をエッチング除去することにより外部引出し電極の上
部に無機絶縁保護膜の開口部を形成する工程と、第2の
フォトレジストを除去する工程と、第2のフォトレジス
ト除去後、全面に有機絶縁保護膜を形成する工程と、ヒ
ューズ部の上部及び外部引出し電極の上部に有機絶縁保
護膜の開口部を形成する工程とを含んでいる。
【0020】この請求項7の製造方法によれば、層間絶
縁膜上に形成された最上層の配線層によりヒューズ部を
形成し、ヒューズ部の上部の開口部として有機絶縁保護
膜に開口部を形成すればよいため、従来のようにヒュー
ズ部の上部の開口部を形成するために層間絶縁膜をエッ
チングする必要もなく、開口部の形成時間を短縮し、全
体の製造時間を短縮することができる。さらに、ヒュー
ズ部の上部の有機絶縁保護膜の開口部は外部引出し電極
の上部の有機絶縁保護膜の開口部と同時に形成でき、ヒ
ューズ部の上部の有機絶縁保護膜の開口部を形成するた
めの時間は特に必要ない。また、ヒューズ部の上部には
薄膜化された無機絶縁保護膜のみが形成されているた
め、ヒューズ部の切断はレーザ照射エネルギーを大きく
することなく容易に行うことができ、ヒューズ部の切断
により信頼性の低下や製造歩留りの低下を招くこともな
い。また、ヒューズ部が無機絶縁保護膜で覆われている
ため耐湿性を向上することができる。
【0021】請求項8記載の半導体集積回路装置は、ヒ
ューズ部を形成する一の配線層を含む多層配線構造を有
し、ヒューズ部の上部の絶縁膜が薄膜化された半導体集
積回路装置であって、ヒューズ部を形成する一の配線層
は層間絶縁膜上に形成され下層にバリア金属層を有する
配線層からなり、ヒューズ部を一の配線層のうちバリア
金属層を除去または薄膜化した部分で構成したことを特
徴とする。
【0022】請求項9記載の半導体集積回路装置は、請
求項8記載の半導体集積回路装置において、ヒューズ部
を形成する一の配線層は、層間絶縁膜の表面に形成され
た溝に埋め込まれたことを特徴とする。
【0023】これら請求項8,9の構成によれば、ヒュ
ーズ部を配線層の下層のバリア金属層を除去または薄膜
化した部分で構成してあり、ヒューズ部に高融点のバリ
ア金属層が無いまたは薄膜化されているため、ヒューズ
部の切断はレーザ照射エネルギーを大きくすることなく
容易かつ確実に行うことができ、ヒューズ部の切断によ
り信頼性の低下や製造歩留りの低下を招くこともない。
【0024】請求項10記載の半導体集積回路装置は、
請求項8または9記載の半導体集積回路装置において、
ヒューズ部を形成する一の配線層が最上層の配線層であ
り、かつヒューズ部の上部の薄膜化された絶縁膜が無機
絶縁保護膜であることを特徴とする。これにより、ヒュ
ーズ部が無機絶縁保護膜で覆われるため耐湿性を向上す
ることができる。
【0025】請求項11記載の半導体集積回路装置の製
造方法は、ヒューズ部を形成する一の配線層を含む多層
配線構造を有し、ヒューズ部の上部の絶縁膜が薄膜化さ
れた半導体集積回路装置の製造方法であって、半導体基
板上に形成された層間絶縁膜の上にバリア金属層を形成
する工程と、バリア金属層上にフォトレジストを塗布す
る工程と、少なくともヒューズ部に当たる領域にフォト
レジストの開口部を形成する工程と、フォトレジストの
開口部に露出した部分のバリア金属層をエッチングする
ことにより除去または薄膜化する工程と、フォトレジス
トを除去する工程と、フォトレジスト除去後、主導電用
金属層を形成する工程と、主導電用金属層及びバリア金
属層を所望形状にエッチングすることにより主導電用金
属層を含むヒューズ部を形成するとともに主導電用金属
層及びバリア金属層よりなる一の配線層を形成する工程
とを含むことを特徴とする。
【0026】この請求項11の製造方法によれば、ヒュ
ーズ部が配線層の下層のバリア金属層を除去または薄膜
化した部分で構成され、ヒューズ部に高融点のバリア金
属層が無いまたは薄膜化されているため、ヒューズ部の
切断はレーザ照射エネルギーを大きくすることなく容易
かつ確実に行うことができ、ヒューズ部の切断により信
頼性の低下や製造歩留りの低下を招くこともない。
【0027】請求項12記載の半導体集積回路装置の製
造方法は、ヒューズ部を形成する一の配線層を含む多層
配線構造を有し、ヒューズ部の上部の絶縁膜が薄膜化さ
れた半導体集積回路装置の製造方法であって、半導体基
板上に形成された層間絶縁膜に溝を形成し、溝の内面に
バリア金属層を形成する工程と、バリア金属層上にフォ
トレジストを塗布する工程と、少なくともヒューズ部に
当たる領域にフォトレジストの開口部を形成する工程
と、フォトレジストの開口部に露出した部分のバリア金
属層をエッチングすることにより除去または薄膜化する
工程と、フォトレジストを除去する工程と、フォトレジ
スト除去後、主導電用金属層を溝に埋め込むことにより
主導電用金属層を含むヒューズ部を形成するとともに主
導電用金属層及びバリア金属層よりなる一の配線層を形
成する工程とを含むことを特徴とする。
【0028】この請求項12の製造方法によっても、請
求項11と同様、ヒューズ部が配線層の下層のバリア金
属層を除去または薄膜化した部分で構成され、請求項1
1と同様の効果が得られる。
【0029】請求項13記載の半導体集積回路装置の製
造方法は、請求項11または12記載の半導体集積回路
装置の製造方法において、ヒューズ部を形成する一の配
線層が最上層の配線層であり、かつヒューズ部の上部の
薄膜化された絶縁膜は無機絶縁保護膜であることを特徴
とする。これにより、ヒューズ部が無機絶縁保護膜で覆
われるため耐湿性を向上することができる。
【0030】請求項14記載の半導体集積回路装置は、
請求項1,2,3,8,9または10記載の半導体集積
回路装置において、電気的に連続する1つのヒューズ部
について2カ所以上をレーザ照射によって溶断したこと
を特徴とする。これにより、ヒューズ部の電気的な切断
をより確実に行うことができる。
【0031】請求項15記載の半導体集積回路装置は、
請求項14記載の半導体集積回路装置において、ヒュー
ズ部が複数設けられ、かつ複数のヒューズ部のレーザ照
射によって溶断する部分を直線上に配置したことを特徴
とする。これにより、レーザ照射によるヒューズ部の電
気的な切断を高速に行うことができ、スループットを向
上させ生産性を向上できる。
【0032】請求項16記載の半導体集積回路装置は、
請求項1,2,3,10,14または15記載の半導体
集積回路装置において、最上層の配線層で形成されたヒ
ューズ部の少なくとも片側の端部をコンタクトホールを
介して下層の配線層に接続し、ヒューズ部及びコンタク
トホールを囲むように導電層からなるガードバンドを設
けたことを特徴とする。このように、ガードバンドの内
側でヒューズ配線をコンタクトホールで下層の配線層に
接続しなおすことにより、ヒューズ部の切断した部分か
ら水分やイオン成分が、切断後残っているヒューズ配線
を経由して浸透する経路が延長され、また、コンタクト
ホールの全周囲をガードバンドで囲んであるので、カー
ドバンドの内側で水分やイオン成分の浸透を阻止する事
ができ、ガードバンドの外側(半導体素子部)に水分や
イオン成分が来る事は無く、信頼性の向上に寄与する。
【0033】請求項17記載の半導体集積回路装置は、
請求項1,2,3,10,14,15または16記載の
半導体集積回路装置において、ヒューズ部のレーザ切断
する部分の配線幅が1.0μm以下であることを特徴と
する。これにより、ヒューズ部を容易かつ確実にレーザ
切断することができる。
【0034】請求項18記載の半導体集積回路は、請求
項1,2,3,10,14,15,16または17記載
の半導体集積回路装置において、ヒューズ部の配線層が
主導電用金属層とその下部に形成されたバリア金属層と
からなり、ヒューズ部の少なくともレーザ切断する部分
の下部のバリア金属層の膜厚が150nm以下であるこ
とを特徴とする。これにより、ヒューズ部をレーザ切断
する際、その下部のバリア金属層を残すことなく確実に
切断することができる。
【0035】請求項19記載の半導体集積回路装置の製
造方法は、請求項4,5,6,7,11,12または1
3記載の半導体集積回路装置の製造方法において、波長
が1047nmから1053nmで、パルス幅が2から
10nsのYLF結晶からのレーザ光をヒューズ部に照
射することによりヒューズ部を切断する工程を有するこ
とを特徴とする。このようなレーザ光を用いることによ
りヒューズ部の下地へのダメージを抑えて切断すること
ができる。
【0036】請求項20記載の半導体集積回路装置の製
造方法は、請求項4,5,6,7,11,12または1
3記載の半導体集積回路装置の製造方法において、ヒュ
ーズ部の配線層が主導電用金属層とその下部に形成され
たバリア金属層とからなり、少なくとも2以上の波長成
分を有するレーザ光源を用いてヒューズ部を切断する工
程を有することを特徴とする。これにより、ヒューズ部
を切断する際、主導電用金属層とバリア金属層とのそれ
ぞれの切断に応じた波長成分を選択照射することがで
き、レーザエネルギーマージンを大きくとれ、加工歩留
りを高めることができる。
【0037】請求項21記載の半導体集積回路装置の製
造方法は、請求項20記載の半導体集積回路装置の製造
方法において、レーザ光源は、1340nm前後の波長
成分と、1050nm前後の波長成分とを有することを
特徴とする。これにより、主導電用金属層がアルミニウ
ムを主とする金属で形成され、バリア金属層が窒化チタ
ンやチタン等で形成される場合に、主導電用金属層を1
340nm前後の波長のレーザ光で、バリア金属層を1
050nm前後の波長のレーザ光で照射することによ
り、レーザエネルギーマージンを大きくとれ、加工歩留
りを高めることができる。
【0038】請求項22記載の半導体集積回路装置の評
価方法は、半導体基板上に2以上の異なる本数のヒュー
ズ部を並列接続したヒューズ群を有するサンプルを複数
個準備する工程と、各サンプルについてヒューズ群の両
端の抵抗値を測定する第一の計測工程と、各サンプルに
ついて全てのヒューズ部を切断するためにレーザ照射す
る工程と、各サンプルについてレーザ照射後のヒューズ
郡の両端の抵抗値を測定する第二の計測工程と、各サン
プルについて第一及び第二の計測工程の結果からヒュー
ズ切断歩留まりを算出する工程と、各サンプルについて
算出したヒューズ切断歩留まりとヒューズ部の本数の関
係から半導体集積回路装置の実使用のヒューズ部の本数
における切断歩留まりを推定する工程とを含むことを特
徴とする。このようにして、半導体集積回路装置の実使
用のヒューズ部の本数における切断歩留まりを正確に推
定することができる。
【0039】
【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。
【0040】〔第1の実施の形態;請求項1〜6に対
応〕図1は本発明の第1の実施の形態における半導体集
積回路装置の主要部分断面図であり、図1において、1
1は半導体基板、12は層間絶縁膜、13はヒューズ
部、14は無機絶縁保護膜、15は有機絶縁保護膜、1
6,19は有機絶縁保護膜15の開口部、17は外部引
出し電極であるパッド電極、18は無機絶縁保護膜14
の開口部である。
【0041】本実施の形態の半導体集積回路装置は、層
間絶縁膜12の上に形成された最上層の配線層によりヒ
ューズ部13とパッド電極17とを形成し、ヒューズ部
13の上部には有機絶縁保護膜15の開口部16を設
け、パッド電極17の上部は無機絶縁保護膜14の開口
部18及び有機絶縁保護膜15の開口部19により開口
されている。さらに、ヒューズ部13上の無機絶縁保護
膜14を薄膜化するために、有機絶縁保護膜の開口部1
6,19に露出された無機絶縁保護膜14がエッチング
され薄膜化されている。また、パッド電極17上部に設
けられた有機絶縁保護膜15の開口部19は、無機絶縁
保護膜14の開口部18よりも広い範囲に形成され、パ
ッド電極17及びその近傍の領域に形成されている。
【0042】なお、本実施の形態では、外部引出し電極
であるパッド電極17をパッケージ組立限界まで小さく
して、多数のパッド電極17を高密度に搭載し、チップ
サイズを抑えるために、開口部19が開口部18より広
い場合を示したが、これに限定されるものではなく、開
口部19と開口部18が同じ広さの場合や、開口部19
が開口部18よりも狭い場合であってもよいことは言う
までもない。そして、無機絶縁保護膜14を薄膜化した
場合を示したが、これに限定するものでは無く、無機絶
縁保護膜14が当初からヒューズ切断に対して薄い場合
などは、敢えて薄膜化しなくてもよい事は言うまでもな
い。
【0043】また、本実施の形態では、1つの開口部1
6の下に、2本のヒューズ部13が形成された場合を例
示したが、これに限定されるものではなく、1つの開口
部16の下に、ヒューズ部13が1本でもよいし、3本
以上あってもよいことは言うまでもない。
【0044】図2は本発明の第1の実施の形態における
半導体集積回路装置の製造方法を示す工程断面図で、図
3は同製造方法を示す工程フロー図である。以下図2及
び図3を参照しながら説明する。
【0045】半導体基板11に形成した素子を多層の配
線層(図示せず)で配線してある。多層配線の層間絶縁
膜12上に、ヒューズ部13及びパッド電極17を最上
層の金属配線層で形成し、その上にプラズマシリコン窒
化膜〔プラズマCVD(Chemical Vapour Deposition)
法により形成したシリコン窒化膜〕等の無機絶縁保護膜
14を約1μm形成する(図2(a)、図3のステップS
11,S12)。
【0046】その後、フォトレジスト(図示せず)を塗
布し、パッド電極17の上部のレジストに開口部を形成
し、通常のドライエッチング処理により、パッド電極1
7の上部の無機絶縁保護膜14を選択エッチングにより
除去し、開口部18を形成する。その後、上記フォトレ
ジスト(図示せず)を除去する(図2(b)、図3のステ
ップS13〜S16)。
【0047】次に、全面に感光性の有機絶縁保護膜15
を約10μmの厚さ塗布し、リソ工程でパターンニング
して、ヒューズ部13の上部に開口部16及びパッド電
極17の上部に開口部19を形成する(図2(c)、図3
のステップS17,S18)。通常、有機絶縁保護膜1
5は感光性ポリイミド膜等を使用するがそれに限定する
ものではなく、また、約10μmの厚さの場合を説明し
たがこれに限定するものではないことは言うまでもな
い。
【0048】その後、必要に応じて開口部16及び開口
部19に露出している無機絶縁保護膜14をエッチング
して、ヒューズ部13の上部の無機絶縁保護膜14の膜
厚が0.1〜0.8μmになるまで薄くする(図1の構
成、図3のステップS19)。エッチング量については
これに限定するものでなく、ヒューズ部13の上部の無
機絶縁保護膜14の膜厚が薄い程ヒューズは確実切断で
きる傾向がある。しかし、この無機絶縁保護膜14の膜
厚が薄いと後で行うパッケージ組立時の樹脂封止のフィ
ラーの影響も受け易く、耐湿性性能の面からはこの無機
絶縁保護膜14の膜厚は厚い方が良い。なお、隣接する
ヒューズ部13の間隔が広い場合等は、無機絶縁保護膜
14をエッチングによって薄くしなくてもよい。これ
は、後に実施するレーザ光照射によるヒューズ部13の
切断時、ヒューズ部13の上の無機絶縁保護膜14の膜
厚が厚い程、その切断開口径が大きくなり、ヒューズ部
13の間隔が狭い場合等には隣接するヒューズ部13に
影響を及ぼすが、ヒューズ部13の間隔が広い場合等に
は隣接するヒューズ部13に影響を及ぼさないからであ
る。
【0049】以上のように本実施の形態によれば、層間
絶縁膜12上に形成された最上層の配線層によりヒュー
ズ部13を形成し、ヒューズ部13の上部の開口部16
として有機絶縁保護膜15に開口部を形成すればよいた
め、例えば図3に示す従来のようにヒューズ部3の上部
の開口部6を形成するために層間絶縁膜2をエッチング
する必要もなく、ヒューズ部13の上部の開口部16の
形成時間を短縮し、全体の製造時間を短縮することがで
きる。さらに、ヒューズ部13の上部の開口部16はパ
ッド電極17の上部に開口部19と同時に形成でき、ヒ
ューズ部13の上部の開口部16を形成するための時間
は特に必要ない。また、ヒューズ部13の上部には無機
絶縁保護膜14のみが形成されているため、ヒューズ部
13の切断はレーザ照射エネルギーを大きくすることな
く容易に行うことができ、ヒューズ部13の切断により
信頼性の低下や製造歩留りの低下を招くこともなく、高
信頼性及び高生産性を実現できる。また、ヒューズ部1
3が無機絶縁保護膜14で覆われているため耐湿性を向
上することができる。
【0050】さらに、図2(c) の工程後に、無機絶縁保
護膜14をエッチングして薄膜化して図1の構成とする
ことにより、レーザ光照射によるヒューズ部13の切断
がより容易になる。
【0051】また、本実施の形態では、層間絶縁膜12
上の最上層の配線層でヒューズ部13を形成しているた
め、従来、8インチ以上に大口径化したウェハで、正確
なヒューズ部上部の層間絶縁膜の残膜量をウェハ面内で
均一に制御する事は困難であると言う問題も生じない。
【0052】さらに、本実施の形態では、8インチ以上
に大口径化したウェハで、ヒューズ部13上の無機絶縁
保護膜14の膜厚をウェハ面内で均一に制御できる。図
2(c) の構成の場合には、無機絶縁保護膜14の形成膜
厚(約1μm)の約±10%以内(約±0.1μm以
内)のウェハ面内で均一性が確保できる。また、無機絶
縁保護膜14を約0.1〜0.8μm程度にまで薄膜化
した図1の構成の場合には、薄膜化するためのエッチン
グ量は約0.9〜0.2μmに相当し、約±10%以内
(約±0.09〜0.02μm以内)のエッチングばら
つきに制御可能で、形成膜厚ばらつき(約±10%)と
エッチングばらつき(約±10%)の2乗和の平方根の
約±0.15μm以内のウェハ面内均一性に制御でき
る。
【0053】なお、上記実施の形態では、無機絶縁保護
膜14を約1μm形成する場合を説明したが、層間絶縁
膜12の平坦性が良い場合は、製品の耐湿性や特性に問
題が発生しないこともあり、無機絶縁保護膜14を約1
μmよりも薄くしてよいことは言うまでもない。また、
多層配線の形成に於いて層間絶縁膜をCMP技術で平坦
化し、溝を形成した後に埋め込む配線方式(ダマシン:
Damascene )の場合、最上層の配線は比較的平坦でカバ
レージが良く、無機絶縁保護膜14を1μmより薄膜化
しても最上層の配線は比較的平坦で無機絶縁保護膜14
のカバレージが良くなり、製品の耐湿性や特性に問題が
発生しないこともあり、無機絶縁保護膜14をエッチン
グにより更に薄膜化する必要の無いことは言うまでもな
い。
【0054】逆に、層間絶縁膜12の平坦性が悪い場合
や製品の信頼性試験において耐湿性性能が悪くなった場
合は、無機絶縁保護膜14を約1μm以上とし1回ある
いは複数回に分割して形成する。また、無機絶縁保護膜
14を窒化シリコン膜やシリコン酸化膜の単層及び複層
の組み合わせで構成してもよいことは言うまでもない。
【0055】また、ヒューズ部13の上部の無機絶縁保
護膜14の膜厚を薄くして約0.1〜0.8μmにした
が、これに限定するものではない。例えばヒューズ部1
3上の無機絶縁保護膜14を残存させない場合(膜厚
0)もあり、無機絶縁保護膜14が残存しなくても、製
品の耐湿性や特性に問題が発生しない場合もあることは
言うまでもない。
【0056】しかしながら、ヒューズ部13上に無機絶
縁保護膜14が全く存在しない場合、耐湿性の保護膜が
無くなる為、一般的には信頼性としては悪化する傾向に
ある。また、ヒューズ部13上に無機絶縁保護膜14を
完全に除去する目的でエッチング量を多く設定した場
合、同時にヒューズ部13の上部のエッチングが平行し
て進行する為、ヒューズ部13の膜厚が薄くなり、設計
値から離れたものになり、ひいては高抵抗化してしま
い、断線に至る。また、ヒューズ部13上に無機絶縁保
護膜14が存在しない場合、ヒューズ部13のレーザに
よる切断は不安定なものになる。これは、通常、ヒュー
ズ部13を構成する配線層は、下層の配線層とコンタク
トホールを介して接続され、そのコンタクトホールの壁
面に高融点の薄いバリア金属層を形成し、その上にアル
ミニウム金属及びアルミニウム−銅の合金等からなる主
導電用金属層を形成しているため、ヒューズ部13の下
層には高融点の薄いバリア金属層が敷かれており、レー
ザ加熱切断の際、ヒューズ部13を主に構成しているア
ルミニウム及び、アルミニウム−銅系の主導電用金属層
のみが先行して加熱され、レーザ照射後直ぐに溶断しガ
ス化して飛散するが、融点の高いバリア金属層が下に取
り残され、結果としてバリア金属層が部分的に未切断と
なり、ヒューズ切断不良になる場合が発生するからであ
る。少しでもヒューズ部13の上部及び側部に無機絶縁
保護膜14が残っている場合、ヒューズ部13の下部に
敷かれた薄いバリア金属層も加熱されたアルミニウムか
ら熱伝導を受ける事で溶融するまで時間を稼ぐ事が可能
になる。結果として、ヒューズ部13が溶融しガス化し
て無機絶縁保護膜を破ってヒューズ部13が飛散する
際、バリア金属層も同時に飛散するので、ヒューズ切断
を確実なものにする事が可能になる。
【0057】また、最上層の配線層でヒューズ部13を
構成した場合、無機絶縁保護膜14を形成後は、ヒュー
ズ部13を覆う様にヒューズ部13のコーナー部は半円
上に丸く無機絶縁保護膜14でカバーされる。この無機
絶縁保護膜14をドライエッチング処理により薄膜化す
ると、ヒューズ部13の側壁に残存する無機絶縁保護膜
14の厚さの方がヒューズ部13の上部に残存した無機
絶縁保護膜14の厚さよりも厚くなり(図19の無機絶
縁保護膜39参照)、ヒューズ切断のレーザ照射から飛
散する迄の時間が十分稼ぐことができ、且つ、上方への
飛散に容易なヒューズ部13の上部の無機絶縁保護膜1
4の膜厚に薄膜化することができる。これに対し、ヒュ
ーズ部13上に薄い膜厚で無機絶縁保護膜を成膜形成し
た場合には、ヒューズ部13の上部と側部の無機絶縁保
護膜の厚さをほぼ同一に薄くすることが可能であるが、
この場合の切断確率は高いが十分安定なものでは無かっ
た。側部の膜厚が薄いためヒューズ飛散が早く開始する
ため、バリア金属層の加熱溶融が不十分となり、バリア
金属層の一部の残りが発生することがあるからである。
【0058】〔第2の実施の形態;請求項1〜3,7に
対応〕図4は本発明の第2の実施の形態における半導体
集積回路装置の主要部分断面図であり、図4において、
11は半導体基板、12は層間絶縁膜、13はヒューズ
部、14は無機絶縁保護膜、15は有機絶縁保護膜、1
6,19は有機絶縁保護膜15の開口部、17は外部引
出し電極であるパッド電極、18は無機絶縁保護膜14
の開口部、20はヒューズ部13上の無機絶縁保護膜で
ある。
【0059】本実施の形態の半導体集積回路装置は、層
間絶縁膜12の上に形成された最上層の配線層によりヒ
ューズ部13とパッド電極17とを形成し、ヒューズ部
13の上部には有機絶縁保護膜15の開口部16を設
け、パッド電極17の上部は無機絶縁保護膜14の開口
部18及び有機絶縁保護膜15の開口部19により開口
されている。さらに、ヒューズ部13上の無機絶縁保護
膜20を薄膜化するために、有機絶縁保護膜の開口部1
6に露出された無機絶縁保護膜14がエッチングされ薄
膜化されている。また、パッド電極17上部に設けられ
た有機絶縁保護膜15の開口部19は、無機絶縁保護膜
14の開口部18よりも広い範囲に形成され、パッド電
極17及びその近傍の領域に形成されている。
【0060】なお、本実施の形態では、外部引出し電極
であるパッド電極17をパッケージ組立限界まで小さく
して、多数のパッド電極17を高密度に搭載し、チップ
サイズを抑えるために、開口部19が開口部18より広
い場合を示したが、これに限定されるものではなく、開
口部19と開口部18が同じ広さの場合や、開口部19
が開口部18よりも狭い場合であってもよいことは言う
までもない。そして、無機絶縁保護膜14を薄膜化し、
ヒューズ部13上部の無機絶縁保護膜20とした場合を
示したが、これに限定するものでは無く、パッド電極1
7の開口部18を形成しやすくする為に開口部19の無
機絶縁保護膜14をも薄膜化してもよい事は言うまでも
ない。
【0061】また、本実施の形態では、1つの開口部1
6の下に、2本のヒューズ部13が形成された場合を例
示したが、これに限定されるものではなく、1つの開口
部16の下に、ヒューズ部13が1本でもよいし、3本
以上あってもよいことは言うまでもない。
【0062】図5,図6は本発明の第2の実施の形態に
おける半導体集積回路装置の製造方法を示す工程断面図
で、図7は同製造方法を示す工程フロー図である。以下
図5〜図7を参照しながら説明する。
【0063】半導体基板11に形成した素子を多層の配
線層(図示せず)で配線してある。多層配線の層間絶縁
膜12上に、ヒューズ部13及びパッド電極17を最上
層の金属配線層で形成し、その上にプラズマシリコン窒
化膜〔プラズマCVD(Chemical Vapour Deposition)
法により形成したシリコン窒化膜〕等の無機絶縁保護膜
14を約1μm形成する(図5(a)、図7のステップS
21,S22)。
【0064】その後、フォトレジスト21を塗布し、ヒ
ューズ部13の上部のレジストに開口部Aを形成する
(図5(b)、図7のステップS23,S24)。続い
て、通常のドライエッチング処理により、ヒューズ部1
3の上部の開口部Aの無機絶縁保護膜14を薄膜化す
る。開口部Aの下部の無機絶縁保護膜14の膜厚の薄膜
化は、ヒューズ部13の上部の無機絶縁保護膜20の膜
厚が0.1〜0.8μm程度になるまで薄くする。その
後、フォトレジスト21を除去する(図5(c)、図7の
ステップS25,S26)。
【0065】次に、フォトレジスト22を塗布し、パッ
ド電極17の上部のレジストに開口部Bを形成する(図
6(a) 、図7のステップS27,S28)。続いて、通
常のドライエッチング処理により、パッド電極17の上
部の開口部Bの無機絶縁保護膜14を選択エッチングに
より除去し、開口部18を形成する。この時、既に膜厚
が薄膜化されたヒューズ部13の上部の無機絶縁保護膜
20はエッチングにより除去しない。その後、フォトレ
ジスト22を除去する(図6(b) 、図7のステップS2
9,S30)。
【0066】次に、全面に感光性の有機絶縁保護膜15
を約10μmの厚さ塗布し、リソ工程でパターンニング
して、ヒューズ部13の上部に開口部16及びパッド電
極17の上部に開口部19を形成する(図4、図7のス
テップS31,S32)。通常、有機絶縁保護膜15は
感光性ポリイミド膜等を使用するがそれに限定するもの
ではなく、また、約10μmの厚さの場合を説明したが
これに限定するものではないことは言うまでもない。
【0067】その後、ヒューズ部13の上の無機絶縁保
護膜20の膜厚を通常の測定器にて測定した結果、必要
があれば開口部16及び開口部19に露出している無機
絶縁保護膜20及び23をエッチングして、ヒューズ部
13の上部の無機絶縁保護膜20の膜厚を調整してもよ
い。無機絶縁保護膜20の膜厚を調整する必要が無けれ
ば敢えてエッチングする必要はないことは言うまでもな
い。
【0068】以上のように本実施の形態によれば、有機
絶縁保護膜15をパターニングして開口部16及び19
を形成した後、敢えてエッチングしなければ、開口部1
9の無機絶縁保護膜23の膜厚は有機絶縁保護膜15の
下の無機絶縁保護膜14の膜厚と同一であり、開口部1
9の無機絶縁保護膜23はパッド電極17の周辺部や内
部配線とパッド電極17迄の配線(図示せず)の上部の
無機絶縁保護膜にあたりその膜厚を減らさない為、半導
体チップの耐湿性には有利に働く。また、層間絶縁膜1
2上に形成された最上層の配線層によりヒューズ部13
を形成し、ヒューズ部13の上部の開口部16として有
機絶縁保護膜15に開口部を形成すればよいため、例え
ば図22に示す従来のようにヒューズ部3の上部の開口
部6を形成するために層間絶縁膜2をエッチングする必
要もなく、ヒューズ部13の上部の開口部16の形成時
間を短縮し、全体の製造時間を短縮することができる。
【0069】さらに、図5(c) の工程(図7のステップ
S25)において、ヒューズ部13の上部の無機絶縁保
護膜20の膜厚調整の為のエッチング時間は、パッド電
極17の開口面積率に依存すること無く単独に設定する
ことが可能になる。また、パッド電極17の金属(アル
ミ等)がエッチングガスにさらされる事が無くパッド電
極17自身の膜厚減少が発生せず、エッチング時に金属
系のデポ物(付着物)の発生する事が無いため、安定し
た膜厚調整のエッチングが可能となる。
【0070】また、先に無機絶縁保護膜20の膜厚の調
整エッチングをする為、後で行う有機絶縁保護膜15
(通常用いられる感光性ポリイミド)をリソ工程でパタ
ーンニングして、熱硬化し、開口部16及び19を形成
の際、極僅かではあるが薄く有機絶縁保護膜(ポリイミ
ド膜)が残る事があっても、無機絶縁保護膜20の膜厚
には影響を及ぼさない。その結果、ヒューズ部13の上
部には膜厚が薄膜化された無機絶縁保護膜20が形成さ
れているため、ヒューズ部13の切断はレーザ照射エネ
ルギーを大きくすることなく容易に行うことができ、ヒ
ューズ部13の切断により信頼性の低下や製造歩留りの
低下を招くこともなく、高信頼性及び高生産性を実現で
きる。また、ヒューズ部13が無機絶縁保護膜20で覆
われているため耐湿性を向上することができる。
【0071】また、本実施の形態では、層間絶縁膜12
上の最上層の配線層でヒューズ部13を形成しているた
め、従来、8インチ以上に大口径化したウェハで、正確
なヒューズ部上部の層間絶縁膜の残膜量をウェハ面内で
均一に制御する事は困難であると言う問題も生じない。
【0072】さらに、本実施の形態では、8インチ以上
に大口径化したウェハで、ヒューズ部13上の無機絶縁
保護膜20の膜厚をウェハ面内で均一に制御できる。図
4の構成の場合には、無機絶縁保護膜14の形成膜厚
(約1μm)の約±10%以内(約±0.1μm以内)
のウェハ面内で均一性が確保できる。また、ヒューズ部
13上の無機絶縁保護膜20を約0.1〜0.8μm程
度にまで薄膜化するためのエッチング量は約0.9〜
0.2μmに相当し、約±10%以内(約±0.09〜
0.02μm以内)のエッチングばらつきに制御可能
で、形成膜厚ばらつき(約±10%)とエッチングばら
つき(約±10%)の2乗和の平方根の約±0.15μ
m以内のウェハ面内均一性に制御できる。
【0073】なお、上記実施の形態では、無機絶縁保護
膜14を約1μm形成する場合を説明したが、層間絶縁
膜12の平坦性が良い場合は、製品の耐湿性や特性に問
題が発生しないこともあり、無機絶縁保護膜14を約1
μmよりも薄くしてよいことは言うまでもない。また、
多層配線の形成に於いて層間絶縁膜をCMP技術で平坦
化し、溝を形成した後に埋め込む配線方式(ダマシン:
Damascene )の場合、最上層の配線は比較的平坦でカバ
レージが良く、無機絶縁保護膜14を1μmより薄膜化
しても最上層の配線は比較的平坦で無機絶縁保護膜14
のカバレージが良くなり、製品の耐湿性や特性に問題が
発生しないこともあり、無機絶縁保護膜14をエッチン
グにより更に薄膜化する必要の無いことは言うまでもな
い。
【0074】逆に、層間絶縁膜12の平坦性が悪い場合
や製品の信頼性試験において耐湿性性能が悪くなった場
合は、無機絶縁保護膜14を約1μm以上とし1回ある
いは複数回に分割して形成する。また、無機絶縁保護膜
14を窒化シリコン膜やシリコン酸化膜の単層及び複層
の組み合わせで構成してもよいことは言うまでもない。
また、ヒューズ部13の上部の無機絶縁保護膜20の膜
厚を薄くして約0.1〜0.8μmにしたが、これに限
定するものではない。例えばヒューズ部13上の無機絶
縁保護膜20を残存させない場合(膜厚0)もあり、無
機絶縁保護膜20が残存しなくても、製品の耐湿性や特
性に問題が発生しない場合もあることは言うまでもな
い。
【0075】〔第3の実施の形態;請求項8,10,1
1,13に対応〕図8(a) は本発明の第3の実施の形態
における半導体集積回路装置の主要部分の配置を示す平
面図であり、図8(b) ,(c) は図8(a) のそれぞれx1
−x1',x2 −x2'における断面図である。また、図9
は図8(a) のy−y' における断面図である。図8,図
9において、12は半導体基板(図示せず)上に形成さ
れた層間絶縁膜、13はヒューズ部、13Aはヒューズ
部13を構成する主導電用金属層、13aは反射防止
層、13bはバリア金属層、14は無機絶縁保護膜、1
5は有機絶縁保護膜、16は有機絶縁保護膜15の開口
部、20はヒューズ部13上の無機絶縁保護膜である。
【0076】本実施の形態の半導体集積回路装置は、層
間絶縁膜12の上に形成された最上層の配線層によりヒ
ューズ部13とパッド電極(図示せず)とを形成した場
合を例示している。層間絶縁膜12にバイアホール(図
示せず)を形成後、下部配線との密着性向上及び、プラ
グ電極金属等の突き抜けを防止するためのバリア金属層
13bを形成してある。バリア金属層13bとして、窒
化チタン(TiN)やチタン(Ti)及び窒化タングス
テン(WN)等の緻密な金属膜の単層膜及び複層膜の金
属層が約100nmの膜厚で形成してある。バリア金属
層13bを形成後、バイアホールにタングステン等金属
のプラグ電極(図示せず)を形成し、図8(a) の開口部
C(図11(a)参照)の領域のバリア金属層13bを
選択エッチングで除去してある。その上部には、最上層
の配線層でヒューズ部13が形成してある。ヒューズ部
13の主導電用金属層13Aは主にアルミニウム金属及
びアルミニウム−銅の合金からなり、その上部にはリソ
グラフィー工程で微細加工を容易にする目的で、微細加
工する目的のステッパーでよく用いられる露光光源であ
るフッ化カリウム(KrF:248nm)レーザやi線
(365nm)等の露光時の光の反射を防止する為の反
射防止層13aとして、通常よく用いられる窒化チタン
(TiN)膜等を約10〜50nmの膜厚で形成してあ
る。
【0077】図8(b) に示すように、ヒューズ部13の
下部にはバリア金属層13bが、上部には反射防止層1
3aが形成してあるが、主導電用金属層13Aを形成す
る前に予め図8(a) の開口部Cの領域のバリア金属層1
3bを選択エッチングしてあり、図8(c) に示すよう
に、ヒューズ部13の下部にはバリア金属層13bは形
成していない。なお、開口部Cの領域においてバリア金
属層13bの膜厚を薄くした場合でもヒューズの切断性
は向上するが、エッチングで除去してしまった方がヒュ
ーズの切断性がより向上する。
【0078】ヒューズ部13の上部には有機絶縁保護膜
15の開口部16を設け、パッド電極(図示せず)の上
部は無機絶縁保護膜14の開口部(図示せず)及び有機
絶縁保護膜15の開口部(図示せず)により開口されて
いる。さらに、ヒューズ部13上の無機絶縁保護膜20
を薄膜化してヒューズ切断を確実にする場合、有機絶縁
保護膜の開口部16に露出された無機絶縁保護膜14を
必要に応じて選択エッチングすることで薄膜化してい
る。
【0079】図9に示すように、バリア金属層13bの
無い部分にレーザ光(hν)パルスを集光照射してヒュ
ーズ部13を加熱・爆発して溶断する。この時、反射防
止層13aも同時に溶断する。また、無機絶縁保護膜2
0もヒューズ部13が爆発飛散時に同時に開口飛散す
る。高融点のバリア金属層13bが無いためヒューズ切
断はより確実なものとなる。また、パッド電極(図示せ
ず)の上部に設けられた有機絶縁保護膜15の開口部
(図示せず)は、無機絶縁保護膜14の開口部(図示せ
ず)よりも広い範囲に形成され、パッド電極(図示せ
ず)及びその近傍の領域に形成されている。パッド電極
及びその近傍は図1や図4の場合と同様に構成できる。
【0080】なお、ヒューズ部13を最上層の配線層で
形成した場合を例示したが、これに限定されるものでは
なく、最上層より1層下や2層下の配線層を使用しても
よいことは言うまでもない。これは、ヒューズ部13の
下にバリア金属層13bが存在している場合には、ヒュ
ーズ部13に最上層の配線層を使用しているときより、
ヒューズ部13に最上層より1層下や2層下の配線層を
使用しているときの方が層間絶縁膜層が平坦である為、
ヒューズ切断時のバリア金属層の残り確率が大きくな
り、切断不良となる確率が増加するが、本実施の形態で
はバリア金属層13bが存在しないため、より確実に切
断が可能となるからである。
【0081】本実施の形態では、1つの開口部16の下
に、2本のヒューズ部13が形成された場合を例示した
が、これに限定されるものではなく、1つの開口部16
の下に、ヒューズ部13が1本でもよいし、3本以上あ
ってもよいことは言うまでもない。
【0082】図10〜図12は本発明の第3の実施の形
態における半導体集積回路装置の製造方法を示す工程断
面図で、図13は同製造方法を示す工程フロー図であ
る。以下図10〜図13を参照しながら説明する。
【0083】図10(a) において、半導体基板11に形
成した素子を層間絶縁膜24に形成した多層の配線層
(25等)及びプラグ金属(図示せず)で配線してあ
る。層間絶縁膜24の表面に配線用の溝を形成し、その
溝に埋め込んだ配線層25を形成し、その後、全面に次
の層間絶縁膜26を形成する(図13のステップS4
1)。なお、ここでは、配線層25を溝に埋め込んだ場
合を例示したが、これに限定するものではなく、平坦化
した層間絶縁膜24の表面に配線層25を形成し、その
後、全面に次の層間絶縁膜26を形成し、その表面を平
坦化しても良いことは言うまでもない。
【0084】次に、コンタクト用のバイアホール27
を、接続する配線層25の上部の層間絶縁膜26に形成
する(図10(b) 、図13のステップS42)。次に、
下部の配線層25との密着性向上及び、プラグ電極金属
等の突き抜けを防止するためのバリア金属層28を半導
体基板全面に通常の手法であるCVD法等で成膜形成す
る。バリア金属層28として、窒化チタン(TiN)や
チタン(Ti)及び窒化タングステン(WN)等の緻密
な金属膜の単層膜及び複層膜の金属層が約100nmの
膜厚で形成する。次に、バイアホール27にタングステ
ン等金属のプラグ電極29を通常の選択成長法で成膜形
成する(図10(c)、図13のステップS43,S4
4)。
【0085】次に、全面にフォトレジスト30を塗布
し、ヒューズ部にあたる領域のレジストに開口部Cを通
常のマスク露光・現像により形成する。その後、フォト
レジスト30の開口部C内のバリア金属層28及び少量
残存している可能性のあるプラグ電極29の金属層を選
択エッチングで除去する(図11(a) 、図13のステッ
プS45〜S47)。なお、バリア金属層28の膜厚を
薄くした場合でも、ヒューズの切断性は向上するが、エ
ッチングで除去してしまった方がヒューズの切断性がよ
り向上する。
【0086】次に、図11(b) に示すように、フォトレ
ジスト30を除去し(図13のステップS48)、その
後、ここでは最上層の主導電用金属層13Aを形成し、
その上に反射防止層13aを形成した後、通常のリソグ
ラフィー・エッチング手法により、ヒューズ部13を外
部引出し電極であるパッド電極(図示せず)と同時に形
成する(図13のステップS49)。このとき、バリア
金属層28も反射防止層13a及び主導電用金属層13
Aと同じ形状にエッチングされ、バリア金属層13bと
なる。ヒューズ部13の主導電用金属層13Aは主にア
ルミニウム金属及びアルミニウム−銅の合金からなり、
その上部にはリソグラフィー工程で微細加工を容易にす
る目的で、微細加工する目的のステッパーでよく用いら
れる露光光源であるフッ化カリウム(KrF:248n
m)レーザやi線(365nm)等の露光時の光の反射
を防止する為の反射防止層13aとして、通常よく用い
られる窒化チタン(TiN)膜等を約10〜50nmの
膜厚で成膜形成する。
【0087】次に、無機絶縁保護膜14としてプラズマ
シリコン窒化膜(P−SiN)を約1μmの膜厚で成膜
形成する(図13のステップS50)。尚、無機絶縁保
護膜14としてプラズマシリコン窒化膜に限定するもの
ではなく、通常よく使用されるシリコン酸化膜(SiO
2 膜)やシリコン酸化窒化膜(SiON膜)やプラズマ
シリコン窒化膜の単層膜及びこれらを組み合わせた複層
膜であっても良いことは言うまでもない。
【0088】次に、無機絶縁保護膜14上にフォトレジ
スト(図示せず)塗布し、ヒューズ部13の上部のフォ
トレジストを開口し、その開口にあたる開口部A内の無
機絶縁保護膜20を通常のエッチングにより約0.1〜
0.8μm程度に薄膜化する(図11(c) )。無機絶縁
保護膜20を薄膜化することで、無機絶縁保護膜20の
膜厚が厚い場合よりも小さいレーザエネルギーで安定し
て確実にヒューズ部13を溶断切断することが可能で、
ヒューズ部13の下部の層間絶縁膜26等のダメージを
少なくすることができる。しかしながら、ヒューズ部1
3の上部に無機絶縁保護膜が全く存在しない場合は、耐
湿性の保護膜が無くなる為、信頼性としては悪化する傾
向にある。
【0089】その後、外部引出し電極であるパッド電極
(図示せず)上の無機絶縁保護膜14を開口(図示せ
ず)した後、有機絶縁保護膜15として感光性ポリイミ
ド膜を塗布・ベークし約10μmの膜厚で成膜する。ヒ
ューズ部13上の開口部16と外部引出し電極であるパ
ッド電極(図示せず)上の開口部(図示せず)を露光現
像処理で形成し、熱硬化炉で硬化する(図12)。
【0090】尚、ヒューズ部13上部の無機絶縁保護膜
20の膜厚の薄膜化調整を先のエッチング工程にのみ限
定するものではなく、有機絶縁保護膜15の開口・硬化
後に、さらにエッチングにて薄膜化調整しても良いこと
は言うまでもない。
【0091】また、本実施の形態では、ヒューズ部13
を最上層の配線層で形成した場合を例示しているので、
この場合、無機絶縁保護膜14の形成以降の工程につい
て、前述の第1の実施の形態及び第2の実施の形態で説
明した工程を適用することができる。
【0092】なお、上記では、ヒューズ部13を最上層
の配線層で形成した場合を例示したが、最上層より1層
下の配線層を使用して形成した場合には、図11(b) の
工程で、反射防止層13a,ヒューズ部13及びバリア
金属層13bが所望の形状に形成された後、層間絶縁膜
を形成し、その後、配線層(最上層)を形成し、その上
に、無機絶縁保護膜14を形成する。この場合、選択エ
ッチングによりヒューズ部13上部の無機絶縁保護膜1
4を完全に除去し、引続き層間絶縁膜をエッチングして
ヒューズ部13上の層間絶縁膜の膜厚を0.1〜0.8
μmに薄膜化する。この場合ヒューズ部13上部の構成
は図22の場合と同様なものとなる。また、ヒューズ部
13を最上層より2層下の配線層を使用して形成した場
合も同様である。これらの場合には最上層の配線層で形
成した場合に比べ、エッチング時間が長くかかり、ま
た、エッチング後のヒューズ部13上の層間絶縁膜の膜
厚のばらつきが大きくなることになる。
【0093】〔第4の実施の形態;請求項9,10,1
2,13に対応〕図14,図15は本発明の第4の実施
の形態における半導体集積回路装置の製造方法を示す工
程断面図である。図15(b) は本実施の形態における半
導体集積回路装置の主要部分断面図であり、図15(b)
において、11は半導体基板、24、41は層間絶縁
膜、13は主導電用金属層13Aからなるヒューズ部、
14は無機絶縁保護膜、15は有機絶縁保護膜、16は
有機絶縁保護膜15の開口部、20はヒューズ部13上
の無機絶縁保護膜、40はバリア金属層、42はバイア
ホール、43は配線用の溝である。
【0094】本実施の形態の半導体集積回路装置は、図
15(b) に示されるように、層間絶縁膜41の溝43に
形成された最上層の配線層によりヒューズ部13とパッ
ド電極(図示せず)とを形成した場合を例示している。
層間絶縁膜41にバイアホール42と溝43を形成し、
いわゆるデュアルダマシン(Dual Damascene)配線構造
をとる。下部配線との密着性向上及び突き抜けを防止す
るためのバリア金属層40を形成してある。バリア金属
層40として、窒化チタン(TiN)やチタン(Ti)
及び窒化タングステン(WN)等の緻密な金属膜の単層
膜及び複層膜の金属層が約100nmの膜厚で形成して
ある。バリア金属層40を形成後、ヒューズ部13の下
部のバリア金属を選択エッチングにより除去した後、銅
等をバイアホール42及び溝43にメッキ等の通常よく
用いられる手法で形成してある。主導電用金属層13A
及び層間絶縁膜41の上には無機絶縁保護膜14、有機
絶縁保護膜15が形成してあり、ヒューズ部13の上部
では、無機絶縁保護膜20は開口部Aの領域が薄膜化し
てあり、有機絶縁保護膜15には開口部16が形成して
ある。
【0095】本実施の形態では、ヒューズ部13を形成
する配線層を前述のデュアルダマシン配線構造とし、主
導電用金属層13A上に反射防止層が無いことが第3の
実施の形態との相違点であり、第3の実施の形態同様、
ヒューズ部13の下には高融点のバリア金属層40が無
いためヒューズ切断はより確実なものとなる。なお、銅
の配線ヒューズの場合を例示したが、これに限定するも
のではなく、アルミニウムや他の金属の埋込型配線であ
っても良い。また、ヒューズ部13は最上層の配線層に
限定するものではないのは、言うまでもない。
【0096】図16は本実施の形態における製造方法を
示す工程フロー図である。以下図14〜図16を参照し
ながら主要部の製造方法について説明する。
【0097】図14(a) において、半導体基板11に形
成した素子を層間絶縁膜24に形成した多層の配線層
(25等)及びプラグ金属(図示せず)で配線してあ
る。層間絶縁膜24の表面に配線用の溝を形成し、その
溝に埋め込んだ配線層25を形成し、その後、全面に次
の層間絶縁膜41を形成する(図16のステップS6
1)。
【0098】次に、層間絶縁膜41にバイアホール42
と配線用の溝43を形成し、その内面に下部配線との密
着性向上及び突き抜けを防止するためのバリア金属層4
0を形成する(図14(b) 、図16のステップS62,
S63)。ここで、バリア金属層40として、窒化チタ
ン(TiN)やチタン(Ti)及び窒化タングステン
(WN)等の緻密な金属膜の単層膜及び複層膜の金属層
を約100nmの膜厚で形成する。
【0099】次に、全面にフォトレジスト30を塗布
し、ヒューズ部にあたる領域のレジストに開口部Cを通
常のマスク露光・現像により形成する。そして、このフ
ォトレジスト30の開口部C内のバリア金属層40を選
択エッチングで除去する(図14(c) 、図16のステッ
プS64〜S66)。ここで、エッチングでバリア金属
層40の膜厚を薄くした場合でも、ヒューズの切断性は
向上するのでかまわないが、できるだけ除去する。
【0100】次に、フォトレジスト30を除去した後、
銅等の主導電用金属層13Aをバイアホール42及び溝
43にメッキ等の通常よく用いられる手法で形成する。
このとき、主導電用金属層13Aをバイアホール42及
び溝43に埋め込んだ後、化学機械研磨技術及びエッチ
バック技術の少なくともどちらかの一方の手法を使用し
て平坦化する。これにより、ヒューズ部13及びパッド
電極(図示せず)が形成される。その上に、プラズマ窒
化シリコン膜等の無機絶縁保護膜14を形成する(図1
5(a) 、図16のステップS67〜S69)。
【0101】この後は、第3の実施の形態と同様であ
り、ヒューズ部13の上部の無機絶縁保護膜20は開口
部Aの領域でエッチングにより約0.1から0.8μm
の膜厚にまで薄膜化し、その後、ポリイミド等の有機絶
縁保護膜15を形成し、ヒューズ部13の上部に有機絶
縁保護膜15の開口部16を形成する。なお、パッド電
極(図示せず)の上部の無機絶縁保護膜20及び有機絶
縁保護膜15の開口部についても第3の実施の形態と同
様に形成できる。
【0102】第3の実施の形態では、バイアホール27
にタングステン等金属のプラグ電極29を形成し(ステ
ップS44)、その上にヒューズ用の主導電用金属層1
3Aを形成している(ステップS49)のに対し、第4
の実施の形態では、ヒューズ用の主導電用金属層13A
をバイアホール42と溝43の両方に形成している(ス
テップS68)。
【0103】〔第5の実施の形態;請求項14,15に
対応〕この第5の実施の形態は、前述の第1〜第4の実
施の形態に適用できるものであり、ここではその主要部
分についてのみ説明する。図17(a),(b) は本発明の第
5の実施の形態における半導体集積回路装置の主要部分
の配置を示す平面図である。図17(a),(b) において、
100〜106はそれぞれ電気的に連続する1つのヒュ
ーズ部が形成されたヒューズ配線で、D,Eは無機絶縁
保護膜の薄膜化領域でありかつ有機絶縁保護膜の開口部
である。L0,L1,L'1,L3,L'3,L''3,L5,L'5 , L6,L'6,L''6
はレーザ照射部である。
【0104】図17(a) において、従来、ヒューズ配線
100をレーザ照射部L0のみでヒューズ材料を溶融切断
し、電気的にヒューズ配線100の両端部0と0’の間
を切断していた。これに対し、本実施の形態では、ヒュ
ーズ配線101をレーザ照射部L1,L'1の2カ所でヒュー
ズ配線101の両端部1と1’の間を電気的に切断した
ものである。また、ヒューズ配線103をレーザ照射部
L3,L'3,L''3 の3カ所でヒューズ配線103の両端部3
と3’の間を電気的に切断したものである。ヒューズ配
線102、104は切断していない状態を示したもので
ある。
【0105】この本実施の形態のように、電気的に連続
する1つのヒューズ部を複数箇所切断する事で、1カ所
の切断抵抗値が直列になるためヒューズの切断抵抗値を
上昇させることが可能である。また、1カ所切断不良と
なっていても他方のヒューズ切断部で切断する事が可能
になる為、切断を確実にすることが可能となる。つま
り、切断抵抗値は、切断箇所の倍数になり、切断確度
(確率)は、1カ所の切断確率の積になる。
【0106】さらに、図17(b) に示す構成とすること
により、高速でヒューズ切断を行うことができる。この
図17(b) では、2つのヒューズ配線105及び106
を、レーザ照射部L5,L'5及びL6,L'6,L''6 によって、ヒ
ューズ配線105の電気的な両端部5と5’とを及びヒ
ューズ配線106の電気的な両端部6と6’とを回路動
作上切断したものである。
【0107】すなわち、複数箇所切断可能なヒューズ部
を有した2つのヒューズ配線105,106を1つの開
口部E内に設け、かつそれらのレーザ照射部L5,L'5,L6,
L'6,L''6の全てをI−I' 線の直線上に配置してある。
このように配置することで、レーザ加工装置のレーザ送
りとして通常はウェハ移動によって実現しているが、直
線上にレーザ照射する事が可能となり、半導体基板を止
める事無く、移動させながら高速でヒューズ切断する事
ができる。結果として、スループットを向上させること
ができ生産性が向上し、またTAT短縮につながる。
【0108】なお、上記の実施の形態では、各ヒューズ
配線102〜106における切断箇所の数を2箇所ある
いは3箇所としたが、これに限られるものではなく複数
であればよい。また、図17(b) では、1つの開口部E
内に2つのヒューズ配線105及び106を設けた場合
を示したが、3つ以上であってもよいことは言うまでも
ない。しかし、切断箇所を多くするほど切断確度は上が
るが、占有面積を多くとる事になり面積増加によりチッ
プ取れ数が低下する。すなわち、切断確度とチップ取れ
数とはトレードオフの関係にあり、切断箇所は両者の関
係で決められる。
【0109】また、第3及び第4の実施の形態に上記の
構成を適用する場合、すくなくとも切断予定箇所(レー
ザ照射部)の下部にバリア金属層が存在しないように除
去しておく。
【0110】なお、図22で示されるような従来の構成
のものに、本実施の形態の構成を適用した場合でも、本
実施の形態で説明した特有の効果を得ることができるの
はいうまでもない。
【0111】〔第6の実施の形態;請求項16に対応〕
この第6の実施の形態は、前述の第1〜第5の実施の形
態(ただし、ヒューズ部が最上層の配線層で形成される
もの)に適用できるものであり、ここではその主要部分
についてのみ説明する。図18は本発明の第6の実施の
形態における半導体集積回路装置の主要部分平面図であ
る。図18において、31はヒューズ部、32,33,
34は金属配線層、35はガードバンド、Fは無機絶縁
保護膜の薄膜化領域、Gは有機絶縁保護膜の開口部、C
H1〜CH3は配線層間のコンタクトホール部である。
【0112】図18において、ヒューズ部31は最上層
の配線層で形成してあり、コンタクトホール部CH1で
最上層より1層下の配線層32にプラグ金属により電気
的に接続してある。また、ヒューズ部31の他方はコン
タクトホールCH2でプラグ金属を経由して最上層より
1層下の配線層34に電気的に接続した後、配線層33
にコンタクトホールCH3でプラグ金属を経由して接続
してある。配線層33は最上層配線でも良いし、最上層
より2層以上下の配線層であってもよい。また、図18
の構成以外に、ヒューズ部31の両端が配線層32の様
に一度のコンタクトホールを使用した電気的な配線層変
更であっても良いし、配線層33の様に二度以上コンタ
クトホールを使用した電気的な配線層変更であっても良
いことは言うまでもない。また、無機絶縁保護膜の薄膜
化領域Fと有機絶縁保護膜の開口部Gとの大小関係は特
に限定するものではない。
【0113】ガードバンド35は導電層により形成して
あり、導電層としては最上層から最下層までの配線層や
配線間のコンタクト用プラグ金属層や基板部などを用い
ている。このガードバンド35を構成する配線層等はお
互いに電気的に接続してある。また、ガードバンド35
はコンタクトホールCH1〜CH3の周囲を図18に示
すように囲んである。但し、ヒューズ部31の電気的な
引き出し用の配線層32、33はガードバンド35とは
電気的に接続しないように、所定の距離を開けて分離し
てある。したがって、ガードバンド35の引き出し配線
層32、33と交差する部分がそれらと同じ配線層であ
れば、部分的に繋がっていない部分が極一部ではあるが
できる。
【0114】本実施の形態によれば、ガードバンド35
の内側でヒューズ配線をコンタクトホールCH1〜CH
3で接続しなおす事により、ヒューズ部31の切断した
部分(図示せず)から水分やイオン成分が、切断後残っ
ているヒューズ配線を経由して浸透する経路が延長さ
れ、また、コンタクトホールCH1〜CH3に埋め込ん
だプラグ金属はタングステン等腐食しにくい金属である
為、腐食反応もコンタクトホールCH1〜CH3内のプ
ラグ金属部で阻止する事ができる。また、コンタクトホ
ールCH1〜CH3の全周囲をガードバンド35で囲ん
であるので、カードバンド35の内側で水分やイオン成
分の浸透を阻止する事ができ、ガードバンド35の外側
(半導体素子部)に水分やイオン成分が来る事は無く、
信頼性の向上を図ることができる。ガードバンド35の
電位も半導体基板に接続してあり、ウェル内であれば、
自由に電位を決定する事ができる。つまり、正、負、ゼ
ロの電位設定は自由であることは言うまでもない。ま
た、一重のガードバンド35の場合を例示したが、面積
は増加するが2重以上のガードバンド35を使用して、
それぞれ正・負の電圧印加及びゼロ電位に設定をして負
イオン・正イオン及び水分のトラップとしても良い。
【0115】なお、本実施の形態では、ヒューズ部31
の配線の両端をプラグ金属部を有するコンタクトホール
CH1〜CH3で下層の配線層に接続するようにした
が、ヒューズ部31の配線の一方の端部のみをコンタク
トホールで下層の配線層に接続するようにしておけば、
その一方の端部で腐食反応や水分やイオン成分の浸透を
阻止することができる。
【0116】さらに、ヒューズ部31の配線の端部のコ
ンタクトホールCH1,CH2が第4の実施の形態(図
15(b)参照)のようにプラグ金属で埋め込まれてい
ない場合でも、プラグ金属による腐食防止効果は得られ
ないが、ガードバンド35を設けたことによる効果は得
られる。
【0117】次に、第1及び第2の実施の形態の構成
(図1,図4参照)において、ヒューズ部13がすくな
くとも主導電用金属層とその下に形成されたバリア金属
層とで形成されている場合について、各部の好ましい寸
法を図19及び図20を用いて説明する。
【0118】図19は本発明の実施の形態における半導
体集積回路装置の各部の寸法を説明するための主要断面
図である。図19において、12は層間絶縁膜、36は
ヒューズ部、37はバリア金属層、38は反射防止層、
39は無機絶縁保護膜である。また、図20は各部の寸
法とレーザ照射によるヒューズ部の切断容易性との関係
を示す図である。
【0119】図19において、層間絶縁膜12の上に最
上層の配線層で構成されたヒューズ部36をプラズマ窒
化シリコン膜等の無機絶縁保護膜39を約1μm形成
後、ヒューズ部36を含む領域を開口するレジストをマ
スクとして通常のドライエッチングにより無機絶縁保護
膜39を薄膜化したものである。ヒューズ部36の上部
の無機絶縁保護膜39の膜厚をtp1、ヒューズ部36の
側壁の無機絶縁保護膜39の膜厚をtp2とすると、 tp1 < tp2 という関係式で示される。
【0120】これは、無機絶縁保護膜39の通常のドラ
イエッチングは異方性エッチングであり、垂直方向のエ
ッチングの進行速度と比較して、水平方向のエッチング
の進行速度が遅いことから発生する形状である。これ
は、LDD(Lightly Doped Drain)構造のトランジスタ
のゲート電極部のサイドウォールスペーサーを形成する
手法の原理と同様である。一方、ウェットエッチングで
は、等方性のエッチングであるため、ヒューズ部36の
側壁の無機絶縁保護膜39の膜厚tp2もヒューズ部上部
の無機絶縁保護膜39の膜厚tp1とほぼ等しくなる。
【0121】ヒューズ部36の切断容易性Y(a.u.)はt
p1が薄い方が望ましく、図20(a)のように他の条件を
一定で評価すると約800nm以下がよい。また、ヒュ
ーズ部36の上部の幅WFT及び下部の幅WFB(≧WFT
は約1.0μmより大きくなるとヒューズ部36を容易
に切断しにくくなる(図20(b) 参照)。また、バリア
金属層37の膜厚tF3も約150nmを越すとバリア金
属等が残り、ヒューズの切断性が悪くなる(図20(c)
参照)。
【0122】つまり、ヒューズ部36の切断容易性Yは
レーザ光で十分高温に加熱される迄爆発が進行しないよ
うに無機絶縁保護膜39で閉じこめる事に依存し、バリ
ア金属層37が飛散できるかどうかにかかっている。し
かし、あまりにも無機絶縁保護膜39の膜厚tp1が厚い
場合は、ヒューズ部が爆発するエネルギーは層間絶縁膜
12の方向にもダメージとして加わり、クラックが入る
事になるので、ダメージが入らないエネルギーの上限値
(約800nm)を設定できる(図20(a) )。下限値
は、ヒューズ部36がオーバーエッチされる事によるヒ
ューズ部36自身の膜厚変動が無いようにエッチングバ
ラツキを含めた設定値になる。
【0123】ヒューズ部36の幅WFBは、広い程ヒュー
ズ切断時にバリア金属層37が残る可能性が高くなるた
め、細い程良く、例えばアルミニウム層からなる主導電
用金属層36Aの膜厚tF2が500nm前後のとき、ヒ
ューズ部36の幅の上限値は約1.0μmで、下限値は
微細加工限界である。これは、第3,第4の実施の形態
において、ヒューズ部13の下部のバリア金属層13
b,40(図12,図15(b) 等参照)を完全に除去せ
ずに薄膜化した場合も同様である。
【0124】バリア金属層37の膜厚tF3は、薄い方が
良いが、コンタクト部でのバリア性から下限値は決ま
り、コンタクト部では0nmにする事ができない。その
ため、バリア金属層37の膜厚tF3は約50〜150n
mが望ましい。しかし、バリア性があればこれに限定す
るものでは無いことは言うまでもない。
【0125】尚、ヒューズ部36の微細加工のために二
酸化シリコン膜等(図示せず)を、ヒューズ部36の上
部に薄く成膜,パターニングし、ヒューズ配線層のエッ
チング用マスクとする場合もあるが、この場合、二酸化
シリコン膜等の膜厚を、ヒューズ部36上の無機絶縁保
護膜39の膜厚として加算して考えることができる。
【0126】また、反射防止層38の膜厚tF1は、露光
光源に対する光の反射防止の効果が得られる膜厚で、通
常よく用いられる窒化チタン(TiN)膜の約10〜5
0nmの膜厚では切断特性に差は生じない。
【0127】また、上記実施の形態の半導体集積回路装
置におけるヒューズ部を切断に使用するレーザとして、
例えばYLF(イットリウム−リチウム−フロライド)
結晶からのレーザ光で波長は1047〜1053nmの
赤外線で、パルス幅は約2〜10nsecの短パルスの
ものが好ましい。また、他にはYAG(イットリウム−
アルミニウム−ガーネット)短結晶の波長1064nm
の赤外線で、パルス幅が約40nsecのものもある
が、パルス幅は10nsecより短い方が金属配線のヒ
ューズ部の切断に有利になる傾向がある。これは、あま
り、パルス幅が長いと、ヒューズ部の下地へのダメージ
が入り易くなるからである。
【0128】また、図19のように、ヒューズ部36
が、例えば反射防止層38,主導電用金属層36A及び
バリア金属層37で構成され、主導電用金属層36Aが
アルミニウム系金属からなり、反射防止層38及びバリ
ア金属層37が窒化チタン膜やチタン膜等で構成してい
る場合、ヒューズ部36を切断する際に、2以上の波長
成分を有するレーザ光源を用いて切断することにより加
工歩留りを高めることが可能になる。この例では、レー
ザ光の発振波長が1340nmと1050nmの2種類
あるいわゆるSDWL(Simultaneous dual wavelength
lasers)を使用したレーザ加工装置を用いることにより
加工歩留りを高めることが可能になる。
【0129】これは、アルミニウムを主とする金属で構
成された主導電用金属層36Aの切断には1340nm
の波長のレーザ光を用いると、熱吸収が高く下地の半導
体基板のシリコンに対してエネルギーマージンを多くと
る事が可能である。また、窒化チタン膜やチタン膜等で
構成された反射防止層38及びバリア金属層37は、1
050nmの赤外線で加熱切断加工できる。つまり、吸
収特性の異なる複層膜のレーザ加工が可能となる。レー
ザエネルギーマージンを大きくすることができる為、ヒ
ューズの切断にこの装置を使用することにより加工歩留
まりをより高める事が可能になる。
【0130】つぎに、本発明の実施の形態における半導
体集積回路装置の評価方法を説明する。ここでは、前述
のヒューズ部の切断容易性Y(図20参照)の評価方法
について説明する。図21(a),(b) はこの評価方法を説
明するための概念図,特性図である。
【0131】図21(a) に示すように、半導体基板上に
形成されたヒューズ部51をn本、m本、h本(n,
m,hはそれぞれ2以上の異なる数)並列接続したヒュ
ーズ群を有するサンプルを作製する。これらのサンプル
のヒューズ部51は、評価しようとする半導体集積回路
装置と同じ構成のヒューズ部とし、各サンプルのヒュー
ズ部51はそれを形成する配線層52で接続されてい
る。次に、各サンプルのヒューズ群の端子間(a−b,
a−d,a−c,b−d間等)の抵抗値を初期特性とし
て測定する。次に、各サンプルについて全ヒューズ部を
切断するためにレーザ照射し、その後、再度、ヒューズ
群の端子間(a−b,a−d,a−c,b−d間等)の
抵抗値を切断後特性として測定する。各サンプルについ
て初期特性と切断後特性の結果から切断容易性(切断歩
留まり)Yを算出し、プロットする(図21(b) )。図
21(b) は横軸に切断本数を(logスケール)、縦軸
に切断容易性(切断歩留まり)Yを(linearスケ
ール)プロットしたものである。
【0132】なお、上記の初期特性及び切断後特性とし
て、a−b,a−d,a−c,b−d間等の抵抗値を測
定するものとしたが、これらは一例であり、端子aから
みた他の端子b,c,dの導電確認を初期特性で測定
し、切断後に、a−b間,a−d間の抵抗値およびb−
c間の抵抗値で切断を確認し、電極の導電確認にa−c
間とb−d間の測定が必要である。
【0133】また、初期特性(切断前特性)と切断後特
性の結果から切断容易性(切断歩留まり)Yを算出する
方法は、具体的には、切断前の抵抗値と切断後の抵抗値
とを比較し、切断前後の抵抗値に一定値以上の変化があ
るものを切断できていると判定するか、切断後の抵抗値
がある抵抗値以上のものを切断できていると判定し、切
断できている数を全切断処理数で割って切断容易性(切
断歩留まり)Yを算出する。すなわち、切断容易性(切
断歩留まり)Yは切断できた割合を意味する。
【0134】各サンプルにおいて、ほとんどのヒューズ
部は切断できるため、一本一本のヒューズの切断確率を
算出することは不可能であるが、図21(b) の様に、並
列本数n本、m本及びh本の切断容易性Yは直線上に乗
り、実際の半導体集積回路装置に適用(実使用)する本
数における切断容易性Yを正確に推定評価することが可
能になる。
【0135】なお、ここでは、サンプルとして、ヒュー
ズ部の並列接続本数がn本,m本,h本の場合の3個の
サンプルを用いたが、2個以上のサンプルを用いれば可
能である。サンプル数が多いほど、実使用のヒューズ本
数における切断容易性Yを推定する精度が高まることに
なる。
【0136】なお、従来では、一本一本のヒューズ部の
両端の抵抗値を切断後に測定していたが、ウェハ上に配
置できる電極の数には限界があった。また、ウェハで測
定するにはプローブと電極との導電が確実でなければな
らず、プローブが電極とずれた場合でも抵抗値が大きく
なり、切断できていなくても、切断できたものと誤って
判定する可能性があった。そして、ほぼ100%に近い
切断歩留りにおける切断本数が増加した場合の切断歩留
りの評価が不可能であった。
【0137】
【発明の効果】以上のように本発明によれば、層間絶縁
膜の上に最上層の配線層を形成し、その上に無機絶縁保
護膜,有機絶縁保護膜を形成し、最上層の配線層により
ヒューズ部を形成し、ヒューズ部の上部の開口部として
有機絶縁保護膜に開口部を設ければよいため、従来のよ
うにヒューズ部の上部の開口部を形成するために層間絶
縁膜をエッチングする必要もなく、開口部の形成時間を
短縮し、全体の製造時間を短縮することができる。ま
た、ヒューズ部の上部には無機絶縁保護膜のみが形成さ
れているため、ヒューズ部の切断はレーザ光の照射エネ
ルギーを大きくすることなく容易に行うことができ、ヒ
ューズ部の切断により信頼性の低下や製造歩留りの低下
を招くこともなく、高信頼性及び高生産性を実現でき
る。また、ヒューズ部が無機絶縁保護膜で覆われている
ため耐湿性を向上することができる。
【0138】また、本発明によれば、ヒューズ部を形成
する配線層が下層にバリア金属層を有する配線層からな
り、ヒューズ部を配線層のうちバリア金属層を除去また
は薄膜化した部分で構成することにより、ヒューズ部の
切断を容易かつ確実に行うことができ、ヒューズ部の切
断により信頼性の低下や製造歩留りの低下を招くことも
なく、高信頼性及び高生産性を実現できる。この場合
も、ヒューズ部を最上層の配線層で形成し、ヒューズ部
を無機絶縁保護膜で覆うことにより耐湿性を向上するこ
とができる。
【0139】また、電気的に連続する1つのヒューズ部
について2カ所以上をレーザ照射によって溶断すること
により、ヒューズ部の電気的な切断をより確実に行うこ
とができる。また、複数のヒューズ部のレーザ照射によ
って溶断する部分を直線上に配置することにより、レー
ザ照射によるヒューズ部の電気的な切断を高速に行うこ
とができ、スループットを向上させ生産性を向上でき
る。
【0140】また、ヒューズ部及びそれが接続されたコ
ンタクトホールを囲むようにガードバンドを設けること
により、ヒューズ部の切断した部分からの水分やイオン
成分の浸透をカードバンドの内側で阻止する事ができ、
ガードバンドの外側(半導体素子部)に水分やイオン成
分が来る事は無く、信頼性の向上に寄与する。
【0141】また、サンプルを用いてヒューズ切断歩留
まりとヒューズ部の本数の関係を求め、この関係から半
導体集積回路装置の実使用のヒューズ部の本数における
切断歩留まりを正確に推定することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体集積
回路装置の主要部分断面図。
【図2】本発明の第1の実施の形態における半導体集積
回路装置の製造方法を示す工程断面図。
【図3】本発明の第1の実施の形態における半導体集積
回路装置の製造方法を示すフロー図。
【図4】本発明の第2の実施の形態における半導体集積
回路装置の主要部分断面図。
【図5】本発明の第2の実施の形態における半導体集積
回路装置の製造方法を示す工程断面図。
【図6】本発明の第2の実施の形態における半導体集積
回路装置の製造方法を示す工程断面図。
【図7】本発明の第2の実施の形態における半導体集積
回路装置の製造方法を示すフロー図。
【図8】本発明の第3の実施の形態における半導体集積
回路装置の主要部分平面図及び断面図。
【図9】本発明の第3の実施の形態における半導体集積
回路装置の主要部分断面図。
【図10】本発明の第3の実施の形態における半導体集
積回路装置の製造方法を示す工程断面図。
【図11】本発明の第3の実施の形態における半導体集
積回路装置の製造方法を示す工程断面図。
【図12】本発明の第3の実施の形態における半導体集
積回路装置の製造方法を示す工程断面図。
【図13】本発明の第3の実施の形態における半導体集
積回路装置の製造方法を示すフロー図。
【図14】本発明の第4の実施の形態における半導体集
積回路装置の製造方法を示す工程断面図。
【図15】本発明の第4の実施の形態における半導体集
積回路装置の製造方法を示す工程断面図。
【図16】本発明の第4の実施の形態における半導体集
積回路装置の製造方法を示すフロー図。
【図17】本発明の第5の実施の形態における半導体集
積回路装置の平面図。
【図18】本発明の第6の実施の形態における半導体集
積回路装置の平面図。
【図19】本発明の実施の形態における半導体集積回路
装置の各部の好ましい寸法を説明するための断面図。
【図20】本発明の実施の形態における半導体集積回路
装置の各部の寸法とヒューズ部の切断容易性との関係を
示す図である。
【図21】本発明の実施の形態における半導体集積回路
装置の評価方法を説明するための図。
【図22】従来の半導体集積回路装置の主要部分断面
図。
【符号の説明】
11 半導体基板 12 層間絶縁膜 13 ヒューズ部 14 無機絶縁保護膜 15 有機絶縁保護膜 16 開口部 17 パッド電極 18 開口部 19 開口部 20 ヒューズ部上の無機絶縁保護膜

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された層間絶縁膜の
    上に最上層の配線層を形成し、前記最上層の配線層及び
    前記層間絶縁膜上に無機絶縁保護膜を形成し、前記無機
    絶縁保護膜上に有機絶縁保護膜を形成した半導体集積回
    路装置であって、 前記最上層の配線層によりヒューズ部を形成し、前記ヒ
    ューズ部の上部に前記有機絶縁保護膜の開口部を設けた
    ことを特徴とする半導体集積回路装置。
  2. 【請求項2】 外部引出し電極も最上層の配線層により
    形成し、前記外部引出し電極の上部に無機絶縁保護膜の
    開口部及び有機絶縁保護膜の開口部を設けた請求項1記
    載の半導体集積回路装置。
  3. 【請求項3】 無機絶縁保護膜のヒューズ部の上部部分
    を薄膜化した請求項1または2記載の半導体集積回路装
    置。
  4. 【請求項4】 半導体基板上に形成された層間絶縁膜の
    上に最上層の配線層からなるヒューズ部を形成する工程
    と、 前記最上層の配線層及び前記層間絶縁膜上に無機絶縁保
    護膜を形成する工程と、 前記無機絶縁保護膜を形成後、全面に有機絶縁保護膜を
    形成する工程と、 前記ヒューズ部の上部に前記有機絶縁保護膜の開口部を
    形成する工程とを含む半導体集積回路装置の製造方法。
  5. 【請求項5】 半導体基板上に形成された層間絶縁膜の
    上に最上層の配線層からなるヒューズ部及び外部引出し
    電極を形成する工程と、 前記最上層の配線層及び前記層間絶縁膜上に無機絶縁保
    護膜を形成する工程と、 前記無機絶縁保護膜を選択エッチングにより前記外部引
    出し電極の上部に開口部を形成する工程と、 前記無機絶縁保護膜の開口部を形成後、全面に有機絶縁
    保護膜を形成する工程と、 前記ヒューズ部の上部及び前記外部引出し電極の上部に
    前記有機絶縁保護膜の開口部を形成する工程とを含む半
    導体集積回路装置の製造方法。
  6. 【請求項6】 有機絶縁保護膜の開口部を形成後、この
    開口部に露出した部分の無機絶縁保護膜をエッチングし
    て薄膜化する工程を含むことを特徴とする請求項4また
    は5記載の半導体集積回路装置の製造方法。
  7. 【請求項7】 半導体基板上に形成された層間絶縁膜の
    上に最上層の配線層からなるヒューズ部及び外部引出し
    電極を形成する工程と、 前記最上層の配線層及び前記層間絶縁膜上に無機絶縁保
    護膜を形成する工程と、 前記無機絶縁保護膜を形成後、全面に第1のフォトレジ
    ストを形成する工程と、 少なくとも前記ヒューズ部の上部に前記第1のフォトレ
    ジストの開口部を形成する工程と、 前記第1のフォトレジストの開口部に露出した部分の無
    機絶縁保護膜をエッチングして薄膜化する工程と、 前記第1のフォトレジストを除去する工程と、 前記第1のフォトレジスト除去後、全面に第2のフォト
    レジストを形成する工程と、 前記外部引出し電極の上部に前記第2のフォトレジスト
    の開口部を形成する工程と、 前記第2のフォトレジストの開口部に露出した部分の無
    機絶縁保護膜をエッチング除去することにより前記外部
    引出し電極の上部に前記無機絶縁保護膜の開口部を形成
    する工程と、 前記第2のフォトレジストを除去する工程と、 前記第2のフォトレジスト除去後、全面に有機絶縁保護
    膜を形成する工程と、 前記ヒューズ部の上部及び前記外部引出し電極の上部に
    前記有機絶縁保護膜の開口部を形成する工程とを含む半
    導体集積回路装置の製造方法。
  8. 【請求項8】 ヒューズ部を形成する一の配線層を含む
    多層配線構造を有し、 前記ヒューズ部の上部の絶縁膜が薄膜化された半導体集
    積回路装置であって、 前記ヒューズ部を形成する一の配線層は層間絶縁膜上に
    形成され下層にバリア金属層を有する配線層からなり、
    前記ヒューズ部を前記一の配線層のうち前記バリア金属
    層を除去または薄膜化した部分で構成したことを特徴と
    する半導体集積回路装置。
  9. 【請求項9】 ヒューズ部を形成する一の配線層は、層
    間絶縁膜の表面に形成された溝に埋め込まれたことを特
    徴とする請求項8記載の半導体集積回路装置。
  10. 【請求項10】 ヒューズ部を形成する一の配線層が最
    上層の配線層であり、かつ前記ヒューズ部の上部の薄膜
    化された絶縁膜が無機絶縁保護膜であることを特徴とす
    る請求項8または9記載の半導体集積回路装置。
  11. 【請求項11】 ヒューズ部を形成する一の配線層を含
    む多層配線構造を有し、前記ヒューズ部の上部の絶縁膜
    が薄膜化された半導体集積回路装置の製造方法であっ
    て、 半導体基板上に形成された層間絶縁膜の上にバリア金属
    層を形成する工程と、 前記バリア金属層上にフォトレジストを塗布する工程
    と、 少なくともヒューズ部に当たる領域に前記フォトレジス
    トの開口部を形成する工程と、 前記フォトレジストの開口部に露出した部分の前記バリ
    ア金属層をエッチングすることにより除去または薄膜化
    する工程と、 前記フォトレジストを除去する工程と、 前記フォトレジスト除去後、主導電用金属層を形成する
    工程と、 前記主導電用金属層及びバリア金属層を所望形状にエッ
    チングすることにより前記主導電用金属層を含む前記ヒ
    ューズ部を形成するとともに前記主導電用金属層及びバ
    リア金属層よりなる前記一の配線層を形成する工程とを
    含むことを特徴とする半導体集積回路装置の製造方法。
  12. 【請求項12】 ヒューズ部を形成する一の配線層を含
    む多層配線構造を有し、前記ヒューズ部の上部の絶縁膜
    が薄膜化された半導体集積回路装置の製造方法であっ
    て、 半導体基板上に形成された層間絶縁膜に溝を形成し、前
    記溝の内面にバリア金属層を形成する工程と、 前記バリア金属層上にフォトレジストを塗布する工程
    と、 少なくともヒューズ部に当たる領域に前記フォトレジス
    トの開口部を形成する工程と、 前記フォトレジストの開口部に露出した部分の前記バリ
    ア金属層をエッチングすることにより除去または薄膜化
    する工程と、 前記フォトレジストを除去する工程と、 前記フォトレジスト除去後、主導電用金属層を前記溝に
    埋め込むことにより前記主導電用金属層を含む前記ヒュ
    ーズ部を形成するとともに前記主導電用金属層及びバリ
    ア金属層よりなる前記一の配線層を形成する工程とを含
    むことを特徴とする半導体集積回路装置の製造方法。
  13. 【請求項13】 ヒューズ部を形成する一の配線層が最
    上層の配線層であり、かつ前記ヒューズ部の上部の薄膜
    化された絶縁膜は無機絶縁保護膜であることを特徴とす
    る請求項11または12記載の半導体集積回路装置の製
    造方法。
  14. 【請求項14】 電気的に連続する1つのヒューズ部に
    ついて2カ所以上をレーザ照射によって溶断したことを
    特徴とする請求項1,2,3,8,9または10記載の
    半導体集積回路装置。
  15. 【請求項15】 ヒューズ部が複数設けられ、かつ前記
    複数のヒューズ部のレーザ照射によって溶断する部分を
    直線上に配置したことを特徴とする請求項14記載の半
    導体集積回路装置。
  16. 【請求項16】 最上層の配線層で形成されたヒューズ
    部の少なくとも片側の端部をコンタクトホールを介して
    下層の配線層に接続し、前記ヒューズ部及び前記コンタ
    クトホールを囲むように導電層からなるガードバンドを
    設けたことを特徴とする請求項1,2,3,10,14
    または15記載の半導体集積回路装置。
  17. 【請求項17】 ヒューズ部のレーザ切断する部分の配
    線幅が1.0μm以下であることを特徴とする請求項
    1,2,3,10,14,15または16記載の半導体
    集積回路装置。
  18. 【請求項18】 ヒューズ部の配線層が主導電用金属層
    とその下部に形成されたバリア金属層とからなり、前記
    ヒューズ部の少なくともレーザ切断する部分の下部のバ
    リア金属層の膜厚が150nm以下であることを特徴と
    する請求項1,2,3,10,14,15,16または
    17記載の半導体集積回路装置。
  19. 【請求項19】 波長が1047nmから1053nm
    で、パルス幅が2から10nsのYLF結晶からのレー
    ザ光をヒューズ部に照射することにより前記ヒューズ部
    を切断する工程を有することを特徴とする請求項4,
    5,6,7,11,12または13記載の半導体集積回
    路装置の製造方法。
  20. 【請求項20】 ヒューズ部の配線層が主導電用金属層
    とその下部に形成されたバリア金属層とからなり、少な
    くとも2以上の波長成分を有するレーザ光源を用いて前
    記ヒューズ部を切断する工程を有することを特徴とする
    請求項4,5,6,7,11,12または13記載の半
    導体集積回路装置の製造方法。
  21. 【請求項21】 レーザ光源は、1340nm前後の波
    長成分と、1050nm前後の波長成分とを有すること
    を特徴とする請求項20記載の半導体集積回路装置の製
    造方法。
  22. 【請求項22】 半導体基板上に2以上の異なる本数の
    ヒューズ部を並列接続したヒューズ群を有するサンプル
    を複数個準備する工程と、各サンプルについてヒューズ
    群の両端の抵抗値を測定する第一の計測工程と、各サン
    プルについて全てのヒューズ部を切断するためにレーザ
    照射する工程と、各サンプルについて前記レーザ照射後
    のヒューズ郡の両端の抵抗値を測定する第二の計測工程
    と、各サンプルについて前記第一及び第二の計測工程の
    結果からヒューズ切断歩留まりを算出する工程と、各サ
    ンプルについて算出したヒューズ切断歩留まりとヒュー
    ズ部の本数の関係から半導体集積回路装置の実使用のヒ
    ューズ部の本数における切断歩留まりを推定する工程と
    を含むことを特徴とする半導体集積回路装置の評価方
    法。
JP2000038511A 1999-07-06 2000-02-16 半導体集積回路装置及びその製造方法 Expired - Lifetime JP3506369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000038511A JP3506369B2 (ja) 1999-07-06 2000-02-16 半導体集積回路装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-191798 1999-07-06
JP19179899 1999-07-06
JP2000038511A JP3506369B2 (ja) 1999-07-06 2000-02-16 半導体集積回路装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003383306A Division JP2004111990A (ja) 1999-07-06 2003-11-13 半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001077202A true JP2001077202A (ja) 2001-03-23
JP3506369B2 JP3506369B2 (ja) 2004-03-15

Family

ID=26506905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000038511A Expired - Lifetime JP3506369B2 (ja) 1999-07-06 2000-02-16 半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3506369B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1399958A1 (en) * 2001-06-28 2004-03-24 International Business Machines Corporation Process for forming fusible links
JP2005203688A (ja) * 2004-01-19 2005-07-28 Nec Electronics Corp 半導体装置およびその製造方法
JP2009517875A (ja) * 2005-11-30 2009-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 高出力用途向けレーザ・ヒューズ構造体
JP2011049252A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017028002A (ja) * 2015-07-17 2017-02-02 三菱電機株式会社 電子装置およびその製造方法とリペア方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1399958A1 (en) * 2001-06-28 2004-03-24 International Business Machines Corporation Process for forming fusible links
EP1399958A4 (en) * 2001-06-28 2010-08-25 Ibm METHOD FOR FORMING FUSIBLE BONDS
JP2005203688A (ja) * 2004-01-19 2005-07-28 Nec Electronics Corp 半導体装置およびその製造方法
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009517875A (ja) * 2005-11-30 2009-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 高出力用途向けレーザ・ヒューズ構造体
JP2011049252A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017028002A (ja) * 2015-07-17 2017-02-02 三菱電機株式会社 電子装置およびその製造方法とリペア方法

Also Published As

Publication number Publication date
JP3506369B2 (ja) 2004-03-15

Similar Documents

Publication Publication Date Title
US7632748B2 (en) Semiconductor device having a fuse barrier pattern and fabrication method thereof
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
US7872327B2 (en) Semiconductor integrated circuit device and method of producing the same
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
JP2005209903A (ja) 半導体装置及びその製造方法
US7449764B2 (en) Semiconductor device and method of manufacturing the same
JP2007515057A (ja) 構造体及びレーザヒューズのプログラミング
US7893465B2 (en) Semiconductor device and method of manufacturing same
US6750529B2 (en) Semiconductor devices including fuses and multiple insulation layers
JP2003224187A (ja) 半導体素子のヒューズ及びその形成法
JP4762173B2 (ja) 半導体集積回路装置
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
US7804153B2 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
JP2004111990A (ja) 半導体集積回路装置及びその製造方法
US6876015B2 (en) Semiconductor devices
KR100285757B1 (ko) 반도체장치및그제조방법
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR100675291B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR20050101023A (ko) 반도체 장치의 퓨즈 박스 형성 방법
KR20070002738A (ko) 반도체 장치 제조방법
US20070102785A1 (en) Semiconductor device with fuse and method of fabricating the same
KR20050059626A (ko) 리던던시 셀을 포함한 반도체 소자 및 그 제조방법
KR20080001204A (ko) 반도체 소자의 퓨즈박스 형성 방법
KR20010097504A (ko) 반도체 장치의 퓨즈 형성방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031212

R151 Written notification of patent or utility model registration

Ref document number: 3506369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

EXPY Cancellation because of completion of term