KR20010097504A - 반도체 장치의 퓨즈 형성방법 - Google Patents

Abstract

반도체 장치의 퓨즈 형성방법이 개시되어 있다. 반도체 기판의 상부에 퓨즈용 금속층 및 배선층을 차례로 증착하고, 배선층 및 퓨즈용 금속층을 패터닝한다. 결과물의 상부에 절연층을 증착한다. 절연층의 상부에 퓨즈 오픈영역을 정의하는 포토레지스트 패턴을 형성한다. 폴리머 증착을 억제시킬 수 있는 가스를 이용한 식각 공정으로 절연층을 패터닝하고, 노출된 배선층을 건식 식각한다. 포토레지스트 패턴을 제거한 후, 패터닝된 절연층을 마스크로 이용하여 배선층을 습식 식각함으로써 퓨즈용 금속층의 퓨즈 부위를 오픈시킨다. 한번의 식각 공정만으로 퓨즈 부위를 패터닝할 수 있으므로, 공정 단순화를 도모할 수 있다.

Description

반도체 장치의 퓨즈 형성방법{Method of forming fuses in semiconductor device}

본 발명은 반도체 장치의 퓨즈 형성 방법에 관한 것으로, 보다 상세하게는 레이저 수리(laser repair) 공정시 컷팅 마진을 증가시킬 수 있는 반도체 장치의 퓨즈 형성 방법에 관한 것이다.

반도체 제조 공정은 크게 가공(fabrication; 이하 "FAB"이라 한다), 전기적 다이 분류(electrical die sorting; 이하 "EDS"라 한다), 조립(assembly) 및 검사(test)로 구분되는데, 이를 설명하면 다음과 같다.

즉, 처음 원자재(즉, 웨이퍼)가 투입되어 확산, 사진, 식각, 박막 공정 등을 여러차례 반복하여 진행되면서 전기 회로를 구성하여 웨이퍼 상태에서 전기적으로 완전하게 동작되는 웨이퍼 상태의 반제품이 만들어지는 전(全) 과정을 가공이라 한다. 이러한 FAB 공정의 마지막 단계인 보호층의 사진식각 공정이 완료되면 EDS 공정을 진행하게 되는데, EDS란 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사를 통하여 양·불량을 선별하는 것이다.

EDS 공정은 웨이퍼 내의 칩을 검사하여 양·불량을 선별하고 그 데이터를 발생시키는 프리-레이저 검사(pre-laser test), 상기 프리-레이저 검사에서 발생한 데이터를 기준으로 하여 레이저 빔으로써 수리 가능한 칩을 수리하는 레이저 수리 공정, 웨이퍼 내의 수리된 다이(die)를 선택하여 검증하는 포스트-레이저 검사(post-laser test), 및 웨이퍼의 이면을 다이아몬드 휠을 이용하여 연마하는이면 연마(back-grinding) 공정으로 구성된다.

여기서, 레이저 수리 공정은 불량 셀에 연결된 퓨즈를 레이저 빔으로 컷팅(cutting)하고 칩 내에 내장된 리던던시 셀(redundancy cell)과 대체시키는 공정으로서, 상기 퓨즈는 메모리 셀 내의 각 비트에서 불량(fail)이 발생했을 때 불량 셀을 끊고 추가로 만들어 놓은 리던던시 셀을 구동시키기 위해 사용되는 것이다.

스태틱 랜덤 억세스 메모리(SRAM) 장치의 경우, 통상적으로 필드 산화막층의 상부에 형성되어 있는 게이트 폴리실리콘층을 퓨즈로 사용하고 있다. 그러나, 메모리 장치의 집적도가 증가함에 따라 그 디자인-룰(design rule)이 감소하면서 배선에 의한 RC 지연이 동작 속도를 결정하는 중요한 요인으로 등장하고 있으며, 이로 인해 2층 이상의 다층 배선 구조를 사용하는 SRAM 장치에서는 층간절연층(intermetal dielectric layer)들 간의 단차가 20000Å 이상이 되어 게이트 폴리실리콘층을 퓨즈로 사용하는 것이 현실적으로 매우 어렵게 되었다. 이에 따라, 최상부 배선층에 형성되는 장벽 금속층의 일부분을 퓨즈로 사용하는 기술이 적용되고 있다.

도 1은 종래 방법에 의한, 다층 배선 구조를 갖는 반도체 장치의 퓨즈 영역을 도시한 평면도이다. 도 2 내지 도 5는 도 1의 A-A' 선에 따른, 종래 방법에 의한 반도체 장치의 퓨즈 형성방법을 설명하기 위한 단면들이다.

도 2를 참조하면, 하부 배선층(도시하지 않음)이 형성되어 있는 반도체 기판의 상부에 산화막을 플라즈마 화학 기상 증착(plasma enhanced chemical vapordeposition; PECVD) 방법으로 증착하고, 그 위에 질화막을 PECVD 방법으로 증착하여 산화막과 질화막으로 이루어진 제1 층간절연층(10)을 형성한다.

이어서, 사진식각 공정을 통해 제1 층간절연층(10)을 식각하여 하부 배선층의 표면 일부위를 노출시키는 비어 홀(도시하지 않음)을 형성한다. 결과물의 상부에 금속, 예컨대 텅스텐(W)을 화학 기상 증착(chemical vapor deposition; CVD) 방법에 의해 비어 홀이 충분히 매립될 수 있을 정도의 두께로 증착한 후, 화학 기계적 연마(chemical mechanical polishing; CMP) 공정으로 제1 층간절연층(10)의 표면이 노출될 때까지 텅스텐막을 식각하여 비어 홀을 매립하는 비어 플러그(도 1의 참조 부호 12)를 형성한다.

이어서, 결과물의 상부에 티타늄(Ti) 및 티타늄 나이트라이드(TiN)를 스퍼터링 또는 CVD 방법에 의해 연속적으로 증착하여 약 900Å 두께의 장벽 금속층(14)을 형성한다. 여기서, 장벽 금속층(14)은 그 상부에 형성되는 알루미늄이 텅스텐과 반응하여 원하지 않는 반응 생성물을 형성하는 것을 방지하는 역할을 하며, 특정 주변 회로 영역에서는 상기 장벽 금속층(14)의 일부분이 퓨즈로 제공된다.

이어서, 장벽 금속층(14)의 상부에 상부 배선층(16)으로서, 예컨대 알루미늄(Al)을 약 14000Å의 두께로 증착한 후, 사진식각 공정으로 상부 배선층(16) 및 장벽 금속층(14)을 도 1의 레이아웃과 같이 패터닝한다. 상부 배선층(16)은 비어 플러그(12)를 통해 하부 배선층과 전기적으로 연결되어 있다.

이어서, 결과물의 상부에 PECVD 방법으로 산화막을 약 4000Å의 두께로 증착하고 그 위에 질화막을 PECVD 방법으로 약 3000Å의 두께로 증착하여 산화막과 질화막으로 이루어진 제2 층간절연층(18)을 형성한다.

이어서, 결과물의 상부에 포토레지스트막을 도포하고 이를 노광 및 현상하여 도 1에 도시한 바와 같이 퓨즈 오픈영역을 정의하는 포토레지스트 패턴(20)을 형성한다.

도 3을 참조하면, 포토레지스트 패턴(20)을 식각 마스크로 이용한 플라즈마 식각 공정에 의해 퓨즈 영역을 정의하도록 제2 층간절연층(18) 및 제1 층간절연층(10)을 패터닝한다. 상기 식각 공정은 목표 식각량이 약 14000Å이며, TEL 사의 TE8500SE 설비에서 CF₄, CHF₃, Ar 및 O₂가스를 이용하여 진행된다. 이때, CHF₃가스의 폴리머 증착 특성이 강하므로 층간절연층이 식각됨과 동시에 폴리머가 증착된다. 그 결과, 약 14000Å의 목표 식각량으로 층간절연층이 식각되었음에도 불구하고, 상부 배선층(16) 측벽의 소정 높이까지 폴리머(22)가 상당량 증착되게 된다.

계속해서, 포토레지스트 패턴(20)에 의해 노출되어진 상부 배선층(16)을 약 9000Å이 식각되도록 건식 식각한 후, 에싱 및 스트립 공정에 의해 포토레지스트 패턴(20)을 제거한다.

도 4를 참조하면, 퓨즈용 장벽 금속층(14)과 상부 배선층(16) 간에 선택비를 갖는 케미칼 에천트(chemical etchant)를 이용한 습식 식각 공정에 의해 상부 배선층(16)을 약 4000Å이 식각되도록 습식 식각한다. 이때, 이전 공정에서 증착되어진 폴리머로 인하여 장벽 금속층(14)의 퓨즈 부위에 산화막 펜스(B)가 형성된다. 이러한 산화막 펜스(B)가 계속 남아있게 되면 후속 공정에서 보호층을 증착할 때 퓨즈의 상부에서 보호층의 두께가 상당히 높아지게 된다. 이에 따라, 레이저 수리 단계에서 불량 셀에 연결된 퓨즈를 레이저 빔으로 컷팅할 때 퓨즈 상부의 두꺼운 보호층을 완전히 제거하기 위하여 과도한 컷팅이 진행되야 하므로, 인접한 퓨즈, 예컨대 정상적인 셀에 연결되어진 퓨즈까지 컷팅되는 문제가 발생한다.

도 5를 참조하면, 상술한 바와 같이 신뢰성 문제를 야기시키는 산화막 펜스를 제거하기 위하여 사진 공정을 진행한다. 즉, 사진 공정을 통해 퓨즈 영역을 다시 오픈시킨 후, TEL 사의 TE8500SE 설비에서 CF₄, CHF₃, Ar 및 O₂가스를 이용한 플라즈마 식각 공정으로 산화막 펜스를 제거한다(B' 참조).

이어서, 퓨즈용 장벽 금속층(14)의 상부에 남아있을 수 있는 상부 배선층(16)을 완전히 제거하기 위하여 장벽 금속층(14)과 상부 배선층(16) 간에 선택비를 갖는 케미칼 에천트를 이용한 습식 식각 공정을 다시 진행한다. 이때, 습식 식각 공정의 목표 식각량은 약 7000Å이 되도록 한다. 이 식각 공정이 완료되면, 특정 주변 회로 영역, 즉 도 1에 도시한 퓨즈 오픈 영역에 장벽 금속층(14)으로 이루어진 퓨즈들이 형성된다.

이와 같이 퓨즈를 형성한 후, 도시하지는 않았으나 결과물의 상부에 질화막을 PECVD 방법으로 증착하여 보호층을 형성한다.

상술한 종래 방법에 의하면, 산화막 펜스로 인해 레이저 수리 공정시 컷팅 마진이 감소되는 것을 방지하기 위하여 두 번의 사진식각 공정을 통해 퓨즈 영역의산화막 펜스를 제거한다. 따라서, 공정 쓰루풋이 저하되고 원가가 상승되는 문제가 있다.

본 발명의 목적은 단순화된 공정으로 레이저 수리시 컷팅 마진을 증가시킬 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.

도 1은 종래 방법에 의한, 다층 배선 구조를 갖는 반도체 장치의 퓨즈 영역을 도시한 평면도이다.

도 2 내지 도 5는 도 1의 A-A'선에 따른, 종래 방법에 의한 반도체 장치의 퓨즈 형성방법을 설명하기 위한 단면도들이다.

도 6은 본 발명에 의한, 다층 배선 구조를 갖는 반도체 장치의 퓨즈 영역을 도시한 평면도이다.

도 7a 및 도 7b는 각각 도 6의 aa'선 및 bb'선에 따른 단면도들이다.

도 8 내지 도 12는 도 6의 aa'선에 따른, 본 발명의 일 실시예에 의한 반도체 장치의 퓨즈 형성방법을 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

102 : 하부 배선층 104 : 제1 층간절연층

105 : 비어 홀 106 : 비어 플러그

108 : 장벽 금속층 110 : 상부 배선층

112 : 제2 층간절연층 114 : 포토레지스트 패턴

118 : 보호층

상기 목적을 달성하기 위하여 본 발명은, 반도체 기판의 상부에 퓨즈용 금속층을 증착하는 단계; 상기 퓨즈용 금속층의 상부에 배선층을 증착하는 단계; 상기 배선층 및 상기 퓨즈용 금속층을 패터닝하는 단계; 상기 결과물의 상부에 절연층을 증착하는 단계; 상기 절연층의 상부에 퓨즈 오픈영역을 정의하는 포토레지스트 패턴을 형성하는 단계; 폴리머 증착을 억제시킬 수 있는 가스를 이용한 식각 공정으로 상기 절연층을 패터닝하고, 노출된 상기 배선층을 건식 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 그리고 상기 패터닝된 절연층을 마스크로 이용하여 상기 배선층을 습식 식각함으로써 상기 퓨즈용 금속층의 퓨즈 부위를 오픈시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.

본 발명에 의하면, 장벽 금속층의 일부위를 퓨즈로 사용되는 다층 배선 구조에서 폴리머 증착을 억제시킬 수 있는 식각 가스를 이용하여 퓨즈 오픈영역의 절연층을 패터닝한다. 따라서, 퓨즈 영역의 산화막 펜스를 제거하기 위한 별도의 사진식각 공정이 필요하지 않으므로, 공정 단순화를 도모할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

도 6은 본 발명에 의한, 다층 배선 구조를 갖는 반도체 장치의 퓨즈 영역을 도시한 평면도이다. 도 7a 및 도 7b는 각각 도 6의 aa'선 및 bb'선에 따른 단면도들이다.

도 6, 도 7a 및 도 7b를 참조하면, 하부 배선층(102)의 상부에 제1 층간절연층(104)이 형성되어 있다. 제1 층간절연층(104)을 관통하여 하부 배선층(102)의 표면 일부위를 노출시키는 비어 홀(105)이 형성되어 있고, 비어 홀(105)의 내부는 도전성 비어 플러그(106)로 매립되어 있다.

비어 플러그(106)를 포함한 제1 층간절연층(104)의 상부에는 특정 영역에서 그 일부분이 퓨즈로 제공되는 장벽 금속층(108)이 형성되어 있다. 장벽 금속층(108)의 상부에는 비어 플러그(106)를 통해 하부 배선층(102)과 전기적으로 연결되는 상부 배선층(110)이 형성되어 있다. 상부 배선층(110)과 장벽 금속층(108)은 도 6의 레이아웃과 같이 패터닝되어 있다.

이하, 본 발명의 바람직한 실시예에 의한 반도체 장치의 퓨즈 형성방법을 설명하고자 한다.

도 8 내지 도 12는 도 6의 aa'선에 따른, 본 발명에 의한 반도체 장치의 퓨즈 형성방법을 설명하기 위한 단면도들이다.

도 8은 퓨즈 오픈영역을 정의하는 단계를 도시한다. 하부 배선층(도 7b의 102)이 형성되어 있는 반도체 기판의 상부에 산화막을 플라즈마 화학 기상 증착(PECVD) 방법으로 증착하고, 그 위에 질화막을 PECVD 방법으로 증착하여 산화막과 질화막으로 이루어진 제1 층간절연층(104)을 형성한다. 바람직하게는, 제1 층간절연층(104)은 약 10000Å 이상의 두께로 형성한다.

이어서, 사진식각 공정을 통해 제1 층간절연층(104)을 식각하여 하부 배선층의 표면 일부위를 노출시키는 비어 홀(도 7b의 105)을 형성한다. 결과물의 상부에 금속, 예컨대 텅스텐(W)을 화학 기상 증착(CVD) 방법에 의해 비어 홀이 충분히 매립될 수 있을 정도의 두께로 증착한 후, 화학 기계적 연마(CMP) 공정으로 제1 층간절연층(104)의 표면이 노출될 때까지 텅스텐막을 식각하여 비어 홀을 매립하는 비어 플러그(도 7b의 참조 부호 106)를 형성한다.

이어서, 비어 플러그를 포함한 제1 층간절연층(104)의 상부에 티타늄(Ti) 및 티타늄 나이트라이드(TiN)를 스퍼터링 또는 CVD 방법에 의해 연속적으로 증착하여 약 900Å 두께의 장벽 금속층(108)을 형성한다. 여기서, 장벽 금속층(108)은 그 상부에 형성되는 알루미늄이 텅스텐과 반응하여 원하지 않는 반응 생성물을 형성하는 것을 방지하는 역할을 하며, 특정 주변 회로 영역에서는 상기 장벽 금속층(108)의 일부분이 퓨즈로 제공된다.

이어서, 장벽 금속층(108)의 상부에 상부 배선층(110)으로서, 예컨대 알루미늄(Al)을 약 14000Å의 두께로 증착한 후, 사진식각 공정으로 상부 배선층(110) 및 장벽 금속층(108)을 도 6의 레이아웃과 같이 패터닝한다.

이어서, 결과물의 상부에 PECVD 방법으로 산화막을 약 4000Å의 두께로 증착하고 그 위에 질화막을 PECVD 방법으로 약 3000Å의 두께로 증착하여 산화막과 질화막으로 이루어진 제2 층간절연층(112)을 형성한다.

이어서, 제2 층간절연층(112)의 상부에 포토레지스트막을 도포하고 이를 노광 및 현상하여 도 6에 도시한 바와 같이 퓨즈 오픈영역을 정의하는 포토레지스트 패턴(114)을 형성한다.

도 9는 층간절연층을 패터닝하는 단계를 도시한다. 포토레지스트 패턴(114)을 식각 마스크로 이용한 플라즈마 식각 공정에 의해 퓨즈 영역을 정의하도록 제2 층간절연층(112) 및 제1 층간절연층(104)을 패터닝한다. 상기 식각 공정은 목표 식각량이 약 14000Å이며, CF₄, SF₆, Ar 및 O₂가스를 이용하여 진행된다. 이때, SF₆가스는 폴리머 증착을 억제하는 특성을 갖고 있으므로, 층간절연층이 식각되는 동안 상부 배선층(110)의 측벽에 증착되는 폴리머(116) 량이 CHF₃가스를 이용하는 종래 방법에 비해 현저하게 감소된다.

바람직하게는, 상기 플라즈마 식각 공정은 LRC 사의 R4528 설비에서 약 90sccm의 CF₄가스, 약 15sccm의 SF₆가스, 약 180sccm의 Ar 가스, 그리고 약 15sccm의 O₂가스를 이용하여 진행한다.

도 10은 상부 배선층(110)을 건식 식각하는 단계를 도시한다. 상술한 바와 같이 퓨즈 영역이 정의되도록 층간절연층을 패터닝한 후, 노출되어진 상부 배선층(110)을 9000Å 정도가 식각되도록 건식 식각한다.

도 11은 상부 배선층(110)을 습식 식각하는 단계를 도시한다. 에싱 및 스트립 공정에 의해 포토레지스트 패턴(114)을 제거한다. 이어서, 퓨즈용 장벽 금속층(108)과 상부 배선층(110) 간에 선택비를 갖는 케미칼 에천트를 이용하여 상부 배선층(110)이 11000Å 정도 식각되도록 습식 식각한다. 이때, 이전 단계에서 상부 배선층(110)의 측벽에 증착되어진 폴리머 량이 매우 작았기 때문에, 상부 배선층(110)을 제거한 후에도 장벽 금속층(108)의 퓨즈 부위에 산화막 펜스가 형성되지 않는다(C 참조). 따라서, 후속하는 보호층의 증착 공정시 퓨즈의 상부에서 보호층이 두껍게 증착되지 않으므로, 레이저 수리 공정의 컷팅 마진이 증가되어 정상적인 셀에 연결되어 있는 퓨즈가 컷팅되는 문제를 방지할 수 있다.

도 12는 보호층(118)을 증착하는 단계를 도시한다. 상술한 습식 식각 공정에 의해 특정 주변 회로 영역, 즉 도 6에 도시한 퓨즈 오픈 영역에는 장벽 금속층(108)으로 이루어진 퓨즈들이 형성된다. 이와 같이 퓨즈를 형성한 후, 결과물의 상부에 질화막을 PECVD 방법으로 증착하여 보호층(118)을 형성한다. 상기 보호층(118)은 후속하는 레이저 수리 공정시 인접하는 퓨즈 간에 쇼트(short)가 발생하는 것을 방지하는 역할을 한다.

상술한 바와 같이 본 발명에 의하면, 장벽 금속층의 일부위를 퓨즈로 사용하는 다층 배선 구조에 있어서 폴리머 증착을 억제시킬 수 있는 식각 가스를 이용하여 퓨즈 오픈영역의 절연층을 패터닝한다. 따라서, 퓨즈 영역의 산화막 펜스를 제거하기 위한 별도의 사진식각 공정이 필요하지 않으므로, 공정 단순화를 도모하고 원가 절감을 달성할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

1. 반도체 기판의 상부에 퓨즈용 금속층을 증착하는 단계;

   상기 퓨즈용 금속층의 상부에 배선층을 증착하는 단계;

   상기 배선층 및 상기 퓨즈용 금속층을 패터닝하는 단계;

   상기 결과물의 상부에 절연층을 증착하는 단계;

   상기 절연층의 상부에 퓨즈 오픈영역을 정의하는 포토레지스트 패턴을 형성하는 단계;

   폴리머 증착을 억제시킬 수 있는 가스를 이용한 식각 공정으로 상기 절연층을 패터닝하고, 노출된 상기 배선층을 건식 식각하는 단계;

   상기 포토레지스트 패턴을 제거하는 단계; 그리고

   상기 패터닝된 절연층을 마스크로 이용하여 상기 배선층을 습식 식각함으로써 상기 퓨즈용 금속층의 퓨즈 부위를 오픈시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
2. 제1항에 있어서, 상기 절연층을 패터닝하는 단계는 CF₄, SF₆, Ar 및 O₂가스를 이용한 플라즈마 식각 공정으로 진행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
3. 제1항에 있어서, 상기 CF₄가스의 유량은 약 90sccm이고, 상기 SF₆가스의 유량은 약 15sccm이고, 상기 Ar 가스의 유량은 약 180sccm이고, 상기 O₂가스의 유량은 약 15sccm인 것을 특징으로 하는 반도체 장치의 제조 방법.