JP2007515057A - 構造体及びレーザヒューズのプログラミング - Google Patents

構造体及びレーザヒューズのプログラミング Download PDF

Info

Publication number
JP2007515057A
JP2007515057A JP2006538466A JP2006538466A JP2007515057A JP 2007515057 A JP2007515057 A JP 2007515057A JP 2006538466 A JP2006538466 A JP 2006538466A JP 2006538466 A JP2006538466 A JP 2006538466A JP 2007515057 A JP2007515057 A JP 2007515057A
Authority
JP
Japan
Prior art keywords
fuse link
vias
layer
fuse
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006538466A
Other languages
English (en)
Other versions
JP4871132B2 (ja
Inventor
バーダーミ、ディネシュ、エー
リー、トム、シー
リ、バオヂェン
マツシエヴィチ、ジェラルド
モシフ、ウィリアム、ティー
マジー、クリストファー、ディー
ワトソン、キンボール、エム
ウィン、ジーン、イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007515057A publication Critical patent/JP2007515057A/ja
Application granted granted Critical
Publication of JP4871132B2 publication Critical patent/JP4871132B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

レーザヒューズを製作する方法及び構造体と、レーザヒューズをプログラミングする方法とを提供する。レーザヒューズは、第1自己不活性化導電性材料で充填された2つのビア(820a及び820b)を有する第1誘電体層(807)を含む。ヒューズリンク(810’)は第1誘電体層(807)の上部に位置する。ヒューズリンク(810’)は2つのビア(820a及び820b)を電気的に接続し、レーザビームに当てられた後に電気抵抗を変える特性を持つ第2材料を含む。2つのメサ(825a,830a及び825b,830b)は、ヒューズリンク(810’)上、並びに2つのビア(820a及び820b)の真上に位置する。2つのメサ(825a,830a及び825b,830b)は各々、第3自己不活性化導電性材料を含む。レーザヒューズは、レーザビームをヒューズリンク(810’)に向けることによりプログラミングされる。ヒューズリンク(810’)上のレーザビームの衝撃に応えて、ヒューズリンク(810’)を吹き飛ばすことなく、ヒューズリンク(810’)の電気抵抗が変わるようにレーザビームが制御される。このような電気抵抗の変化は感知され、デジタル信号へ変換される。

Description

本発明は、レーザヒューズの設計と、レーザヒューズをプログラミングする方法とに関する。
従来技術の典型的なレーザヒューズは、レーザビームをレーザヒューズへ向けることによりプログラミングされる。ヒューズの加熱及び膨張によりヒューズ上のパッシベーション膜が開口し、ヒューズが蒸発する。この時、レーザヒューズの切断端部が開口し、酸化及び腐食を起こしやすくなって、酸化及び腐食が回路全体にわたって広がるおそれがある。その上、ヒューズの膨張は亀裂を下方または横方向へ起こすおそれがあり、これによって、周囲の装置へ損傷を及ぼすおそれがある。
その結果として、ヒューズを囲む装置に対してヒューズプログラミングにより引き起こされる腐食及び酸化を最小限に抑えるレーザヒューズの設計が必要とされている。また、ヒューズを囲む構造体へ亀裂が入る危険性を減らすレーザヒューズのプログラミング方法も必要とされる。
本発明は、少なくとも2つのビアを第1誘電体層に形成する工程と、2つのビアを第1自己不活性化(self−passivated)導電性材料で充填する工程と、第1誘電体層の上部にヒューズリンク層を形成する工程であって、ヒューズリンク層が、レーザビームに当てられた後に電気抵抗を変える特性を持つ第2材料を有する工程と、第3自己不活性化導電性材料を有するメサ層をヒューズリンク層上に形成する工程と、ヒューズリンク層及びメサ層からそれぞれヒューズリンク及び2つのメサを形成する工程とを有する電子構造体の形成方法であって、ヒューズリンクが2つのビアを電気的に接続し、2つのメサが前記2つのビアの真上に位置する、電子構造体の形成方法を提供する。
本発明は、第1自己不活性化導電性材料で充填されている少なくとも2つのビアを有する第1誘電体層と、前期第1誘電体層の上部に位置するヒューズリンクであって、前記ヒューズリンクが2つのビアを電気的に接続し、レーザビームに当てられた後に電気抵抗を変える特性を持つ第2材料を有するヒューズリンクと、前記ヒューズリンク上、並びに2つのビアの真上に位置する2つのメサであって、第3自己不活性化導電性材料を含む2つのメサとを有する電子構造体も提供する。
本発明は、レーザヒューズをプログラミングする方法であって、前記レーザヒューズが、レーザビームに当てられた後に電気抵抗を変える特性を持つ材料を含むヒューズリンクを有し、前記方法が、レーザビームをヒューズリンクに向ける工程を有し、ヒューズリンク上のレーザビームの衝撃に応えて、ヒューズリンクを吹き飛ばすことなく、ヒューズリンクの電気抵抗が変わるようにレーザビームが制御される方法も提供する。
本発明は、少なくとも第1ビア及び第2ビアを有する第1誘電体層であって、第1及び第2ビアの双方とも第1導電性材料で充填されている第1誘電体層と、第1及び第2ビアの真上にそれぞれ位置し、第1及び第2ビアの第1導電性材料とそれぞれ物理的に接触している第1酸素ゲッタ遮蔽体(oxygen−getter shield)及び第2酸素ゲッタ遮蔽体であって、第2導電性酸素ゲッタ材料を有する第1酸素ゲッタ遮蔽体及び第2酸素ゲッタ遮蔽体と、第1及び第2酸素ゲッタ遮蔽体を電気的に接続するヒューズリンクであって、レーザビームに当てられた後に電気抵抗を変える特性を持つ第3材料を含むヒューズリンクとを有する電子構造体も提供する。
本発明は、レーザヒューズの下に位置する装置の腐食及び酸化を最小限に抑えるレーザヒューズの製作方法及び構造体を提供する。
本発明は、レーザヒューズを囲む構造体に亀裂を起こさないレーザヒューズのプログラミング方法も提供する。
図1には、本発明の実施形態に従ってレーザヒューズを形成するのに用いられる電子構造体100の正面断面図を示す。一実施形態では、電子構造体100は、シリコン基板105の上部に層間誘電体(ILD)層110を有する。ILD層110は、例示としてアルミニウム(Al)が充填された2つのビア120a及び120bを含む。一実施形態では、ILD層110を低誘電率材料、あるいは、窒化ケイ素または酸化ケイ素で製造することができる。
例示として、ILD層110をシリコン基板105の上部に堆積することができる。次に、2つのビア120a及び120bをエッチング処理により作製する。一実施形態では、エッチング処理は、幾つかの工程を含むことができる。まず、ポジ型フォトレジスト層(図示せず)をILD層110の上部に堆積し、フォトレジスト層のパターンを作製する。このパターンは、2つのビア120a及び120bが位置付けられるILD層110の2つの領域を露出する。次に、ILD層110の2つの露出された領域をエッチング処理によりエッチング除去して2つのビア120a及び120bを作製する。その後、フォトレジスト層を除去し、アルミニウムをILD層110の全体にわたって堆積して2つのビア120a及び120bをアルミニウムで充填することができる。次に、ビア120a及び120bの外側の余分なアルミニウムをCMP(化学機械研磨)により除去し、その結果、図1の電子構造体100を生じさせる。アルミニウムで充填されたビア120a及び120bに電気的に接続されているILD層110下のセンシング回路を含む装置は、簡易化のために図示されていない。
図2には、ILD層110上にTaN(窒化タンタル)の層210に続いてW(タングステン)の層220が堆積された後の図1を示す。一実施形態では、TaNの層210をPVD(物理蒸着)またはCVD(化学蒸着)処理によりILD層110上に堆積する。次に、Wの層220をCVD処理によりTaNの層210上に堆積する。一実施形態では、TaNの層210の厚さを数百オングストロームとすることができる。
図3には、2つのビア120a及び120b上にそれぞれ位置する2つのメサ220a及び220bを除いてWの層220の大部分がエッチング除去された後の図2を示す。一実施形態では、エッチング処理は、幾つかの工程を含むことができる。まず、ポジ型フォトレジスト層(図示せず)をWの層220上に堆積することができる。次に、2つのビア120a及び120bの真上に位置するWの層220の2つの領域を被覆/保護するようにフォトレジスト層のパターンを作製する。その後、エッチング(ドライまたはウェット)を行って、Wの層220の露出された(フォトレジスト層により保護されていない)領域を除去することができる。最後に、フォトレジスト層を除去する。結果として生じた構造体100は、図3に示すように、2つのWのメサ220a及び220bが2つのビア120a及び120bの真上に作製されている。
図4には、2つのビア120a及び120bの上、並びにそれらの間に位置する領域を除いてTaNの層210の大部分がエッチング除去された後の図3を示す。一実施形態では、エッチング処理は、幾つかの工程を含むことができる。まず、ポジ型フォトレジスト層(図示せず)を、2つのWのメサ220a及び220bも被覆するようにTaNの層210上に堆積することができる。次に、2つのビア120a及び120bの真上、並びにそれらの間に位置するTaNの層210の領域だけを被覆/保護するようにフォトレジスト層のパターンを作製する。その後、エッチング(ドライまたはウェット)を行って、TaNの層210の露出された(フォトレジスト層により被覆されていない)領域を除去することができる。最後に、フォトレジスト層を除去する。結果として生じた構造体100は、図4に示すように、TaNのヒューズリンク210’が2つのビア120a及び120bの真上、並びにそれらの間に作製されている。TaNのヒューズリンク210’は、アルミニウムで充填された2つのビア120a及び120bを電気的に接続する。
図5には、ILD材料のパッシベーション層510が図4の構造体100の全体にわたって堆積された後の図4を示す。ILDのパッシベーション層510は、構造体100を含むウェハ上の装置を汚染物質及び湿気から保護するためのものである。ILDのパッシベーション層510は、スクラッチ保護層としても作用する。一実施形態では、ILDのパッシベーション層510を窒化ケイ素(Si)で製造することができる。一実施形態では、ILDのパッシベーション層510をCVD(化学蒸着)処理により図4の構造体100上に堆積することができる。
図6には、ヒューズリンク210’上に位置するILDの層510の一部がエッチング除去されて開口部610を作製した後の図5を示す。一実施形態では、エッチング処理は、幾つかの工程を含むことができる。まず、ポジ型フォトレジスト層(図示せず)をILDの層510上に堆積することができる。次に、TaNのヒューズリンク210’の真上に位置するILDの層510の領域だけを露出するマスクでフォトレジスト層のパターンを作製する。その後、エッチング(ドライまたはウェット)を行って、ILDの層510の露出された(フォトレジスト層により被覆されていない)領域を部分的に除去することができる。最後に、フォトレジスト層を除去する。結果として生じた構造体100は、図6に示すように、2つのWのメサ220a及び220bが部分的に露出され、ヒューズリンク210’が、残存するILD層510cにより被覆されている。一実施形態では、本発明のレーザヒューズは、TaNのヒューズリンク210’と、Alで充填された2つのビア120a及び120bとを有するものとみなすことができるので、以後、レーザヒューズ210’,120と称することができる。ヒューズリンク210’がTaNの層210によってもたらされるので、TaNの層210をヒューズリンク層210と称することができる。同様に、2つのメサ220a及び220bがWの層220によってもたらされるので、この層220をメサ層220と称することができる。
一実施形態では、レーザヒューズ210’,120のプログラミングは、レーザ源620から下方へ開口部610を通ってレーザヒューズ210’,120のTaNのヒューズリンク210’上にレーザビーム630を向けることを含む。ヒューズリンク210’は、レーザビーム630のある程度のエネルギを吸収する。レーザビーム630のエネルギレベルは、ヒューズリンク210’を構成する材料(すなわち、TaN)の相を変える程度に充分強くはあるが、ヒューズリンク210’へ物理的に損傷を与えるかヒューズリンク210’を吹き飛ばして周囲の構造体へ亀裂を起こすおそれがあるエネルギレベルを下回るように制御される。図7には、ヒューズリンク210’がレーザビーム630に当てられた後の図6の構造体100を示す。図7に示すように、ヒューズリンク210’には、いかなる幾何学的変化も存在しない。しかし、図7では、ヒューズリンクに新たな参照番号210”を付して、ヒューズリンク210”を構成する材料(すなわち、TaN)が相変化を経て、従って、異なる特性(すなわち、高い電気抵抗)を有することを表す。TaNの相変化の結果として、TaNのヒューズリンク210”の電気抵抗が増大する。言い換えれば、ヒューズリンク220”を介して2つのビア120a及び120b間の導電路の電気抵抗が増大する。一実施形態では、この電気抵抗の増大はセンシング回路(図示せず)により感知され、(例えば、低い電気抵抗に対応する論理1から、高い電気抵抗に対応する論理0への)デジタル信号に変換される。その結果、レーザヒューズを吹き飛ばすことなく、レーザヒューズ210’,120をプログラミングして、従来技術でのように、開回路を作製する。従って、亀裂の可能性及び程度は最小限に抑えられる。TaN材料の場合では、TaN電気抵抗を充分に増大させるのに必要とされるレーザエネルギレベルは、従来技術の典型的なレーザヒューズを吹き飛ばすのに必要とされるレーザエネルギレベルよりもずっと低い。この結果、従来技術と比べて、本発明のヒューズプログラミング方法により生じる亀裂の可能性及び程度は、はるかに低い。ILD層510cのILD材料がレーザビームに対して透過的であるので、ILD層510cの厚さは、本発明のヒューズプログラミング方法にとって重要な意味を持つものではない。レーザビーム630のエネルギの大部分はヒューズリンク220’に到達し、レーザヒューズ210’,120の電気抵抗を増大させることができる。その結果として、2つのWのメサ220a及び220bを外部(例えば、結合パッド)へ電気的に接続する必要がなければ、レーザヒューズ210’,120の真上に位置するILD層510の部分を除去する工程を省略することができる。2つのWのメサ220a及び220bを外部へ電気的に接続する必要があれば、メサ220a及び220bを露出するように、ヒューズリンク210’の真上に位置するILD層510の部分を除去することができる。ヒューズリンク210’の上部にILD層510c(図6)が残されていても何も残されていなくても、ヒューズプログラミング方法にとって重要な意味を持つものではない。
上述の実施形態では、2つのビア120a及び120bは、良好な電気導体であって、良好な自己不活性化材料でもあるアルミニウムで充填されている。アルミニウムが酸素と反応して、酸素に対して不活性の化合物を生成し、この化合物が、空気中の酸素及び水蒸気により生じる更なる酸化及び腐食を防止するので、アルミニウムは良好な自己不活性化材料である。2つのビア120a及び120bを充填するのにアルミニウムを用いることは、レーザヒューズ210’,120の下に位置する装置の酸化及び腐食を減少させる。あるいはまた、導電性であって、自己不活性化型でもある他の材料を用いて2つのビア120a及び120bを充填することができる。2つのビア120a及び120bを充填するのに、導電性の自己不活性化材料を用いることは、レーザヒューズ210’,120の下に位置する装置の酸化及び腐食を最小限に抑えるのに役立つ。
上述の実施形態では、ヒューズリンク210’は、自己不活性化し、レーザビーム630が当てられている時に電気抵抗を変えるTaNで製造されている。TaNのヒューズリンク210’が自己不活性化するので、レーザヒューズ210’,120の下に位置する装置の酸化及び腐食は、TaNのヒューズリンク210’が露出されている(すなわち、ILD層510cが完全に除去されている)場合であっても減少される。他の実施形態では、自己不活性化し、レーザビーム630の衝突後に電気抵抗を変える特性を有する他の材料(例えば、窒化チタンTiNまたは窒化タングステンWN)をヒューズリンク210’に用いることができる。更なる他の実施形態では、使用材料は、レーザビームに当てられた後に電気抵抗を変える(増大するか減少する)特性を有する。
上述の実施形態では、2つのメサ220a及び220bは、導電性であって、自己不活性化型でもあるW(タングステン)で製造されている。Wが導電性であるので、レーザヒューズ210’,120の構成要素と外部(例えば、結合パッド)との間に電気接続を構成することができる。Wが自己不活性化し、2つのWのメサ220a及び220bが2つのビア120a及び120bの真上に位置しているので、2つのビア120a及び120bを通って、レーザヒューズ210’,120の下に位置する装置を酸化及び腐食することを最小限に抑える。他の実施形態では、導電性であって、自己不活性化型でもある他の材料(例えば、アルミニウム)で2つのメサ220a及び220bを製造することができる。
上述の実施形態では、ヒューズリンク210’は、レーザビーム630に当てられた後に高い電気抵抗を有する。他の実施形態では、レーザビーム630に当てられた後に低い電気抵抗を有する他の材料でヒューズリンク210’を製造することができる。この場合、電気抵抗の減少を感知し、(例えば、論理0から論理1への)デジタル信号に変換することができる。
図8(A)〜(E)には、本発明の実施形態に従って電子構造体800を製作する工程を示す。図8(A)には、本発明の実施形態に従ってレーザヒューズを形成するのに用いられる電子構造体800の正面断面図を示す。一実施形態では、電子構造体800は、シリコン(または、その他の何らかの半導体)基板805の上部にILD層807を有する。ILD層807は、アルミニウム(または、その他の何らかの良好な導電性材料)で充填された2つのビア820a及び820bを含む。ILD層807の上部には、TaN(または、レーザビームに当てられた後に電気抵抗を変える特性を有するその他の何らかの材料)で製造されたレーザヒューズ層810が堆積されている。レーザヒューズ層810上には、窒化ケイ素(または、下の層810を保護できる何らかの材料)で製造された保護層815が堆積されている。
図8(B)には、2つのビア820a及び820b間にメサ810’,815’だけを残すように2つの層810及び815の大部分をエッチング除去することによりメサ810’,815’が形成された後の図8(A)を示す。メサ810’,815’は、TaNのヒューズリンク810’及び保護層815’を有する。
図8(C)には、図8(B)の後、チタン(または、その他の何らかの良好な導電性の酸素ゲッタ材料)で製造された酸素ゲッタ層825を図8(B)の構造体800の全体にわたって堆積したことを示す(酸素ゲッタ材料は酸素と容易に反応し、酸素を吸収して、酸素を酸素ゲッタ材料から逃がさないようにすることができる材料である)。その後、タングステン(または、その他の良好な導電性材料)で製造された先端接点(end contact)層830を酸素ゲッタ層825上に堆積する。
図8(D)には、2つのビア820a及び820bの真上にそれぞれ位置する2つのメサ825a,830a及び825b,830bだけを残すように層825及び830の大部分をエッチング除去することにより2つのメサ825a,830a及び825b,830bが形成された後の図8(C)を示す。メサ825a,830aは、酸素ゲッタ遮蔽体825a及び先端接点メサ830aを有する。同様に、メサ825b,830bは、酸素ゲッタ遮蔽体825b及び先端接点メサ830bを有する。
図8(E)には、2つの先端接点メサ830a及び830bを除いて図8(D)の構造体800の全体にわたってILD層840が堆積された後の図8(D)を示す。Tiが良好な電気導体であるので、酸素ゲッタ遮蔽体825a及び825bはそれぞれ、ヒューズリンク810’をビア820a及び820bへ電気的に接続する。チタン(Ti)は良好な酸素ゲッタ材料でもあるので、酸素ゲッタ遮蔽体825a及び825bはそれぞれ、2つのビア820a及び820bの下に位置する装置を腐食及び酸化から効果的に保護する。
要約すれば、本発明のヒューズプログラミング処理は非破壊的である。レーザビーム630(図6参照)はTaNの相だけを変え、従って、TaNのヒューズリンク210’の電気抵抗を増大させる。また、ヒューズプログラミングに用いられるレーザエネルギは減少される。その結果、低いプログラミングレーザエネルギ及びヒューズプログラミング処理の非破壊的性質のため、プログラミング処理中及びプログラミング処理後、誘電体に亀裂が入る危険性は軽減する。誘電体に亀裂が入る可能性が低いことは、2つの利点につながる。第1に、歩留り及び信頼性が高められ、第2に、低誘電率の誘電材料を大域的な配線レベルに用いる実現可能性が改善される。
自己不活性化先端接続部(2つのWのメサ220a及び220b)及び自己不活性化ヒューズ要素(ヒューズリンク210’と、Alで充填された2つのビア120a及び120b)を組み合わせて使用する場合、ヒューズ要素と、(もしあれば、)欠陥のあるライナとを通る酸素及び湿気の侵入経路が削減される。また、TaNの拡散障壁特性のため、ヒューズ要素から先端接続部までの酸素及び湿気の横方向侵入経路は取り除かれる。
TaNのヒューズリンク210’と、ヒューズ210’,120の下に位置するセンシング回路(図示せず)との間の接点接続部としてビア120a及び120bに自己不活性化電気導体(アルミニウム)を用いる利点は、自己不活性化電気導体が酸素及び湿気ゲッタとして作用して、ビア120a及び120bの下隅部の(もしあれば、)欠陥のあるライナを酸素及び湿気が浸透する可能性を最小限に抑えるということである。
ヒューズ210’,120の真上に位置するILDのパッシベーション層510の厚さがプログラミング処理にとって重要な意味を持つものではないので、ヒューズ上のパッシベーション層に対する最終処理は、広い柔軟性を有する。更に、ある種類のヒューズ(例えば、ヒューズ210’,120)を異なる技術に用いて、結果として、製造費用の軽減をもたらすことができる。
本発明の特定の実施形態を例示目的のために本明細書に記述したが、多くの修正及び変更が当業者に明らかになるであろう。従って、特許請求の範囲は、本発明の真の精神及び範囲内に入るこのような修正及び変更のすべてを含むものとする。
本発明の実施形態に従って層間誘電体(ILD)層を基板上に有する電子構造体であって、前記ILD層が2つのビアを有する電子構造体の正面断面図である。 図1の後、ILD層上にTaN(窒化タンタル)の層に続いてW(タングステン)の層を堆積したことを示す図である。 図2の後、2つのビア上に位置する2つのメサを除いてWの層の大部分をエッチング除去したことを示す図である。 図3の後、2つのビアの上、並びにそれらの間に位置する領域を除いてTaNの層の大部分をエッチング除去し、残存するTaNの層がヒューズリンクとなることを示す図である。 図4の後、ILD材料のパッシベーション層を図4の構造体100の全体にわたって堆積したことを示す図である。 図5の後、ヒューズリンク上に位置するパッシベーション層の部分をエッチング除去して開口部を作製したことを示す図である。 ヒューズリンクがレーザビームに当てられた後の図6の構造体を示す図である。 本発明の実施形態による一連の製造工程を経る電子構造体の正面断面図である。

Claims (20)

  1. 少なくとも2つのビアを第1誘電体層に形成する工程と、
    前記2つのビアを第1自己不活性化導電性材料で充填する工程と、
    前記第1誘電体層の上部にヒューズリンク層を形成する工程であって、前記ヒューズリンク層が、レーザビームに当てられた後に電気抵抗を変える特性を持つ第2材料を有する工程と、
    第3自己不活性化導電性材料を有するメサ層を前記ヒューズリンク層上に形成する工程と、
    前記ヒューズリンク層及び前記メサ層からそれぞれヒューズリンク及び2つのメサを形成する工程とを有する電子構造体の形成方法であって、前記ヒューズリンクが前記2つのビアを電気的に接続し、前記2つのメサが前記2つのビアの真上に位置する、電子構造体の形成方法。
  2. 前記第2材料が、TaN、TiN及びWNより成る群から選択された物質を含む、請求項1に記載の電子構造体の形成方法。
  3. 前記第1自己不活性化導電性材料が、Al及びWより成る群から選択された物質を含む、請求項1に記載の電子構造体の形成方法。
  4. 前記第3自己不活性化導電性材料が、Al及びWより成る群から選択された物質を含む、請求項1に記載の電子構造体の形成方法。
  5. 前記メサ層を形成する前に、前記ヒューズリンク層の上部に第2誘電体層を形成する工程を更に有する、請求項1に記載の電子構造体の形成方法。
  6. 前記ヒューズリンクを形成した後、前記ヒューズリンクを雰囲気にさらす工程を更に有する、請求項1に記載の電子構造体の形成方法。
  7. 第1自己不活性化導電性材料で充填されている少なくとも2つのビアを有する第1誘電体層と、
    前記第1誘電体層の上部に位置するヒューズリンクであって、前記ヒューズリンクが前記2つのビアを電気的に接続し、レーザビームに当てられた後に電気抵抗を変える特性を持つ第2材料を有するヒューズリンクと、
    前記ヒューズリンク上、並びに前記2つのビアの真上に位置する2つのメサであって、第3自己不活性化導電性材料を各々含む2つのメサとを有する電子構造体。
  8. 前記ヒューズリンク上、並びに前記2つのメサの下に位置するが、前記ヒューズリンクを完全に被覆していない第2誘電体層を更に有する、請求項7に記載の電子構造体。
  9. 前記第2材料が、TaN、TiN及びWNより成る群から選択された物質を含む、請求項7に記載の電子構造体。
  10. 前記第1自己不活性化導電性材料が、Al及びWより成る群から選択された物質を含む、請求項7に記載の電子構造体。
  11. 前記第3自己不活性化導電性材料が、Al及びWより成る群から選択された物質を含む、請求項7に記載の電子構造体。
  12. レーザヒューズをプログラミングする方法であって、前記レーザヒューズが、レーザビームに当てられた後に電気抵抗を変える特性を持つ材料を含むヒューズリンクを有し、前記方法が、
    前記ヒューズリンクを形成する工程と、
    前記レーザビームを前記ヒューズリンクに向ける工程とを有し、前記ヒューズリンク上の前記レーザビームの衝撃に応えて、前記ヒューズリンクを吹き飛ばすことなく、前記ヒューズリンクの電気抵抗が変わるように前記レーザビームが制御される方法。
  13. 前記ヒューズリンクの電気抵抗の変化を感知し、前記電気抵抗の変化をデジタル信号へ変換する工程を更に有する、請求項12に記載の方法。
  14. 前記材料が、前記レーザビームに当てられた後に電気抵抗を増大させる特性を持つ、請求項12に記載の方法。
  15. 前記材料が、前記レーザビームに当てられた後に電気抵抗を減少させる特性を持つ、請求項12に記載の方法。
  16. 前記材料が自己不活性化する、請求項12に記載の方法。
  17. 前記材料が、TaN、TiN及びWNより成る群から選択された物質を含む、請求項12に記載の方法。
  18. 少なくとも第1ビア及び第2ビアを有する第1誘電体層であって、前記第1及び第2ビアの双方とも第1導電性材料で充填されている第1誘電体層と、
    前記第1及び第2ビアの真上にそれぞれ位置し、前記第1及び第2ビアの前記第1導電性材料とそれぞれ物理的に接触している第1酸素ゲッタ遮蔽体及び第2酸素ゲッタ遮蔽体であって、第2導電性酸素ゲッタ材料を有する第1酸素ゲッタ遮蔽体及び第2酸素ゲッタ遮蔽体と、
    前記第1及び第2酸素ゲッタ遮蔽体を電気的に接続するヒューズリンクであって、レーザビームに当てられた後に電気抵抗を変える特性を持つ第3材料を含むヒューズリンクと
    を有する電子構造体。
  19. 前記第1及び第2酸素ゲッタ遮蔽体の真上にそれぞれ位置し、前記第1及び第2酸素ゲッタ遮蔽体とそれぞれ物理的に直接接触している第1メサ及び第2メサを更に有し、前記第1メサ及び第2メサが第4導電性材料を有する、請求項18に記載の電子構造体。
  20. 前記第2導電性酸素ゲッタ材料がチタンを含む、請求項18に記載の電子構造体。
JP2006538466A 2003-11-04 2004-11-04 構造体及びその形成方法 Expired - Fee Related JP4871132B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/605,885 US7064409B2 (en) 2003-11-04 2003-11-04 Structure and programming of laser fuse
US10/605,885 2003-11-04
PCT/US2004/036660 WO2005048304A2 (en) 2003-11-04 2004-11-04 Structure and programming of laser fuse

Publications (2)

Publication Number Publication Date
JP2007515057A true JP2007515057A (ja) 2007-06-07
JP4871132B2 JP4871132B2 (ja) 2012-02-08

Family

ID=34549682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006538466A Expired - Fee Related JP4871132B2 (ja) 2003-11-04 2004-11-04 構造体及びその形成方法

Country Status (6)

Country Link
US (3) US7064409B2 (ja)
EP (1) EP1687851B1 (ja)
JP (1) JP4871132B2 (ja)
KR (1) KR100754317B1 (ja)
CN (1) CN100499130C (ja)
WO (1) WO2005048304A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652637B2 (en) 2005-05-23 2017-05-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for allowing no code download in a code download scheme
US7381981B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Phase-change TaN resistor based triple-state/multi-state read only memory
US7768815B2 (en) * 2005-08-23 2010-08-03 International Business Machines Corporation Optoelectronic memory devices
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
US9904809B2 (en) 2006-02-27 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for multi-level security initialization and configuration
US20070290715A1 (en) * 2006-06-19 2007-12-20 David Baer Method And System For Using One-Time Programmable (OTP) Read-Only Memory (ROM) To Configure Chip Usage Features
US9489318B2 (en) 2006-06-19 2016-11-08 Broadcom Corporation Method and system for accessing protected memory
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
US20080308901A1 (en) * 2007-06-12 2008-12-18 Broadcom Corporation Integrated circuit having a thin passivation layer that facilitates laser programming, and applications thereof
KR20090102555A (ko) * 2008-03-26 2009-09-30 삼성전자주식회사 전기적 퓨즈 소자 및 그 동작방법
US9263384B2 (en) * 2008-05-13 2016-02-16 Infineon Technologies Ag Programmable devices and methods of manufacture thereof
JP2010118427A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法
CN102054816B (zh) * 2009-11-03 2012-05-30 中芯国际集成电路制造(上海)有限公司 熔丝的熔断方法
US8659118B2 (en) * 2011-07-29 2014-02-25 Infineon Technologies Ag Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device
US8946000B2 (en) * 2013-02-22 2015-02-03 Freescale Semiconductor, Inc. Method for forming an integrated circuit having a programmable fuse
US10692811B1 (en) * 2018-12-02 2020-06-23 Nanya Technology Corporation Semiconductor structure
US11152568B2 (en) 2019-06-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Top-electrode barrier layer for RRAM
US11469178B2 (en) 2020-12-18 2022-10-11 Globalfoundries U.S. Inc. Metal-free fuse structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084835A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd ヒユ−ズ処理方法
JPH07283318A (ja) * 1994-02-21 1995-10-27 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
JPH08236632A (ja) * 1995-02-27 1996-09-13 Sony Corp 半導体装置
JPH08321549A (ja) * 1995-05-24 1996-12-03 Matsushita Electron Corp 半導体装置
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Al/Ti積層配線およびその形成方法
JP2000225479A (ja) * 1999-01-16 2000-08-15 Koninkl Philips Electronics Nv 受動型電子素子を微調整する方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241061B1 (ko) * 1997-07-26 2000-02-01 윤종용 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치
US6033939A (en) 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6348742B1 (en) 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6423582B1 (en) 1999-02-25 2002-07-23 Micron Technology, Inc. Use of DAR coating to modulate the efficiency of laser fuse blows
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US20030025177A1 (en) 2001-08-03 2003-02-06 Chandrasekharan Kothandaraman Optically and electrically programmable silicided polysilicon fuse device
US6495426B1 (en) 2001-08-09 2002-12-17 Lsi Logic Corporation Method for simultaneous formation of integrated capacitor and fuse
JP2003068856A (ja) * 2001-08-27 2003-03-07 Seiko Epson Corp ヒューズ素子、半導体装置及びその製造方法
US6873027B2 (en) 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same
DE10156830B4 (de) 2001-11-20 2005-05-12 Infineon Technologies Ag Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb
TW511246B (en) 2001-12-28 2002-11-21 Nanya Technology Corp Fuse structure
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
US6667534B1 (en) * 2002-07-19 2003-12-23 United Microelectronics Corp. Copper fuse structure and method for manufacturing the same
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US6970394B2 (en) * 2004-04-22 2005-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Programming method for electrical fuse cell and circuit thereof
US7381594B2 (en) * 2005-11-30 2008-06-03 International Business Machines Corporation CMOS compatible shallow-trench efuse structure and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084835A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd ヒユ−ズ処理方法
JPH07283318A (ja) * 1994-02-21 1995-10-27 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
JPH08236632A (ja) * 1995-02-27 1996-09-13 Sony Corp 半導体装置
JPH08321549A (ja) * 1995-05-24 1996-12-03 Matsushita Electron Corp 半導体装置
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Al/Ti積層配線およびその形成方法
JP2000225479A (ja) * 1999-01-16 2000-08-15 Koninkl Philips Electronics Nv 受動型電子素子を微調整する方法

Also Published As

Publication number Publication date
US20060145291A1 (en) 2006-07-06
US7064409B2 (en) 2006-06-20
US7981732B2 (en) 2011-07-19
US20050093091A1 (en) 2005-05-05
JP4871132B2 (ja) 2012-02-08
CN100499130C (zh) 2009-06-10
WO2005048304A2 (en) 2005-05-26
WO2005048304A3 (en) 2005-07-28
EP1687851B1 (en) 2013-08-07
KR100754317B1 (ko) 2007-09-03
EP1687851A4 (en) 2011-02-23
KR20060115736A (ko) 2006-11-09
CN1875485A (zh) 2006-12-06
EP1687851A2 (en) 2006-08-09
US20080194064A1 (en) 2008-08-14
US7384824B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
US7384824B2 (en) Structure and programming of laser fuse
US7479447B2 (en) Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses
US7579266B2 (en) Fuse structure for semiconductor integrated circuit with improved insulation film thickness uniformity and moisture resistance
US7999382B2 (en) Semiconductor device and fabrication method for the same
US7659601B2 (en) Semiconductor device having moisture-proof dam and method of fabricating the same
US7704804B2 (en) Method of forming a crack stop laser fuse with fixed passivation layer coverage
JP3974039B2 (ja) 表面を自己保護したCuレーザーヒューズ
JP3300328B2 (ja) フューズ・リンク構造およびその作製方法
US6518643B2 (en) Tri-layer dielectric fuse cap for laser deletion
US6750129B2 (en) Process for forming fusible links
US8299568B2 (en) Damage propagation barrier
EP0735583B1 (en) Process of trimming a fuse in an integrated circuit
US6495901B2 (en) Multi-level fuse structure
JP3347057B2 (ja) 半導体装置
US6306746B1 (en) Backend process for fuse link opening
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
TW529147B (en) Structure of metal fuse of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees