DE10156830B4 - Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb - Google Patents

Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb Download PDF

Info

Publication number
DE10156830B4
DE10156830B4 DE10156830A DE10156830A DE10156830B4 DE 10156830 B4 DE10156830 B4 DE 10156830B4 DE 10156830 A DE10156830 A DE 10156830A DE 10156830 A DE10156830 A DE 10156830A DE 10156830 B4 DE10156830 B4 DE 10156830B4
Authority
DE
Germany
Prior art keywords
circuit
integrated circuit
programmable element
resistance
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10156830A
Other languages
English (en)
Other versions
DE10156830A1 (de
Inventor
Jörg Peter
Jürgen Dr. Lindolf
Helmut Schneider
Florian Schamberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10156830A priority Critical patent/DE10156830B4/de
Priority to US10/301,090 priority patent/US6788129B2/en
Publication of DE10156830A1 publication Critical patent/DE10156830A1/de
Application granted granted Critical
Publication of DE10156830B4 publication Critical patent/DE10156830B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Integrierte Schaltung
– mit einem programmierbaren Element (1), bei dem ein elektrischer Leiterbahnwiderstand durch Programmierung veränderbar ist,
– mit einer Bewertungsschaltung (2, 5, 6, 7), die mit dem programmierbaren Element verbunden ist, zur Bewertung des elektrischen Leiterbahnwiderstands,
– mit einer Trimmschaltung (8), die mit der Bewertungsschaltung verbunden ist, zur variablen Einstellung eines Arbeitspunktes der Bewertungsschaltung während eines Betriebs der integrierten Schaltung.

Description

  • Die vorliegende Erfindung betrifft eine integrierte Schaltung mit einem programmierbaren Element, bei dem ein elektrischer Leiterbahnwiderstand durch Programmierung veränderbar ist, und mit einer Bewertungsschaltung, die mit dem programmierbaren Element verbunden ist, zur Bewertung des elektrischen Leiterbahnwiderstands, sowie ein Verfahren zu ihrem Betrieb.
  • Integrierte Schaltungen weisen häufig Redundanzschaltungen auf zur Reparatur fehlerhafter Schaltungsteile. Insbesondere bei integrierten Speicherschaltungen können dies beispielsweise reguläre Wortleitungen und Bitleitungen mit defekten Speicherzellen sein, die durch redundante Wortleitungen beziehungsweise Bitleitungen ersetzt werden. Dazu wird der integrierte Speicher in einem Testbetrieb geprüft und anschließend eine Programmierung der redundanten Elemente vorgenommen. Eine Redundanzschaltung weist dazu programmierbare Elemente, zum Beispiel in Form von sogenannten Fuses auf, die für den Fall der Reparatur von Wortleitungen oder Bitleitungen zum Speichern der Adresse einer zu ersetzenden Leitung dienen.
  • Solche programmierbaren Elemente sind beispielsweise in Form von elektrisch programmierbaren Fuses oder Laserfuses ausgeführt, die einen elektrischen Leiterbahnwiderstand aufweisen, der dauerhaft durch die Programmierung veränderbar ist. Elektrisch programmierbare Fuses sind beispielsweise am Ende des Herstellungsprozesses der integrierten Schaltung mittels Anlegen einer sogenannten Brennspannung programmierbar. Laserfuses werden im allgemeinen durch Beschießen mit einem Laserstrahl programmiert.
  • Ein programmierbares Element in Form einer Fuse weist eine vorhandene niederohmige elektrische Verbindung auf, die mit der Programmierung quasi durchgetrennt wird (hochohmiger Leiterbahnwiderstand). Ein elektrisch programmierbares Element in Form einer sogenannten Anti-Fuse weist im nicht programmierten Zustand eine Unterbrechung (hochohmiger Leiterbahnwiderstand) in einem Spannungspfad auf, der durch eine Programmierung in einen niederohmigen Zustand versetzt wird.
  • Um den Zustand eines programmierbaren Elements beziehungsweise dessen elektrischen Leiterbahnwiderstandes auszulesen und zu bewerten, ist an dem betreffenden programmierbaren Element im allgemeinen eine Bewertungsschaltung zum Auslesen und Bewerten des elektrischen Leiterbahnwiderstandes des Elements angeschlossen. Eine derartige Bewertungsschaltung enthält üblicherweise einen Auslesetransistor, der mit dem programmierbaren Element verbunden ist, und ein flüchtiges Speicherelement in Form eines sogenannten Fuselatches, das mit dem Auslesetransistor verbunden ist.
  • Bei der Bewertung des Zustands des programmierbaren Elements tritt im allgemeinen das Problem auf, daß die Bereiche des Leiterbahnwiderstandes, anhand derer das programmierbare Element als programmiert beziehungsweise als nicht programmiert bewertet werden soll, mitunter technologischen Schwankungen unterliegen. Eine programmierbare Fuse oder Anti-Fuse weist beispielsweise eine Siliziumnitridschicht auf, die zwischen einer Metallisierungsebene und einem Kontakt angeordnet ist und entsprechend der Programmierung in ihrer elektrischen Leitfähigkeit veränderbar ist. Bei einem derartigen Aufbau treten technologische Schwankungen beispielsweise in Form von herstellungsbedingter Variation der Dicke der Siliziumnitridschicht und/oder einer sich verändernden Beschaffenheit der Elektroden über der Siliziumnitridschicht auf. Um eine Bewertung des Zustands des programmierbaren Elements durchführen zu können, wird im allgemeinen jeweils ein Widerstandsgrenzwert für den programmierten Zustand und nicht programmierten Zustand definiert. Dabei können Abweichungen von dem jeweiligen Widerstandsgrenzwert infolge technologischer Schwankungen dazu führen, daß die programmierbaren Elemente nicht mehr einwandfrei und zuverlässig in ihrem Zustand bewertet werden.
  • Die Druckschrift US 4,730,129 betrifft einen integrierten Schaltkreis mit einer Fuseschaltung, die im programmierten Zustand einen kleinen Widerstandswert und im nicht programmierten Zustand einen großen Widerstandswert aufweist. Zur Feststellung des Programmierzustands der Fuseschaltung detektiert eine Auswerteschaltung, ob der Widerstand der Fuseschaltung oberhalb oder unterhalb eines Schwellwertwiderstands liegt. Der Schwellwertwiderstand kann als Widerstandsbauelement oder als Transistorbauelement ausgeführt sein. Im Falle der Ausführung als Transistorbauelement lässt sich über die Kanalweiten- und Längenverhältnisse des Transistors der Wert des Schwellwertwiderstands justieren. Bei geeigneter Wahl des Schwellwertwiderstands weist die Schaltung gegenüber Schwankungen des Widerstandswertes der Fuseschaltung, die beispielsweise durch Kontamination oder Feuchtigkeit entstehen, einen stabilen Arbeitspunkt auf.
  • Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung mit einem programmierbaren Element anzugeben, bei der ein Zustand des programmierbaren Elements weitgehend zuverlässig auslesbar und bewertbar ist.
  • Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betrieb einer derartigen integrierten Schaltung bereitzustellen.
  • Die Aufgabe betreffend die integrierte Schaltung wird gelöst durch eine integrierte Schaltung gemäß Patentanspruch 1. Die Aufgabe betreffend das Verfahren wird gelöst durch ein Verfahren gemäß Patentanspruch 6.
  • Die erfindungsgemäße integrierte Schaltung umfasst ein programmierbares Element, bei dem ein elektrischer Leiterbahnwiderstand durch Programmierung veränderbar ist, und eine Bewertungsschaltung. Die Bewertungsschaltung ist mit dem programmierbaren Element verbunden und dient zur Bewertung des elektrischen Leiterbahnwiderstands. Die integrierte Schaltung weist ferner eine Trimmschaltung auf, die mit der Bewertungsschaltung verbunden ist und zur variablen Einstellung eines Arbeitspunktes der Bewertungsschaltung während eines Betriebs der integrierten Schaltung verwendet wird. Dadurch können in einem gewissen Maß technologische Schwankungen des elektrischen Leiterbahnwiderstands im programmierten Zustand beziehungsweise im nicht programmierten Zustand des programmierbaren Elements kompensiert werden.
  • Gemäß dem erfindungsgemäßen Verfahren wird, beispielsweise in einem Testbetrieb der integrierten Schaltung, der elektrische Leiterbahnwiderstand des programmierbaren Elements durch die Bewertungsschaltung ausgelesen und bewertet. In Abhängigkeit des ausgelesenen Wertes des elektrischen Leiterbahnwiderstands wird mit der Trimmschaltung ein Arbeitspunkt der Bewertungsschaltung während des Betriebs der integrierten Schaltung justiert. Somit lassen sich die Arbeitsbereiche des programmierbaren Elements und der Bewertungsschaltung derart aufeinander abstimmen, daß in einem späteren Normalbetrieb der integrierten Schaltung ein weitgehend zuverlässiges Auslesen und Bewerten des programmierbaren Elements ermöglicht ist.
  • In einer Ausführungsform der erfindungsgemäßen integrierten Schaltung weist die Bewertungsschaltung einen Auslesetransistor auf, der mit dem programmierbaren Element verbunden ist. Dabei dient die Trimmschaltung zur variablen Einstellung einer Steuerspannung an einem Steueranschluß des Auslesetransistors. Mit der variablen Einstellung der Steuerspannung am Steueranschluß des Auslesetransistors kann dessen Arbeitsbereich eingestellt werden und im Hinblick auf den Zustand des programmierbaren Elements angepaßt werden. Zu diesem Zweck ist die Trimmschaltung insbesondere zur Steuerung eines Spannungsgenerators, der mit dem Steueranschluß des Auslesetransistors verbunden ist, vorgesehen und mit diesem verbunden.
  • In einer Weiterbildung der Erfindung weist die Bewertungsschaltung einen Anschluß zum externen Auslesen des elektrischen Leiterbahnwiderstands des programmierbaren Elements auf. Dadurch kann beispielsweise in einem Testbetrieb der Zustand des programmierbaren Elements nach extern ausgelesen werden. Die Trimmschaltung, die von extern programmierbar ist, kann dann in Abhängigkeit des ausgelesenen Zustands des programmierbaren Elements justiert werden.
  • In einer vorteilhaften Ausführungsform wird dieser Prozeß von einer Selbsttesteinheit zur Durchführung eines Testbetriebs vorgenommen. Dabei wird von der Selbsttesteinheit die Bewertung des elektrischen Leiterbahnwiderstands des programmierbaren Elements und die Einstellung des Arbeitspunktes der Bewertungsschaltung in Abhängigkeit der Bewertung selbsttätig vorgenommen.
  • Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
  • Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele der Erfindung darstellen, näher erläutert. Es zeigen:
  • 1 eine Ausführungsform einer erfindungsgemäßen integrierten Schaltung mit einem programmierbaren Element,
  • 2 und 3 jeweils Schaltungen mit mehreren programmierbaren Elementen, die auf unterschiedliche Art adressiert werden,
  • 4 Strom-Spannungs-Diagramme eines programmierbaren Elements in Verbindung mit einem Auslesetransistor für unterschiedliche Steuerspannungen des Auslesetransistors.
  • 1 zeigt eine Ausführungsform einer integrierten Schal tung, die ein programmierbares Element 1 in Form einer elektrisch programmierbaren Anti-Fuse aufweist. Die Anti-Fuse 1 ist mit einem Transistor 4 verbunden, der insbesondere zum Programmieren der Anti-Fuse 1 in einen leitenden Zustand versetzt wird. Dazu liegt der Transistor 4 an einer Programmierspannung VB (sogenannte Brennspannung) an, die relativ zu einer Betriebsspannung im Normalbetrieb der integrierten Schaltung einen vergleichsweise hohen Wert annimmt. Die Anti- Fuse 1 ist ihrerseits mit der Versorgungsspannung V2, im Beispiel Masse, verbunden. Der Leiterbahnwiderstand der Anti-Fuse 1 nimmt im nicht programmierten Zustand einen vergleichsweise hohen Wert und im programmierten Zustand einen vergleichsweise niedrigen Wert an. Zum Programmieren der Anti-Fuse 1 wird der Transistor 4 in den leitenden Zustand versetzt, wodurch ein vergleichsweise hoher Strom durch die An ti-Fuse 1 fließt und deren Leiterbahnwiderstand dauerhaft verändert.
  • Zum Auslesen und Bewerten des Zustands der Anti-Fuse 1 ist eine Auslese- und Bewertungsschaltung vorgesehen, die einen Auslesetransistor 2 aufweist, der mit der Anti-Fuse 1 verbunden ist. An dem Anschluß des Auslesetransistors 2, der der Anti-Fuse 1 abgewandt ist, ist ein hoher Widerstand in Form des unbeschalteten Transistors 5 (sogenannter Bleeder) angeschlossen, der seinerseits mit der internen Versorgungsspannung V1 verbunden ist. Durch diesen Widerstand 5 wird insbesondere ein floatender Zustand am Anschluß DQ verhindert. An dem Anschluß DQ ist weiterhin eine Bewertelogik 6 angeschlossen, die zur Bewertung des Zustands der Anti-Fuse 1 dient und einen entsprechenden Potentialwert VDQ speichert.
  • Der Steueranschluß G des Auslesetransistors 2 ist über einen Transistor 3 mit einem Spannungsgenerator 7 verbunden. Durch den Spannungsgenerator 7 wird die Steuerspannung VG an den Steueranschluß G des Auslesetransistors 2 angelegt. Eine Trimmschaltung 8 ist mit dem Spannungsgenerator 7 verbunden und dient zur Steuerung des Spannungsgenerators 7, so daß die Steuerspannung VG durch die Trimmschaltung 8 variabel einstellbar ist. Mit dem Variieren der Steuerspannung VG kann der Arbeitspunkt des Auslesetransistors 2 variabel eingestellt werden.
  • Zum Auslesen der Anti-Fuse wird der Auslesetransistor 2 durch Anlegen einer entsprechenden Steuerspannung VG in einen leitenden Zustand versetzt, so daß zwischen den Versorgungsspannungen V1 und V2 ein Strom IDQ fließt. Die Schaltung aus Transistor 5, Auslesetransistor 2 und Anti-Fuse 1 bildet einen Spannungsteiler, an dem VDQ abgegriffen wird. Der Wert von VDQ ist insbesondere abhängig von dem jeweiligen Leiterbahnwiderstand der Anti-Fuse 1 und des Auslesetransistors 2, wobei letzterer durch die Steuerspannung VG beeinflußbar ist. Ist in der integrierten Schaltung, wie in der Praxis üblich, eine Vielzahl von programmierbaren Elementen vorhanden, so können die elektrischen Leiterbahnwiderstände der jeweiligen programmierbaren Elemente technologisch bedingten Schwankungen im Herstellungsprozeß unterliegen. Mit der variablen Einstellung des Arbeitsbereichs des jeweiligen Auslesetransistors ist es jedoch möglich, solche Schwankungen insoweit zu kompensieren, daß die am Auslesetransistor angeschlossene Bewertungslogik Potentialwerte in einem definierten Arbeitsbereich erhält.
  • In 4 sind beispielhafte Strom-Spannungs-Diagramme gezeigt, wobei im oberen Diagramm das Steuerverhalten in Abhängigkeit der Steuerspannung VG des Auslesetransistors für eine programmierte Anti-Fuse gezeigt ist. Im unteren Diagramm ist das Steuerverhalten in Abhängigkeit der Steuerspannung VG des Auslesetransistors 2 für eine nicht programmierte Anti-Fuse gezeigt.
  • Wie weiter in 1 dargestellt, weist die Bewertelogik 6 einen externen Anschluß EX auf, über den der Zustand der Anti-Fuse 1 nach extern auslesbar ist. Die Trimmschaltung 8 ist über einen Anschluß PR von extern programmierbar. In einer diesbezüglich vorteilhaften Weiterbildung der Erfindung ist die Bewertelogik 6 als Selbsttesteinheit ausgeführt, die in einem Testbetrieb der integrierten Schaltung die Einstellung des Arbeitsbereichs des Auslesetransistors 2 selbsttätig vornimmt. Dabei ist die als Selbsttesteinheit ausgeführte Bewertelogik 6 direkt mit der Trimmschaltung 8 intern verbunden, wie in 1 gestrichelt dargestellt.
  • In 2 ist eine Schaltungsanordnung gezeigt, bei der mehrere Fuse-Elemente 11 bis 13 über jeweilige Auslesetransistoren 21 bis 23 ausgelesen und bewertet werden. Die jeweiligen Anschlüsse DQ1 bis DQ3 sind mit einer nicht dargestellten Bewertelogik analog 1 verbunden. Die Fuse-Elemente 11 bis 13 sind über die Transistoren 41 bis 43 programmierbar. Die Steuerspannungen VG1 bis VG3 werden von einem in 2, nicht dargestellten Spannungsgenerator in Verbindung mit einer Trimmschaltung analog 1 erzeugt. Über die Transistoren 31 bis 33 wird ein jeweiliger Auslese- und Bewertevorgang eingeleitet. Die Fuse-Elemente 11 bis 13 werden dabei gemäß 2 durch ein Schieberegister SR mit jeweiligen Masterregistern M und Slaveregistern S adressiert. Der Schiebevorgang durch das Schieberegister SR wird durch die Steuersignale Φ und /Φ gesteuert.
  • In 3 ist eine zur 2 ähnliche Schaltungsanordnung gezeigt, bei der die Fuse-Elemente 11 bis 13 jedoch durch einen Adreßdecoder 9 adressiert werden. An diesen wird dabei eine Adresse mit den Adreßbits A0, A1 bis An angelegt.

Claims (7)

  1. Integrierte Schaltung – mit einem programmierbaren Element (1), bei dem ein elektrischer Leiterbahnwiderstand durch Programmierung veränderbar ist, – mit einer Bewertungsschaltung (2, 5, 6, 7), die mit dem programmierbaren Element verbunden ist, zur Bewertung des elektrischen Leiterbahnwiderstands, – mit einer Trimmschaltung (8), die mit der Bewertungsschaltung verbunden ist, zur variablen Einstellung eines Arbeitspunktes der Bewertungsschaltung während eines Betriebs der integrierten Schaltung.
  2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Bewertungsschaltung einen Auslesetransistor (2) aufweist, der mit dem programmierbaren Element (1) verbunden ist, und die Trimmschaltung (8) zur variablen Einstellung einer Steuerspannung (VG) an einem Steueranschluß (G) des Auslesetransistors dient.
  3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Trimmschaltung (8) zur Steuerung eines Spannungsgenerators (7) dient, der mit dem Steueranschluß (G) des Auslesetransistors (2) verbunden ist.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Bewertungsschaltung einen Anschluß (EX) zum externen Auslesen des elektrischen Leiterbahnwiderstands des programmierbaren Elements aufweist und die Trimmschaltung (8) von extern programmierbar ist.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die integrierte Schaltung eine Selbsttesteinheit (6) aufweist zur Durchführung eines Testbetriebs, zur Bewertung des elektrischen Leiterbahnwiderstands des programmierbaren Elements im Testbetrieb und zur Einstellung des Arbeitspunktes der Bewertungsschaltung in Abhängigkeit der Bewertung.
  6. Verfahren zum Betrieb einer integrierten Schaltung nach einem der vorhergehenden Ansprüche, bei dem ein elektrischer Leiterbahnwiderstand des programmierbaren Elements (1) durch die Bewertungsschaltung (2, 5, 6, 7) ausgelesen und bewertet wird und mit der Trimmschaltung (8) während des Betriebs der integrierten Schaltung ein Arbeitspunkt der Bewertungsschaltung in Abhängigkeit des ausgelesenen elektrischen Leiterbahnwiderstands justiert wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß durch die Trimmschaltung (8) ein Spannungswert an einem Steueranschluß (G) eines Auslesetransistors (2) der Bewertungsschaltung, der mit dem programmierbaren Element verbunden ist, in Abhängigkeit des ausgelesenen elektrischen Leiterbahnwiderstands eingestellt wird.
DE10156830A 2001-11-20 2001-11-20 Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb Expired - Fee Related DE10156830B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10156830A DE10156830B4 (de) 2001-11-20 2001-11-20 Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb
US10/301,090 US6788129B2 (en) 2001-11-20 2002-11-20 Integrated circuit having a programmable element and method of operating the circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10156830A DE10156830B4 (de) 2001-11-20 2001-11-20 Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb

Publications (2)

Publication Number Publication Date
DE10156830A1 DE10156830A1 (de) 2003-06-05
DE10156830B4 true DE10156830B4 (de) 2005-05-12

Family

ID=7706283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10156830A Expired - Fee Related DE10156830B4 (de) 2001-11-20 2001-11-20 Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb

Country Status (2)

Country Link
US (1) US6788129B2 (de)
DE (1) DE10156830B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064409B2 (en) * 2003-11-04 2006-06-20 International Business Machines Corporation Structure and programming of laser fuse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730129A (en) * 1984-02-29 1988-03-08 Fujitsu Limited Integrated circuit having fuse circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418487A (en) * 1992-09-04 1995-05-23 Benchmarg Microelectronics, Inc. Fuse state sense circuit
JP2002109900A (ja) * 2000-09-28 2002-04-12 Mitsubishi Electric Corp 半導体装置、および半導体記憶装置のテスト方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730129A (en) * 1984-02-29 1988-03-08 Fujitsu Limited Integrated circuit having fuse circuit

Also Published As

Publication number Publication date
DE10156830A1 (de) 2003-06-05
US20030094996A1 (en) 2003-05-22
US6788129B2 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
DE102005001667B4 (de) Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung
DE3015096C2 (de)
DE102005057170B4 (de) Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung
DE102006017480B4 (de) Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren
DE60101047T2 (de) Wortleitungstreiber für flash speicher in lesemodus
DE102006004851B4 (de) Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
DE10246741B4 (de) Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen
DE102006046089B3 (de) Speicherelement und Verfahren zum Betreiben eines Speicherelementes
DE10156830B4 (de) Integrierte Schaltung mit einem programmierbaren Element und Verfahren zu ihrem Betrieb
DE112007002700B4 (de) Schaltungsanordnung, umfassend ein Speicherzellenfeld, und Verfahren zu deren Betrieb
DE10323400B4 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers unter Verwendung sowohl des Sourcebereichs als auch des Kanalbereichs einer Speicherzelle
DE102013014393A1 (de) System und Verfahren zum Bereitstellen eines Spannungsversorgungsschutzes in einer Speichervorrichtung
DE10332590B4 (de) Zeilendecodierer in einem Flashspeicher sowie Löschverfahren für eine Flashspeiicherzelle in diesem
DE10026243C2 (de) Verfahren zum Auslesen von elektrischen Fuses/Antifuses
EP0960422B1 (de) Verfahren zur minimierung der zugriffszeit bei halbleiterspeichern
DE102005007084B4 (de) Integrierter Halbleiterspeicher mit einstellbarer interner Spannung
DE102004055466B4 (de) Einrichtung und Verfahren zum Messen von Speicherzell-Strömen
DE19960247B4 (de) Datenspeicher und Verfahren
DE19920721C2 (de) Schaltungsanordnung zur Programmierung eines elektrisch programmierbaren Elementes
DE10101268A1 (de) Integrierte Halbleiterschaltung
DE10135775B4 (de) Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse
DE102004041731B3 (de) Speichermodul zum Bereitstellen einer Speicherkapazität
DE10115293B4 (de) Verfahren zum Kennzeichnen eines integrierten Schaltkreises und integrierter Schaltkreis
DE10121131C1 (de) Datenspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee