-
Technisches
Gebiet
-
Die vorliegende Erfindung bezieht
sich allgemein auf nicht flüchtige
Speicher und insbesondere auf ein Verfahren und ein System zum Regeln
der Spannung auf der Wortleitung in elektronisch löschbaren
programmierbaren Nurlese-Flashspeicher (EEPROM)
Geräten.
-
Stand der
Technik
-
US-A-5 872 734 offenbart ein nicht
flüchtiges Speichergerät, das eine
leseausgewählte
Spannung der Wortleitung zur Verfügung stellt, die niedriger
ist als eine Referenzspannung, die von einem Referenzspannungsgenerator
erzeugt wird. Der Referenzspannungsgenerator benutzt den Unterschied
zwischen den Schwellspannungen eines Paares von MOS Transistoren,
so dass die Referenzspannung unabhängig von der externen Versorgungsspannung ist
und nicht von transienten Schwankungen des Referenzpotentials und
der Versorgungsspannung beeinflusst wird.
-
Flash Speicher sind verbreitete Speicherplatzgeräte, weil
sie Information in Abwesenheit von kontinuierlicher Energie speichern
und in einer sehr kompakten Form konstruiert werden können. Flash Speicher
wird üblicherweise
hergestellt durch Fabrikation einer Vielzahl von floating Gate Transistoren
in einem Substrat aus Silizium. Ein floating Gate Transistor ist
fähig zum
Speichern von elektrischen Ladungen auf einer getrennten Gate-Elektrode,
bekannt als ein floating Gate, das durch eine dünne dielektrische Schicht von
einer Steuergate-Elektrode getrennt ist. Im Allgemeinen werden Daten
in einem nicht flüchtigen
Speichergerät
gespeichert durch das Speichern einer elektrischen Ladung in dem
floating Gate.
-
In einem Flash EEPROM Gerät werden
Elektronen zu der floating Gate Elektrode durch eine dünne dielektrische
Schicht, bekannt als eine Tunneloxidschicht, be fördert, die zwischen der floating
Gate Elektrode und einem darunter liegenden Substrat angeordnet
ist. Die Steuergate-Elektrode ist kapazitiv mit der floating Gate
Elektrode gekoppelt, so dass eine an die Steuergate-Elektrode angelegte
Spannung mit der floating Gate Elektrode gekoppelt ist. In einem
Typ von Gerät
ist die Steuergate-Elektrode eine polykristalline Siliziumgate Elektrode,
die über der
floating Gate Elektrode liegt und von ihr durch die dünne dielektrische
Schicht getrennt ist. Bei einem anderen Typ von Gerät ist die
floating Gate Elektrode eine dotierte Region in dem Substrat des
Halbleiters.
-
Flashspeicher wird durch Zeilen und
Spalten von Flash Transistoren gebildet, wobei jeder Transistor
als eine Zelle bezeichnet wird, die ein Steuergate, eine Drain und
eine Source enthält.
Ein Wortleitungsdekodierer stellt Zeilen von Transistoren in jedem Sektor
des Speichergeräts
Betriebsspannungen zur Verfügung
und ist üblicherweise
mit dem Steuergate von jedem Transistor in einem Sektor verbunden.
Ein Bitleitungsdekodierer stellt Spalten von Transistoren Betriebsspannungen
zur Verfügung
und ist üblicherweise
mit den Drains von jedem Transistor in jeder Spalte verbunden. Im
Allgemeinen sind die Sources der Transistoren an eine gemeinsame
Sourceleitung angeschlossen und werden von einer Sourceleitungssteuerung
gesteuert.
-
Eine Zelle wird üblicherweise durch Anlegen einer
vorbestimmten Spannung an das Steuergate, einer zweiten vorbestimmten
Spannung an die Drain und. dem auf Masse legen der Source programmiert. Dies
veranlasst die heißen
Elektronen des Kanals, von dem Verarmungsbereich der Drain in das
floating Gate injiziert zu werden. Eine Zelle in einem Flash Speichergerät kann auf
mehrere Arten gelöscht
werden. In einer Anordnung wird eine Zelle gelöscht durch Anlegen einer vorbestimmten
Spannung an die Source, auf Masse legen des Steuergates und dem Erlauben
der Drain zum floaten. Dies veranlasst, dass die Elektronen, die
während
der Programmierung in das floating Gate injiziert worden sind, durch Fowler-Nordheim
Tunneln von dem floating Gate durch die dünne Schicht des Tunneloxids
in die Source entfernt zu werden.
-
Zellen werden üblicherweise während einer Leseoperation
gelesen durch Anlegen einer vorbestimmten Spannung an das Steuergate über eine Wortleitung,
einer zweiten vorbestimmten Spannung an die Bitleitung, mit der
die Drain verbunden ist, auf Masse legen der Source und dann Messen
des Stroms auf der Bitleitung. Falls die Zelle programmiert ist
und eine Schwellspannung relativ hoch ist, wird der Strom auf der
Bitleitung Null oder relativ niedrig sein. Falls die Zelle nicht
programmiert oder gelöscht
ist, wird die Schwellspannung relativ niedrig sein, wird die vorbestimmte
Spannung an dem Steuergate den Kanal anreichern und der Strom auf
der Bitleitung wird relativ hoch sein.
-
Bekannte Probleme treten während der
Leseoperation auf, wenn eine an die Wortleitung angelegte Spannung
nicht innerhalb eines vorgegebenen Spannungsbereichs liegt. Falls
die an den Dekodierer der Wortleitung angelegte Spannung zu hoch
ist, können
die Zellen auf dieser Wortleitung physikalisch beschädigt werden
oder es kann eine Störung
der Schwellspannung der Zellen auftreten. Des weiteren kann das
Anlegen einer zu hohen Spannung einen Fehler bei der Aufbewahrung
der Daten in den Zellen verursachen. Hohe Spannungen auf der Wortleitung können auch
die Lebensdauer der Zellen auf einer gegebenen Wortleitung beeinflussen.
Falls die Spannung auf der Wortleitung zu hoch ist, könnten nicht ausreichende
Ströme
entwickelt werden, um eine Zelle auf der Wortleitung korrekt zu
lesen.
-
Zur Zeit bekannte Verfahren zum Versorgen der
Wortleitungen mit Spannung während
der Leseoperation verwenden eine Versorgungsspannung (Vcc), welche
die Versorgungsspannung für
den Flash Speicher ist. Mit der Entwicklung der Flash Speichertechnologie
und kleineren Technologien, die entwickelt worden sind (0,25 Mikron
Prozess, zum Beispiel), ist die akzeptable Größe von Spannung, die während einer
Leseoperation den Wortleitungen zur Verfügung gestellt werden kann,
verringert worden. Daher kann die zum Betrieb des Flash Speichers
erforderliche Versorgungsspannung nicht länger direkt an die Wortleitungen
angelegt werden, ohne die Probleme zu erfahren, die mit den hohen Spannungen
auf der Wortleitung verbunden sind, wie oben beschrieben wurde.
-
Ein weiteres bekanntes Problem mit
dem Anlegen der Spannung auf der Wortleitung, die notwendig ist,
um die Leseoperation auszuführen,
existiert wegen der Veränderungen
der Betriebstemperatur des Flash Speichers. Mit der sich ändernden
Betriebstemperatur der Flash Speicher driftet auch die Spannung
auf der Wortleitung während
einer Leseoperation. Wegen der fortschreitenden Technolo gie ist der
Bereich der auf den Wortleitungen erforderlichen Spannung zur Durchführung der
Leseoperation schmaler geworden. Zur Zeit bekannte Verfahren zum
zur Verfügung
stellen der Spannungen auf der Wortleitung während des Modus des Lesevorgangs stellen
keine Fähigkeiten
zur hohen Geschwindigkeit zur Verfügung, wenn während der
Leseoperation auf den Flash Speicher zugegriffen wird, wodurch die
Zugriffszeit auf diese Speichergeräte verlangsamt wird.
-
Daher existiert aufgrund der weiteren
Miniaturisierung von Mikrochips ein Bedarf nach einem Verfahren
zum Regulieren der Spannung auf der Wortleitung, das eine temperaturkompensierte
voreingestellte Ausgangsspannung zur Verfügung stellt, die geringer ist
als die Versorgungsspannung (Vcc) während einer Leseoperation.
-
Offenbarung
der Erfindung
-
Die vorliegende Erfindung, wie sie
durch die Ansprüche
1 und 3 definiert ist, offenbart ein Verfahren und eine Vorrichtung
zum Regeln der Spannung auf der Wortleitung in einem Flash Speicher,
das die Probleme überwindet,
die durch die weitere Miniaturisierung von Flash Speichern verursacht
werden. Der bevorzugte Flash Speicher umfasst eine Treiberschaltung
für die
Wortleitung, welche eine Versorgungsspannung (Vcc) regelt, um eine
voreingestellte, temperaturkompensierte Spannung auf der Wortleitung
zur Verfügung
zu stellen, die während
einer Leseoperation an mehrere Wortleitungen angelegt werden kann.
Die Treiberschaltung für
die Wortleitung ist fähig
zum Reduzieren der Größe der auf
der Versorgungsspannung (Vcc) verfügbaren Spannung auf einen Pegel,
der akzeptabel ist, um Leseoperationen in dem Flash Speicher auszuführen.
-
Die vorliegende Efindung offenbart
ein Verfahren zum Liefern einer Lesespannung, wenn ein Flash Speichergerät sich im
Lesemodus befindet. In dem bevorzugten Ausführungsbeispiel der Erfindung werden
mehrere Steuersignale mit einer Aktivierungsschaltung erzeugt, in
Reaktion auf Steuersignale, die von einer Zustandsmaschine empfangen
wurden. Die Steuersignale werden zu einer Treiberschaltung für die Wortleitung
geleitet, welche in Reaktion auf die Steuersignale eine voreingestellte
Lesespannung unter Verwendung einer Verbindung zur Versorgungsspannung
erzeugt. In dem bevorzugten Ausführungsbeispiel
redu ziert die Treiberschaltung für die
Wortleitung den Pegel der Spannung von der Größe der Spannung, die auf der
Verbindung zur Versorgungsspannung mit der Treiberschaltung für die Wortleitung
vorhanden ist. Nach der Reduzierung wird die voreingestellte Lesespannung
wenigstens einer Wortleitung in dem Flash Speichergerät während der
Leseoperation zur Verfügung
gestellt.
-
In dem bevorzugten Ausführungsbeispiel
der Erfindung erzeugt die Treiberschaltung für die Wortleitung die voreingestellte
Lesespannung unter Verwendung einer Kette von Widerständen und
einem Stromspiegel. Die Treiberschaltung für die Wortleitung passt Variationen
in dem Spannungspegel auf der Verbindung zur Spannungsversorgung
an, um die voreingestellte Lesespannung auf akzeptablen Pegeln zu
halten. In dem vorliegenden bevorzugten Ausführungsbeispiel wird die voreingestellte
Lesespannung zwischen etwa 3,7–4,5
V gehalten, wenn der Spannungspegel auf der Verbindung zur Versorgungsspannung
zwischen etwa 4,5–5,5
V arbeitet. Die Treiberschaltung für die Wortleitung regelt die Spannung
auf der Verbindung zu der Spannungsversorgung auf die voreingestellte
Lesespannung innerhalb von zehn Nanosekunden, sobald die Aktivierungsschaltung
von der Zustandsmaschine aktiviert wird.
-
Ein weiteres bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung offenbart ein Verfahren zum Regeln einer
Versorgungsspannung in einem Speichergerät, das in dem Lesemodus arbeitet. In
diesem Ausführungsbeispiel
wird die Versorgungsspannung ein Treiberschaltung für die Wortleitung
in dem Flash Speichergerät
zur Verfügung
gestellt. Die Treiberschaltung für
die Wortleitung wird mit einer Aktivierungsschaltung aktiviert,
wenn das Speichergerät
in einem Lesemodus ist. Nachdem die voreingestellte Lesespannung
auf einen voreingestellten Pegel geregelt ist, wird die voreingestellte
Lesespannung zumindest einer Wortleitung in dem Flash Speichergerät zur Verfügung gestellt.
-
Ein weiteres bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung offenbart eine Vorrichtung zum Regeln
der Spannung auf der Wortleitung für die Verwendung während des
Lesemodus in einem Flash Speichergerät. Die Vorrichtung zum Regeln
der Spannung umfasst eine Aktivierungsschaltung, die mit einer Zustandsmaschine
elektrisch verbunden ist. Die Zustandsmaschine steuert die Aktivierungsschaltung
mit mehreren Steuersignalen, die unter Verwendung mehrerer Steuerleitungen
mit der Aktivierungsschaltung verbunden sind. Eine Treiberschaltung
für die
Wortleitung ist elektrisch mit der Aktivierungsschaltung verbunden.
Die Treiberschaltung für
die Wortleitung regelt die Spannung auf der Verbindung zu der Versorgungsspannung
auf eine voreingestellte Lesespannung in Reaktion auf ein Signal von
der Aktivierungsschaltung. Zumindest eine Wortleitung ist elektrisch
mit der Treiberschaltung für
die Wortleitung verbunden, welche die voreingestellte Lesespannung
während
des Lesemodus zumindest einer Wortleitung zur Verfügung stellt.
-
Die bevorzugten Ausführungsbeispiele
der vorliegenden Erfindung offenbaren Verfahren und Vorrichtungen,
die schnell und genau eine voreingestellte Lesespannung an Wortleitungen
in einem Flash Speichergerät
während
des Lesemodus zur Verfügung
stellen. Die vorliegende Erfindung überwindet die Probleme, die
erzeugt werden durch die verringerten Größen der Transistoren, wie etwa
Transistorgrößen von
0,25 μm,
und die Aussetzung dieser Transistoren, welche die Speicherzellen
in Wortleitungen bilden, unter Spannungspegel, welche die in diesen
Speicherzellen gespeicherten Daten stören können. Die vorliegende Erfindung
offenbart eine Treiberschaltung für die Wortleitung, welche eine
reduzierte voreingestellte Lesespannung an Wortleitungen in einem
Flash Speichergerät
innerhalb von 10 Nanosekunden der Aktivierung zur Verfügung stellen
kann, die nicht die in den Speicherzellen in der Wortleitung gespeicherten
Daten stören
werden. Damit löst
die vorliegende Erfindung die Probleme, die während des Lesemodus in einem
Flash Speichergerät
durch das Anlegen von Spannungspegeln, die zu hoch sind, an die
Wortleitungen erzeugt werden.
-
Diese und weitere Merkmale und Vorteile
der Erfindung werden offenbar bei der Betrachtung der folgenden
detaillierten Beschreibung der zur Zeit bevorzugten Ausführungsbeispiele
der Erfindung, gesehen in Verbindung mit den angefügten Zeichnungen.
-
Kurze Beschreibung
der Zeichnungen
-
1 stellt
ein Blockdiagramm eines Bereichs eines bevorzugten Flash Speichers
dar, der ein bevorzugtes Ausführungsbeispiel
der Erfindung enthält.
-
2 ist
eine Schaltung verkörpernd
die bevorzugte Aktivierungsschaltung der vorliegenden Erfindung.
-
3 ist
eine Schaltung verkörpernd
die bevorzugte Treiberschaltung für die Wortleitung der vorliegenden
Erfindung.
-
Wege zum Ausführen der
Erfindung
-
Die beispielhaften Ausführungsbeispiele
der Erfindung werden unten unter Bezugnahme auf bestimmte Konfigurationen
weiter ausgeführt
und die Fachmann würde
erkennen, dass verschiedene Änderungen
und Modifikationen an den bestimmten Konfigurationen gemacht werden
können,
während in
dem Umfang der Erfindung geblieben wird. Die Erfindung kann mit
jedem Typ von Speichergeräten
verwendet werden, jedoch ist das bevorzugte Ausführungsbeispiel der Erfindung
für einen
Flash Speicher entworfen worden. Alle elektrischen Parameter sind lediglich
beispielhaft angegeben und können
verändert
werden, um mit verschiedenen Speichergeräten verwendet zu werden, die
andere elektrische Parameter verwenden. Zum Beispiel wird in dem
bevorzugten Ausführungsbeispiel
eine Versorgungsspannung (Vcc) als 5,0 V betrachtet, aber könnte alternativ
3,3 V, 1,8 V oder weitere andere Versorgungsspannungen sein. Wenn
eine andere Versorgungsspannung gewählt wird, würden die verschiedenen Betriebspegel
geändert
werden, um die andere Versorgungsspannung unterzubringen, wie im
Stand der Technik bekannt ist. Des weiteren driftet, wie der Fachmann
erkennen würde,
die Versorgungsspannung (Vcc) oftmals zwischen Spannungsbereichen während des
Betriebs wegen Last und verschiedenen anderen Betriebsparametern:
-
l stellt
einen Bereich eines bevorzugten Flash Speichers 10 dar,
der ein Ausführungsbeispiel der
vorliegenden Erfindung enthält.
Der Flash Speicher 10 umfasst eine Aktivierungsschaltung
für die Wortleitung 12,
eine Verbindung zu der Versorgungsspannung (Vcc) 14, eine
Treiberschaltung für
die Wortleitung 16 und mehrere Wortleitungen 18.
In dem bevorzugten Ausführungsbeispiel
der Efindung ist die Aktivierungsschaltung für die Wortleitung 12 mit
der Treiberschaltung für
die Wortleitung 16 elektrisch verbunden. Die Verbindung
zu der Versor gungsspannung (Vcc) 14 ist ebenfalls mit der
Treiberschaltung für
die Wortleitung 16 elektrisch verbunden und versorgt die
Treiberschaltung für
die Wortleitung 16 mit elektrischer Energie, die während der
Leseoperation den Wortleitungen 18 zugeführt wird.
Die Treiberschaltung für
die Wortleitung 16 ist mit den Wortleitungen 18 in
dem Flash Speicher 10 elektrisch verbunden. Wie oben ausgeführt wird
die Treiberschaltung für
die Wortleitung 16 verwendet, um die voreingestellte Lesespannung
zu erzeugen, die während
einer Leseoperation in dem Flash Speicher 10 an die entsprechenden
Wortleitungen 18 angelegt wird.
-
In dem bevorzugten Ausführungsbeispiel
der Erfindung empfängt
die Aktivierungsschaltung für
die Wortleitung 12 Steuersignale von einer Zustandsmaschine
(nicht gezeigt), wenn die Leseoperation von dem Flash Speicher 10 durchgeführt wird.
Wie in dem Stand der Technik bekannt, werden Zustandsmaschinen verwendet,
um die Gesamtoperation des Flash Speichers 10 in Reaktion
auf Befehlssätze
zu steuern, die von der Zustandsmaschine empfangen werden. In dem
bevorzugten Ausführungsbeispiel
ist es lediglich notwendig zu verstehen, dass die Zustandsmaschine
voreingestellte Steuersignale erzeugt, die an die Aktivierungsschaltung
für die
Wortleitung 12 geleitet werden, wenn die Leseoperation
in dem Flash Speicher 10 auftritt.
-
Wenn die Aktivierungsschaltung für die Wortleitung
die Steuersignale empfängt,
erzeugt die Aktivierungsschaltung für die Wortleitung 12 die
voreingestellten Steuersignale, die an die Treiberschaltung für die Wortleitung 16 gesendet
werden. In dem bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung ist die Treiberschaltung für die Wortleitung 16 elektrisch
mit der Verbindung zu der Versorgungsspannung (Vcc) 14 verbunden,
welche in der Stärke der
Spannung von 4,5 V–5,5
V variieren kann. Wie zuvor ausgeführt würde der Fachmann erkennen, dass
während
des Betriebs der Spannungspegel auf der Verbindung zu der Versorgungsspannung
(Vcc) 14 schwanken kann wegen Ladebedingungen und auch
verschiedenen anderen Betriebsparametern.
-
Während
des Betriebs reduziert die Treiberschaltung für die Wortleitung 16 die
Versorgungsspannung (Vcc) 14 auf einen vorbestimmten Schwellspannungspegel,
der in dem bevorzugten Ausführungsbeispiel
zwischen 3,7 V–4,5
V ist. Wie zuvor ausgeführt
ist die Treiberschaltung für
die Wortleitung 14 mit den entspre chenden Wortleitungen 18 in
dem Flash Speicher 10 elektrisch verbunden. Insbesondere
wird eine Ausgangsleitung für
die Lesespannung (VPXG) 20 verwendet, um den Ausgang der
Treiberschaltung für
die Wortleitung 16 mit den Wortleitungen 18 elektrisch
zu verbinden. Der voreingestellte Pegel der Leseschwellspannung,
der auf der Ausgangsleitung für
die Lesespannung (VPXG) 20 der Treiberschaltung für die Wortleitung 16 erzeugt
wird, repräsentiert
eine Spannung, die in der Größe kleiner
ist als die Größe der Spannung,
die auf der Verbindung zu der Versorgungsspannung (Vcc) 14 vorhanden
ist. Die Größe der Leseschwellspannung,
die auf der Ausgangsleitung für
die Lesespannung (VPXG) 20 verfügbar ist, ist ein Spannungspegel,
der angemessen ist für
Einleitung auf die Wortleitungen 18 ohne eine Schädigung der Kernzellen
zu verursachen, wenn der Flash Speicher 10 eine Leseoperation
durchführt.
-
In dem bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung wird der Spannungspegel der Wortleitungen 18 von
der Treiberschaltung für
die Wortleitung 16 bei optimalen Betriebspegeln der Spannung
gehalten während
Veränderungen
in der Versorgungsspannung (Vcc), die auf der Verbindung zu der
Versorgungsspannung (Vcc) 14 verfügbar ist. Sobald von der Treiberschaltung
für die
Wortleitung 16 geregelt wird die voreingestellte Leseschwellspannung,
die von der Treiberschaltung für
die Wortleitung 16 erzeugt wird, auf der Ausgangsleitung
für die
Lesespannung (VPXG) 20 an die entsprechenden Wortleitungen 18 des
Flash Speichers 10 weiter geleitet. Der Fachmann würde erkennen,
dass Dekodierer verwendet werden, um die voreingestellte Leseschwellspannung
zu leiten, die von der Ausgangsleitung für die Lesespannung (VPXG) 20 an
die Wortleitungen 18 weiter geleitet wird. Für die Zwecke
der vorliegenden Erfindung ist es ausreichend zu verstehen, dass
die voreingestellte Leseschwellspannung, die auf der Ausgangsleitung
für die
Lesespannung (VPXG) 20 der Treiberschaltung für die Wortleitung 16 erzeugt
wird, während
Leseoperationen an die Wortleitungen 18 weiter geleitet
wird.
-
2 ist
eine Schaltung verkörpernd
die bevorzugte Aktivierungsschaltung für die Wortleitung 12,
die in dem vorliegenden offenbarten Ausführungsbeispiel des Flash Speichers 10 verwendet wird.
Die bevorzugte Aktivierungsschaltung 12 enthält ein NAND
Gatter 24, mehrere Inverter 26–36, mehrere p Kanal
Transistoren 38–40,
einen n Kanal Transistor 42, eine Masseverbindung 46 und
meh rere NOR Gatter 48–50,
die wie in 2 dargestellt elektrisch
verbunden sind. Wenn der bevorzugte Flash Speicher 10 eine
Leseoperation durchführt, empfängt die
Aktivierungsschaltung für
die Wortleitung 12 von der Zustandsmaschine voreingestellte Ausgangssignale.
Wie den Fachmännern
bekannt ist, steuern Zustandsmaschinen den Gesamtbetrieb von Flash
Speichergeräten
durch die Verwendung von verschiedenen Logikschaltungen, die außerhalb des
Umfangs der Erfindung liegen.
-
Die voreingestellten Steuersignale,
die von der Zustandsmaschine erzeugt werden, werden von der Aktivierungsschaltung
für die
Wortleitung 12 auf einer Pumpfreigabeleitung (ENVPP) 52,
einer Sourceausschaltleitung (VPXG2OFFB) 54, einer CAM Freigabeleitung
(PRDI) 56, einer Adressübersetzungsdetektorleitung
(ATD) 58 und einer Leseleitung 60 empfangen. Bezugnehmend
auf 2 sind die Adressübersetzungsdetektorleitung
(ATD) 58 und die Leseleitung 60 mit dem NAND Gatter 24 elektrisch verbunden.
Die CAM Freigabeleitung (PRDI) 56 ist mit dem Inverter 26 elektrisch
verbunden und die Pumpfreigabeleitung (ENVPP) 52 ist mit
dem Inverter 30 elektrisch verbunden. Die Sourceausschaltleitung
(VPXG2OFFB) 54 ist mit dem NOR Gatter 48 elektrisch
verbunden. Der Transistor 38 und der Transistor 40 sind
auch mit der Verbindung zu der Versorgungsspannung (Vcc) 14 verbunden.
Wie der Fachmann erkennen würde,
bestimmen die voreingestellten Ausgangssignale, die an die Aktivierungsschaltung
für die
Wortleitung 12 weiter geleitet werden, die Logikzustände, die
auf einer ersten Erzeugungseinschaltleitung (GENON) 62 und
einer zweiten Erzeugungseinschaltleitung (GENONB) 64 erzeugt
werden, welche die Ausgangsleitungen der Aktivierungsschaltung für die Wortleitung 12 repräsentieren,
die mit der Treiberschaltung für
die Wortleitung 16 elektrisch verbunden sind.
-
Während
des Betriebs des Flash Speichers 10 aktiviert die Aktivierungsschaltung
für die
Wortleitung 12 die Treiberschaltung für die Wortleitung 16 durch
eine Bereitstellung von elektrischen Signalen auf der ersten Erzeugungseinschaltleitung
(GENON) 62 und der zweiten Erzeugungseinschaltleitung (GENONB) 64.
Die erste Erzeugungseinschaltleitung (GENON) 62 und die
zweite Erzeugungseinschaltleitung (GENONB) 64 sind mit
der Treiberschaltung für die
Wortleitung 16 elektrisch verbunden. Die auf der ersten
Erzeugungseinschaltleitung (GENON) 62 und der zweiten Erzeugungseinschaltleitung
(GENONB) 64 zur Verfügung
gestellten elektrischen Signale werden von dem Ausgang des NOR Gatters50
geliefert. Wenn der Ausgang des NOR Gatters 50 aufhört zu leiten
(logisch "0"), fängt die
erste Erzeugungseinschaltleitung (GENON) 62 an zu leiten
(logisch "1") und die zweite
Erzeugungseinschaltleitung (GENONB) 64 hört auf zu
leiten (logisch "0"), wodurch die Treiberschaltung
für die
Wortleitung 16 aktiviert wird. Auf ähnliche Weise, wenn der Ausgang
des NOR Gatters 50 anfängt
zu leiten (logisch "1"), hört die erste
Erzeugungseinschaltleitung (GENON) 62 auf zu leiten (logisch "0") und die zweite Erzeugungseinschaltleitung
(GENONB) 64 fängt
an zu leiten (logisch "1"), wodurch die Treiberschaltung
für die
Wortleitung 16 deaktiviert wird.
-
3 stellt
eine Schaltung dar verkörpernd die
bevorzugte Treiberschaltung für
die Wortleitung 16, die in dem Flash Speicher 10 verwendet
wird. Die bevorzugte Treiberschaltung für die Wortleitung 16 enthält mehrere
p Kanal Transistoren 70 –80, mehrere n Kanal
Transistoren 90–92,
mehrere Widerstände 94 und
ein NOR Gatter 96, die wie in 3 dargestellt elektrisch verbunden sind.
Wie dargestellt sind die p Kanal Transistoren 70, 72, 74, 76 und
der niedrigschwellige n Kanal Transistor 92 mit der Verbindung
zu der Versorgungsspannung (Vcc) 14 elektrisch verbunden.
Des weiteren sind ein Auswahlwiderstand 94 und die n Kanal
Transistoren 82, 84 und 86 mit der Masseverbindung 46 elektrisch
verbunden. Wie weiter dargestellt sind die Wiederstände 94 elektrisch
in Reihe geschaltet und die Transistoren 78, 88 und 90 sind
elektrisch zwischen einem vorbestimmten Paar von Widerständen 94 verbunden.
Der Fachmann würde
erkennen, dass die Widerstände 94 einen
Spannungsteiler bilden, der den Spannungspegel, der von der Verbindung
zu der Versorgungsspannung (Vcc) 14 zur Verfügung steht,
in jeder Stufe reduziert.
-
In dem bevorzugten Ausführungsbeispiel sind
die Widerstände 94 in
einem Verhältnis
aus p Kanal Widerständen
gemacht. Die p Kanal Widerstände
eliminieren die Prozessabweichung voneinander während des Betriebs. Daher beeinflusst
die Temperatur des Flash Speichers 10 nicht den Spannungsabfall über die
Widerstände 94.
Für miniaturisierte
Flash Speicher 10, insbesondere diejenigen entworfen unter
Verwendung der 0,25 μm
Transistorgrößen Technologie,
muss die während
des Lesemodus an die Wortleitungen 18 angelegte Spannung niedriger
sein als die Größe der Spannung,
die von der Verbindung zu der Versorgungsspannung (Vcc) 14 zur
Verfügung
gestellt wird. Des weiteren muss der an die Wortleitungen 18 angelegte
Spannungspegel sich an Änderungen
des Spannungspegels auf der Verbindung zu der Versorgungsspannung
(Vcc) 14 anpassen. Die Kette von Widerständen 94 stellt daher
ein schnelles Verfahren zum Reduzieren der Spannung auf der Verbindung
zu der Versorgungsspannung (Vcc) 14 auf einen akzeptablen
Pegel zur Verfügung.
-
Die Kette der Widerstände 94 gleicht Änderungen
in den Betriebsbedingungen aus und variiert den Spannungspegel,
der den Wortleitungen 18 während des Lesemodus zur Verfügung gestellt
wird, wenn verschiedene Betriebsparameter sich ändern. In dem bevorzugten Ausführungsbeispiel
reduziert die Treiberschaltung für
die Wortleitung 16 den Spannungspegel auf der Verbindung
zu der Versorgungsspannung auf 82 Prozent des ursprünglichen
Spannungspegels. Damit wird, weil die Stärke der Spannung auf der Verbindung
zu der Versorgungsspannung (Vcc) 14 von etwa 4,5–5,5 V variiert,
der Pegel der Ausgangsspannung der Treiberschaltung für die Wortleitung
von etwa 3,7–4,5
V variieren. Der Fachmann würde
erkennen, dass die Widerstandswerte der Widerstände 94 und die Anzahl
der Widerstände 94 variieren
können
und dass der Prozentsatz der Spannungsreduktion sich mit den Änderungen
der Widerstandswerte und der Anzahl der Widerstände 94 ändert.
-
Während
des Betriebs hört,
wenn die Treiberschaltung für
die Wortleitung 16 von der Aktivierungsschaltung für die Wortleitung 12 aktiviert
wird, die zweite Erzeugungseinschaltleitung (GENONB) 64 auf
zu leiten (logisch "0"), wodurch der Transistor 70 mit
Energie versorgt wird, der einen Strompfad für die von der Verbindung zu
der Versorgungsspannung (Vcc) 14 zur Verfügung gestellte
Spannung vervollständigt,
um durch die Widerstände 94 zu
fließen.
Die Widerstände 94 sind
konfiguriert, um die voreingestellte Leseschwellspannung an einem
ersten Schaltungsknoten (VV1) 100 zu erzeugen und zu halten. Wie
oben ausgeführt
stellt die Stärke
der Spannung an dem ersten Schaltungsknoten (VV1) 100 ein
Verhältnis
der Versorgungsspannung (Vcc) 14 basierend auf der Bildung
des Widerstands der Kette der Widerstände 94 und den Spannungsänderungen
in der Verbindung zu der Versorgungsspannung (Vcc) 14 dar.
Während
des Betriebs steuert die Spannung an dem ersten Schaltungsknoten
(VV1) 100 die Aktivierung des niedrigschwelligen n Kanal
Transistors 88, der mit den Widerständen 94 an dem ersten
Schaltungsknoten (W1) 100 elektrisch verbunden ist. Der nied rigschwellige
n Kanal Transistor 88 wiederum steuert den Betrieb der p Kanal Transistoren 74, 76 und
der n Kanal Transistoren 82, 84. Die p Kanal Transistoren 74, 76 und
die n Kanal Transistoren 82, 84 bilden zwei Umschaltschaltungen 101,
die fähig sind,
einen Strompfad für
den niedrigschwelligen Transistor 90 und den p Kanal Transistor 78 in
Reaktion auf voreingestellte Eingangssignale zu schaffen.
-
Wie zuvor ausgeführt fängt, wenn die Treiberschaltung
für die
Wortleitung 16 von der Aktivierungsschaltung für die Wortleitung 12 aktiviert
wird, die erste Erzeugungseinschaltleitung (GENON) 62 an
zu leiten (logisch "1"), wodurch dem Transistor 72 die
Energie entzogen wird. Dies veranlasst, dass der p Kanal Transistor 74 und
der p Kanal Transistor 76 mit Energie versorgt werden,
wodurch ein Strompfad zu dem niedrigschwelligen n Kanal Transistor 90 und den
n Kanal Transistoren 82, 84 erzeugt wird. Ein Stromspiegel 102 wird
durch die elektrischen Verbindungen der niedrigschwelligen n Kanal
Transistoren 90, 92 und der p Kanal Transistoren 78, 80 erzeugt, wie
in 3 dargestellt. Die
p Kanal Transistoren 70, 72, 74, 76 und
der niedrigschwellige n Kanal Transistor 90 werden ebenso
mit der Verbindung zu der Versorgungsspannung (Vcc) 14 elektrisch
verbunden. Der Stromspiegel 102 wird verwendet, um die
voreingestellte Leseschwellspannung zu erzeugen, die während des
Betriebs auf der Ausgangsleitung für die Lesespannung (VPXG) 20 an
die Wortleitungen 18 geliefert wird. Der Fachmann würde erkennen, dass
der Stromspiegel 102 die an dem ersten Schaltungsknoten
(VV1) 100 erzeugte Spannung an die Ausgangsleitung für die Lesespannung
(VPXG) 20 reflektiert, wo sie dann mit den Wortleitungen 18 verbunden
wird. Wegen der Betriebscharakteristika des Stromspiegels 102 ist
die Größe der auf
der Ausgangsleitung für
die Lesespannung (VPXG) 20 reflektierten Spannung geringfügig niedriger
als die an dem ersten Schaltungsknoten (VV1) 100 verfügbare.
-
Bezugnehmend auf 3 ist das NOR Gatter 96 mit
einem zweiten Spannungsknoten (W2) 104 über einen Inverter 98,
die Sourceausschaltleitung (VPXG2OFFB) 54 und den n Kanal
Transistor 86 elektrisch verbunden. Das NOR Gatter 96 wird
von der Sourceausschaltleitung (VPXG2OFFB) 54 und dem zweiten
Spannungsknoten (VV2) 104 gesteuert. Während des Betriebs aktiviert
der Ausgang des NOR Gatters 96 den n Kanal Transistor 86,
um den Strompfad für den
niedrigschwelligen n Kanal Transistor 92 und den p Kanal
Transistor 80 zu vervollständigen. Wie in 3 dargestellt ist der zweite Spannungsknoten
(W2) 104 zwischen den Gates der niedrigschwelligen n Kanal
Transistoren 90, 92 angeordnet. Wie zuvor ausgeführt wird
die Sourceausschaltleitung (VPXG2OFFB) 54 von der Zustandsmaschine
gesteuert und wird als ein Steuereingang zu dem NOR Gatter 96 verwendet.
-
Die Treiberschaltung für die Wortleitung 16 agiert
daher als ein Puffer mit hoher Geschwindigkeit, der die Wortleitungen 18 auf
einen Spannungspegel von etwa 82 Prozent des Werts der Versorgungsspannung
(Vcc) innerhalb von 10 Nanosekunden auflädt, wenn der Chip den Lesemodus
betritt. Dies schützt
die Kernzellen in den Wortleitungen 18 vor dem Anlegen
einer Spannung, die hoch genug ist, um die in den Kernzellen gespeicherten
Daten zu stören
oder einen Fehler bei der Aufbewahrung der Daten durch eine Ladungsverstärkung zu
verursachen. Wie oben ausgeführt
müssen,
wegen der Verringerung der Größen der
Zellen, die durch die Verwendung der 0,25 μm Prozesstechnologie realisiert
sind, die an die Wortleitungen 18 während des Lesemodus angelegten
Spannungspegel reduziert werden. Die vorliegende Erfindung offenbart
Verfahren und Vorrichtungen zum Verringern des Pegels der Versorgungsspannung
(Vcc) mit einer Hochgeschwindigkeits-Treiberschaltung für die Wortleitung 16,
bevor die zum Lesen der Kernzellen in den Wortleitungen 18 erforderliche
Spannung an die Wortleitungen 18 angelegt wird.
-
Während
die Erfindung in ihren zur Zeit am besten bekannten Betriebsmodi
und Ausführungsbeispielen
beschrieben worden ist, werden dem Fachmann weitere Modi und Ausführungsbeispiele der
Erfindung offenbar werden und es sind die folgenden Ansprüche, die
beabsichtigt sind, den Umfang der Efindung zu definieren.