DE60202077T2

DE60202077T2 - Spannungserhöhungs-schaltung mit bestimmung der versorgungsspannung zur kompensation von schwankungen der versorungsspannung beim lesen

Info

Publication number: DE60202077T2
Application number: DE60202077T
Authority: DE
Inventors: Q. Binh LE; Masaru Kodaina-shi YANO; Santosh K. Yachareni
Original assignee: Spansion LLC
Current assignee: Spansion LLC
Priority date: 2001-07-25
Filing date: 2002-03-14
Publication date: 2005-11-03
Anticipated expiration: 2022-03-15
Also published as: KR100865587B1; KR20040043165A; EP1410396A1; JP2005526338A; US6535424B2; US20030021152A1; CN100557701C; WO2003012793A1; DE60202077D1; TW563136B; CN1541393A; EP1410396B1

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft generell Speichersysteme und insbesondere Flash-Speicher-Array-Systeme und -Verfahren zum Bilden einer Spannungs-Boost-Schaltung, bei denen eine Spannungsdetektionsschaltung (z. B. ein Analog-/Digital-Konverter-Digital-Thermometer) zum Messen der an die Spannungs-Boost-Schaltung angelegten V_CC verwendet werden kann, und eine Boost-Kompensationsschaltung zum Regeln der Boost-Spannung, die aus inhärenten reflektierten VCC-Schwankungen heraus erzeugt wird.
TECHNISCHER HINTERGRUND
Flash- und andere Typen elektronischer Speichervorrichtungen sind aus Tausenden von Millionen von Speicherzellen ausgebildet, die in der Lage sind, Daten einzeln zu speichern und Zugriff auf sie zu ermöglichen. Eine typische Speicherzelle speichert ein einzelne binäre Information, die als ein Bit bezeichnet wird, das einen von zwei möglichen Zuständen aufweist. Die Zellen sind normalerweise in Form mehrere Zell-Einheiten wie z. B. Bytes, die acht Zellen aufweisen, und Wörter organisiert, die sechzehn oder mehr derartiger Zellen aufweisen, welche gewöhnlich in Mehrfacheinheiten von acht konfiguriert sind. Das Speichern von Daten in derartigen Speichervorrichtungs-Architekturen wird durchgeführt durch Schreiben in ein bestimmtes Set von Speicherzellen, das manchmal als Programmieren der Zellen bezeichnet wird. Das Rückgewinnen von Daten aus den Zellen wird in einer Lese-Operation durchgeführt. Zusätzlich zu Programmier- und Lese-Operationen können Gruppen von Zellen in einer Speichervorrichtung gelöscht werden, wobei jede Zelle in der Gruppe auf einen bekannten Zustand programmiert wird.
Die einzelnen Zellen sind in Form einzeln adressierbarer Einheiten oder Gruppen wie z. B. Bytes oder Wörter organisiert, auf die von einer Adress-Dekodierschaltung zwecks Lese-, Programmier- oder Lösch-Operationen zugegriffen wird, wobei derartige Operationen an den Zellen in einem bestimmten Byte oder Wort durchgeführt werden können. Die einzelnen Speicherzellen weisen typischerweise eine Halbleiterstruktur auf, die zum Speichern von Daten-Bits geeignet ist. Beispielsweise enthalten zahlreiche herkömmliche Speicherzellen eine Metalloxid-Halbleiter-(MOS-)Vorrichtung, wie z. B. einen Transistor, in dem eine binäre Information gehalten werden kann. Die Speichervorrichtung enthält eine geeignete Dekodier- und Gruppenwählschaltung zum Adressieren derartiger Bytes oder Wörter, sowie eine Schaltung zum Ausgeben von Spannungen an diejenigen Zellen, die betätigt werden, um die gewünschte Operation durchzuführen.
Die Lösch-, Programmier- und Lese-Operationen werden normalerweise durch Anlegen geeigneter Spannungen an bestimmte Anschlüsse der Zell-MOS-Vorrichtung durchgeführt. Bei einer Lösch- oder Programmier-Operation werden die Spannungen derart angelegt, dass eine Ladung in der Speicherzelle gespeichert wird. Bei einer Lese-Operation werden geeignete Spannungen angelegt, um einen Strom in die Zelle fließen zu lassen, wobei der Betrag dieses Stroms den Wert der in der Zelle gespeicherten Daten angibt. Die Speichervorrichtung enthält eine geeignete Schaltung zum Detektieren des resultierenden Zellstroms, um die in der Zelle gespeicherten Daten zu bestimmen, wobei dieser Strom dann an Datenbus-Anschlüsse der Vorrichtung angelegt wird, die zum Zugriff auf andere Vorrichtungen in dem System dient, in dem die Speichervorrichtung verwendet wird.
Bei einem Flash-Speicher handelt es sich um einen Typ eines elektronischen Speichermediums, das neubeschrieben werden kann und seinen Inhalt ohne Energie halten kann. Flash-Speichervorrichtungen haben normalerweise eine Lebensdauer von 100K- bis 1MEG-Schreibzyklen. Anders als dynamische Direktzugriffspeicher-(DRAM-) sowie statische Direktzugriffsspeicher(SRAM-) Speicherchips, bei denen ein einzelnes Byte gelöscht werden kann, wird ein Flash-Speicher typischerweise in festgelegten Mehrbit-Blöcken oder -Sektoren gelöscht. Herkömmliche Flash-Speicher sind als Zellstruktur ausgebildet, bei der in jeder Flash-Speicherzelle ein einzelnes Bit an Information gespeichert werden kann. Bei derartigen Einzel-Bit-Speicher-Architekturen weist jede Zelle typischerweise eine MOS-Transistor-Struktur mit einer Source, einem Drain und einem Kanal in einem Substrat oder einem P-Graben auf, sowie eine gestapelte Gate-Struktur, die über dem Kanal liegt. Das gestapelte Gate kann ferner eine mit dünnem Gate ausgelegte dielektrische Schicht aufweisen (die oft als Tunnel-Oxid bezeichnet), die auf der Oberfläche des P-Graben ausgebildet ist. Das gestapelte Gate enthält ferner ein Polysilicium-Floating-Gate, das über dem Tunnel-Oxid liegt, und eine Interpoly-Dielektrikum-Schicht, die über dem Floating Gate liegt. Die Interpoly-Dielektrikum-Schicht ist oft ein mehrschichtiger Isolator wie z. B. eine Oxid-Nitrid-Oxid-(ONO-) Schicht mit zwei Oxid-Schichten, zwischen denen eine Nitrid-Schicht eingeschichtet ist. Schließlich liegt auf der Interpoly-Dielektrikum-Schicht ein Polysilicium-Steuer-Gate.
Das Steuer-Gate ist mit einer Wortleitung verbunden, die für eine Reihe derartiger Zellen vorgesehen ist, um Sektoren derartiger Zellen in einer typischen NOR-Konfiguration auszubilden. Zusätzlich sind die Drain-Bereiche der Zellen durch eine leitfähige Bitleitung miteinander verbunden. Der Kanal der Zelle leitet Strom zwischen der Source und dem Drain entsprechend einem elektrischen Feld, das in dem Kanal von der gestapelten Gate-Struktur entwickelt wird. Bei der NOR-Konfioguration ist jeder Drain-Anschluss der Transistoren in einer einzelnen Spalte mit der leichen Bitleitung verbunden. Zudem ist bei jeder Flash-Zelle, die zu einer gegebenen Bitleitung gehört, ihr gestapelter Gate-Anschluss mit einer unterschiedlichen Wortleitung verbunden, während sämtliche Flash-Zellen in dem Array an ihren Source-Anschlüssen mit einem gemeinsamen Source-Anschluss verbunden sind. Bei Betrieb werden die einzelnen Flash-Zellen über die jeweilige Bitleitung und Wortleitung mittels einer Peripherie-Dekodier- und Steuerschaltung adressiert, um Programmier-(Schreib-), Lese- und Lösch-Funktionen auszuführen.
Das Programmieren einer derartigen Einzelbit-Stacked-Gate-Flash-Speicherzelle erfolgt durch Anlegen einer relativ hohen Spannung an das Steuer-Gate und Verbinden der Source mit Masse und des Drains mit einem vorbestimmten Potential, das über der Source liegt. Ein resultierendes hohes elektrisches Feld an dem Tunnel-Oxid führt zu einer Erscheinung, die als "Fowler-Nordheim"-Tunnelung bezeichnet wird. Während dieses Vorgangs gelangen Elektronen in dem Kern-Zellen-Kanal-Bereich mittels Tunneleffekt durch das Gate-Oxid in das Floating Gate und werden in dem Floating Gate eingeschlossen, da das Floating Gate von dem Interpoly-Dielektrikum und dem Tunnel-Oxid umgeben ist. Als Resultat der eingeschlossenen Elektronen steigt die Schwellspannung der Zelle an. Diese Veränderung der Schwellspannung (und dadurch der Kanal-Leitfähigkeit) der Zelle, die durch die eingeschlossenen Elektronen erzeugt wird, bewirkt das Programmieren der Zelle.
Zum Löschen einer typischen Einzelbit-Stacked-Gate-Flash-Speicherzelle wird eine relativ hohe Spannung auf die Source aufgebracht, und das Steuer-Gate wird auf einem negativen Potential gehalten, während das Drain floaten kann. Unter diesen Umständen wird ein starkes elektrisches Feld an dem Tunnel-Oxid zwischen dem Floating Gate und der Source entwickelt. Die Elektronen, die in dem Floating Gate eingeschlossen sind, strömen unter Zusammenballung zu dem Bereich des Floating Gate, das über dem Source-Bereich liegt, und in den Source-Bereich, und zwar unter dem Effekt der "Fowler-Nordheim"-Tunnelung durch das Tunnel-Oxid. Wenn die Elektronen von dem Floating Gate entfernt werden, wird die Zelle gelöscht.
Bei einer Lese-Operation wird eine bestimmte Spannung an den Drain zur Source des Zell-Transistors angelegt. Das Drain der Zelle ist die Bitleitung, die mit den Drains weiterer Zellen in einer Byte- oder Wortgruppe verbunden sein kann. Die Spannung an dem Drain bei herkömmlichen Stacked-Gate-Speicherzellen ist bei einer Lese-Operation typischerweise zwischen 0,5 und 1,0 Volt vorgesehen. Dann wird eine Spannung an das Gate (z. B. die Wortleitung) der Speicherzell-Transistors angelegt, um einen Strom von dem Drain zur Source strömen zu lassen. Die Lese-Operations-Gate-Spannung wird typischerweise auf einem Pegel zwischen einer programmierten Schwellspannung (V_CC) und der unprogrammierten Schwellspannung angelegt. Der resultierende Strom wird gemessen, wodurch die Bestimmung des in der Zelle gespeicherten Datenwerts durchgeführt wird.
In der letzen Zeit sind Zwei-Bit-Flash-Speicherzellen eingeführt worden, die das Speicher von zwei Bits an Information in einer einzelnen Speicherzelle ermöglichen. Die Bitleitungs-Spannung, die zum Lesen von Zwei-Bit-Flash-Speicherzellen erforderlich ist, ist typischerweise höher als diejenige von Einzelbit-Stacked-Gate-Architektur-Speicherzellen, was aufgrund der physischen Konfiguration der Zwei-Bit-Zelle der Fall ist. Beispielsweise erfordern einige Zwei-Bit-Speicherzell-Architekturen zwischen 1,5 und 2,0 Volt, um die Bitleitung oder das Drain derartiger Zellen in einer Lese-Operation korrekt vorzuspannen. Da die auf die Bitleitung oder das Drain der Speicherzelle aufgebrachte Spannung von der Speichervorrichtungs-Versorgungsspannung (V_CC) abgeleitet wird, kann die Fähigkeit zum Erzeugen der höheren Bitleitungs-Spannung, die zum Lesen der neueren Zwei-Bit-Speicherzellen erforderlich ist, möglicherweise beeinträchtigt werden, wenn die Versorgungsspannung an oder nahe den unteren Bemessungspegeln liegt. Zudem können Niedrigenergie-Anwendungsfälle von Speichervorrichtungen, wie z. B. von Handys, Laptop-Computern und dgl. die verfügbare Versorgungsspannung weiter reduzieren.
Bei einer herkömmlichen Flash-Speichervorrichtung legen für Lese-Modus-Operationen von Speicherzellen Boost-Spannungsschaltungen eine Boost-Wortleitungs-Spannung an. V_CC-Schwankungen werden während eines Lese-Operation typischerweise in dem Ausgangssignal der Boost-Spannungsschaltung reflektiert, das der Wortleitung des Flash-Speicher-Arrays zugeführt wird. Eine derartige Schwankung von Wortleitungs-Spannungen aus der Boost-Schaltung verschlechtern die Fähigkeit der im Lese-Modus befindlichen Schaltung, präzise zu unterscheiden, ob eine Zelle programmiert ist oder nicht. Somit besteht Bedarf an einer Vorrichtung zur Kompensation der Schwankungen der V_CC, die der Boost-Spannungsschaltung zugeführt wird, und an einer schnellen Boost-Regelung.
OFFENBARUNG DER ERFINDUNG
Im Folgenden wird eine vereinfachte Zusammenfassung der Erfindung gegeben, um ein Grundverständnis einiger Aspekte der Erfindung zu geben. Diese Zusammenfassung stellt keinen erschöpfenden Überblick über die Erfindung dar. Sie ist weder dazu vorgesehen, Kernelemente oder kritische Elemente der Erfindung festzulegen, noch soll sie den Umfang der Erfindung begrenzen. Der einzige Zweck dieser Zusammenfassung besteht darin, in Vorbereitung der detaillierten Beschreibung, die später aufgeführt wird, einige Konzepte der Erfindung in vereinfachter Form zu präsentieren.
Die Erfindung ist durch die Ansprüche 1 und 7 definiert.
Bei der vorliegenden Erfindung, die Flash-Speicher-Array-Systeme und Verfahren zum Bilden einer Boost-Spannungsschaltung betrifft, kann der Einsatz einer Spannungsdetektionsschaltung (z. B. eines Analog-/Digital-Konverter-Digital-Thermometers) verwendet werden, um den Wert von V_CC zu messen, die der Spannungs-Boost-Schaltung zugeführt wird, welche zum Erzeugen einer geboosteten Wortleitungsspannung für die Lese-Modus-Opertionen von Speicherzellen verwendet wird. V_CC-Schwankungen werden typischerweise in dem Ausgangssignal der Boost-Spannungs-Schaltung reflektiert, das der Wortleitung des Flash-Speicher-Arrays zugeführt wird. Durch Kompensieren der V_CC-Zufuhr zu der Spannungs-Boost-Schaltung wird die Boost-Spannung geregelt, wodurch eine eher konsistente Lese-Spannung auf der Wortleitung ermöglicht wird.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein der V_CC-Versorgungsspannung zugeordneter Wert z. B. mittels eines A7/D-Konverters ge prüft. Der bestimmte Spannungswert wird dann verwendet, um eine Spannungs-Boost-Schaltung zu kompensieren oder anderweitig einzustellen. Beispielweise wird ein digitales Wort, das die V_CC-Spannung repräsentiert, verwendet, um Kapazitätswerte in der Spannungs-Boost-Schaltung zu variieren, was in einer Ausgangs-Boost-Spannung resultiert, die im Wesentlichen unabhängig von Schwankungen von V_CC ist. Folglich erzeugt die Erfindung eine generell konstante Boost-Spannung, z. B. eine Boost-Wortleitungs-Spannung, die ein präzises Lesen von Flash-Speicherzellen trotz Fluktuationen von V_CC ermöglicht.
Die Aspekte der Erfindung finden Anwendung bei Vorrichtungen, die Zwei-Bit-Speicherzellen enthalten, welche höhere Bitleitungs-Spannungen als Einzel-Bit-Leitungen verlangen, und in Verbindung mit Speichervorrichtungen, die in Anwendungsfällen mit variierender Versorgungsspannung benutzt werden.
Zur Erfüllung der oben angeführten und mit diesen zusammenhängender Zwecke weist die Erfindung die anschließend detailliert beschriebenen und insbesondere in den Ansprüchen definierten Merkmale auf. In der folgenden Beschreibung und den beigefügten Zeichnungen sind bestimmte Beispiele von Ausführungsformen der Erfindung detailliert aufgezeigt. Bei diesen Ausführungsformen handelt es sich jedoch nur um einige der verschiedenen Arten, auf welche die Prinzipien der Erfindung realisiert werden können. Die Aufgaben, Vorteile und neuen Merkmale der Erfindung werden aus der folgenden detaillierten Beschreibung der Erfindung in Verbindung mit den Zeichnungen ersichtlich.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt eine Draufsicht zur schematischen Darstellung eines Beispiels des Layouts einer Speichervorrichtung;
2 zeigt eine schematische Darstellung eines Beispiels eines Kern-Teils einer Speicherschaltung;
3 zeigt eine teilweise quergeschnittene Ansicht einer herkömmlichen Stacked-Gate-Speicherzelle;
4 zeigt ein Verteilungs-Schaubild zur Darstellung der Verteilung der Schwellspannung einer programmierten Zelle und der Verteilung der Schwellspannung einer unprogrammierten Zelle einer Anzahl von Kern-Zellen eines Beispiels eines herkömmlichen Flash-Speicher-Arrays, und einer typischen Lese-Marge zwischen den Verteilungskurven;
5a zeigt eine vereinfachte schematische Darstellung eines Beispiels einer herkömmlichen Spannungs-Boost-Schaltung zum Lesen einer Speicherzelle;
5b zeigt ein vereinfachtes Zeitsteuerungs-Schaubild zur Darstellung von Beispielen von Lese-Modus-Zeitgebungen und des Ausgangssignals des Spannungs-Boosters gemäß 5a;
6 zeigt ein auf der System-Ebene angeordnetes funktionales Blockschaltbild eines Beispiels eines geregelten Spannungs-Boost-Systems, bei dem verschiedene Aspekte der Erfindung ausgeführt werden können;
7 zeigt eine schematische Darstellung eines Beispiels einer Versorgungsspannungspegel-Detektionsschaltung gemäß einem Aspekt der Erfindung;
8 zeigt eine schematische Darstellung eines Beispiels eines Spannungs-Boost-Kompensationsschaltung gemäß einem weiteren Aspekt der Erfindung;
9 zeigt eine schematische Darstellung einer Äquivalenzschaltung eines Beispiels eines Spannungs-Boost-Schaltung gemäß einem Aspekt der Erfindung;
10 zeigt eine vereinfachte schematische Darstellung eines Beispiels eines geregelten Spannungs-Boost-Systems bei Verwendung einer A/D-Schaltung zur Versorgungsspannungs-Kompensation gemäß einem Aspekt der Erfindung;
11 zeigt ein schematisches Schaubild eines Beispiels einer Halteschaltung gemäß der vorliegenden Erfindung;
12 zeigt eine vereinfachte schematische Darstellung eines Beispiels eines geregelten Spannungs-Boost-Systems bei Verwendung einer A/D-Schaltung zur Versorgungsspannungs-Kompensation zusammen mit zwei Sets von Beispielen von Widerstands-Metall-Optionen zum Trimmen der Teiler-Kette, gemäß einem Aspekt der Erfindung;
13 zeigt ein schematisches Schaubild eines Beispiels eines Komparators mit kollektiven Netzwerk-Widerständen in einem Spannungsteiler-Verhältnis, gemäß einem Aspekt der Erfindung; und
14 zeigt ein Flussdiagramm zur Veranschaulichung eines Beispiels eines Verfahrens zum geregelten Boost-Betrieb gemäß einem Aspekt der Erfindung.
ART(EN) DER AUSFÜHRUNG DER ERFINDUNG
Im Folgenden wird die vorliegende Erfindung anhand der Zeichnungen beschrieben, in denen gleiche Elemente durchgehend mit gleichen Bezugszeichen gekennzeichnet sind. Die vorliegende Erfindung betrifft eine Flash-Speicher-Array-Schaltung zum Erzeugen einer geboosteten Spannung, die im Wesentlichen unabhängig von V_CC-Fluktuationen ist und die als geboostete Wortleitungs-Spannung für Lese-Modus-Operationen von Speicherzellen verwendet werden kann. Die Erfindung umfasst eine Spannungs-Boost-Schaltung, die eine Boost-Spannung liefert, welche größer als die Versorgungsspannung ist. Die V_CC-Energiequelle wird an die Spannungs-Boost-Schaltung angelegt, um Energie für die Boost-Operation zu liefern. V_CC-Schwankungen, die herkömmlicherweise in dem Ausgangssignal der Boost-Spannungs-Schaltung reflektiert wurden, werden identifiziert, und die Kompensation für diese Schwankungen wird generiert, um während eines Lese-Modus Wortleitungs-Spannungen zu erzeugen, die im Wesentlichen unabhängig von Schwankungen von V_CC sind.
Gemäß einem Beispiel eines Aspekts der vorliegenden Erfindung weist das System eine Spannungsdetektionsschaltung (z. B. ein Analog-/Digital-Konverter-Digital-Thermometer) auf, die zum Messen der V_CC verwendet wird, welche der Spannungs-Boost-Schaltung zugeführt wird. Der detektierte V_CC-Wert wird dann in einer Kompensationsschaltung verwendet, um die Art zu variieren, in der die Boost-Schaltungs-Ausgangsspannung erzeugt wird. Durch Kompensieren dieser Schwankungen in der V_CC-Zufuhr, die der Spannungs-Boost-Schaltung zugeführt wird, kann die Boost-Spannung geregelt werden, wodurch eine stabilere Wortleitungs-Lese-Spannung ermöglicht wird. Dies ermöglicht korrekte Lese-Operationen in Bezug auf die interessierende Speicherzelle in dem Flash-Speicher, selbst wenn die Versorgungsspannung variiert.
Ein weiteres bemerkenswertes Merkmal der vorliegenden Erfindung betrifft die Beseitigung der langsamen Reaktionszeit, für Spannungsregulierungs schaltungen typisch ist. Feedback oder andere Typen von Regel-Reaktions-Verzögerungen bilden ein massives Problem bei Speichervorrichtungen, bei denen Wortleitungs-Anstiegszeiten von unter 20 ns gewünscht sind. Die Erfinder der vorliegenden Erfindung haben ein Verfahren zur Kompensation entwickelt; diese Design-Technik bietet den Vorteil, dass sie den Wartezyklus für das Regeln der Schaltungselemente zwecks Reaktion auf ihre eigenen Ausgangssignale beseitigt, wobei diese Ausgangssignale wieder an ihre Eingangsschaltungselemente zurückgeleitet werden, wobei auf ein weiteres Ausgangssignal gewartet wird und dann versucht wird, nachfolgende Ausgangssignale und Eingangssignale iterativ zu korrigieren.
Bei dem Beispiel des Kompensationsverfahrens gemäß der vorliegenden Erfindung wird die Versorgungsspannungs-Detektionsschaltung (d. h. das Analog-Digital-Konverter-Digital-Thermometer) zum Messen der Versorgungsspannung V_CC und zum Ausgeben einer Menge von "n" Vergleichsergebnissen relativ zu einer Referenzspannung FV_REF verwendet. Jedes Vergleichsergebnis liefert über die Boost-Spannungs-Kompensationsschaltung einen Kompensations-Korrekturbetrag an die Boost-Spannungs-Schaltung. Somit ist bei diesem Verfahren keine Feedback-Zeit erforderlich. Wenn der V_CC-Abtastwert abgenommen wird und eine bestimmte Anzahl von Vergleichs-Ausgangssignalen aktiviert werden, wird der Boost-Schaltung eine entsprechende Anzahl von Boost-Kondensatoren in Bezug auf den Wert von V_CC zugeführt. Der Kompensationsbetrag, der dem Boost-Schaltungs-Ausgangssignal V_BOOST zugegeben wird, wird somit iterativ auf der Basis der Anzahl der gewünschten Spannungs-Detektions- und Kompensationselemente geregelt. Die Auflösung der gewünschten Kompensation kann derart eingestellt werden, dass sie den spezifischen Erfordernissen der geboosteten Spannungs-Anwendung angepasst ist, z. B. durch Erweitern des A/D-Konverters von einem 8-Bit- zu einem 16-Bit-A/D-Konverter.
Bei einem weiteren Aspekt der Erfindung können die Spannungs-Detektionselemente selbst ebenfalls gewichtet sein (z. B. geradzahlig, binär, exponentiell) oder auf eine andere geeignete Weise über den Bereich der Spannungsdetektion gewichtet sein, und zwar zusammen mit der Gewichtung ihrer jeweiligen Boost-Kompensationsschaltungs-Kondensatoren, falls gewünscht.
Gemäß dem in 1 und 2 gezeigten Stand der Technik weisen Halbleiter-Speichervorrichtungen typischerweise mehrere Einzelkomponenten auf, die auf oder in dem Substrat ausgebildet sind. Solche Vorrichtungen weisen häufig einen Abschnitt mit hoher Dichte und einen Abschnitt mit niedriger Dichte auf. Beispielsweise weist, wie beim Stand der Technik gemäß 1 gezeigt, eine Speichervorrichtung, wie z. B. ein Flash-Speicher 10, einen oder mehrere Kernregionen 12 mit hoher Dichte und einen Peripherieteil 14 mit niedriger Dichte auf einem einzelnen Substrat 16 auf. Die Kernregionen 12 mit hoher Dichte weisen typischerweise mindestens ein MxN-Array aus einzelnen adressierbaren, im wesentlichen identischen Speicherzellen auf, und der Peripherieteil 14 mit niedriger Dichte weist typischerweise eine Eingangs-/Ausgangs-(I/O-)Schaltung und eine Schaltung zum selektiven Adressieren der einzelnen Zellen auf (wie z. B. Dekodierer zum Anschließen von Source, Gate und Drain der ausgewählten Zellen mit vorbestimmten Spannungen oder Impedanzen zum Ermöglichen bestimmter Operationen der Zelle, wie z. B. Programmieren, Lesen oder Löschen).
Die Speicherzellen in dem Kernteil 12 sind in einer Schaltungskonfiguration miteinander gekoppelt, wie z. B. einer in 2 gezeigten NOR-Konfiguration. Jede Speicherzelle 20 weist ein Drain 22 auf, wobei die Drains von mehr als einer Zelle mit einer gemeinsamen Bit-Leitung, einer Source 24 und einem Stacked-Gate 26 gekoppelt sind. Jedes Stacked-Gate 26 ist mit einer Wortleitung (WL₀, WL₁, ..., WL_N) gekoppelt, während jeder Drain mit einer Bit-Leitung (BL₀, BL₁, ..., BL_N) gekoppelt ist. Schließlich ist jede Source 23 mit einer gemeinsamen Source-Leitung CS gekoppelt. Unter Verwendung eines Peripherie-Dekodierers und einer Steuerschaltung (nicht gezeigt) kann jede Speicherzelle zwecks Programmierung oder Lesefunktionen auf auf dem Sachgebiet bekannte Weise adressiert werden.
3 zeigt einen Querschnitt einer typischen Speicherzelle 20 in der Kernregion 12 aus 1 und 2. Eine solche Speicherzelle 20 weist typischerweise die Source 24, den Drain 22 und einen Kanal 28 in einem Substrat 30 auf; und die Stacked-Gate-Struktur 26 überlagert typischerweise den Kanal 28. Das Stacked-Gate 26 weist eine dünne Gate-Dielektrikumschicht 32 (als Tunneloxid bezeichnet) auf der Fläche des Substrats 30 auf. Die Tunneloxidschicht 32 bedeckt einen Teil der oberen Fläche des Silicium-Substrats 30 und dient zum Halten eines Arrays aus unterschiedlichen, direkt über dem Kanal 29 angeordneten Schichten. Das Stacked-Gate 26 weist eine unterste oder erste Filmschicht 38, wie z. B. eine dotierte polykristalline Silicium-(Polysilicium- oder Poly I-)Schicht auf, die als Floating-Gate 38 dient, welche das Tunneloxid 32 überlagert. Es sei darauf hingewiesen, dass die unterschiedlichen, oben beschriebenen Teile des Transistors 20 in 3 nicht maßstabgetreu gezeigt sind, sondern zur Vereinfachung der Darstellung und des Verständnisses der Operation der Vorrichtung dargestellt sind.
Über der Poly I-Schicht 38 ist eine Interpoly-Dielektrikumschicht 40 angeordnet. Die Interpoly-Dielektrikumschicht 40 ist häufig ein mehrschichtiger Isolator, wie z. B. eine Oxid-Nitrid-Oxid-(ONO-)Schicht mit zwei Oxidschichten, zwischen denen sandwichartig eine Nitridschicht angeordnet ist, oder sie kann in einem alternativen Fall eine weitere dielektrische Schicht sein, wie z. B. Tantalpentoxid. Schließlich weist das Stacked-Gate eine obere oder zweite Polysilicium-Schicht(Poly II) 44 auf, die als Polysilicium-Steuer-Gate dient, welches die ONO-Schicht 40 überlagert. Die Steuer-Gates 44 der jeweiligen Zellen 20, die in einer spezifischen Reihe ausgebildet sind, nutzen eine gemeinsame Wortleitung (WL), die der Reihe von Zellen zugeordnet ist (siehe z. B. 2). Ferner sind, wie oben beschrieben, die Drain-Regionen 22 der jeweiligen in einer vertikalen Spalte angeordneten Zellen über eine leitende Bit-Leitung (BL) miteinander verbunden. Der Kanal 28 der Zelle 20 leitet Strom zwischen der Source 24 und dem Drain 22 entsprechend einem von der Stacked-Gate-Struktur 26 in dem Kanal erzeugten elektrischen Feld.
Die Speicherzelle 20 wird durch Aufbringen einer relativ hohen Gate-Spannung V_G auf das Steuer-Gate 38 und einer mäßig hohen Drain-Spannung V_D auf das Drain programmiert, um "heiße" (hochenergetische) Elektronen in dem Kanal 28 nahe dem Drain 22 zu erzeugen. Die Heißelektronen beschleunigen sich über das Tunneloxid 32 und in das Floating-Gate 34 hinein und werden von dem Floating-Gate 38 festgehalten, da das Floating-Gate 38 von Isolatoren (dem Interpoly-Dielektrikum 40 und dem Tunneloxid 32) umgeben ist. Infolge der festgehaltenen Elektronen steigt eine Schwellenspannung (V_T) der Speicherzelle 20 an. Diese von den festgehaltenen Elektronen bewirkte Veränderung der Schwellenspannung (und dadurch der Kanal-Leitfähigkeit) der Speicherzelle 20 führt zu einer Programmierung der Speicherzelle 20.
Zum Lesen der Speicherzelle 20 wird eine vorbestimmte Gate-Spannung, die größer ist als die Schwellenspannung einer unprogrammierten Speicherzelle, jedoch kleiner als die Schwellenspannung einer programmierten Speicherzelle, an das Steuer-Gate 44 angelegt. Wenn die Speicherzelle 20 leitend ist (z. B. übersteigt ein erfasster Strom einen Mindestwert) ist die Speicherzelle 20 nicht programmiert worden (die Speicherzelle 20 ist daher in einem ersten logischen Zustand, z. B. Eins "1"). Im Gegensatz dazu ist, wenn die Speicherzelle 20 nicht leitend ist (z. B. übersteigt der durch die Zelle fließende Strom den Schwellenwert nicht), die Speicherzelle 20 programmiert worden (die Speicherzelle 20 befindet sich daher in einem zweiten logischen Zustand, z. B. Null "0"). Somit kann jede Speicherzelle 20 gelesen werden, um zu bestimmen, ob sie programmiert ist (und daher den logischen Zustand der Daten in der Speicherzelle 20 zu identifizieren).
Zum Löschen der Speicherzelle 20 wird eine relativ hohe Source-Spannung an die Source 24 angelegt und das Steuer-Gate 44 auf einem negativen Potential gehalten (V_G < 0 Volt), während der Drain 22 floaten kann. Unter diesen Bedingungen entwickelt sich ein starkes Magnetfeld über das Tunneloxid 32 zwischen dem Floating-Gate 38 und der Source-Region 24. Die in dem Floating-Gate 38 festgehaltenen Elektronen wandern zu demjenigen Teil des Floating-Gate 38, der die Source-Region 24 überlagert und häufen sich dort an und werden durch Tunnelung durch das Tunneloxid 32 von dem Floating-Gate 38 in die Source-Region 22 extrahiert. Folglich wird die Speicherzelle 20 gelöscht, wenn die Elektronen aus dem Floating-Gate 38 entfernt werden.
Es hat sich gezeigt, dass angemessene Spannungen an die verschiedenen Anschlüsse (z. B. Source, Drain und Gate) der Zelle 20 in der Speichervorrichtung 10 angelegt werden müssen, um die unterschiedlichen der Vorrichtung 10 zugewiesenen Operationen (z. B. Programmieren, Löschen, Lesen) auszuführen. Wie oben beschrieben, sind die angelegten Spannungen zuvor jedoch von der Source-Spannung, an die die Vorrichtung 10 angeschlossen ist, abgeleitet worden. Wenn eine solche Versorgungsspannung jedoch nicht hoch genug ist, um die zum Durchführen solcher Operationen benötigten Spannungen zuzuführen, kann die Vorrichtung 10 funktionsunfähig werden oder in einigen Systemen nicht mehr anwendbar sein. Dieser Zustand kann zu niederenergetischen Anwendungen in der Speichervorrichtung 10 führen, beispielsweise bei Anwendungen mit tragbaren Vorrichtungen, bei denen die Versorgungsspannung niedrig sein kann. Alternativ können die Speicherzellen in einer Speichervorrichtung Doppel-Bit-Architekturen aufweisen, die höhere Bit-Leitungs-Spannungen an dem Drain der einzelnen Zellen erforderlich machen, um Leseoperationen korrekt durchzuführen. Somit wird eine Spannungs-Boost-Schaltung zum Boosten der Bit-Leitungs-Spannung unter Bedingungen benötigt, unter denen die Versorgungsspannung nicht ausreicht, um korrekte Leseoperationen zu ermöglichen. Da sich die V_CC-Versorgungsspannung mit der Zeit, aufgrund der Temperatur oder Aufbringung unterschiedlicher Lasten verändert, spiegelt ferner die Boost-Spannung die Veränderungen der V_CC wider. Die vorliegende Erfindung löst oder minimiert diese Probleme durch Erzeugen eines Spannungs-Boost und eines Ausgleichs für die widergespiegelten Veränderungen der V_CC in der Spannungs-Boost-Leitung, wodurch ermöglicht wird, dass eine Wortleitungs-Boost-Spannung, die von den Veränderungen der V_CC im wesentlichen unabhängig ist, aktiviert wird, wodurch zuverlässigere Leseoperationen erfolgen.
4 zeigt das Erfordernis einer weiten Verteilung 200 von unprogrammierten 250 und programmierten 260 Zellen-Schwellenspannungen. Bei einer Lesemodus-Operation wird eine Lesemodus-Wortleitungs-Spannung 230 etwa in der Mitte des Lese-Bereichs 240 ausgewählt. Die Wortleitungs-Spannung 230 wird dann an die spezifizierte Wortleitung angelegt, um zu sehen, ob die betreffende Flash-Zelle leitend ist, und dadurch zu bestimmen, ob der Zellen-Schwellenwert über der Wortleitungs-Spannung liegt und somit die Zelle programmiert ist, oder unter der Wortleitungs-Spannung liegt, und somit die Zelle nicht programmiert ist.
Wenn die geboostete Wortleitungs-Spannung, die für diese Untersuchung an eine Zelle angelegt worden ist, Schwankungen in der V_CC-Versogung unterliegt, beinhaltet die Feststellung, ob die Zelle programmiert ist oder nicht, ebenfalls Unsicherheiten, da die Wortleitungs-Spannung den in 4 gezeigten Lese-Bereich 240 verlassen kann. Wenn eine zusätzliche Unsicherheit der Bestimmung des Zellen-Lesemodus hinzugefügt wird, spiegeln die auf die geboostete Spannung der Spannungs-Boost-Schaltungs-Spannung aufgebrachten Referenzspannungen ebenfalls, wie oben beschrieben, eine bestimmte Funktion der Veränderungen in der V_CC-Versorgung wider. Entsprechend führt ein zusätzlicher Aspekt der vorliegenden Erfindung zur Regelung oder Kompensierung der Referenz- und Boost-Spannungen.
5a zeigt eine dem Stand der Technik entsprechende Spannungs-Boost-Schaltung 300 zum Versorgen der Wortleitung bei einer Speicherzellen-Leseoperation. Während einer ATD-Zeitspanne 360 geht ein Boost-Signal 312 in den L-Zustand und ein BOOSTHV-Signal, das mit einem Hochspannungs-Inverter 327 erzeugt wird, in dem H-Zustand. Ein V_BOOST-Potential 325 auf dem Hochspannungs-Inverter 327 bewirkt beispielsweise ein gesättigtes Leiten eines n-MOS-Transistors 330, wobei V_CC im wesentlichen durch den Transistor 330 geleitet wird, um den Boost-Kondensator C_B bei 320 und den Lade-Kondensator C_I bei 340 auf V_CC vozuladen, während der BOOST-Anschluss 315 auf Masse gehalten wird. Am Ende der ATD-Zeitspanne befiehlt das BOOST-Signal 312 dem Transistor 330 abzuschalten, indem dieser in den H-Zustand geht, und wird der BOOST-Anschluss 315 von Masse auf V_CC umgeschaltet. Daher wird nur die Ladespannung auf dem Boost-Kondensator der V_CC-Spannung hinzugefügt, um eine Teilung der Ladung zwischen C_B und C_I zu erzwingen, und zwar derart, dass die neue Spannung an dem V_BOOST-Anschluss 310 erzeugt wird, welche größer ist als V_CC, jedoch kleiner als das Doppelte von V_CC. Die Ist-Spannung des V_BOOST-Anschlusses 310 kann wie folgt berechnet werden:
von: Q = CV
daher: Q_H = C_BV_CC und Q_I = C_IV_CC
nachdem V_BOOST ausgeglichen ist, beträgt die Gesamtladung: QTOTAL(Ende) = QTOTAL(Anfang) QTOTAL(Ende) = (VBOOST – VCC)CB + VBOOSTCI daher: (VBOOST – VCC)CB + VBOOSTCI = (CB + CI)VCC Auflösung für V_BOOST: V_BOOST = ((2C_B + C_I)/(C_B + C_I))V_CC
als einfaches Beispiel, wobei C_B = C_I = C, daraus folgt:
V_BOOST = (3C/2C)V_CC
V_BOOST = (3/2)V_VV
Intuitiv wird dann nachgewiesen, dass V_BOOST zu einer Spannung in der Mitte zwischen V_CC und 2V_CC für den dem Stand der Technik entsprechenden Spannungs-Booster führt. Es sei jedoch darauf hingewiesen, dass V_BOOST eine Funktion von V_CC sowie den Werten von C_B und C_I ist. Da V_CC variiert, variiert daher auch der Boost-Spannungs-Ausgang V_BOOST. Wie oben beschrieben, sind solche Abweichungen in V_CC unerwünscht, da diese zu Lesefehlern führen können.
5b zeigt ein typisches Zeitdiagramm 350 für die Lesemodus-Timings und den Ausgang des in 5a gezeigten typischen Spannungs-Boosters. Teile des Zeitdiagramms aus 5b dienen zum Beschreiben der Operation des in 5a gezeigten Stands der Technik, und andere Teile des Zeitdiagramms aus 5b dienen als Referenz zum Erläutern der Operationen eines typischen erfindungsgemäßen Systems aus 6 ff.
Zum Zeitpunkt t₀(355) aus 5b geht die Zugriffs-Übergangs-Periode ATD 360 ungefähr 20 ns lang in den H-Zustand, und während dieser Zeit erfolgt eine Vorladung des geerdeten Boost-Kondensators 320 und des Ladekondensators C_I(340) von ungefähr 0 Volt bis ungefähr V_CC, wie auf der V_BOOST-Ladekurve 365 gezeigt. Zum Zeitpunkt t₁(356) geht ATD wieder in dem L-Zustand, während die BOOST-Anschlüsse 312 und 315 auf V_CC umgeschaltet haben, und zwingt den Boost-Kondensator C_B(320), sein Ladung plus die V_CC-Versorgungsspannung mit dem Ladekondensator C_I(340) zu teilen, so dass sich C_B- & die C_I eine Ladung von V_CC bis ungefähr 4,5 Volt teilen, wie auf der V_BOOST-Ladekurve 370 gezeigt. Da die Versorgungsspannung V_CC um ungefähr 1,2 Volt variieren kann, variiert auch V_BOOST um ungefähr 1,2 Volt, wie bei 380 gezeigt, wodurch V_BOOST bei 310 zu einer Funktion von V_CC wird, die mit dem Bezugszeichen 310 versehen ist. Das LATCH_EN-Timing 375 wird nachstehend in Zusammenhang mit den A/D-Funktionen der vorliegenden Erfindung näher erläutert, wobei die Ausgänge der verschiedenen Komparatoren verriegelt werden, um eine stabile Ausgangsspannung zu gewährleisten. Das LATCH_EN-Timing 375 beginnt beispielsweise beim Zeitpunkt t₂(375) ungefähr 10 ns bis 12 ns nach t₁ und dauert über t₃ bei 359 bis hin zum Abschluss der Boost-Operation, wobei die V_CC-Messdaten am A/D-Konverter auf den Ausgang des A/D-Konverters verriegelt werden.
6 zeigt ein Systemebenen-Funktionsblock-Diagramm mit Darstellung eines typischen Regelspannungs-Boost-Systems 400, in dem verschiedene Aspekte der Erfindung ausgeführt werden können. Das Regelspannungs-Boost-System 400 nimmt V_CC 415 und Masse 420 in einem Analog-/Digital- Konverter(A/D) 410, um den Versorgungsspannungspegel zu erfassen und zu messen, beispielsweise durch Vergleichen einer Referenzspannung FV_REF 425 von einer unabhängigen Bandlücken-Referenzspannungsschaltung 430, die zum Zeitpunkt t₀ eingeschaltet wird, wie durch die Wellenform 426 dargestellt, mit einem oder mehreren Target-Versorgungspegeln, die von der Versorgungsspannung V_CC gesetzt worden sind. Der A/D 420 gibt ein oder mehrere Spannungspegel-Detektionssignale 435 (die den festgestellten Wert von V_CC widerspiegeln) an eine Spannungs-Boost-Kompensationsschaltung 440 aus, die eine Kompensation erzeugt (z. B. durch Schalten eines oder mehrerer Boost-Kompensations-Kondensatoranschlüsse entweder auf V_CC oder Masse, je nach dem detektierten Versorgungspegel relativ zu einem von der Referenzspannung 425 gesetzten Target-Versorgungspegel). Die Spannungs-Boost-Schaltung 450 verwendet während des ATD-Zeitraums Timing-Modus-Signale BOOSTHV 450 und die Kompensationdaten von der Schaltung 440, um ein Maß an Boosten zu verändern, um dadurch eine Ausgangsspannung V_BOOST zu erzeugen, die im wesentlichen von Veränderungen in V_CC unabhängig ist. Beispielsweise kann die Schaltung 450 Boost-Kompensations-Kondensatoren parallel entweder mit einem Boost-Kondensator oder einem Ladekondensator koppeln. Bei dem oben beschriebenen Beispiel ist der V_BOOST-Ausgang 470 der Spannungs-Boost-Schaltung 450 auf den endgültigen Target-Pegel geboostet.
Da der Geschwindigkeit bei Leseoperationen eine hohe Priorität eingeräumt wird, haben die Erfinder auch das ATD-Signal-Timing-Intervall der vorliegenden Erfindung ausgenutzt, um V_CC mit dem A/D-Konverter zu detektieren, so dass keine Zeit durch separates Messen von V_CC und Laden der Kompensations-Kondensatoren verschwendet wird. Das ATD-Timing wird daher zum Laden der Boost-Kondensatoren und Ladekondensatoren benutzt und dient auch zum Detektieren des Werts von V_CC.
7 ist ein schematisches Diagramm, das eine beispielhafte Versorgungsspannungspegelerkennungsschaltung 575 (z. B. ein Analog/Digital-Wandler, Digitalthermometer) darstellt, welche der Schaltung 410 der 6 nach einem Aspekt der Erfindung entsprechen kann. In der Schaltung 575 wird der V_CC Versorgungsspannungspegel abgetastet und in Bezug auf einen durch die von einer Referenzspannungsschaltung 580 (z. B. eine Bandlücken-Referenzschaltung von ungefähr 1,2 Volt) ausgegebene Referenzspannung FV_REF 585 eingestellten Referenzpegel gemessen. Die Versorgungsspannung kann durch Komparatoren 590 mit der Referenzspannung FV_REF 585 in so vielen einzelnen Unterteilungen verglichen werden, wie zum Erreichen der gewünschten Auflösung, die durch einen n-Bit-A/D-Wandler 575 und diskrete Ausgänge 595 AD0 bis ADn (596, 597, 598) dargestellt, erforderlich. In dem vereinfachten schematischen Diagramm 575 wird eine Abtastung der V_CC durch einen Spannungsteiler an die invertierenden Eingänge der Komparatoren 590 angelegt und die Referenzspannung FV_REF 585 wird an die nicht-invertierenden Eingänge angelegt, jedoch können zahlreiche Verfahren zum Vorspannen und Teilen der Versorgungsspannung ersichtlich sein, um auf andere Weise einen oder mehrere Ausgänge der Spannungserkennungsschaltung 575 zu erzeugen, die zur Bestätigung des V_CC zugeordneten Werts verwendet werden können, und jede derartige alternative Erkennungsschaltung gilt als in den Rahmen der vorliegenden Erfindung fallend. Während der LATCH_EN Zeitsteuerung 375 in 5b, die zum Zeitpunkt t₀ bei 357 beginnt, werden die am A/D-Wandler vorliegenden V_CC Meßdaten an dem Ausgang des A/D-Wandlers zwischengespeichert, wodurch eine Gruppe von Kompensationskondensatoren 520 von 8 aktiviert wird (z. B. Zwischenspeichern zu einem Zeitpunkt, zu dem der A/D-Ausgangsdaten stabil sind). In 7 befindet sich der Zwischenspeichermechanismus in den verschiedenen Komparatoren 590, jedoch kann, wie später dargelegt, eine derartige Zwischenspeicherfunktion gegebenenfalls als eine nachfolgende diskrete Schaltung realisiert werden.
8 ist eine vereinfachte schematische Darstellung einer exemplarischen Spannungsanstiegskompensationsschaltung 500 nach einem anderen Aspekt der Erfindung, welche der Schaltung 440 der 6 entsprechen kann. Der V_BOOST-kompensierte Ausgang 510 ist eine Funktion der ursprünglichen Boost-Schaltungskomponenten, bestehend aus dem Boost- Kondensator C_B 525 und dem Lastkondensator C_L 540, und ist um die Boost-Kompensationsschaltung 505 erweitert. Die Boost-Kompensationsschaltung 505 nimmt ihre Eingänge von den AD0 bis ADn Sync-Eingängen von der Spannungserkennungsschaltung 575 der 7. Da der Kompensationskondensator 520 ist durch einen entsprechenden A/D Sync-Eingang des stabilen zwischengespeicherten A/D-Ausgangs gewählt ist, ist die Kompensationsschaltung 505 zum Schalten des Boost-Kompensationskondensators 520 zwischen V_CC und Masse betreibbar, je nach dem in Bezug auf einen durch die Referenzspannung FV_REF 585 eingestellten Referenzpegel erkannten Speisepegel. Wenn der ATD Zeitperioden-BOOSTHV-Schalter 530 schließt, lädt die V_CC Spannung den Lastkondensator C_L 540 und den Boost-Kondensator C_B 525, der durch den BOOST-Anschluß 527 auf Masse geschaltet ist, zusammen mit den gewählten Boost-Kompensationskondensatoren C_B 520, die ebenfalls durch die Auswahl 515 mit Masse verbunden sind, und dem auf Masse gehaltenen Lastkondensator C_L 540 vor. Am Ende der ATD Zeitperiode öffnet der BOOSTHV Schalter 530 und der BOOST Anschluß 527 des Boost-Kondensators C_B 525 wird zusammen mit den gewählten Boost-Kompensationskondensatoren C_B 520 (basierend auf dem erkannten Pegel von V_CC) auf V_CC geschaltet, welche nun durch die Auswahl 515 ebenfalls auf V_CC geschaltet werden. Wenn die Vorladekondensatoren nicht mit den Lastkondensatoren verbunden wären, würde zu diesem Zeitpunkt V_BOOST auf 2 V_CC ansteigen, jedoch ist der Lastkondensator C_L 540 noch immer auf Masse gehalten und die nicht gewählten Kompensationskondensatoren 520 sind nunmehr auf Masse geschaltet. Dies zwingt die gesamte in C_B und den gewählten CB Kondensatoren gespeicherte Vorladung die Ladung auf sämtliche Kondensatoren am V_BOOST Ausgang 510 zu verteilen, wodurch die erhöhte Spannung auf den abschließenden Zielpegel gebracht wird.
9 ist eine schematische Darstellung einer äquivalenten Schaltung eines exemplarischen Spannungs-Boosters 550 nach einem Aspekt der vorliegenden Erfindung und gemäß der Beschreibung der Schaltung 500 in 8. C_Beff ist die effektive Gesamt-Boost-Kapazitanz 565, wie sie von der Boost schaltung 550 gesehen wird, und welche C_B plus sämtliche nicht gewählten Spannungsdetektorkondensatoren C_n + .... C_n umfaßt. C_Leff ist die effektive Gesamtlastkapazitanz 570, einschließlich C_L, plus sämtliche nicht gewählte Spannungsdetektorkondensatoren C_L + ... C_L, wie von der Boostschaltung 550 gesehen und auf die Ausgangsleitung V_BOOST 555 gegeben. Die effektive Boostkapazitanz C_Beff und die effektive Lastkapazitanz C_Leff sind daher eine Funktion von V_CC. Es sei darauf hingewiesen, dass 9 eine Gruppe von willkürlichen Beispielen für C_Beff und C_Leff darstellt.
Daher wird die effektive V_BOOST Anschlußspannung 555 der 9 für ein beliebiges Beispiel der vorliegenden Erfindung
Aus: V_BOOST = ((2C_B + C_L)/(C_B + C_L))V_CC
ergibt sich: V_BOOST = ((2C_Beff + C_Leff)/(C_Beff + C_Leff))V_CC
wobei: C_Beff = C_B + C_B + ... C_n (ausgewählter Kompensationskondensatoren)
und wobei: C_Leff = C_L + C_L + ... C_n (nicht ausgewählter Kompensationskondensatoren)
Es sei darauf hingewiesen, dass die Gesamtzahl der in diesem beispielhaften Verfahren verwendeten Kondensatoren konstant bleibt.
10 ist eine schematische Darstellung eines exemplarischen geregelten Spannungsboost-Systems 600 nach einem Aspekt der vorliegenden Erfindung, welches eine A/D-Schaltung 610 zur Versorgungsspannungskompensation verwendet. Dieses exemplarische System weist einen 8-Bit-A/D-Wandler für die Spannungserkennungsschaltung 610 auf, der Komparatoren 630 zum Erkennen des Versorgungsspannungspegels durch das Vergleichen von Spannungen mit einer Referenzspannung FV_REF 655 einer Referenzspannungsspeiseschaltung 652 verwendet. Das System 600 weist ebenfalls eine Boost-Kompensationsschaltung 620 auf, welche beispielsweise acht (8) Halteschaltungen 653 umfaßt, die zum Zwischenspeichern des Ausgangs jeder Komparatorschaltung 630 entsprechend einer vorbestimmten Zeit steuerung zu Ausgangsspannungsstabilitätszwecken betreibbar ist. Der Ausgang jeder Halteschaltung 653 treibt wahlweise beispielsweise einen entsprechenden Boost-Kompensationskondensator 625, um gewählte Boostkompensationskondensatoren 625 parallel mit dem Boost-Kondensator C_B oder dem Lastkondensator C_L zu verbinden. Das System 600 weist ferner eine Spannungs-Boost-Schaltung 640 mit einem Boost-Kondensator C_B, dem BOOSTHV Vorladetransistor und dem C_L Lastkondensator (z. B. die Kapazitanz der Wortleitung) auf. Die Eingangsreferenzspannungswellenform 655 zeigt, dass die Referenzspannung mit der ATD Moduszeitsteuerung eingeschaltet werden kann. Die V_BOOST Ausgangswellenform 695 stellt die Vorladungskurve zwischen t₀ und t₁ und die Ladungsteilungskurve zwischen den Zeitpunkten t₁ und t₂ dar. Bei der abschließenden Analyse wurde festgestellt, dass bei einem exemplarischen Verfahren bei einer Veränderung der Versorgungsspannung V_CC von ungefähr 1,2 Volt eine 8 Bit, gleichmäßig gewichtete Kompensation eine verbesserte Reaktion auf die Regelung von V_BOOST 695 auf ungefähr 0,4 Volt bei 697 ergibt, wodurch V_BOOST erheblich weniger abhängig von V_CC ist.
Das beispielhafte System 600 der 10 arbeitet wie folgt. Mehrere unterschiedliche Spannungen (661, 662 und 663), die eine Funktion von V_CC sind, werden jeweils in eine Komparatorschaltung 630 eingegeben, die ebenfalls die Referenzspannung FV_REF empfängt. Die Ausgänge 635 der Komparatoren bilden somit ein digitales Wort (z. B. 00011111), das den Wert von V_CC wiedergibt, und das digitale Wort wird beispielsweise über die Halteschaltungen 653 entsprechend dem LATCH_EN Signal der 5b zwischengespeichert. Das digitale Wort dient als eine Bestimmung des Pegels von V_CC und jedes Bit des Worts treibt die entsprechenden Kondensatoren, wie in 10 dargestellt. Basierend auf dem digitalen Wort wird daher eine einzigartige Kombination von Kondensatoren 625 elektrisch mit entweder C_B oder C_L parallel angeordnet, wodurch die mit C_Beff und C_Leff einhergehenden Werte verändert werden. Daher werden die Werte von V_CC als Kompensation verwendet, um C_Beff und C_Leff zu verändern und V_BOOST im wesentlichen unabhängig von Schwankungen von V_CC zu machen. Wie zuvor erwähnt, werden die im A/D-Wandler vorhandenen V_CC Meßdaten an den Ausgang 635 des A/D-Wandlers 630 während der LATCH_EN Zeitsteuerung gespeichert (375 in 5b), um mit der Auswahl aus einer Gruppe von Kompensationskondensatoren 625 der Kompensationsschaltung 620, welche das digitale Wort wiedergibt, synchron zu sein (zusammenzufallen).
Nach einem anderen beispielhaften Aspekt der vorliegenden Erfindung können die Halteschaltungen 653 der 10 als eine in 11 dargestellte und mit dem Bezugszeichen 700 versehene Schaltung verwendet werden. Die Halteschaltung 700 wird durch das LATCH_EN Signal 720 aktiviert, um den Datenwert (beispielsweise AD0) weiterzuleiten, der sodann an den betreffenden Kondensatorausgang 730 basierend auf dem Übergang eines Boost-Signals 740 übertragen wird. Durch Verwenden eines Boost-Signals 740 beispielsweise für jede Halteschaltung werden die Datenwerte nicht während der ADT Zeitsteuerung ausgegeben. Obwohl in 11 eine beispielhafte Halteschaltung 700 dargestellt ist, sei darauf hingewiesen, dass gegebenenfalls andere Haltemechanismen, -schaltungen und -systeme verwendet werden können und derartige Alternativen als in den Rahmen der vorliegenden Erfindung fallend angesehen werden.
12 ist eine andere schematische Darstellung eines exemplarischen geregelten Spannungs-Boost-Systems 800 nach einem anderen Aspekt der Erfindung, das eine A/D-Schaltung 810 zur Versorgungsspannungskompensation verwendet. Die beispielhafte Schaltung ist der Schaltung von 10 ähnlich, ausgenommen den zusätzlichen beiden Gruppen von Metall-Optionswiderstandsschaltungen 860 und 870, die einen selektiven Abgleich der Spanne bewirkt, und den Offset der Widerstandsteilerkette, welche die Komparatorschaltungen 830 des A(D 810 vorspannt. Die Metall-Optionswiderstandsschaltungen bewirken das Abgleichen und Anpassen der Bandlückenreferenzspannungsschaltung 852 und eines erwarteten Ausgangs FV_REF 855 an die gewünschten Schaltspannungen der Komparatorschaltungen 830 des A/D 810.
Nach einem anderen Aspekt der vorliegenden Erfindung kann das Widerstandsleiternetzwerk in den V_CC Erkennungsschaltungen 610 und 810 der 10 bzw. 12 derart ausgebildet werden, dass es weiter Schwankungen der Referenzspannung FV_REF in Bezug auf V_CC kompensiert. Wie zuvor erörtert, ist FV_REF eine Referenzspannung, die beispielsweise über eine Bandlückenreferenzschaltung erzeugt werden kann. Dementsprechend ist FV_REF nicht absolut konstant, sondern ist statt dessen ein Wert, der leicht entsprechend Schwankungen in der Versorgungsspannung V_CC schwankt. Es wurde beispielsweise bei einer exemplarischen Bandlückenreferenzschaltung festgestellt, dass die Zielreferenzspannung von 1,2 V tatsächlich zwischen ungefähr 1,15 V und ungefähr 1,25 V bei Schwankungen in V_CC zwischen ungefähr 2,6 V und 3,5 V schwankt. Es ist ersichtlich, dass, wenn FV_REF in bezug auf V_CC schwankt, kann das an den Komparatorausgängen (beispielsweise AD0–AD7) bereitgestellte digitale Wort den wahren Wert von V_CC nicht wie gewünscht wiedergeben.
Daher werden nach einem Aspekt der vorliegenden Erfindung Widerstandswerte für die Widerstandsleiter oder das Widerstandsnetzwerk gewählt, die auf Schwankungen von V_CC beruhende Schwankungen von FV_REF kompensieren, um den tatsächlichen Wert von V_CC genau zu bestimmen. Eine derartige Kompensation wird auf die folgende exemplarische Weise durchgeführt. Zunächst wird ein akzeptabler Vorspannstrom in dem Widerstandsleiternetzwerk bewählt, beispielsweise 300 μA bei V_CC = 3V. Wenn V = IR, kann daher der Gesamtwiderstand R des Widerstandsnetzwerks als R = (3V)/(300 μA) = 10 KΩ bestimmt werden. Als Identifizierung wird bestimmt, dass der erste Komparator bei einem bestimmten Wert von V_CC (beispielsweise 2,65 V) schalten muß. Unter Verwendung einer Charakterisierung der Bandlückenreferenzschaltung (die zum Erzeugen von FV_REF verwendet wird) wird sodann der Wert von FV_REF bei V_CC = 2,65 V mit 1,15 V bestimmt. Unter Verwendung der genannten Werte können somit die geeigneten Widerstandswerte bestimmt werden, die innerhalb des Widerstandsleiternetzwerks erforderlich sind, um die genannten Kriterien zu erfüllen.
Da der bestimmte genannte Komparator (beispielsweise der Komparator 630 der 10 zusammen mit AD0) umschalten muß, wenn V_CC beispielsweise 2,65 V aufweist und da es bekannt ist, dass FV_REF 1,15 V beträgt, wenn V_CC 2,65 V beträgt, wird eine Spannungsteilerschaltung wie in 13 dargestellt verwendet, bei der R_B + R₁ der Gesamtwiderstand des Widerstandsnetzwerks ist, R₀ die Gesamtsumme der Widerstände über dem bestimmten Komparator angibt, und R₁ die Summe der Widerstände unter dem betreffenden Komparator angibt. Unterverwendung des Spannungsteilerprinzips ist bekann, dass: [R1/(R0 + R1)]VCC = FVREF und
durch Substituieren der bekannten Werte von R_B + R₁= 10 KΩ, V_CC = 2,65 V und FV_REF = 1,15 V (bei diesem bestimmten Beispiel), kann nach R₁ und anschließend nach R₀ aufgelöst werden, [R1/10 KΩ](2,65 V) = 1,15 V, R1= 4,34 KΩ,und somit ist R₀ = 5,66 KΩ.
Auf ähnliche Weise soll ein nächster Komparator beispielsweise bei V_CC = 2.8 V schalten, und bei einer V_CC von 2,8 V weist FV_REF einen einzigartigen Wert auf. Unter Verwendung derartiger Werte kann man die vorstehende Analyse für den nächsten Komparatorknoten und nachfolgende Komparatorknoten wie gewünscht wiederholen, indem der Wert bestimmt wird, bei dem der ausgewählte Komparator umschalten soll, und in Kenntnis der Schwankung von FV_REF in Bezug auf V_CC. Somit kann jeder der Widerstandswerte in dem Spannungsteilernetzwerk identifiziert werden, um sicherzustellen, dass die Komparatorausgänge den wahren Wert von V_CC trotz der durch die Schwankungen von V_CC bewirkten Schwankungen in FV_REF genau wiedergeben.
Ein anderer Aspekt der Erfindung schafft eine Methodik zum Regeln der Boostoperation in einer Speichervorrichtung, die in Verbindung mit den hier beschriebenen und dargestellten Speichervorrichtungen sowie mit anderen Speichervorrichtungen verwendet werden kann. 14 zeigt ein exemplarisches Verfahren 900 zum Regeln der Boostoperation in einer Speichervorrichtung. Zwar wird das beispielhafte Verfahren 900 als eine Reihe von Aktionen oder Ereignissen beschrieben und dargestellt, so ist jedoch ersichtlich, dass die vorliegende Erfindung nicht durch die dargestellte Reihenfolge derartiger Aktionen oder Ereignisse begrenzt ist, da einige Schritte erfindungsgemäß in anderer Reihenfolge und/oder gleichzeitig mit anderen Schritten abweichend von der dargestellten und beschriebenen Reihenfolge auftreten können. Darüber hinaus sind nicht alle dargestellten Schritte erforderlich, um eine erfindungsgemäße Methodik umzusetzen. Es ist ferner ersichtlich, dass das Verfahren 900 in Verbindung mit den hier beschriebenen und dargestellten Vorrichtungen und Systemen sowie in Verbindung mit anderen nicht dargestellten Systemen verwendet werden kann.
Das Verfahren 900 sieht das Anlegen einer Versorgungsspannung an eine Spannungspegelerkennungsschaltung und das Bestimmen der Pegeldifferenz zu einem durch eine Referenzspannung festgelegten Sollwert vor, um einen oder mehrere Kondensatoren, die in einer Boostspannungskompensationsschaltung verwendet werden, entsprechend dem Versorgungsspannungsfehler zu steuern und den Speisepegelfehler zu korrigieren, der in dem Ausgang einer Spannungs-Boost-Schaltung wiedergegeben ist. Das geregelte Boostoperationsverfahren beginnt mit dem Schritt 902. Bei 904 wird sodann die Versorgungsspannung (z. B. V_CC) mit einer Versorgungsspannungserkennungsschaltung abgetastet und gemessen (beispielsweise mit einem Analog/Digital-Wandler, einem Digitalthermometer). Bei 906 erzeugt die Versorgungsspannungserkennungsschaltung ein oder mehrere Versorgungsspannungspegelerkennungssignale (beispielsweise 435, das in 6 mit A/D 410 einhergeht). In Reaktion auf die mit einem durch die Referenzspannung vorgegebenen Sollwert verglichene V_CC, um die Versorgungsspannungspegelerkennungssignale an eine Boostkompensationsschaltung bei 908 anzulegen, wobei die erhöhte Spannung höher als die Versorgungsspannung ist.
Bei 910 erzeugt die Boostkompensationsschaltung ein oder mehrere Signale zum Kompensieren der erhöhten Spannung (beispielsweise 445 von 6, die Ausgänge von 440), welche bei 912 sodann an Spannungs-Boost-Schaltung (beispielsweise 450 der 6 am unteren Ende der Kondensatoren 625 der 10) angelegt werden, und anschließend wird eine geregelte Boostspannung V_BOOST, die sich aus der angewandten Kompensation ergibt, im Schritt 914 erzeugt, um den in einer Speicherzelle gespeicherten Datenwert zu bestätigen. Die geregelte Boostoperation endet danach bei 916 und das Verfahren 900 kann für nachfolgende Spannungs-Boost- und Leseoperationen der Speichervorrichtung verwendet werden. Die Methodik 900 bewirkt somit eine schnelle, genaue Spannungserhöhung in einer Spannungs-Boost-Schaltung, die einen A/D-Wandler zum Kompensieren von V_CC Spannungsschwankungen verwendet, die während Lesevorgängen in Flash-Speicheranordnungen auf Kernzellen angewandt werden kann. Daher erzeugt das Verfahren 900 eine V_BOOST Spannung, die im wesentlichen von Schwankungen der V_CC unabhängig ist. Andere Varianten von Methodiken, mit denen eine Kompensation oder Regulierung einer erhöhten Spannung erreicht wird, können erfindungsgemäß vorgesehen werden.
Obwohl die Erfindung in Bezug auf eine oder mehrere Ausbildungen dargestellt und beschrieben wurde, sind für den Fachmann äquivalente Abwandlungen und Modifizierungen bei der Lektüre und dem Verstehen der Beschreibung und der zugehörigen Zeichnungen ersichtlich. In besonderer Hinsicht auf die von den zuvor beschriebenen Komponenten (Anordnungen, Vorrichtungen, Schaltungen, etc.) ausgeführten verschiedenen Funktionen sollen die zur Beschreibung dieser Komponenten verwendeten Begriffe (einschließlich des Bezugs auf eine "Einrichtung"), wenn nicht anders angegeben, jeglichen Komponenten entsprechen, welche die angegebene Funktion der beschriebenen Komponente ausführen (d. h. die funktionsäquivalent sind), selbst wenn sie nicht strukturell äquivalent zu der offenbarten Struktur sind, welche die Funktion in den hier dargestellten exemplarischen Ausbildungen der Erfindung ausführt. Zwar kann ein bestimmtes Merkmal der Erfindung in Bezug auf nur eine von mehreren Ausbildungen beschrieben sein, jedoch kann ein derartiges Merkmal mit einem oder mehreren anderen Merkmalen der anderen Ausbildungen nach Belieben und wie für einen gegebenen oder bestimmten Zweck vorteilhaft kombiniert werden. Der entweder in der Beschreibung oder den Ansprüchen verwendete Begriff "umfassen" soll als einschließend, ähnlich dem Begriff "aufweisen" verstanden werden.
INDUSTRIELLE ANWENDBARKEIT
Die Schaltung und das zugehörige Verfahren können auf dem Gebiet der Entwicklung integrierter Schaltungen verwendet werden, um eine Boostschaltung zu schaffen, die den Boostspannungsausgang trotz Schwankungen von V_CC durch Kompensation regelt.

Claims

System (400) zum Erzeugen einer geregelten verstärkten Wortleitungsspannung für Lese-Operationen, mit: einer Versorgungsspannungs-Detektionsschaltung (410), die konfiguriert ist zum Detektieren eines Versorgungsspannungswerts (415) und zum Erzeugen eines oder mehrerer mit diesem in Beziehung stehender Ausgangssignale (435); einer Spannungsverstärkungsschaltung (450), die betreibbar ist zum Empfangen der Versorgungsspannung und zum Erzeugen der verstärkten Wortleitungsspannung (470) mit einem Wert, der größer ist als die Versorgungsspannung; und einer Spannungsverstärkungs-Kompensationsschaltung (440), die arbeitsmäßig mit der Versorgungsspannungs-Detektionsschaltung (410) und der Spannungsverstärkungsschaltung (450) verbunden ist und betätigbar ist zum Empfangen des einen oder der mehreren Ausgangssignale (435) aus der Versorgungsspannungs-Detektionsschaltung (410) und zum Ändern einer mit der Spannungsverstärkungsschaltung (450) in Beziehung stehenden Last auf der Basis des einen oder der mehreren Ausgangssignale (435), wodurch die verstärkte Wortleitungsspannung (470) im Wesentlichen unabhängig von dem Versorgungsspannungswert (415) ist.
System (400, 500) nach Anspruch 1, bei dem die Versorgungsspannungs-Detektionsschaltung (410, 575) einen Analog-/Digital-Konverter (410,577) aufweist, der betätigbar ist zum Empfangen des Versor gungsspannungswerts (415, 578) als Analog-Eingangssignal und zum Erzeugen eines den Versorgungsspannungswert (415, 578) wiedergebenden Mehrfach-Bit-Worts (435, 595).
System (400) nach Anspruch 1, bei dem die Versorgungsspannungs-Detektionsschaltung (575) aufweist: eine Spannungsreferenzschaltung (580); und mehrere Komparatorschaltungen (577), die jeweils einen ersten Eingang (585), der mit der Spannungsreferenzschaltung (580) verbunden ist, und einen zweiten Eingang aufweist, der mit einer von mehreren mit der Versorgungsspannung (578) in Beziehung stehenden Spannungen (591, 592, 593) verbunden ist, wobei die Ausgangssignale (595) sämtlicher Komparatorschaltungen Ausgangssignale bilden, die insgesamt ein digitales Wort (595, 435) bilden, das den Versorgungsspannungswert (578, 415) wiedergibt.
System (400) nach Anspruch 1, bei dem die Spannungsverstärkungsschaltung (450, 505) ferner aufweist: einen Verstärkungs-Kondensator (525) mit einem ersten Anschluss (510), der durch einen Schalter (514) selektiv mit der Versorgungsspannung verbindbar ist, und einem zweiten Anschluss, der selektiv mit einem Schaltungs-Massepotenzial oder einer Spannung verbunden ist, die im Wesentlichen gleich der Versorgungsspannung ist; und einen Last-Kondensator (540) mit einem ersten Anschluss (510), der mit dem einen Ausgang (510) der Spannungsverstärkungsschaltung bildenden ersten Anschluss des Verstärkungs-Kondensators (525) verbunden ist, und mit einem zweiten Anschluss, der mit einem Schaltungs-Massepotenzial verbunden ist; wobei, wenn der Schalter (514) geschlossen ist, der zweite Anschluss selektiv mit dem Schaltungs-Massepotenzial verbunden ist und der Verstärkungs-Kondensator (525) und der Last-Kondensator (540) auf einen Spannungswert geladen sind, der im Wesentlichen gleich dem Versorgungsspannungswert ist, und, wenn der Schalter (514) offen ist, der zweite Anschluss selektiv mit dem Spannungswert verbunden ist, der im Wesentlichen gleich dem Versorgungsspannungswert ist, und der Verstärkungs-Kondensator und der Last-Kondensator mit Ladungs-Mitbenutzung arbeiten, wodurch ihre ersten Anschlüsse (510) auf einen Verstärkungsspannungswert angehoben werden, der größer als der Versorgungsspannungswert ist, wobei der Verstärkungsspannungswert eine Funktion der Kapazität des Verstärkungs-Kondensators (525) bzw. des Last-Kondensators (540) ist.
System (500) nach Anspruch 4, bei dem die Spannungsverstärkungs-Kompensationsschaltung (505) aufweist: mehrere Kompensations-Kondensatoren (520), die jeweils einen ersten Anschluss (510), der mit den ersten Anschlüssen des Verstärkungs-Kondensators (525) und des Last-Kondensators (540) verbunden ist, und jeweils einen zweiten Anschluss aufweisen, der basierend auf dem einen oder den mehreren Ausgangssignalen (595) von der Versorgungsspannungs-Detektionsschaltung (575) selektiv mit einem Schaltungs-Massepotenzial oder einem Spannungspotenzial verbindbar ist (515), das im Wesentlichen gleich der Versorgungsspannung ist, wodurch einer oder mehr der mehreren Kompensations-Kondensatoren (520) parallel zu dem Verstärkungs-Kondensator (525) oder dem Last-Kondensator (540) geschaltet werden und dadurch die Last der Spannungsverstärkungsschaltung (500) basierend auf dem Versorgungsspannungswert (578) angeglichen wird.
System (400, 600) nach Anspruch 1, bei dem die Versorgungsspannungs-Detektionsschaltung (410, 610) ferner eine Referenzspannungs schaltung (430, 652) aufweist, die betreibbar ist zum Erzeugen einer Referenzspannung (425, 655) zum Vergleichen einer oder mehrerer mit dem Versorgungsspannungswert (415) in Beziehung stehender Spannungen (661, 662, 663) mit der Referenzspannung, wobei der Vergleich der Referenzspannung mit der einen oder den mehreren mit dem Versorgungsspannungswert in Beziehung stehenden Spannungen in dem einen oder den mehreren mit dem Versorgungsspannungswert (415) in Beziehung stehenden Ausgangssignalen (435, 635) resultiert.
Verfahren (900) zum Erzeugen einer Wortleitungslesespannung in einer Flash-Speichervorrichtung, die im Wesentlichen unabhängig von Schwankungen einer Versorgungsspannung ist, mit den folgenden Schritten: Detektieren eines Werts der Versorgungsspannung (904); und Variieren eines Belastungszustands einer zum Erzeugen der Wortleitungslesespannung (904) verwendeten Spannungsverstärkungsschaltung (910, 912) auf den detektierten Versorgungsspannungswert hin, wobei die Belastungszustands-Schwankung die Wortleitungslesespannung in Wesentlichen unabhängig von Schwankungen der Versorgungsspannung macht.
Verfahren (900) nach Anspruch 7, bei dem der das Detektieren des Versorgungsspannungswerts (904) umfasst: Zuführen des Versorgungsspannungswerts (904) zu einem Analog-/Digital-Konverter; und Erzeugen eines Mehrfach-Bit-Digitalworts (906), das mit dem Versorgungsspannungswert in Beziehung steht.
Verfahren (900) nach Anspruch 7, bei dem der das Detektieren des Versorgungsspannungswerts (904) umfasst: Erzeugen mehrerer Spannungswerte, die mit dem Versorgungsspannungswert in Beziehung stehen; Vergleichen jedes der mehreren Spannungswerte mit einem Referenz-Spannungswert; und Erzeugen eines mit jedem der Vergleichsergebnisse (906) in Beziehung stehenden digitalen Ausgangswerts, wodurch ein Mehrfach-Bit-Digitalwort erzeugt und der Versorgungsspannungswert wiedergegeben wird.
Verfahren (900) nach Anspruch 7, bei dem die Spannungsverstärkungsschaltung einen Verstärkungs-Kondensator aufweist, der einen ersten Anschluss, welcher mit einem Ausgangs-Knotenpunkt der Spannungsverstärkungsschaltung verbunden ist, und einen zweiten Anschluss aufweist, der mit einem Verstärkungssignal verbunden ist, und bei dem die Spannungsverstärkungsschaltung ferner einen Last-Kondensator aufweist, der einen ersten Eingang, welcher mit einem Schaltungs-Massepotential verbunden ist, und einen zweiten Eingang hat, der mit dem Ausgangs-Knotenpunkt verbunden ist, wobei das Variieren des Last-Zustands (910, 912) umfasst: Verbinden eines ersten Anschlusses mehrerer Kompensations-Kondensatoren mit dem Ausgangs-Knotenpunkt (908) der Spannungsverstärkungsschaltung, Zulassen des Übergangs des Verstärkungssignals auf einen Pegel, der im Wesentlichen gleich dem Versorgungsspannungspegel ist; und Verbinden eines zweiten Anschlusses eines oder mehrerer der mehreren Kompensations-Kondensatoren (912) mit dem Versorgungsspan nungspegel, und Verbinden des zweiten Anschlusses der übrigen Kompensations-Kondensatoren mit dem Schaltungs-Massepotenzial auf der Basis des detektierten Versorgungsspannungswerts, wodurch die wirksame Kapazität des Verstärkungs-Kondensators und des Last-Kondensators basierend auf dem detektierten Versorgungsspannungswert geändert wird.