KR101149051B1

KR101149051B1 - 반도체 소자

Info

Publication number: KR101149051B1
Application number: KR1020050034888A
Authority: KR
Inventors: 이기원; 박기천
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2005-04-27
Filing date: 2005-04-27
Publication date: 2012-05-25
Also published as: KR20060112435A

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 전원전압(VDD) 변동 보상 기술에 관한 것이다. 본 발명은 제조 시간을 단축시키고 더 넓은 영역의 전원전압 변동에 대한 보상이 가능한 반도체 소자를 제공하는데 그 목적이 있다. 본 발명에서는 아날로그-디지털 변환기를 이용하여 전원전압 변화에 대한 정보를 디지털화하고 이 값을 디코딩하여 해당 전원전압 레벨에 적합한 트랜지스터 블럭을 선택할 수 있도록 하였다. 이때, 단위 전압 해상도는 사용자가 아날로그-디지털 변환기의 비트수를 조정하여 민감하게 또는 둔감하게 설계 가능하다. 이 경우, 종래에 비해 제조 시간을 단축시키고 더 넓은 영역의 전원전압 변동에 대한 보상이 가능하다.

전원전압 변동, 아날로그-디지털 변환기, 디코더, 보상 블럭, 저역 통과 필터

Description

반도체 소자{SEMICONDUCTOR DEVICE}

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 블럭 다이어그램.

* 도면의 주요 부분에 대한 부호의 설명

10: 저역 통과 필터(LPF)

20: 아날로그-디지털 변환기(ADC)

30: 디코더

40: 보상 블럭부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 전원전압(VDD) 변동 보상 기술에 관한 것이다.

통상적으로, 반도체 소자를 설계안 대로 제조한 경우에도 소자마다 특성이 조금씩 다르게 나타난다. 소자의 특성에 영향을 주는 요소로서 공정 특성(P), 전압 조건(V), 온도 조건(T) 등이 있으며, 이들에 의한 변화를 PVT 변화라 한다.

이 중에서도 전압 조건 변동은 전원전압(VDD)의 고저에 따른 특성 변동을 의미하는데, 특히 딜레이 라인, 내부전압 발생기의 입력 트랜지스터, 전류 소오스 트랜지스터 등이 시스템 전체 동작에 영향을 미칠만큼 전원전압(VDD)의 변동에 민감한 반응을 보이는 것으로 알려져 있다.

종래에는 전원전압(VDD)에 따른 트랜지스터 특성 변화를 예측하여 미리 다수의 메탈 옵션을 마련하고 FIB(focused ion beam)을 통한 회로 수정 과정을 통해 전원전압(VDD) 변동을 보상해 왔다. 그런나, 이처럼 FIB를 사용한 회로 수정은 많은 시간을 소요하는 단점이 있다.

한편, 전압 레벨 검출기를 이용한 종래기술의 전원전압(VDD) 변동 보상 기술은 전압 레벨 검출기에 사용되는 차동증폭기의 두 입력 트랜지스터의 한쪽에 기준전압을 인가하고 이를 기준으로 하여 전원전압(VDD)의 높고 낮음을 검출하기 때문에 특정 전압 레벨에 대한 검출이 가능하다는 한계가 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 제조 시간을 단축시키고 더 넓은 영역의 전원전압 변동에 대한 보상이 가능한 반도체 소자를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 전원전압을 인가받아 그 전압 레벨에 대응하는 N-비트 디지털 워드(단, N은 자연수)를 출력하기 위한 아날로그-디지털 변환수단; 상기 N-비트 디지털 워드를 디코딩하여 M-비트 블럭 선택신호(단, M은 2^N)를 출력하기 위한 디코딩수단; 및 상기 블럭 선택신호 각 비트에 따라 선택적으로 인에이블 되는 다수의 보상 블럭 - 각 보상 블럭은 특성이 다른 트랜지스터로 구현됨 - 을 구비하는 반도체 소자가 제공된다.

바람직하게, 전원전압의 잡음 성분을 제거하여 상기 아날로그-디지털 변환수단에 인가하기 위한 저역 통과 필터를 더 포함할 수 있다.

또한, 상기 다수의 보상 블럭은 각각 상기 블럭 선택신호 각 비트에 제어 받는 스위칭 수단을 포함한다.

나아가, 상기 보상 블럭은 딜레이 라인의 트랜지스터, 내부전압 발생기의 입력 트랜지스터, 전류 소오스 트랜지스터 중 어느 하나를 포함한다.

본 발명에서는 아날로그-디지털 변환기를 이용하여 전원전압 변화에 대한 정보를 디지털화하고 이 값을 디코딩하여 해당 전원전압 레벨에 적합한 트랜지스터 블럭을 선택할 수 있도록 하였다. 이때, 단위 전압 해상도는 사용자가 아날로그-디지털 변환기의 비트수를 조정하여 민감하게 또는 둔감하게 설계 가능하다. 이 경우, 종래에 비해 제조 시간을 단축시키고 더 넓은 영역의 전원전압 변동에 대한 보상이 가능하다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 블럭 다이어그램이다.

도 1을 참조하면, 본 실시예에 따른 반도체 소자는, 전원전압(VDD)의 잡음 성분을 제거하기 위한 저역 통과 필터(LPF)(10)와, 필터링된 전원전압을 인가받아 그 전압 레벨에 대응하는 N-비트 디지털 워드(단, N은 자연수)를 출력하기 위한 아날로그-디지털 변환기(ADC)(20)와, N-비트 디지털 워드를 디코딩하여 M-비트 블럭 선택신호(단, M은 2^N)를 출력하기 위한 N×M 디코더(30)와, 블럭 선택신호 각 비트에 따라 선택적으로 인에이블 되는 M개의 보상 블럭(블럭 0 ～ 블럭 M-1) - 각 보상 블럭은 특성이 다른 트랜지스터로 구현됨 - 을 포함하는 보상 블럭부(40)를 구비한다.

여기서, 각 보상 블럭(블럭 0 ～ 블럭 M-1)은 각각 블럭 선택신호 각 비트에 제어 받는 스위치(sw0～swM-1)를 구비하고 있다.

한편, 저역 통과 필터(LPF)(10)는 통상 전원전압(VDD)의 파형이 깨끗하지 못하고 각종 잡음 성분이 섞여 있음을 감안하여 채택된 것으로 경우에 따라 이를 배제할 수 있다.

그리고, 아날로그-디지털 변환기(ADC)(20)의 출력 비트수(N)는 설계자가 원하는 전압 감지 영역에 따라 결정한다. 예컨대, 3-비트 ADC를 사용하고, 타겟 VDD 레벨을 2.5V로, VDD 변동폭을 2.0~2.5V 범위라 가정하고, 이 영역을 센싱한다고 하면, 0.5V/8 즉, 0.05555V가 ADC가 감지할 수 있는 최소 전압 - 해상도 - 이 되는 것이다. 3-비트 ADC의 경우, VDD 레벨에 따라 111, 110, 101, 100, 011, 010, 001, 000이 출력된다. 따라서, 디코더(30)의 출력은 8비트가 된다.

그러므로, 8개의 블럭 선택신호 각 비트를 보상 블럭부(40)의 각 스위치(sw0～swM-1)의 제어신호로 사용하면 감지된 VDD 레벨에 따라 하나의 보상 블럭이 선택적으로 인에이블 된다.

참고적으로, 보상 블럭(블럭 0 ～ 블럭 M-1) 각각은 같은 회로(예컨대, 딜레이 라인 트랜지스터, 내부전압 발생기의 입력 트랜지스터, 전류 소오스 트랜지스터 등)로 구성되며, 각 보상 블럭마다 다른 사이즈의 트랜지스터로 구현한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

예컨대, 전술한 실시예에서는 디코더의 출력 비트수에 대응하는 보상 블럭이 존재하는 경우를 일례로 들어 설명하였으나, 반드시 이를 지켜야 하는 것은 아니고, 인접한 VDD 변동 조건에 따른 트랜지스터 특성 변화가 적다면 몇개의 디코더 출력 비트마다 하나의 보상 블럭을 대응시켜 사용할 수도 있다. 가령 몇개의 디코더 출력 비트를 논리합하여 스위치를 제어하면 될 것이다.

전술한 본 발명은 제조 시간을 단축시키고 더 넓은 영역의 전원전압 변동에 대한 보상이 가능하며, 이로 인하여 반도체 소자의 생산성을 재고하고 신뢰도를 개선하는 효과를 기대할 수 있다.

Claims

전원전압을 인가받아 그 전압 레벨에 대응하는 N-비트 디지털 워드(단, N은 자연수)를 출력하기 위한 아날로그-디지털 변환수단;

상기 N-비트 디지털 워드를 디코딩하여 M-비트 블럭 선택신호(단, M은 2^N)를 출력하기 위한 디코딩수단; 및

상기 블럭 선택신호 각 비트에 따라 선택적으로 인에이블 되는 다수의 보상 블럭 - 각 보상 블럭은 특성이 다른 트랜지스터로 구현됨 -

을 구비하는 반도체 소자.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

전원전압의 잡음 성분을 제거하여 상기 아날로그-디지털 변환수단에 인가하기 위한 저역 통과 필터를 더 포함하는 것을 특징으로 하는 반도체 소자.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.

제1항 또는 제2항에 있어서,

상기 다수의 보상 블럭은 각각 상기 블럭 선택신호 각 비트에 제어 받는 스위칭 수단을 포함하는 것을 특징으로 하는 반도체 소자.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

제3항에 있어서,

상기 보상 블럭은 딜레이 라인의 트랜지스터, 내부전압 발생기의 입력 트랜지스터, 전류 소오스 트랜지스터 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자.