CN101521044B - 存储器及其电压监控装置 - Google Patents
存储器及其电压监控装置 Download PDFInfo
- Publication number
- CN101521044B CN101521044B CN2008100828223A CN200810082822A CN101521044B CN 101521044 B CN101521044 B CN 101521044B CN 2008100828223 A CN2008100828223 A CN 2008100828223A CN 200810082822 A CN200810082822 A CN 200810082822A CN 101521044 B CN101521044 B CN 101521044B
- Authority
- CN
- China
- Prior art keywords
- storer
- system voltage
- special instruction
- output unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
一种存储器及其电压监控装置,该存储器及其电压监控装置包括系统电压检测器、电荷泵电路与数据输出单元。系统电压检测器耦接电荷泵电路与数据输出单元。系统电压检测器用以检测系统电压,并据以产生控制信号。电荷泵电路可依据上述控制信号产生字符线电压。数据输出单元可依据特殊指令决定输出上述控制信号或是存储器的输出数据,其中控制信号对应字符线电压。因此,可易于监控控制信号与字符线电压。
Description
技术领域
本发明是有关于一种存储器,且特别是有关于一种存储器的电压监控技术。
背景技术
在电子装置中,往往需要各种不同准位的电源电压,因此常配置电荷泵(Charge Pump)电路以便利用现有的电源电压来产生各种不同准位的电源电压。闪存(Flash Memory)中的字符线电压(Word Line Voltage)即是利用电荷泵电路所产生的。
闪存在存取数据时所需的字符线电压,必须维持在适当的电压范围内。当字符线电压过高时,闪存会有可靠度的问题;反之,当字符线电压过低时,闪存又会有读取速度上的问题。
因此,当闪存发生不稳定或是存取速度缓慢的问题时,检测工程师必须利用检测探针监控字符线电压,藉以确定是否因字符线电压异常而引发上述问题。由于字符线电压会随着存储器的操作而有所改变。为了确认字符线电压在存储器运作时是否正常,因此检测工程师利用检测探针直接量测字符线电压的同时,必须使存储器保持在运作状态下。故,传统作法相当不便。
发明内容
本发明提供一种存储器的电压监控装置,可易于监控系统电压检测器所输出的控制信号。由于上述控制信号对应字符线电压,因此透过监控控制信号亦可推知字符线电压的情况。
本发明提供一种存储器,其藉由将上述本发明所提出的电压监控装置直接植在其中,藉以有效率地监控系统电压检测器所输出的控制信号,且更可据以推知字符线电压的情况。
本发明提出一种存储器的电压监控装置,包括系统电压检测器、电荷泵电路与数据输出单元。系统电压检测器用以检测系统电压,并据以产生控制信号。电荷泵电路耦接系统电压检测器,可依据上述控制信号产生字符线电压。数据输出单元,耦接系统电压检测器,依据特殊指令决定输出上述控制信号或是存储器的输出数据。
在本发明的一实施例中,上述的电压监控装置更包括开关单元。开关单元耦接于系统电压检测器与数据输出单元之间,可接收控制信号,并依据特殊指令决定是否将控制信号输出给数据输出单元。在另一实施例中,开关单元包括多个晶体管。上述晶体管的第一端与第二端分别耦接系统电压检测器与数据输出单元,而上述晶体管的栅极端用以接收特殊指令。在又一实施例中,控制信号为数字信号。
在本发明的一实施例中,上述的电压监控装置更包括特殊指令产生器。特殊指令产生器包括解码器与逻辑电路。解码器可依据特殊信号产生设定信号。逻辑电路耦接解码器,可依据设定信号与重置信号产生特殊指令。在另一实施例中,特殊信号包括特殊地址信号或特殊输出数据。
在本发明的一实施例中,数据输出单元包括多任务器,此多任务器可依据特殊指令决定输出控制信号或是存储器的输出数据。在另一实施例中,电压监控装置更包括地址转移检测器。地址转移检测器耦接系统电压检测器,用以输出地址转移检测信号给系统电压检测器,而系统电压检测器再依据地址转移检测信号决定是否检测系统电压。
从另一观点来看,本发明提供一种存储器,包括电荷泵电路、系统电压检测器与数据输出单元。电荷泵电路依据多个控制信号将参考电压转换为字符线电压。系统电压检测器耦接电荷泵电路,可依据系统电压产生上述控制信号。数据输出单元耦接系统电压检测器,可依据特殊指令决定输出上述控制信号或是存储器的输出数据。
本发明的存储器及其电压监控装置,因采用数据输出单元,因此数据输出单元可依据特殊指令决定输出系统电压检测器所产生的控制信号或是存储器的输出数据。如此一来,可易于监控系统电压检测器所输出的控制信号。
为让本发明的上述特征和优点能更明显易懂,下文特举几个实施例,并配合所附图式,作详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种存储器的电压监控装置的架构图。
图2是依照本发明的第一实施例的一种数据输出单元的多任务器的架构图。
图3是依照本发明的第一实施例的一种特殊指令产生器的架构图。
图4是依照本发明的第二实施例的一种存储器的电压监控装置的架构图。
图5是依照本发明的第二实施例的一种开关单元的架构图。
附图标号
10:电压监控装置
20:系统电压检测器
30:电荷泵电路
40:数据输出单元
50:地址转移检测器
60:多任务器
70:特殊指令产生器
80:解码器
90:逻辑电路
91、92:与非门
95、96、97:或非门
98:SR闩锁电路
100:开关单元
601、93、94:非门
602、603:P型金氧半晶体管
604、605、110~117:N型金氧半晶体管
output<0:15>:输出端
input_1<0:7>:第一输入端
input_2<0:15>:第二输入端
S、R、Q:端点
V27、V29、V31、V33、V35、V38、V41、V45:控制信号
VCC:系统电压
Vref:参考电压
ATDS:位置转移检测信号
SC:特殊指令
SA:特殊地址信号
SD:特殊输出数据
set_1、set_2、set_3:设定信号
reset_1、reset_2:重设信号
具体实施方式
第一实施例:
图1是依照本发明的第一实施例的一种存储器的电压监控装置的架构图。请参照图1,存储器的电压监控装置10包括系统电压检测器20、电荷泵电路30、数据输出单元40与地址转移检测器50。地址转移检测器(AddressTransition Detector,简称ATD)50用以检测存储器的地址信号是否发生改变,并据以产生位置转移检测信号ATDS。更具体地说,当存储器的地址信号发生 变化时,系统电压检测器20则会产生脉冲信号(即位置转移检测信号ATDS),并输出给系统电压检测器20。
系统电压检测器20可依据位置转移检测信号ATDS决定是否检测系统电压VCC,并据以产生多个控制信号(以V27、V29、V31、V33、V35、V38、V41、V45表示),在本实施例中上述控制信号为数字信号。控制信号V27、V29、V31、V33、V35、V38、V41、V45的产生方式例如可利用多个比较器(未绘示)来产生。
举例来说,系统电压检测器20可将系统电压VCC分别与预设电压2.7V、2.9V、3.1V、3.3V、3.5V、3.8V、4.1V、4.5V进行比较,其中控制信号V27、V29、V31、V33、V35、V38、V41、V45分别对应预设电压2.7V、2.9V、3.1V、3.3V、3.5V、3.8V、4.1V、4.5V。更具体地说,当系统电压VCC高于预设电压2.7V时,控制信号V27则为高准位的电压;反之,当系统电压VCC低于预设电压2.7V时,控制信号V27则为低准位的电压。以此类推控制信号V31、V33、V35、V38、V41、V45的产生方式。因此,系统电压检测器20所产生的各控制信号可反映出系统电压VCC的电压值。
电荷泵电路30耦接系统电压检测器20。电荷泵电路30中可配置多级升压电路(未绘示),上述升压电路可依据控制信号V27、V29、V31、V33、V35、V38、V41、V45而将参考电压Vref转换成字符线电压。更具体地说,电荷泵电路30可依据系统电压检测器20所提供的控制信号V27、V29、V31、V33、V35、V38、V41、V45来决定是否使能各级升压电路。也就是说,当存储器需要较高的字符线电压时,电荷泵电路30可使能各级升压电路;反之,当存储器不需要较高的字符线电压时,电荷泵电路30可禁能部分的升压电路。此作法的好处在于,可使字符线电压控制在适当范围内,而且还可以达成省电的功效。
在本实施例中,数据输出单元40具有第一输入端input_1<0:7>、第二输入端input_2<0:15>以及输出端output<0:15>,其分别具有8、16、16条线路。 数据输出单元40的第一输入端input_1<0:7>分别接收控制信号V27、V29、V31、V33、V35、V38、V41、V45。数据输出单元40的第二输入端input_2<0:15>分别接收存储器的输出数据。
值得注意的是,数据输出单元40可依据特殊指令SC决定输出端output<0:15>与第一输入端input_1<0:7>、第二输入端input_2<0:15>的耦接关系。当特殊指令SC为低准位的电压时,表示存储器处于正常模式,数据输出单元40的输出端output<0:15>分别耦接其第二输入端input_2<0:15>。当特殊指令为SC高准位的电压时,表示存储器处于测试模式,数据输出单元40的输出端output<0:7>分别耦接其第一输入端input_1<0:7>,且数据输出单元40的输出端output<8:15>分别耦接其第二输入端input_2<8:15>。
也就是说,存储器在测试模式下,数据输出单元40的输出端output<0:15>可同时输出控制信号V27、V29、V31、V33、V35、V38、V41、V45以及存储器的部分输出数据。熟悉本领域技术者可将数据输出单元40的输出端output<0:15>耦接显示器(未绘示)。如此一来,不但可轻易地监控控制信号V27、V29、V31、V33、V35、V38、V41、V45的变化情形,更可同时监控存储器的操作及其输出数据变化情况。
由于控制信号V27、V29、V31、V33、V35、V38、V41、V45是依据系统电压VCC而得,且控制信号V27、V29、V31、V33、V35、V38、V41、V45又决定了字符线电压的电压值。因此若控制信号V27、V29、V31、V33、V35、V38、V41、V45发生异常,则代表系统电压VCC或字符线电压可能也发生异常。因此存储器在测试模式下可利用数据输出单元40轻易地监控控制信号V27、V29、V31、V33、V35、V38、V41、V45,进而推知字符线电压与系统电压VCC是否正常。
与现有技术相较之下,本实施例改善了现有技术必须以检测探针直接量测字符线电压的不便。此外,本实施例更可同时监控各控制信号的变化情形以及存储器的输出数据的变化情形,大幅提升了检测的效率以及便利性。再 者,在现有技术技术中,若要量测系统电压检测器20所提供的各控制信号,则必须以相对应数量的检测探针直接量测。然而本实施例中可直接从数据输出单元40的输出端output<0:7>直接监控各控制信号,因此大幅提升了检测的便利性。以下提供一种数据输出单元40的实施方式供熟悉本领域技术者参详。
图2是依照本发明的第一实施例的一种数据输出单元的多任务器的架构图。请合并参照图1与图2,在本实施例中,数据输出单元40包括了8个多任务器60,其分别耦接第一输入端input_1<0:7>、第二输入端input_2<0:7>与输出端output<0:7>。图2仅以耦接第一输入端第input_1<0>、第二输入端input_2<0>与输出端output<0>的多任务器60为例进行说明。多任务器60包括了非门(Not Gate)601、P型金氧半晶体管602、603与N型金氧半晶体管604、605。当特殊指令SC为高电位的电压时,晶体管604、603分别为导通状态与截止状态。此外,非门601会将特殊指令SC的高电位的电压转为低准位的电压,进而使晶体管602、605分别为导通状态与截止状态。因此当特殊指令SC为高电位的电压时,多任务器60则输出input_1<0>的信号。
承上述,特殊指令SC为低电位的电压时,晶体管604、603分别为截止状态与导通状态。此外,非门601会将特殊指令SC的低电位的电压转为高准位的电压,进而使晶体管602、605分别为截止状态与导通状态。因此当特殊指令SC为低电位的电压时,多任务器60则输出input_2<0>的信号。同理可类推分别耦接第一输入端input_1<1:7>、第二输入端input_2<1:7>与输出端output<1:7>的各多任务器60。如此一来,数据输出单元40则可实现依据特殊指令SC决定输出控制信号或存储器的输出数据。以下再提供一种特殊指令SC的产生方式供熟悉本领域技术者参详。
图3是依照本发明的第一实施例的一种特殊指令产生器的架构图。请参照图3,存储器的电压监控装置10内可配置特殊指令产生器70。在本实施例中,特殊指令产生器70包括了解码器(Decoder)80与逻辑电路90。逻辑电路90包括了与非门(NAND Gate)91、92、非门93、94与或非门(NOR Gate) 95、96、97,其中或非门96、97形成了SR闩锁(Latch)电路98。逻辑电路90可依据SR闩锁电路98的端点Q的电压准位来决定特殊指令SC的电压准位,且端点Q的电压准位与特殊指令SC的电压准位互为相反。下列表一则列出SR闩锁电路98的真值表供熟悉本领域技术者参详。
表一SR闩锁电路98的真值表
Q | S | R |
0 | 1 | 0 |
1 | 0 | 1 |
0 | 1 | 1 |
Q-1 | 0 | 0 |
另外,逻辑电路90可依据设定信号set_1、set_3来决定端点S的电压准位。更具体地说,唯有当设定信号set_1、set_3同时为高准位的电压时,端点S的电压准位才会是高电压准位。另一方面,逻辑电路90可依据设定信号set_2与重设信号reset_1、reset_2来决定端点R的电压准位。唯有当设定信号set_2、重设信号reset_1或reset_2为高电压准位时,端点R的电压准位才会是高电压准位。
假设存储器的初始状况为正常模式(端点Q为高电压准位)。若要使存储器进入测试模式,则必须使设定信号set_1、set_3为高电压准位,且设定信号set_2维持在低电压准位。若要使存储器从测试模式回复到正常模式,则必须使重设信号reset_1或reset_2为低电压准位,其中重设信号reset_1的低电压准位例如可由存储器的系统电源来触发,而重设信号reset_2的低电压准位例如可由存储器的系统芯片脚位(未绘示)来触发。
请继续参照图3,解码器80可依据特殊地址信号SA或特殊输出数据SD产生设定信号set_1、set_2。更具体地说,在本实施例中当特殊地址信号SA的地址,例如为0000 0000 0111 0111 0111,且特殊输出数据SD的数据,例如为0000 0011 0000 1000时,解码器80则会输出高电压准位的设定信号set_1 以及低电压准位的设定信号set_3。接着只要再配合高电压准位的设定信号set_2,则可使存储器进入测试模式,如此复杂的设定方式可避免因人为误置而使存储器误入测试模式。
值得一提的是,虽然上述实施例中已经对存储器及其电压监控装置描绘出了一个可能的型态,但所属技术领域中具有通常知识者应当知道,各厂商对于存储器及其电压监控装置的设计都不一样,因此本发明的应用当不限制于此种可能的型态。换言之,只要是此存储器的数据输出单元可依据特殊指令决定输出系统电压检测器所输出的控制信号或是存储器的输出数据,就已经是符合了本发明的精神所在。以下再举一个实施例以便本领域具有通常知识者能够更进一步的了解本发明的精神,并实施本发明。
第二实施例:
图4是依照本发明的第二实施例的一种存储器的电压监控装置的架构图。请合并参照图1与图4,本实施例与上述实施例相类似。在图4中标号与图1相同的组件,可参照上述实施例的说明,在此不再赘述。值得注意的是,本实施例增设了开关单元100。开关单元100可依据特殊指令SC来决定是否将控制信号V27、V29、V31、V33、V35、V38、V41、V45分别传送至数据输出单元40的第一输入端input_1<0:7>。以下针对开关单元100作更详细地说明。
图5是依照本发明的第二实施例的一种开关单元的架构图。请合并参照图4与图5,在本实施例中,开关单元100包括了N型金氧半晶体管110~117。晶体管110~117的第一端分别接收控制信号V27、V29、V31、V33、V35、V38、V41、V45。此外,晶体管110~117的第二端分别耦接数据输出单元40的第一输入端input_1<0:7>。当特殊指令SC为高电位的电压时,晶体管110~117则为导通状态,进而使控制信号V27、V29、V31、V33、V35、V38、V41、V45能够传输到第一输入端input_1<0:7>。此作法的好处在于可让数据输出单元40的第一输入端input_1<0:7>供其它模块使用,避免信号互相干扰。
请再参照图1,在第一实施例中系统电压检测器20所产生的多个控制信号虽以8个控制信号为例进行说明,但本发明并不以此为限,熟悉本领域技术者在其它实施例中亦可以不同数量的控制信号实施之,并对应调整数据输出单元40的线路架构。
综上所述,本发明的存储器及其电压监控系统透过特殊指令可控制数据输出单元输出系统电压检测器所提供的控制信号或是存储器的输出数据,因此可易于监控上述控制信号,并可据以推知系统电压或字符线电压的情形。此外,本发明的实施例至少具有下列优点:
1.第一实施例改善了现有技术必须以检测探针直接量测字符线电压或控制信号的不便。
2.利用第一实施例所提供的特殊指令产生器可避免因人为误触而使存储器误入测试模式。此外亦可使存储器由测试模式回复到正常模式。
3.在系统电压检测器与数据输出单元之间增设开关单元,可让数据输出单元的第一输入端供其它模块使用,避免信号互相干扰。
虽然本发明已以几个实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视前附的权利要求所界定者为准。
Claims (12)
1.一种存储器的电压监控装置,其特征在于,该存储器的电压监控装置包括:
一系统电压检测器,用以检测一系统电压,并据以产生多个控制信号;
一电荷泵电路,耦接该系统电压检测器,依据该多个控制信号产生一字符线电压;以及
一数据输出单元,耦接该系统电压检测器,依据一特殊指令决定输出该多个控制信号或是该存储器的输出数据;
一地址转移检测器,耦接该系统电压检测器,用以输出一地址转移检测信号给该系统电压检测器,而该系统电压检测器则依据该地址转移检测信号决定是否检测该系统电压。
2.如权利要求1所述的存储器的电压监控装置,其特征在于,该存储器的电压监控装置更包括:
一开关单元,耦接于该系统电压检测器与该数据输出单元之间,接收该多个控制信号,并依据该特殊指令决定是否将该多个控制信号输出给该数据输出单元。
3.如权利要求2所述的存储器的电压监控装置,其特征在于,该开关单元包括:
多个晶体管,其第一端与第二端分别耦接该系统电压检测器与该数据输出单元,该多个晶体管的栅极端接收该特殊指令。
4.如权利要求1所述的存储器的电压监控装置,其特征在于,该存储器的电压监控装置更包括:
一特殊指令产生器,该特殊指令产生器包括:
一解码器,依据一特殊信号产生一设定信号;以及
一逻辑电路,耦接该解码器,该逻辑电路包括由或非门构成的SR闩锁电路,依据该设定信号与一重置信号产生该特殊指令,该逻辑电路依据SR闩锁电路的端点的电压准位决定该特殊指令的电压准位。
5.如权利要求4所述的存储器的电压监控装置,其特征在于,该特殊信号包括一特殊地址信号或一特殊输出数据。
6.如权利要求1所述的存储器的电压监控装置,其特征在于,该数据输出单元包括:
一多任务器,依据该特殊指令决定输出该多个控制信号或是该存储器的输出数据。
7.一种存储器,其特征在于,该存储器包括:
一电荷泵电路,依据多个控制信号将一参考电压转换为一字符线电压;
一系统电压检测器,耦接该电荷泵电路,依据一系统电压产生该多个控制信号;以及
一数据输出单元,耦接该系统电压检测器,依据一特殊指令决定输出该多个控制信号或是该存储器的输出数据;
一地址转移检测器,耦接该系统电压检测器,用以输出一地址转移检测信号给该系统电压检测器,而该系统电压检测器则依据该地址转移检测信号决定是否检测该系统电压。
8.如权利要求7所述的存储器,其特征在于,该存储器更包括:
一开关单元,耦接于该系统电压检测器与该数据输出单元之间,接收该多个控制信号,并依据该特殊指令决定是否将该多个控制信号输出给该数据输出单元。
9.如权利要求8所述的存储器,其特征在于,该开关单元包括:
多个晶体管,其第一端与第二端分别耦接该系统电压检测器与该数据输出单元,该多个晶体管的栅极端接收该特殊指令。
10.如权利要求7所述的存储器,其特征在于,该存储器更包括:
一特殊指令产生器,该特殊指令产生器包括:
一解码器,依据一特殊信号产生一设定信号;以及
一逻辑电路,耦接该解码器,该逻辑电路包括由或非门构成的SR闩锁电路,依据该设定信号与一重置信号产生该特殊指令,该逻辑电路依据SR闩锁电路的端点的电压准位决定该特殊指令的电压准位。
11.如权利要求10所述的存储器,其特征在于,该特殊信号包括一特殊地址信号或一特殊输出数据。
12.如权利要求7所述的存储器,其特征在于,该数据输出单元包括:
一多任务器,依据该特殊指令决定输出该多个控制信号或是该存储器的输出数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100828223A CN101521044B (zh) | 2008-02-28 | 2008-02-28 | 存储器及其电压监控装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100828223A CN101521044B (zh) | 2008-02-28 | 2008-02-28 | 存储器及其电压监控装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101521044A CN101521044A (zh) | 2009-09-02 |
CN101521044B true CN101521044B (zh) | 2012-04-04 |
Family
ID=41081582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100828223A Active CN101521044B (zh) | 2008-02-28 | 2008-02-28 | 存储器及其电压监控装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101521044B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104779942B (zh) * | 2015-04-17 | 2018-11-09 | 上海华虹宏力半导体制造有限公司 | 电压监控电路、电压施加电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1541393A (zh) * | 2001-07-25 | 2004-10-27 | 飞索股份有限公司 | 使用电源电压检测以补偿读出模式电压的电源电压变动的电压升高电路 |
CN1670537A (zh) * | 2005-04-20 | 2005-09-21 | 威盛电子股份有限公司 | 电压监测电路 |
EP0971312B1 (en) * | 1998-07-07 | 2006-07-19 | Oki Electric Industry Co., Ltd. | Voltage monitoring circuit and memory card incorporating the same |
-
2008
- 2008-02-28 CN CN2008100828223A patent/CN101521044B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0971312B1 (en) * | 1998-07-07 | 2006-07-19 | Oki Electric Industry Co., Ltd. | Voltage monitoring circuit and memory card incorporating the same |
CN1541393A (zh) * | 2001-07-25 | 2004-10-27 | 飞索股份有限公司 | 使用电源电压检测以补偿读出模式电压的电源电压变动的电压升高电路 |
CN1670537A (zh) * | 2005-04-20 | 2005-09-21 | 威盛电子股份有限公司 | 电压监测电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101521044A (zh) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7257047B2 (en) | Page buffer circuit of flash memory device with improved read operation function and method of controlling read operation thereof | |
EP1087404B1 (en) | Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an EEPROM | |
CN101889314B (zh) | 感测存储器单元 | |
US8395958B2 (en) | Methods and apparatus for voltage sensing and reporting | |
US6857093B2 (en) | Semiconductor integrated circuit device capable of self-testing internal power supply currents provided to internal circuits integrated on chip | |
US10923209B2 (en) | Semiconductor memory device | |
CN101191815A (zh) | 检测通电和断电的电路 | |
US7372760B2 (en) | Semiconductor device and entry into test mode without use of unnecessary terminal | |
KR20160074253A (ko) | 저전압 검출 회로, 이를 포함하는 비휘발성 메모리 장치 및 동작 방법 | |
CN101521044B (zh) | 存储器及其电压监控装置 | |
US8179729B2 (en) | Memory circuit and voltage detection circuit including the same | |
US6717865B2 (en) | Voltage detection circuit and method for semiconductor memory devices | |
CN103377712B (zh) | 启动侦测系统 | |
CN101202115B (zh) | 内置非挥发性存储器芯片的测试模式实现方法 | |
CN113345494B (zh) | 半导体装置 | |
TWI473115B (zh) | 記憶體及其電壓監控裝置 | |
US7907457B2 (en) | Memory and voltage monitoring device thereof | |
US6751139B2 (en) | Integrated circuit reset circuitry | |
CN100530119C (zh) | 同步监控提供辅助基本输入/输出系统码的方法及相关装置 | |
JP2741887B2 (ja) | 特殊試験機能回路を備える半導体装置 | |
KR100378603B1 (ko) | 플래그 신호 발생 장치 | |
US8085056B2 (en) | Circuit for testing internal voltage of semiconductor memory apparatus | |
US20230223051A1 (en) | Non-volatile memory and voltage detecting circuit thereof | |
US5878049A (en) | Circuits and methods for read-enabling memory devices synchronously with the reaching of the minimum functionality conditions of the memory cells and reading circuits, particularly for non-volatile memories | |
KR100313540B1 (ko) | 마이크로 컨트롤러의 테스트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |