CN1670537A - 电压监测电路 - Google Patents

Abstract

本发明涉及一种电压监测电路，尤其涉及一种可整合于一芯片中并监测其电压品质的电路，其主要由一第一整波器接收一待测电压源的一电压信号，并将其处理成一逻辑信号，且输出至一第一逻辑电平转换器，通过其处理转换成一第一数字信号，并可由一缓存器记录的，致使一管理系统可通过一总线读取缓存器的内容，进而可判断待测电压源有无过高的电压突波的状况，同理，也可串接一反相器于一第二整波器及一第二逻辑电平转换器之间，而可监测待测电压源有无过低的电压突波，这样便可以简易模拟电路的组合达到监测芯片内电压品质的目的。

Description

电压监测电路

技术领域

本发明涉及一种电压监测电路，尤其涉及一种可整合于一芯片中并监测其电压品质的电路，可用简易模拟电路的组合达到监测芯片内电压品质的目的。

背景技术

随着电子信息产业竞争的激烈，许多电子产品无不提升其运算处理的速度以获得消费者的青睐。然而，电子产品内的芯片运算速度加快其作业频率也必须随之变快，致使其工作电压必须变小，这样便导致芯片对工作电压的变化的敏感度也相对变大，亦即，提供芯片动作的工作电压的不稳定，有时也是造成系统当机的主要原因之一。然而，工作电压的不稳定有时候只是一瞬间，因此无法等到系统当机时才去进行量测，所以必须随时监测该工作电压的稳定度并加以记录，方可将工作电压稳定与否的因素抽离出使系统当机的所有因素中，以便有助于研发人员理清系统当机的原因。

一般现有的电压侦测电路，参照图1，其主要由一比较器11及一齐纳二极管12所组成，在该比较器11的一正输入端连接有一第一电阻13及一第二电阻14，并于其负输入端则连接有一第三电阻15及该齐纳二极管12，而该齐纳二极管12的正端与该第二电阻14的另一端相连而且直接接地，而且，该比较器11的输出端串接有一第四电阻16及一发光二极管17，而该发光二极管17的正端与该第一电阻13及该第三电阻15的另一端连接，且同时连接一待测电压源18。这样便可通过该第一电阻13及该第二电阻14组配所造成的偏压作用，并搭配该比较器11及该齐纳二极管12的作用，使用户可通过观察该发光二极管17发光与否，而达到侦测判断该待测电压源18有无电压突波的状况发生。

上述的电压侦测电路虽然是很简易，但是，若要将其整合于一芯片中，通常必须将该发光二极管17设置于机壳外部，以便使用者可直接目视该发光二极管17有无发光，借此判断有无电压突波的状况发生，然而，这样的电路设计便必须额外考虑电路线路的布设，也会增加其制作量产的成本。

而且，该发光二极管17仅在有电压突波发生的那一瞬间会发亮，而随着电压突波发生的时间点一过，该发光二极管17便不再发亮，因此，用户必须随时留意该发光二极管17有无发光，倘若使用者在发生电压突波的那个时间点没有确实注意到发光二极管17有无发光，便无法判断先前有无电压不稳的状况发生。因此，便无法排除电压不稳而造成系统当机的因素。

发明内容

为此，如何针对上述现有的电压侦测电路所存在的缺点，以设计出一种可整合于一芯片中并监测其电压的电路，可用简易的模拟电路达到监测芯片内电压品质的目的，此即为本发明的发明重点。

本发明的主要目的，在于提供一种电压监测电路，主要通过一整波器及逻辑电平转换器的电路组配，并直接将其整合于单一芯片内，而可达到直接监测芯片内的工作电压品质的目的。

本发明的次要目的，在于提供一种电压监测电路，可通过一管理系统通过一总线连接一缓存器，而可读取其内的电压品质记录，以利研发人员理清系统当机的相关因素。

本发明的又一目的，在于提供一种电压监测电路，可将一逻辑电平转换器所输出的数字信号记录于一缓存器内，而可有效记录一芯片内的电压品质，进而达到随时监测的目的。

为实现上述目的，本发明提供一种电压监测电路，其主要构造包括：至少一整波器，各整波器的输入端可接收由一待测电压源所传来的一电压信号，并加以处理而可由整波器的输出端输出一逻辑信号；及至少一逻辑电平转换器，各逻辑电平转换器可接收其所相对应的整波器所传来的逻辑信号，并加以处理转换而可由其一输出端输出一数字信号。

附图说明

图1所示为现有技术电压侦测电路的电气连接示意图；

图2所示为本发明一优选实施例的电气连接示意图；

图3A所示为第二整波器的电气特性示意图；

图3B所示为为本发明第一整波器的电气特性示意图；

图4A至图4C所示分别为待测电压源及各逻辑电平转换装置的时序图。

其中，附图标记

11   比较器             12   齐纳二极管

13   第一电阻           14   第二电阻

15   第三电阻           16   第四电阻

17   发光二极管         18   待测电压源

21   第一整波器         211  电容器

22   第一逻辑电平转换器 221  反相器

222  第一数字信号       23   第一电压调整装置

231  第一动态电阻       232  第二动态电阻

24   第二整波器         25   第二逻辑电平转换器

252  第二数字信号       251  反相器

26   第二电压调整装置   261  第三动态电阻

262  第四动态电阻       27   待测电压源

271  电压信号           28   缓存器

29   管理系统           291  系统管理总线

具体实施方式

为了对本发明的特征、结构及所实现的功能进一步的了解与认识，下面将结合附图对本发明优选的实施例进行详细的说明：

首先，参照图2，为本发明一优选实施例的电气连接示意图。如图所示，其主要构造包括一第一整波器21、一第二整波器24、一第一逻辑电平转换器22及一第二逻辑电平转换器25。其中，该第一整波器21的输入端可连接一待测电压源27而其输出端可连接一设置于该第一逻辑电平转换器22的设定端S1，而且，第一逻辑电平转换器22的输出端可连接至一缓存器28。使用者可通过一管理系统29透过一系统管理总线(SM Bus)291或ISA(Industry StandardArchitecture)总线连接该缓存器28，通过这样存取缓存器28中所记录的电压监测数据。

第二整波器24的输入端也可连接至该待测电压源27，，而该第二整波器24的输出端则是连接一反相器251之后，再由该反相器251连接至该第二逻辑电平转换器25的设定端S2。

该第一逻辑电平转换器22及该第二逻辑电平转换器25分别设有一复位端(R1、R2)，而且，该第一整波器21的输出端可透过一反相器221而连接该第一逻辑电平转换器22的复位端R1，而该第二逻辑电平转换器25的复位端R2则直接连接该第二整波器24的输出端。

另外，可在该待测电压源27与各整波器21、24的间分别设有一第一电压调整装置23及一第二电压调整装置26。亦即，将第一电压调整装置23的输入端连接该待测电压源27，而其输出端连接该第一整波器21的输入端，该第二电压调整装置26的输入端连接该待测电压源27，而其输出端连接该第二整波器24的输入端。其中，该第一电压调整装置23包括有一第一动态电阻231及一第二动态电阻232，而该第二电压调整装置26则包含有一第三动态电阻261及一第四动态电阻262。当然，各电压调整装置23、26中各动态电阻的电阻值可适当组配，而可线性调整该待测电压源27的电压值至适当的电压电平。

在本发明的实施例中，该第一逻辑电平转换器22及该第二逻辑电平转换器25可分别以一RS触发器(RS Latch)进行实施。而前述的第一整波器21及第二整波器24则可分别以一史密特触发器(Schmitt trigger)进行实施。

参照图3A及图3B分别为图2所示实施例中各整波器21、24的电气特性示意图。如图所示，当输入电压Vi高于各整波器21、24的上限电压V2、V4时，整波器21、24分别输出高电位H1、H2的电压电平，而当输入电压Vi低于各整波器21、24的下限电压时，则整波器21、24分别输出低电位L1、L2的电压电平。

参照图4A至图4C，分别为待测电压源及各逻辑电平转换装置的输出时序图。其中，该待测电压源27的电压信号271如图4A所示，而当该电压信号271于第一时间区t1内有一过高的电压突波发生时，该电压信号271在上升至a点时，刚好可跨越该第一整波器21的上限电压V2，致使其输出一高电位H1的电压电平。当电压信号271下降至b点时，刚好达到该第一整波器21的下限电压V1，使得该第一整波器21输出一低电位L1的电压电平。

当第一整波器21输出高电位H1至该第一逻辑电平转换器22的设定端S1时，经其处理转换后便由其输出端输出一高电位HQ1的电压电平，如图4B所示。当该第一整波器21输出低电位L1且经反相器221作用后传输至该第一逻辑电平转换器22的复位端R1，则可令其输出一低电位LQ1的电压电平。这样，便可有效地截取该电压信号271中过高的电压突波，且实时运算处理而转换成一第一数字信号222，并记录于该缓存器28中。通过此简易电路组件的创意搭配及设计不仅可通过该反相器221的设置而可达到连续监测的目的，更可通过该管理系统29透过该系统管理总线291而将该第一数字信号222自缓存器28中读取出，进而可有效判断及监测该待测电压源27有无过高的电压突波发生。

同理，当该电压信号271于第二时间区t2内有一过低的电压突波发生时，其电压信号在下降至c点时，刚好可跨越该第二整波器24的下限电压V3，致使其输出一低电位L2的电压电平；当电压信号271回升至d点时，刚好达到该第二整波器24的上限电压V4，使得该第二整波器24输出一高电位H2的电压电平。

该第二整波器24将低电位L2透过该反相器251改变电压电平后，再输出至该第二逻辑电平转换器25的设定端S2，而经其处理转换后便由其输出端输出一高电位HQ2的电压电平，如图4C所示；当该第二整波器24输出高电位H2至该第二逻辑电平转换器25的复位端R2，便可令其输出一低电位LQ2的电压电平。这样，便可有效地截取该电压信号271中过低的电压突波，且实时运算处理而转换成一第二数字信号252，并且记录于该缓存器28中。这样，便可通过该管理系统29透过该系统管理总线291而将该第二数字信号252自缓存器28中读取出，进而可有效判断及监测该待测电压源27有无过低的电压突波发生。这样，便可达到连续监测该待测电压源的电压品质的目的，而有助于研发人员理清系统当机的相关因素。

最后，参照图2，其中该第一整波器21及该第二整波器25的一工作电压输入端Vcc可分别连接该待测电压源27。当然，也可分别串接一电容器211于该待测电压源27与第一整波器21或第二整波器24的间，这样，该第一整波器21或该第二整波器24便可有效避免电压电平漂移现象的发生，进而可增进其电压品质监测效果的准确度。另外，该第一动态电阻231、该第二动态电阻232、该第三动态电阻261或该第四动态电阻262可分别以CMOS电子组件的形式实施。这样，便可通过现今先进的半导体制程技术而将整个电路整合于一芯片中。

综上所述，应该清楚本发明涉及一种电压监测电路，尤其涉及一种可整合于一芯片中并监测其电压品质的电路，可用简易模拟电路的组合实现监测芯片内电压品质的目的。

以上所述，仅为本发明的一优选实施例而已，并非用来限定本发明实施的范围，即凡根据本发明申请专利范围所述的形状、构造、特征及精神所做的等效变化与修饰，均应包括于本发明的申请专利范围内。

Claims (11)

1.一种电压监测电路，其特征在于，该电压检测电路包括：

至少一整波器，各整波器的输入端可接收由一待测电压源所传来的一电压信号，并加以处理而可由整波器的输出端输出一逻辑信号；及

至少一逻辑电平转换器，各逻辑电平转换器设有一设定端及一复位端，且各逻辑电平转换器可接收其所相对应的整波器所传来的逻辑信号，并加以处理转换而可由其一输出端输出一数字信号。

2.根据权利要求1所述的电压监测电路，其特征在于，该检测电路进一步包括有一管理系统及一可与各逻辑电平转换器的输出端连接的缓存器，该缓存器可用来记录各逻辑电平转换器所产生的数字信号，而该管理系统可透过一总线读取储存于该缓存器内的数字信号。

3.根据权利要求1所述的电压监测电路，其特征在于，其中所述整波器的输出端连接于该设定端，另透过一反相器而连接该复位端。

4.根据权利要求1所述的电压监测电路，其特征在于，其中所述整波器的输出端连接该复位端，另透过一反相器而连接该设定端。

5.根据权利要求1所述的电压监测电路，其特征在于，该电路进一步包括有至少一电压调整装置，各电压调整装置的输入端连接该待测电压源，且各电压调整装置的输出端连接其所相对应的整波器的输入端。

6.根据权利要求5所述的电压监测电路，其特征在于，所述各电压调整装置分别包含有串接的一第一动态电阻及一第二动态电阻，而该第一动态电阻及该第二动态电阻可分别为一CMOS电子组件。

7.根据权利要求1所述的电压监测电路，其特征在于，所述整波器设有一工作电压输入端，连接至该待测电压源。

8.根据权利要求7所述的电压监测电路，其特征在于，所述工作电压输入端与该待测电压源间尚设有一电容器。

9.根据权利要求1所述的电压监测电路，其特征在于，所述整波器为一史密特触发器。

10.根据权利要求1所述的电压监测电路，其特征在于，所述逻辑电平转换器为一RS触发器。

11.根据权利要求1所述的电压监测电路，其特征在于，所述总线可选择为一系统管理总线及一ISA总线的其中之一。

Images