CN101093987A - 低电压检测电路 - Google Patents

低电压检测电路 Download PDF

Info

Publication number
CN101093987A
CN101093987A CNA2007101121234A CN200710112123A CN101093987A CN 101093987 A CN101093987 A CN 101093987A CN A2007101121234 A CNA2007101121234 A CN A2007101121234A CN 200710112123 A CN200710112123 A CN 200710112123A CN 101093987 A CN101093987 A CN 101093987A
Authority
CN
China
Prior art keywords
voltage
circuit
low
reference voltage
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101121234A
Other languages
English (en)
Inventor
森下直人
保高和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101093987A publication Critical patent/CN101093987A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Abstract

本发明提供一种电路规模小且能够高精度地检测电源电压的下降的低电压检测电路。利用电压跟随型运算放大器(30)、A/D变换器(32)，替代现有例的低电压检测电路(20)来进行低电压检测。即从基准电压发生电路(14)来的基准电压(Vref)，通过电压跟随型运算放大器(30)，外加到A/D变换器(32)上。利用电压跟随型运算放大器(30)是为了降低输出阻抗。由于基准电压(Vref)不依赖于电源电压(Vdd)，A/D变换器(32)的变换值(数字值)依赖于电源电压Vdd而变化，所以可根据其变换值，检测电源电压(Vdd)。而且，以置位给寄存器(23)的A/D变换器(32)的变换值(数字值)为标志，进行与以往相同的微计算机的状态设定。

Description

低电压检测电路
技术领域
本发明涉及检测对半导体集成电路供给的电源电压的下降的低电压检测电路。
背景技术
在以往的微计算机中，内置有检测电源电压的下降、产生复位脉冲的低电压检测复位电路，和在复位脉冲产生之前，事先检测电源电压的下降、用于微计算机的各种状态设定的低电压检测电路。
图5是这种低电压检测电路的电路图。10是可编程序低电压检测复位电路，具备第1比较电路11和能够可变地设定对应电源电压Vdd的第1检测电平的第1检测电平设定电路13。在第1比较电路11的+端子上，外加从基准电压发生电路14来的不依赖于电源电压Vdd的基准电压Vref(1.0V～1.5V)，在第1比较电路11的-端子上外加从第1检测电平设定电路13来的第1检测电平。基准电压发生电路14可由所谓的带隙(bandgap)型基准电压发生电路构成。
第1检测电平设定电路13的第1检测电平，可根据从寄存器15来的n位的控制信号，按照2n进行设定。通过微计算机的总线(バスラィン，bus line)16，控制数据被置位到寄存器15上。如果第1检测电平，例如以电源电压Vdd为2.5V时输出基准电压Vref的方式设定，则当电源电压Vdd下降到2.5V以下时，第1比较电路11会输出复位脉冲。通过此复位脉冲，微计算机被复位。
20是低电压检测电路，具备第2比较电路21和能够可变地设定对应电源电压Vdd的第2检测电平的第2检测电平设定电路22。在第2比较电路21的+端子上外加从基准电压发生电路14来的基准电压Vref，在第2比较电路21的-端子上外加从第2检测电平设定电路22来的第2检测电平。第2检测电平设定电路22的第2检测电平，通常设定得比第1检测电平设定电路13的第1检测电平大。第2比较电路21的输出，输出给连接在总线16上的寄存器23并被保持。
通过此电路，当电源电压Vdd下降、第2检测电平变为基准电压Vref以下时，低电压检测电路20检测到该现象后，寄存器23被置位。而且，以被置位到寄存器23中的数据作为标志(flag)，进行微计算机的状态设定。例如，微计算机被设定为HALT模式或进行数据的等待(待避)。而且，当电源电压Vdd再次下降、第1检测电平变为基准电压Vref以下时，从可编程序低电压检测复位电路10产生复位脉冲，微计算机被复位。因此，通过此电路，能够在复位脉冲产生之前检测到电源电压Vdd的下降，进行微计算机的状态设定。
然而，在上述电路中，由于必需用于检测电源电压Vdd下降的专用的低电压检测电路20，所以存在电路规模变大的问题。
[专利文献1]特开2003-69341号公报
发明内容
本发明的低电压检测电路，正是鉴于上述的课题而提出的，其特征在于，具备输出不依赖于电源电压的基准电压的基准电压发生电路和将上述基准电压变换为数字值的A/D变换器，根据上述A/D变换器输出的数字值，检测电源电压。
通过本发明，由于基准电压(模拟值)不依赖于电源电压，A/D变换器的变换值(数字值)依赖于电源电压而变化，所以能够根据其变换值检测电源电压。
(发明效果)
通过本发明的低电压检测电路，由于利用内置于微计算机等的A/D变换器来检测电源电压的下降，所以可使电路规模减小，能高精度地检测电源电压的下降。
附图说明
图1是关于本发明的实施方式的低电压检测电路的电路图。
图2是检测电平设定电路的电路图。
图3是A/D变换器的电路图。
图4是A/D变换器的动作时序图。
图5是现有的低电压检测电路的电路图。
图中：
10-可编程序低电压检测复位电路；11-比较电路；13-检测电平设定电路；14-基准电压发生电路；15-寄存器；16-总线；23-寄存器；30-电压跟随型运算放大器；31-PMOS；32-A/D变换器；C1-第1电容器；C2-第2电容器；CS1，CS2-控制信号；IV1-第1反相器；IV2-第2反相器；LH-锁存电路；M1-第1NMOS；M2-第2NMOS；R1、R2、…Rn-梯形(ladder)电阻；RX1、RX2、…、RXn-梯形电阻；TG1、TG2、…TGn-1-传输门；TGX1、TGX2、…TGXn-1-传输门。
具体实施方式
对于本发明的实施方式，参照附图进行说明。本发明的低电压检测电路，利用A/D变换器对基准电压发生电路的基准电压Vref进行A/D变换，根据其变换值(数字值)，检测电源电压Vdd。以下，针对其具体的电路构成，参照图1～图3进行说明。
如图1所示，可编程序低电压检测复位电路10，具备比较电路11和能够可变地设定对应电源电压Vdd的检测电平的检测电平设定电路13。在比较电路11的+端子上，外加从基准电压发生电路14来的不依赖于电源电压Vdd的基准电压Vref(1.0V～1.5V)，在比较电路11的-端子上外加来自检测电平设定电路13来的检测电平。
本发明的电路，代替现有例的低电压检测电路20，利用电压跟随型运算放大器30、A/D变换器32进行低电压的检测。也就是说，从基准电压发生电路14来的基准电压Vref，通过电压跟随型运算放大器30，外加到A/D变换器32上。利用电压跟随型运算放大器30是为了降低输出阻抗。由于基准电压Vref不依赖于电源电压Vdd，A/D变换器32的变换值(数字值)依赖于电源电压Vdd而变化，所以可根据其变换值，检测电源电压Vdd。而且，以置位到寄存器23中的A/D变换器32的变换值(数字值)为标志，进行与以往相同的微计算机的状态设定。
电压跟随型运算放大器30，当PMOS31导通时被激活，截止时变为非激活。PMOS31的导通截止受从寄存器15来的控制信号CS1控制。由于电压跟随型运算放大器30作为检测电路的测试用，而内置于微计算机中，A/D变换器32通常也作为微计算机的周边电路被内置，所以通过利用这些电路，可提供电路规模小、精度高的低电压检测电路。
对于检测电平设定电路13的电路例，参照图2进行说明。此电路具备对电源电压Vdd进行分压的n个梯形电阻R1、R2、…Rn，用于取出梯形电阻的各连接点电压即检测电平的(n-1)个传输门TG1、TG2、…TGn-1，根据从寄存器15来的控制信号CS2，控制传输门TG1、TG2、…TGn-1的导通截止的检测电平译码器KD。
下面，对于A/D变换器32的电路例，参照图3进行说明。此A/D变换器32，使用了比较部和由梯形电阻组成的D/A变换部。D/A变换部包括：对电源电压Vdd进行分压的n个梯形电阻RX1、RX2、…RXn；用于取出梯形电阻的各连接点电压作为输出电压DAout的(n-1)个传输门TGX1、TGX2、…TGXn-1；和根据D/A变换结果，使传输门TGX1、TGX2、…TGXn-1选择地导通的控制电路CONT。
比较部具有比较D/A变换部的输出电压DAout和模拟输入电压ANIN(＝基准电压Vref)的功能，由2级的斩波(chopper)型比较器构成。第1级斩波型比较器包括：根据数据采样信号DATASAMP导通，使模拟输入电压ANIN(＝基准电压Vref)外加给第1电容器C1的传输门TG3；根据参考采样信号REFSAMP导通，使D/A变换部的输出电压DAout外加给第1电容器C1的传输门TG4；连接在第1电容器C1上的第1反相器IV1，根据采样信号SAMPTG导通，使第1反相器IV1的输入和输出短路的传输门TG1；及根据A/D变换开始信号/ADSTART进行开关动作的第1NMOS(M1)。
第2级斩波型比较器是为了放大第1级的输出而设计的，包括：被外加了第1反相器IV1的输出的第2电容器C2；连接到第2电容器C2上的第2反相器IV2，根据采样信号SAMPTG导通、使第2反相器IV2的输入和输出短路的传输门TG2；及根据A/D变换开始信号/ADSTART进行开关动作的第2NMOS(M2)。
而且，设计了根据A/D变换结果采样信号RESSAMP，锁存第2级斩波型比较器的输出的锁存电路LH。控制电路CONT，根据锁存电路LH的输出，使传输门TGX1、TGX2、…TGXn-1选择地导通。
对于此A/D变换器32的动作，参照图4的时序图进行说明。首先，在A/D变换开始前，A/D变换开始信号/ADSTART为高电平，第1NMOS(M1)、第2NMOS(M2)处于导通状态，第1反相器IV1、第2反相器IV2的输入被固定为低电平(接地电压)。由此，可防止第1反相器IV1、第2反相器IV2中流过贯通电流。
其后，当A/D变换开始信号/ADSTART变为低时，第1NMOS(M1)、第2NMOS(M2)关断。而且，当数据采样信号DATASAMP、采样信号SAMPTG顺次变为高电平时，传输门TG3导通，第1电容器C1的输入端子上被外加模拟输入电压ANIN(＝基准电压Vref)，传输门TG1、TG2导通，第1反相器IV1的输入和输出及第2反相器IV2的输入和输出被短路。于是，第1反相器IV1的输入被设定为第1反相器IV1的阈值Vt1，第2反相器IV2的输入被设定为第2反相器IV2的阈值Vt2。由此，第1电容器C1被充电成(Vref-Vt1)的电压。
其后，当数据采样信号DATASAMP、采样信号ASMPTG依次变为低电平时，传输门TG3、传输门TG1、TG2关断。其后，参考采样信号REFSAMP变为高电平时，传输门TG4导通，D/A变换部的输出电压DAout被外加到第1电容器C1的输入端子上。此时，输出电压DAout通过控制电路CONT被设定为Vdd/2。
于是，第1电容器C1的输入端子，由于从Vref变化成Vdd/2，所以第1电容器C1的输出端子、即第1反相器IV1的输入变化成(Vdd/2-Vref+Vt1)。由此，通过第1反相器IV1比较Vref和Vdd/2的大小。即当Vref＞Vdd/2时，第1反相器IV1输出高电平，当Vref＜Vdd/2时，第1反相器IV1输出低电平。第1反相器IV1的输出通过第2级的斩波型比较器被放大，根据A/D变换结果采样信号RESSAMP的上升沿，被锁存电路LH锁存。由此，Vref的最高位位(MSB)被确定。
其后，参考采样信号REFSAMP逐次变为高电平，从D/A变换部逐次输出与高位的A/D变换结果相对应的输出电压DAout，并将其与Vref逐次相比较。例如，第1次的比较结果当Vref＞Vdd/2时，在第2次的比较中，输出电压变为DAout＝3/4Vdd，比较3/4Vdd和Vref，确定MSB-1的位。这样，Vref被变换为n位的数字值，但存在当电源电压Vdd下降时，由于输出电压DAout变小，所以数字值变大，当电源电压Vdd上升时，由于输出电压DAout变大，所以数字值变小的关系。因此，可根据A/D变换结果的数字值，检测电源电压Vdd。

Claims (4)

1、一种低电压检测电路，其特征在于，
具备：
输出不依赖于电源电压的基准电压的基准电压发生电路；和将上述基准电压变换为数字值的A/D变换器，
根据上述A/D变换器输出的数字值，检测电源电压。
2、根据权利要求1所述的低电压检测电路，其特征在于，上述A/D变换器具备：
对电源电压进行分压而产生多个分压电压的梯形电阻；
对上述基准电压和上述分压电压进行比较的比较器；和根据上述比较器的比较结果选择上述分压电压的控制电路。
3、根据权利要求1、2所述的低电压检测电路，其特征在于，
上述基准电压发生电路的输出，通过电压跟随型运算放大器，外加给上述A/D变换器。
4、根据权利要求1、2、3所述的低电压检测电路，其特征在于，
具备：
检测电平设定电路，其能够可变地设定对应电源电压的检测电平；和
低电压检测复位电路，其对上述基准电压和上述检测电平进行比较，在上述检测电平变为上述基准电压以下时，输出复位脉冲。
CNA2007101121234A 2006-06-20 2007-06-19 低电压检测电路 Pending CN101093987A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006169831A JP5063939B2 (ja) 2006-06-20 2006-06-20 マイクロコンピュータ
JP2006169831 2006-06-20

Publications (1)

Publication Number Publication Date
CN101093987A true CN101093987A (zh) 2007-12-26

Family

ID=38948656

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101121234A Pending CN101093987A (zh) 2006-06-20 2007-06-19 低电压检测电路

Country Status (4)

Country Link
US (1) US7683652B2 (zh)
JP (1) JP5063939B2 (zh)
KR (1) KR20070120911A (zh)
CN (1) CN101093987A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970005A (zh) * 2012-09-25 2013-03-13 苏州兆芯半导体科技有限公司 电源恢复电压探测器
CN110618725A (zh) * 2018-06-20 2019-12-27 Zkw集团有限责任公司 用于产生经调节的供电低电压的电路装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210152A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp マイクロコンピュータ
JP5291052B2 (ja) 2010-06-09 2013-09-18 パナソニック株式会社 電源検知回路
JP5584527B2 (ja) * 2010-06-21 2014-09-03 ルネサスエレクトロニクス株式会社 電圧検出システム及びその制御方法
JP5333619B2 (ja) * 2011-03-30 2013-11-06 株式会社デンソー 電圧検出装置および結合回路
DE102013212379B3 (de) * 2013-06-27 2014-09-11 Robert Bosch Gmbh Verfahren zum Betreiben einer Mikrorechnervorrichtung
KR102305356B1 (ko) * 2014-12-18 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
US10608538B1 (en) * 2019-01-25 2020-03-31 Texas Instruments Incorporated Detection of low output voltages for power converters
JP7327980B2 (ja) 2019-04-11 2023-08-16 ローム株式会社 電圧監視装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396371A (ja) * 1989-07-18 1991-04-22 Brother Ind Ltd 印字動作用ソレノイド駆動制御装置
US5218362A (en) * 1992-07-02 1993-06-08 National Semiconductor Corporation Multistep analog-to-digital converter with embedded correction data memory for trimming resistor ladders
JPH07198762A (ja) * 1993-12-28 1995-08-01 Fujitsu Ltd 半導体集積回路装置
JPH11345046A (ja) * 1998-05-29 1999-12-14 Matsushita Electric Ind Co Ltd マイクロコンピュータ
KR100301368B1 (ko) 1998-06-12 2001-10-27 윤종용 파워온리셋회로
JP3609027B2 (ja) * 2001-01-26 2005-01-12 Ｎｅｃマイクロシステム株式会社 電源電圧の検出回路、及び、電源電圧の検出方法
JP2002372554A (ja) 2001-06-13 2002-12-26 Ricoh Co Ltd 電圧検出回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970005A (zh) * 2012-09-25 2013-03-13 苏州兆芯半导体科技有限公司 电源恢复电压探测器
CN102970005B (zh) * 2012-09-25 2015-03-11 苏州兆芯半导体科技有限公司 电源恢复电压探测器
CN110618725A (zh) * 2018-06-20 2019-12-27 Zkw集团有限责任公司 用于产生经调节的供电低电压的电路装置

Also Published As

Publication number Publication date
JP2008004999A (ja) 2008-01-10
US20080012604A1 (en) 2008-01-17
JP5063939B2 (ja) 2012-10-31
KR20070120911A (ko) 2007-12-26
US7683652B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
CN101093987A (zh) 低电压检测电路
EP1922813B1 (en) Rail-to-rail delay line for time analog-to-digital converters
US8587466B2 (en) System and method for a successive approximation analog to digital converter
CN105306059B (zh) 一种逐次逼近模数转换器装置
CN107070455A (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
Huang et al. A 10b 200MS/s 0.82 mW SAR ADC in 40nm CMOS
CN102318193A (zh) 宽范围电荷平衡电容数字转换器
DE102012213691B4 (de) Analog-Digital-Wandler mit dualen integrierenden Kondensatorsystemen
CN103888140A (zh) 模数转换误差自校正的装置及方法
Liu et al. A 10-bit self-clocked SAR ADC with enhanced energy efficiency for multi-sensor applications
CN111537803A (zh) 一种低功耗宽范围电容检测电路及方法
US20040217895A1 (en) Analog-digital conversion apparatus
CN110034762A (zh) 一种采样频率可调的模数转换器
Hassan et al. A low-power time-domain comparator for iot applications
CN208818364U (zh) 温度测量电路
Chen et al. A PVT insensitive boosted charge transfer for high speed charge-domain pipelined ADCs
CN105119601A (zh) 一种适合于高速高精度模数转换器的多通道选择电路
CN100539427C (zh) 循环流水线式模拟数字转换器
Rovere et al. A 2.1 μW event-driven wake-up circuit based on a level-crossing ADC for pattern recognition in healthcare
CN106571822A (zh) 一种提高adc转换精度的方法和装置
CN104660262A (zh) 电容型sar adc
CN105991140B (zh) 异步逐次逼近型模数转换电路
Kardonik A study of SAR ADC and implementation of 10-bit asynchronous design
CN117713821A (zh) 一种应用于adc下极板采样的输入共模电平保护电路
CN114567325A (zh) 一种逐次逼近型模数转换器和数据采集系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071226