CN105991140B - 异步逐次逼近型模数转换电路 - Google Patents

Abstract

一种异步逐次逼近型模数转换电路，所述异步逐次逼近型模数转换电路包括：比较电路、异或门电路、异步逐次逼近逻辑电路、亚稳态检测电路、电容以及数模转换电路。通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得比较电路及时脱离亚稳态，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。

Description

异步逐次逼近型模数转换电路

技术领域

本发明涉及电子技术领域，尤其是涉及一种异步逐次逼近型模数转换电路。

背景技术

异步逐次逼近型模数转换电路(ASAR ADC,Asynchronous SuccessiveApproximation Register Analog-to-Digital Converter)是一种常用的模数转换器，图1为一种现有的异步逐次逼近型模数转换电路(ASAR ADC,Asynchronous SuccessiveApproximation Register Analog-to-digital Converter)10，主要包括以下部分：比较电路(Comp)102、异或门电路103、异步逐次逼近逻辑电路104以及数模转换电路(DAC)101。

输入信号V_in连接至比较电路102，比较电路输出电压V_Comp连接至异或门电路103并连接至异步逐次逼近逻辑电路104，异或门电路103输出连接至异步逐次逼近逻辑电路104，异步逐次逼近逻辑电路104根据输入信号进行逻辑运算，得到数字输出信号作为输出，得到控制信号连接至数模转换电路101的控制信号输入端，数模转换电路101的输出信号连接至比较电路102另一输入端。

异步逐次逼近型模数转换电路相比同步逐次逼近型模数转换电路速度较快，但存在比较电路的亚稳态问题。

发明内容

本发明解决的问题是异步比较电路的亚稳态问题。

为解决上述问题，本发明提供一种异步逐次逼近型模数转换电路，所述异步逐次逼近型模数转换电路包括：

比较电路、异或门电路、异步逐次逼近逻辑电路、亚稳态检测电路、电容以及数模转换电路；

所述比较电路的第一输入端与输入模拟信号Vin相连接，所述比较电路的第一输出端和第二输出端分别与所述异步逐次逼近逻辑电路的第一输入端和第二输入端相连接，所述比较电路的使能信号输入端和所述异步逐次逼近逻辑电路的控制信号输出端相连接；

所述比较电路的第一输出端和第二输出端分别与所述异或门电路的第一输入端和第二输入端相连接；

所述异或门电路的输出端与所述异步逐次逼近逻辑电路的第三输入端以及所述亚稳态检测电路的第一输入端相连接；

所述亚稳态检测电路的第二输入端与所述异步逐次逼近逻辑电路的控制信号输出端相连接，所述亚稳态检测电路的输出端通过所述电容连接至所述比较电路的第一或第二输入端；

所述数模转换电路的输入端与所述异步逐次逼近逻辑电路的输出端相连接，所述数模转换电路的输出端与所述比较电路的第二输入端相连接；

所述异步逐次逼近逻辑电路的输出端与所述异步逐次逼近型模数转换电路的数字信号输出端相连接。

可选的，所述比较电路包括全差分输入输出比较电路。

可选的，所述亚稳态检测电路结构包括：N个与门电路以及一个非门电路，N为自然数；

第一与门电路的第一输入端与所述异步逐次逼近逻辑电路的控制信号输出端相连接，第n与门电路的第一输入端与第n-1与门电路的输出端相连接，其中，2≤n≤N；

所述非门电路的输入端与所述异或门电路的输出端相连接，所述非门电路的输出端与所述N个与门电路的第二输入端相连接；

第N与门电路的输出端与所述亚稳态检测电路的数字信号输出端相连接。

可选的，所述N个与门电路中N的取值由所述亚稳态检测电路对亚稳态的判定标准决定。

可选的，所述电容包括：fF量级的电容。

可选的，所述数模转换电路包括：纯电阻型数模转换电路、电阻电容混合型数模转换电路以及纯电容型数模转换电路。

可选的，还包括：锁存电路，所述锁存电路连接在所述输入模拟信号和所述比较电路第一输入端之间；

所述锁存电路的输入端连接所述输入模拟信号，所述锁存电路的输出端连接所述比较电路的第一输入端。

与现有技术相比，本发明实施例的技术方案具有以下优点：

通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得比较电路及时脱离亚稳态，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。

进一步，通过改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。

进一步，由于异步逐次逼近型模数转换电路出现亚稳态时，亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得比较电路脱离亚稳态，对异步逐次逼近逻辑电路不做改变，从而减小了异步逐次逼近型模数转换电路的复杂度。

附图说明

图1是一种现有的异步逐次逼近型模数转换电路；

图2是本发明一实施例中异步逐次逼近型模数转换电路；

图3是比较电路比较所需时间与输入电压差的关系；

图4是一种异步逐次逼近型模数转换电路内部状态与外部时钟关系；

图5是本发明一实施例中亚稳态检测电路(MD)；

图6是本发明一实施例中异步逐次逼近型模数转换电路的时序图。

具体实施方式

如前所述，现有的异步逐次逼近型模数转换电路相比同步逐次逼近型模数转换电路速度较快，但存在比较电路的亚稳态问题。

针对这一问题，本发明实施例通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得比较电路及时脱离亚稳态，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。本发明实施例还可以通过改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。由于异步逐次逼近型模数转换电路出现亚稳态时，亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得比较电路脱离亚稳态，对异步逐次逼近逻辑电路不做改变，从而减小了异步逐次逼近型模数转换电路的复杂度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2本发明一实施例中异步逐次逼近型模数转换电路，下面参照图2，对本发明实施例进行详细说明。

图2所示的发明实施例异步逐次逼近型模数转换电路20包括：比较电路202、异或门电路205、异步逐次逼近逻辑电路206、亚稳态检测电路204、电容203以及数模转换电路201。

其中，比较电路202用于对第一输入端2021、第二输入端2022的输入信号进行比较，比较结果通过输第一出端和第二输出端输出，第一出端和第二输出端输出的输出信息号电平的高低相反。在本发明实施例中，选用两路输出的比较电路202有利于产生后续处理所需的标志信号。

上述比较电路202的第一输入端2021与需进行模数转换的模拟信号相连,第一输出端和第二输出端连接至异或门电路205的两个输入端，将比较电路202的两路输出信号进行异或运算，由于比较电路202只有在比较完成输出比较结果时第一输出端和第二输出端的输出信号才会有不同，故通过异或门电路205的输出结果标志信号可以获知合适比较电路202完成了一次比较。比较电路的第一输出端和第二输出端也连接到异步逐次逼近逻辑电路206，将比较结果提供给异步逐次逼近逻辑电路206，以便于异步逐次逼近逻辑电路206完成相应的逻辑功能。

异步逐次逼近逻辑电路206的输出端通过数模转换电路的输出端与比较电路202的第二输入端2022相连，为比较电路第一输入端2021输入的模拟信号提供参考电压。异步逐次逼近逻辑电路206的控制信号输出端分别与比较电路202的使能信号输入端和亚稳态检测电路204的输入端相连，将异步逐次逼近逻辑电路206的输出控制信号送至比较电路202和亚稳态检测电路204，比较电路202通过控制信号决定其工作状态。

亚稳态检测电路204的第二输入端与异或门电路的输出端相连，输出端通过电容203与较电路202的第一输入端2022相连。亚稳态检测电路204根据控制信号和标志信号的状态对比较电路202是否处于亚稳态进行判断，若经判断认为比较电路202处于亚稳态，则输出一个高电平扰动。亚稳态检测电路204输出的高电平扰动通过电容送给比较电路202，从而使比较电路202脱离亚稳态。本发明通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出信号通过所述电容连接至比较电路的输入端，使得异步逐次逼近型转换电路及时脱离亚稳态，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。

比较电路一般都存在亚稳态的问题，如图3所示，当比较电路两个输入端的电压差非常小时，例如在X点，比较电路需要更多的时间才能比较出正确结果。当比较电路输入端的电压差很大时，例如在Y点，所需要的时间会稳定在一个最小的器件延迟时间。图4所示的一种异步逐次逼近型模数转换电路内部状态与外部时钟关系可以看出，尽管每位比较所需时间长短不同，异步逐次逼近型模数转换电路最终需要在一个外部时钟周期内完成所有位的比较，但是亚稳态问题的存在使异步逐次逼近型模数转换电路在出现亚稳态的位花去更多的时间比较，导致在一个时钟周期内不能完成所有位的比较，影响了异步逐次逼近型模数转换电路的效果，也大大限制了异步逐次逼近型模数转换电路的应用。

本发明实施例通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得异步逐次逼近型转换电路及时脱离亚稳态，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。

图2所示的异步逐次逼近型模数转换电路中，异步逐次逼近逻辑电路206完成前对述异步逐次逼近型模数转换电路的控制，异步逐次逼近逻辑电路206内部包含逻辑电路和寄存器，根据模数转换位数的不同，异步逐次逼近逻辑电路206内部逻辑电路结构和寄存器的个数不同。其中一种异步逐次逼近逻辑电路206的工作原理如下：在模数转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被数模转换器转换成相应的模拟电压，送到比较电路202的第一输入端2022，与比较电路202的第一输入端2021点的电压进行比较。若模转换器转换相应数码的模拟电压＞输入模拟信号Vin，说明数字过大了，故将最高位的1清除；若转换器转换相应数码的模拟电压＜输入模拟信号Vin，说明数字还不够大，应将最高位的1保留。然后，再按同样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。可见逐次逼近转换过程与用天平称量一个未知质量的物体时的操作过程一样，只不过使用的砝码质量一个比一个小一半。本发明实施例的亚稳态检测电路的输出通过所述电容连接至比较电路的输入端，使得所述模数转换电路脱离亚稳态，对异步逐次逼近逻辑电路不做改变，从而减小了异步逐次逼近型模数转换电路的复杂度。

在具体实施中，比较电路202可以是全差分输入输出比较电路。

在具体实施中，亚稳态检测电路204结构可以由N个与门电路和一个非门电路构成，N为自然数。第一与门电路的第一输入端与异步逐次逼近逻辑电路206的控制信号输出端相连，第n与门电路的第一输入端与第n-1与门电路的输出端相连，其中，2≤n≤N。非门电路的输入端与异或门电路205的输出端相连，非门电路的输出端与所述N个与门电路的第二输入端相连接；第N与门电路的输出端与所述亚稳态检测电路204的数字信号输出端相连接。通过改变N值可以改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。

图5是本发明一实施例中亚稳态检测电路204，其中N值为5。亚稳态检测电路204结构由5个与门电路与门1至与门5和一个非门电路非门构成。第一与门电路与门1的第一输入端与异步逐次逼近逻辑电路206的控制信号输出端相连，异步逐次逼近逻辑电路206的控制信号由此输入；非门电路非门的输入端与异或门电路205的输出端相连，接收异或门电路205的标志信号。非门电路非门的输出端与所述5个与门电路与门1至与门5的第二输入端相连接；第5与门电路的输出端作为所述亚稳态检测电路204的数字信号输出端。

在具体实施中，亚稳态检测电路204的输出信号通过电容203耦合到比较电路202的输入端，电容203可以选取fF量级的电容，例如100fF的电容。fF量级的电容可以将亚稳态检测电路204的输出信号迅速耦合到比较电路202的输入端，使比较电路202迅速脱离亚稳态。

在具体实施中，数模转换电路201可以是纯电阻型数模转换电路，也可以是电阻电容混合型数模转换电路，还可以是纯电容型数模转换电路，适用范围广。

在具体实施中，可以将锁存电路连接在所述输入模拟信号Vin和比较电路第一输入端B之间，锁存电路的输入端连接输入模拟信号Vin，锁存电路的输出端连接比较电路202的第一输入端2021。锁存电路对输入模拟信号Vin进行锁存，为比较电路202提供稳定的输入信号，以便比较电路202得到准确的比较结果。

图6是本发明一实施例中异步逐次逼近型模数转换电路的时序图。在异步逐次逼近逻辑电路206输出的控制信号的上升沿到来时，比较电路202开始比较，比较过程结束后，比较电路202的两路输出电压V_Comp不再一致，标志信号的电平发生变化。在上述过程中，如果比较器比较所用时间小于根据对亚稳态的判定标准事先设定的容忍时间t_set，如图中t1，则此位比较顺利结束；如果比较器比较所用时间大于根据对亚稳态的判定标准事先设定的容忍时间t_set，如图中t2，则亚稳态检测电路的输出信号电平发生变化，向比较电路202送扰动电平，是比较器离开亚稳态。

本发明实施例通过亚稳态检测电路204识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出通过所述电容203连接至比较电路的输入端，使得比较电路202及时脱离亚稳态，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能；通过改变亚稳态检测电路204的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。

在具体实施中，由于异步逐次逼近型模数转换电路出现亚稳态时，亚稳态检测电路204的输出通过所述电容203连接至比较电路202的输入端，使得比较电路202脱离亚稳态，对异步逐次逼近逻辑电路206不做改变，从而减小了异步逐次逼近型模数转换电路的复杂度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种异步逐次逼近型模数转换电路，其特征在于，包括：

比较电路、异或门电路、异步逐次逼近逻辑电路、亚稳态检测电路、电容以及数模转换电路；

所述比较电路的第一输入端与输入模拟信号Vin相连接，所述比较电路的第一输出端和第二输出端分别与所述异步逐次逼近逻辑电路的第一输入端和第二输入端相连接，所述比较电路的使能信号输入端和所述异步逐次逼近逻辑电路的控制信号输出端相连接；

所述比较电路的第一输出端和第二输出端分别与所述异或门电路的第一输入端和第二输入端相连接；

所述异或门电路的输出端与所述异步逐次逼近逻辑电路的第三输入端以及所述亚稳态检测电路的第一输入端相连接；

所述亚稳态检测电路的第二输入端与所述异步逐次逼近逻辑电路的控制信号输出端相连接，所述亚稳态检测电路的输出端通过所述电容连接至所述比较电路的第一或第二输入端；

所述数模转换电路的输入端与所述异步逐次逼近逻辑电路的输出端相连接，所述数模转换电路的输出端与所述比较电路的第二输入端相连接；

所述异步逐次逼、近逻辑电路的输出端与所述异步逐次逼近型模数转换电路的数字信号输出端相连接。

2.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述比较电路包括全差分输入输出比较电路。

3.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述亚稳态检测电路结构包括：N个与门电路以及一个非门电路，N为自然数；第一与门电路的第一输入端与所述异步逐次逼近逻辑电路的控制信号输出端相连接，第n与门电路的第一输入端与第n-1与门电路的输出端相连接，其中，2≤n≤N；

所述非门电路的输入端与所述异或门电路的输出端相连接，所述非门电路的输出端与所述N个与门电路的第二输入端相连接；

第N与门电路的输出端与所述亚稳态检测电路的数字信号输出端相连接。

4.根据权利要求3所述的异步逐次逼近型模数转换电路，其特征在于，所述N个与门电路中N的取值由所述亚稳态检测电路对亚稳态的判定标准决定。

5.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述电容包括：fF量级的电容。

6.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述数模转换电路包括：纯电阻型数模转换电路、电阻电容混合型数模转换电路以及纯电容型数模转换电路。

7.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，还包括：锁存电路，所述锁存电路连接在所述输入模拟信号和所述比较电路第一输入端之间；

所述锁存电路的输入端连接所述输入模拟信号，所述锁存电路的输出端连接所述比较电路的第一输入端。