CN104320138A - 全异步sar adc亚稳态消除电路与方法 - Google Patents
全异步sar adc亚稳态消除电路与方法 Download PDFInfo
- Publication number
- CN104320138A CN104320138A CN201410433646.9A CN201410433646A CN104320138A CN 104320138 A CN104320138 A CN 104320138A CN 201410433646 A CN201410433646 A CN 201410433646A CN 104320138 A CN104320138 A CN 104320138A
- Authority
- CN
- China
- Prior art keywords
- comparator
- metastable state
- counter
- output
- control ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种全异步SARADC亚稳态消除电路,它包括电容阵列DAC、比较器、全异步控制环、计数器和振荡器。本发明的有益效果是:如果某一位比较时,比较器进入了亚稳态,可强制置位该次比较结果为1,并结束本次ADC的转换,最多导致1个LSB的误差,而且能有效的产生转换结束信号EOC,提示SOC可以开始下次采样,克服了现有技术在一定采样率时,由于亚稳态导致全异步SARADC性能急剧下降的问题,同时由于消除了亚稳态,转换结束信号EOC可以得到有效状态,SOC可以根据EOC状态开始下一次转换,可以尽可能提高SARADC的采样率,本发明具有电路简单、性能可靠等优点。
Description
技术领域
本发明涉及一种亚稳态消除的技术领域,尤其涉及一种全异步SAR ADC亚稳态消除电路与方法。
背景技术
亚稳态是指比较器输出无法在某个规定时间段内达到一个可确认的逻辑输出状态。当一个比较器进入亚稳态时,既无法预测该次比较结果,也无法预测何时才能得到稳定的逻辑输出结果;在这个比较期间,比较器输出一些中间级电平,后续电路无法根据这些中间级电平进行进一步的逻辑运算,在常规的同步SAR ADC中,存在两种时钟信号,分别为采样时钟和比较时钟,顾名思义前者用于采样,后者用于比较。而比较时钟会每个周期去触发锁定比较器,如果比较器进入亚稳态,该时钟可以强制结束本次比较,尽管比较结果不确定。但是同步SAR ADC的比较时钟至少为N+1个采样周期,这大大限制了SAR ADC的采样率,其中N为ADC的位数。
在全异步SAR ADC中,由于消除了单独的高频比较时钟,简化了系统设计,但是由于缺乏高频比较时钟,如果某一位比较时,比较器进入亚稳态,理论上电路将锁死在该状态上,或者该位比较时间太长,导致后续的位没有时间完成比较,丢失太多的位,最终导致ADC性能急剧下降。
发明内容
本发明的目的在于克服现有技术的不足,提供一种全异步SAR ADC亚稳态消除电路与方法,在比较器进入亚稳态时,强制置位该次比较结果为1,并结束本次ADC的转换,有效的消除亚稳态,使电路回到正常比较状态。
本发明的目的是通过以下技术方案来实现的:全异步SAR ADC亚稳态消除电路,它包括电容阵列DAC和比较器,其特征在于:它还包括全异步控制环、计数器和振荡器;
电容阵列DAC输出的采样开始/转换结束信号Start_End分别与全异步控制环和振荡器的使能端ENN,以及计数器的一个复位端RST1连接;
振荡器的时钟信号输出CKO与计数器的时钟信号输入CKI连接;
计数器的输出端Q分别与比较器的置位端SET、全异步控制环的结束控制端END和电容阵列DAC的结束控制端END连接;
比较器的一个输出信号Vop与全异步控制环的QP输入端连接,比较器的另一个输出Von与全异步控制环的QN输入端连接;
全异步控制环的输出DON分别与计数器的另一个复位端RST2和比较器的锁存端口LATCH连接。
全异步SAR ADC亚稳态消除方法,它包括以下步骤:
S1. 电容阵列DAC输出的采样开始/转换结束信号为高电平,即Start_End=1,进入采样周期,在采样周期内,振荡器的输出CKO=0,全异步控制环的输出DON=0,计数器的输出Q=0,比较器锁定,输出Vop=Von=1;
S2. 采样开始/转换结束信号即Start_End=0,采样结束,进入比较周期;
S3.在比较周期,判断比较器是否进入亚稳态,若未进入亚稳态则转至步骤S4,若比较器进入亚稳态,则转至步骤S5;
S4.比较器未进入亚稳态,计数器在DON周期信号的作用下,输出Q=0,对比较器、全异步控制环和电容阵列DAC无影响;
S5.比较器进入亚稳态,计数器输出Q=1,比较器的输出Vop=1、Von=0,消除了比较器的亚稳态;
S6. 计数器输出的Q=1,使全异步控制环结束,DAC输出高电平,即Start_End=1,结束比较周期;
S7.重复步骤S1~S6,进入下一个采样-比较周期。
本发明的有益效果是:本发明可以在比较器进入亚稳态时,强制置位该次比较结果为1,并结束本次ADC的转换,最多导致1个LSB的误差, 而且能有效的产生转换结束信号EOC,提示SOC可以开始下次采样,克服了现有技术在一定采样率时,由于亚稳态导致全异步SAR ADC性能急剧下降的问题,同时由于消除了亚稳态,转换结束信号EOC可以得到有效状态,SOC可以根据EOC状态开始下一次转换,可以尽可能提高SAR ADC的采样率,对全异步SAR ADC提供了有效的保障,提高了ADC的性能。
附图说明
图1为本发明的电路结构示意图;
图2为本发明的方法流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
如图1所示,全异步SAR ADC亚稳态消除电路,它包括电容阵列DAC和比较器,它还包括全异步控制环、计数器和振荡器;
电容阵列DAC输出的采样开始/转换结束信号Start_End分别与全异步控制环和振荡器的使能端ENN,以及计数器的一个复位端RST1连接;
振荡器的时钟信号输出CKO与计数器的时钟信号输入CKI连接;
计数器的输出端Q分别与比较器的置位端SET、全异步控制环的结束控制端END和电容阵列DAC的结束控制端END连接;
比较器的一个输出信号Vop与全异步控制环的QP输入端连接,比较器的另一个输出Von与全异步控制环的QN输入端连接;
全异步控制环的输出DON分别与计数器的另一个复位端RST2和比较器的锁存端口LATCH连接。
如图2所示,全异步SAR ADC亚稳态消除方法,它包括以下步骤:
S1. 电容阵列DAC输出的采样开始/转换结束信号为高电平,即Start_End=1,进入采样周期,在采样周期内,振荡器的输出CKO=0,全异步控制环的输出DON=0,计数器的输出Q=0,比较器锁定,输出Vop=Von=1;
S2. 采样开始/转换结束信号即Start_End=0,采样结束,进入比较周期;
S3.在比较周期,判断比较器是否进入亚稳态,若未进入亚稳态则转至步骤S4,若比较器进入亚稳态,则转至步骤S5;
S4.比较器未进入亚稳态,计数器在DON周期信号的作用下,输出Q=0,对比较器、全异步控制环和电容阵列DAC无影响;
S5.比较器进入亚稳态,计数器输出Q=1,比较器的输出Vop=1、Von=0,消除了比较器的亚稳态;
S6. 计数器输出的Q=1,使全异步控制环结束,DAC输出高电平,即Start_End=1,结束比较周期;
S7.重复步骤S1~S6,进入下一个采样-比较周期。
Claims (2)
1.全异步SAR ADC亚稳态消除电路,它包括电容阵列DAC和比较器,其特征在于:它还包括全异步控制环、计数器和振荡器;
电容阵列DAC输出的采样开始/转换结束信号Start_End分别与全异步控制环和振荡器的使能端ENN,以及计数器的一个复位端RST1连接;
振荡器的时钟信号输出CKO与计数器的时钟信号输入CKI连接;
计数器的输出端Q分别与比较器的置位端SET、全异步控制环的结束控制端END和电容阵列DAC的结束控制端END连接;
比较器的一个输出信号Vop与全异步控制环的QP输入端连接,比较器的另一个输出Von与全异步控制环的QN输入端连接;
全异步控制环的输出DON分别与计数器的另一个复位端RST2和比较器的锁存端口LATCH连接。
2.全异步SAR ADC亚稳态消除方法,其特征在于:它包括以下步骤:
S1. 电容阵列DAC输出的采样开始/转换结束信号为高电平,即Start_End=1,进入采样周期,在采样周期内,振荡器的输出CKO=0,全异步控制环的输出DON=0,计数器的输出Q=0,比较器锁定,输出Vop=Von=1;
S2. 采样开始/转换结束信号即Start_End=0,采样结束,进入比较周期;
S3.在比较周期,判断比较器是否进入亚稳态,若未进入亚稳态则转至步骤S4,若比较器进入亚稳态,则转至步骤S5;
S4.比较器未进入亚稳态,计数器在DON周期信号的作用下,输出Q=0,对比较器、全异步控制环和电容阵列DAC无影响;
S5.比较器进入亚稳态,计数器输出Q=1,比较器的输出Vop=1、Von=0,消除了比较器的亚稳态;
S6. 计数器输出的Q=1,使全异步控制环结束,DAC输出高电平,即Start_End=1,结束比较周期;
S7.重复步骤S1~S6,进入下一个采样-比较周期。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410433646.9A CN104320138A (zh) | 2014-08-29 | 2014-08-29 | 全异步sar adc亚稳态消除电路与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410433646.9A CN104320138A (zh) | 2014-08-29 | 2014-08-29 | 全异步sar adc亚稳态消除电路与方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104320138A true CN104320138A (zh) | 2015-01-28 |
Family
ID=52375334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410433646.9A Pending CN104320138A (zh) | 2014-08-29 | 2014-08-29 | 全异步sar adc亚稳态消除电路与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104320138A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105306059A (zh) * | 2015-11-20 | 2016-02-03 | 中国科学院微电子研究所 | 一种逐次逼近模数转换器装置 |
CN105897268A (zh) * | 2016-05-12 | 2016-08-24 | 英特格灵芯片(天津)有限公司 | 亚稳态消除电路及其设备 |
CN105991138A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991139A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991140A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN110401444A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 异步时钟adc电路的亚稳态的检测消除电路 |
CN110401443A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 同步时钟adc电路的亚稳态的检测消除电路 |
CN111262561A (zh) * | 2020-02-05 | 2020-06-09 | 电子科技大学 | 一种比较器的亚稳态检测电路 |
CN111262583A (zh) * | 2019-12-26 | 2020-06-09 | 普源精电科技股份有限公司 | 亚稳态检测装置和方法、adc电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101277113A (zh) * | 2007-03-22 | 2008-10-01 | 科技资产股份有限公司 | 模数转换 |
CN103178847A (zh) * | 2011-12-21 | 2013-06-26 | 瑞昱半导体股份有限公司 | 连续近似寄存式模拟数字转换器及其方法 |
CN103532557A (zh) * | 2013-11-05 | 2014-01-22 | 吴小刚 | 一种基于压控振荡器的比较器的全并行模数转换器 |
US20140043175A1 (en) * | 2012-08-10 | 2014-02-13 | Maxlinear, Inc. | Method and system for asynchronous successive approximation register (sar) analog-to-digital converters (adcs) |
-
2014
- 2014-08-29 CN CN201410433646.9A patent/CN104320138A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101277113A (zh) * | 2007-03-22 | 2008-10-01 | 科技资产股份有限公司 | 模数转换 |
CN103178847A (zh) * | 2011-12-21 | 2013-06-26 | 瑞昱半导体股份有限公司 | 连续近似寄存式模拟数字转换器及其方法 |
US20140043175A1 (en) * | 2012-08-10 | 2014-02-13 | Maxlinear, Inc. | Method and system for asynchronous successive approximation register (sar) analog-to-digital converters (adcs) |
CN103532557A (zh) * | 2013-11-05 | 2014-01-22 | 吴小刚 | 一种基于压控振荡器的比较器的全并行模数转换器 |
Non-Patent Citations (1)
Title |
---|
LONG CHEN ETC: "Capacitor Mismatch Calibration For SAR ADCs Based On Comparator Metastability Detection", 《CIRCUITS AND SYSTEMS》 * |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105991140B (zh) * | 2015-01-30 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991139B (zh) * | 2015-01-30 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991138B (zh) * | 2015-01-30 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991139A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991140A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105991138A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 异步逐次逼近型模数转换电路 |
CN105306059B (zh) * | 2015-11-20 | 2018-06-19 | 中国科学院微电子研究所 | 一种逐次逼近模数转换器装置 |
CN105306059A (zh) * | 2015-11-20 | 2016-02-03 | 中国科学院微电子研究所 | 一种逐次逼近模数转换器装置 |
CN105897268A (zh) * | 2016-05-12 | 2016-08-24 | 英特格灵芯片(天津)有限公司 | 亚稳态消除电路及其设备 |
CN105897268B (zh) * | 2016-05-12 | 2023-04-28 | 豪威模拟集成电路(北京)有限公司 | 亚稳态消除电路及其设备 |
CN110401443A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 同步时钟adc电路的亚稳态的检测消除电路 |
CN110401444A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 异步时钟adc电路的亚稳态的检测消除电路 |
CN110401443B (zh) * | 2019-06-25 | 2023-03-31 | 中国科学院上海微系统与信息技术研究所 | 同步时钟adc电路的亚稳态的检测消除电路 |
CN110401444B (zh) * | 2019-06-25 | 2023-04-07 | 中国科学院上海微系统与信息技术研究所 | 异步时钟adc电路的亚稳态的检测消除电路 |
CN111262583A (zh) * | 2019-12-26 | 2020-06-09 | 普源精电科技股份有限公司 | 亚稳态检测装置和方法、adc电路 |
CN111262561A (zh) * | 2020-02-05 | 2020-06-09 | 电子科技大学 | 一种比较器的亚稳态检测电路 |
CN111262561B (zh) * | 2020-02-05 | 2023-03-31 | 电子科技大学 | 一种比较器的亚稳态检测电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104320138A (zh) | 全异步sar adc亚稳态消除电路与方法 | |
CN104242934B (zh) | 带冗余位全异步sar adc亚稳态消除电路与方法 | |
US8957802B1 (en) | Metastability error detection and correction system and method for successive approximation analog-to-digital converters | |
CN102035514B (zh) | 一种数字脉宽调制电路的控制方法 | |
CN102386924B (zh) | 低电压异步逐次逼近模数转换器 | |
US20170126243A1 (en) | Successive approximation register (sar) analog-to-digital converting circuit and method thereof | |
TW200507396A (en) | Error detection and recovery within processing stages of an integrated circuit | |
CN105162456A (zh) | 计数器 | |
CN105306059A (zh) | 一种逐次逼近模数转换器装置 | |
CN104202040A (zh) | 位电平检测电路以及方法 | |
US20140203957A1 (en) | Continuous time input stage | |
WO2018058900A1 (zh) | 一种adc内比较器延时校正电路、方法及adc | |
CN106374926B (zh) | 高速多相位斜坡式模数转换器 | |
CN102832941A (zh) | 一种可预检测比较器输入范围的逐次逼近型模数转换器 | |
CN103258093B (zh) | 一种基于辨识的双率系统的参数辨识方法 | |
CN103208980B (zh) | 一种窗口电压比较装置 | |
CN204462760U (zh) | 一种微处理器休眠唤醒电路 | |
CN106656190B (zh) | 连续逼近式模拟数字转换电路及其方法 | |
CN105322968B (zh) | 一种应用于σδ模数转换器调制器的动态元件匹配方法 | |
CN107733434B (zh) | 模数转换器及电子设备 | |
CN110401444B (zh) | 异步时钟adc电路的亚稳态的检测消除电路 | |
CN110311663B (zh) | 低功耗比较电路、逐次逼近式模拟数字转换器以及芯片 | |
US9715387B2 (en) | Configurable event selection for microcontroller timer/counter unit control | |
CN202713276U (zh) | 数模转换器 | |
CN106330186B (zh) | 模数转换控制装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150128 |
|
WD01 | Invention patent application deemed withdrawn after publication |