CN105991139B - 异步逐次逼近型模数转换电路 - Google Patents
异步逐次逼近型模数转换电路 Download PDFInfo
- Publication number
- CN105991139B CN105991139B CN201510051537.5A CN201510051537A CN105991139B CN 105991139 B CN105991139 B CN 105991139B CN 201510051537 A CN201510051537 A CN 201510051537A CN 105991139 B CN105991139 B CN 105991139B
- Authority
- CN
- China
- Prior art keywords
- circuit
- asynchronous
- output end
- successive approximation
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种异步逐次逼近型模数转换电路，所述异步逐次逼近型模数转换电路包括：比较电路、非门电路、与门电路、异或门电路、异步逐次逼近逻辑电路、亚稳态检测电路、以及数模转换电路。所述异步逐次逼近型模数转换电路通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出反向后与比较电路输出进行与运算，将运算结果送至异步逐次逼近逻辑电路，使得异步逐次逼近逻辑电路不受比较电路亚稳态的影响，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。
Description
技术领域
本发明涉及电子技术领域，尤其是涉及一种异步逐次逼近型模数转换电路。
背景技术
异步逐次逼近型模数转换电路(ASAR ADC,Asynchronous SuccessiveApproximation Register Analog-to-Digital Converter)是一种常用的模数转换器，图1为一种现有的异步逐次逼近型模数转换电路(ASAR ADC,Asynchronous SuccessiveApproximation Register Analog-to-digital Converter)10，主要包括以下部分：比较电路(Comp)102、异或门电路103、异步逐次逼近逻辑电路(Asynchronous SAR Logic)104以及数模转换电路(DAC)101。
输入信号Vin连接至比较电路102，比较电路输出电压VComp连接至异或门电路103并连接至异步逐次逼近逻辑电路104，异或门电路103输出连接至异步逐次逼近逻辑电路104，异步逐次逼近逻辑电路104根据输入信号进行逻辑运算，得到数字输出信号作为输出，得到输出信号连接至数模转换电路101的控制信号输入端，数模转换电路101的输出信号连接至比较电路102另一输入端。
异步逐次逼近型模数转换电路相比同步逐次逼近型模数转换电路速度较快，但存在比较电路的亚稳态问题。
发明内容
本发明解决的问题是异步比较电路的亚稳态问题。
为解决上述问题，本发明提供一种异步逐次逼近型模数转换电路，其特征在于，包括：
比较电路、非门电路、与门电路、异或门电路、异步逐次逼近逻辑电路、亚稳态检测电路、以及数模转换电路；
所述比较电路的第一输入端与输入模拟信号相连接，所述比较电路第一输出端或第二输出端和所述异步逐次逼近逻辑电路的第一输入端以及所述异或门第一输入端相连接；
所述比较电路的另一输出端连接至所述与门电路第一输入端，所述与门电路输出端与所述异步逐次逼近逻辑电路第二输入端以及所述异或门电路第二输入端相连接，所述异步逐次逼近逻辑电路的控制信号输出端与所述比较电路的使能信号输入端以及所述亚稳态检测电路的输入端相连接；
所述亚稳态检测电路的输出端连接至非门的输入端，所述非门的输出端与所述与门的第二输入端相连接，所述异或门电路的输出端与所述异步逐次逼近逻辑电路的第三输入端相连接；
所述数模转换电路的输入端与所述异步逐次逼近逻辑电路的输出端相连接，所述数模转换电路的输出端与所述比较电路的第二输入端相连接；
所述异步逐次逼近逻辑电路的输出端与所述异步逐次逼近型模数转换电路的数字信号输出端相连接。
可选的，所述比较电路包括全差分输入输出比较电路。
可选的，所述亚稳态检测电路结构包括：N个与门电路，N为自然数；
所述N个与门电路的第一输入端均与所述亚稳态检测电路输入端相连接，第n与门电路的第二输入端与第n-1与门电路的输出端相连接，其中，2≤n≤N；
第N与门电路的输出端与所述亚稳态检测电路输出端相连接。
可选的，所述N个与门电路中N的取值由所述亚稳态检测电路对亚稳态的判定标准决定。
可选的，所述模数转换电路包括：纯电阻型模数转换电路、电阻电容混合型模数转换电路以及纯电容型模数转换电路。
可选的，所述异步逐次逼近型模数转换电路还包括：锁存电路，所述锁存电路的输入端连接所述输入模拟信号，所述锁存电路的输出端连接所述比较电路的第一输入端。
与现有技术相比，本发明实施例的技术方案具有以下优点：通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出反向后与比较电路输出进行与运算，将运算结果送至异步逐次逼近逻辑电路，使得异步逐次逼近逻辑电路不受比较电路亚稳态的影响，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。
进一步，通过改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。
附图说明
图1是一种现有的异步逐次逼近型模数转换电路；
图2是本发明一实施例中异步逐次逼近型模数转换电路；
图3是比较电路比较所需时间与输入电压差的关系；
图4是一种异步逐次逼近型模数转换电路内部状态与外部时钟关系；
图5是本发明一实施例中亚稳态检测电路(MD)；
图6是本发明一实施例中异步逐次逼近型模数转换电路的时序图。
具体实施方式
如前所述，现有的异步逐次逼近型模数转换电路相比同步逐次逼近型模数转换电路速度较快，但存在比较电路的亚稳态问题。
针对这一问题，本发明实施例通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出反向后与比较电路输出进行与运算，将运算结果送至异步逐次逼近逻辑电路，使得异步逐次逼近逻辑电路不受比较电路亚稳态的影响，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。通过改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。由于本发明实施例对异步逐次逼近逻辑电路不做改变，从而更易实施。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2本发明一实施例中异步逐次逼近型模数转换电路，下面参照图2，对本发明实施例进行详细说明。
图2所示的发明实施例异步逐次逼近型模数转换电路20包括：数模转换电路201、比较电路202、非门电路203、与门电路204、异或门电路205、异步逐次逼近逻辑电路206以及亚稳态检测电路(MD)207。
其中，比较电路202用于对第一输入端2021、第二输入端2022的输入信号进行比较，比较结果通过输第一出端和第二输出端输出，第一出端和第二输出端输出的输出信息号电平的高低相反。在本发明实施例中，选用两路输出的比较电路202有利于产生后续处理所需的标志信号。
上述比较电路202的第一输入端2021与需进行模数转换的模拟信号相连,所述比较电路第一输出端或第二输出端与异步逐次逼近逻辑电路206的第一输入端以及异或门电路205第一输入端相连接；比较电路202的另一输出端连接至与门电路204第一输入端，与门电路204输出端与异步逐次逼近逻辑电路206第二输入端以及所述异或门电路205第二输入端相连接，异步逐次逼近逻辑电路206的控制信号输出端与所述比较电路202的使能信号输入端以及所述亚稳态检测电路207的输入端相连接。当亚稳态检测电路207检测到亚稳态时，亚稳态检测电路207输出高电平，经过非门电路203和与门电路204，向异步逐次逼近逻辑电路206输出一个低电平，从而使得异步逐次逼近逻辑电路不受比较电路亚稳态的影响，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。
在本发明实施例中，比较电路202的一路输出信号和亚稳态检测电路207输出信号的反向信号进行与运算，所得结果和对比较电路202的另一路输出信号输入异或门电路205进行异或运算，从而在比较电路202比较完成输出比较结果时，或亚稳态电路207检测到亚稳态时，异或门电路205的输出信号均为高电平，既都有标志信号输出，从而使异步逐次逼近逻辑电路206不受亚比较电路亚稳态的影响。在比较电路202未出现亚稳态时，亚稳态检测电路输出低电平，通过非门电路203后的高电平，与门电路204的输出由比较电路202的输出决定，此时，比较电路202的第一输出端和第二输出端的输出信号均送至异步逐次逼近逻辑电路206，将比较结果提供给异步逐次逼近逻辑电路206，以便于异步逐次逼近逻辑电路206完成相应的逻辑功能。
异步逐次逼近逻辑电路206的输出端与数模转换电路201的输入端相连，模数转换电路201的输出端与比较电路202的第二输入端2022相连，为比较电路第一输入端2021输入的模拟信号提供参考电压。异步逐次逼近逻辑电路206的控制信号输出端与比较电路202的使能信号输入端相连，将异步逐次逼近逻辑电路206的输出控制信号送至比较电路202和亚稳态检测电路207，比较电路202通过控制信号决定其工作状态。
亚稳态检测电路207根据控制信号状态对比较电路202是否处于亚稳态进行判断，若经判断认为比较电路202处于亚稳态，则输出一个高电平。如前所述，亚稳态检测电路207输出的高电平经由非门电路203反向后，和比较电路202的一路输出信号进行与运算，所得结果和对比较电路202的另一路输出信号输入异或门电路205进行异或运算，从而在比较电路202比较完成输出比较结果时，或亚稳态检测电路207检测到亚稳态时，异或门电路205的输出信号均为高电平，既都有标志信号输出，经过一定的延时后控制信号被置低，比较电路202进行复位状态等待下一位的比较，亚稳态检测电路207也被控制信号低电平复位置初态，从而使异步逐次逼近逻辑电路206不受亚比较电路亚稳态的影响。本发明通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出反向后与比较电路输出进行与运算，将运算结果送至异步逐次逼近逻辑电路，使得异步逐次逼近逻辑电路不受比较电路亚稳态的影响，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。
比较电路一般都存在亚稳态的问题，如图3所示，当比较电路两个输入端的电压差非常小时，例如在X点，比较电路需要更多的时间才能比较出正确结果。当比较电路输入端的电压差很大时，例如在Y点，所需要的时间会稳定在一个最小的器件延迟时间。图4所示的一种异步逐次逼近型模数转换电路内部状态与外部时钟关系可以看出，尽管每位比较所需时间长短不同，异步逐次逼近型模数转换电路最终需要在一个外部时钟周期内完成所有位的比较，但是亚稳态问题的存在使异步逐次逼近型模数转换电路在出现亚稳态的位花去更多的时间比较，导致在一个时钟周期内不能完成所有位的比较，影响了异步逐次逼近型模数转换电路的效果，也大大限制了异步逐次逼近型模数转换电路的应用。
图2所示的异步逐次逼近型模数转换电路中，异步逐次逼近逻辑电路206完成前对述异步逐次逼近型模数转换电路的控制，异步逐次逼近逻辑电路206内部包含逻辑电路和寄存器，根据模数转换位数的不同，异步逐次逼近逻辑电路206内部逻辑电路结构和寄存器的个数不同。其中一种异步逐次逼近逻辑电路206的工作原理如下：在模数转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被数模转换器转换成相应的模拟电压，送到比较电路202的第二输入端2022，与比较电路202的第一输入端2021点的电压进行比较。若模转换器转换相应数码的模拟电压＞输入模拟信号Vin，说明数字过大了，故将最高位的1清除；若转换器转换相应数码的模拟电压＜输入模拟信号Vin，说明数字还不够大，应将最高位的1保留。然后，再按同样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。可见逐次逼近转换过程与用天平称量一个未知质量的物体时的操作过程一样，只不过使用的砝码质量一个比一个小一半。
在具体实施中，比较电路202可以是全差分输入输出比较电路。
在具体实施中，亚稳态检测电路结构可以由N个与门电路，N为自然数。第一与门电路的第一输入端与异步逐次逼近逻辑电路的控制信号输出端相连，第n与门电路的第一输入端与第n-1与门电路的输出端相连，其中，2≤n≤N，第N与门电路的输出端与所述亚稳态检测电路的数字信号输出端相连接。通过改变N值可以改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性。
图5是本发明一实施例中亚稳态检测电路，其中N值为5。亚稳态检测电路50结构由5个与门构成，第一与门电路501至第五与门电路505。第一与门电路501的第一输入端和第二输入端均与异步逐次逼近逻辑电路的控制信号输出端相连，异步逐次逼近逻辑电路的控制信号由此输入；第一与门电路501至第五与门电路505的第二输入端均连接至异步逐次逼近逻辑电路的控制信号输出端相连；第一与门电路501的输出端与第二与门电路502的第一输入端相连，第二与门电路502的输出端与第三与门电路503的第一输入端相连，第三与门电路502的输出端与第四与门电路504的第一输入端相连，第四与门电路502的输出端与第五与门电路505的第一输入端相连，第五与门电路505的输出端作为所述亚稳态检测电路的数字信号输出端。
在具体实施中，模数转换电路可以是纯电阻型模数转换电路，也可以是电阻电容混合型模数转换电路，还可以是纯电容型模数转换电路，适用范围广。
图6是本发明一实施例中异步逐次逼近型模数转换电路的时序图，图中分别列举了比较电路输入信号差较大和较小两种情况下的波形。当输入信号差较大时，比较电路能够很快的给出结果，其中t1为比较花费的时间。当输入信号差较小时，比较电路超过设定的时间tset后仍然没有给出结果，于是亚稳态检测电路给出一个高电平让检测电路，也就是异或门电路误以为比较电路给出了比较结果，于是标志位信号被拉高，模数转换电路准备进入下一位的比较，同时亚稳态检测电路被控制信号复位，输出亚稳态检测信号回归低电平。这样比较电路的亚稳态不会影响下一位的比较。从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提模数转换电路性能。
本发明实施例通过亚稳态检测电路识别异步逐次逼近型模数转换电路亚稳态，并将亚稳态检测电路的输出反向后与比较电路输出进行与运算，将运算结果送至异步逐次逼近逻辑电路，使得异步逐次逼近逻辑电路不受比较电路亚稳态的影响，从而异步逐次逼近型模数转换电路在一个时钟周期内完成所有位的比较，提升所述模数转换电路性能。通过改变亚稳态检测电路的内部结构，设定不同的最长容忍时间，使得亚稳态的判断标准可以根据具体情况设定，从而提升了异步逐次逼近型模数转换电路的灵活性
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种异步逐次逼近型模数转换电路，其特征在于，包括：
比较电路、非门电路、与门电路、异或门电路、异步逐次逼近逻辑电路、亚稳态检测电路、以及数模转换电路；
所述比较电路的第一输入端与输入模拟信号相连接，所述比较电路第一输出端或第二输出端和所述异步逐次逼近逻辑电路的第一输入端以及所述异或门电路第一输入端相连接；
所述比较电路的另一输出端连接至所述与门电路第一输入端，所述与门电路输出端与所述异步逐次逼近逻辑电路第二输入端以及所述异或门电路第二输入端相连接，所述异步逐次逼近逻辑电路的控制信号输出端与所述比较电路的使能信号输入端以及所述亚稳态检测电路的输入端相连接；
所述亚稳态检测电路的输出端连接至非门电路的输入端，所述非门电路的输出端与所述与门电路的第二输入端相连接，所述异或门电路的输出端与所述异步逐次逼近逻辑电路的第三输入端相连接；
所述数模转换电路的输入端与所述异步逐次逼近逻辑电路的输出端相连接，所述数模转换电路的输出端与所述比较电路的第二输入端相连接；
所述异步逐次逼近逻辑电路的输出端与所述异步逐次逼近型模数转换电路的数字信号输出端相连接。
2.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述比较电路包括全差分输入输出比较电路。
3.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述亚稳态检测电路结构包括：N个与门电路，N为自然数；
所述N个与门电路的第一输入端均与所述亚稳态检测电路输入端相连接，第n与门电路的第二输入端与第n-1与门电路的输出端相连接，其中，2≤n≤N；
第N与门电路的输出端与所述亚稳态检测电路输出端相连接。
4.根据权利要求3所述的异步逐次逼近型模数转换电路，其特征在于，所述N个与门电路中N的取值由所述亚稳态检测电路对亚稳态的判定标准决定。
5.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，所述模数转换电路包括：纯电阻型模数转换电路、电阻电容混合型模数转换电路以及纯电容型模数转换电路。
6.根据权利要求1所述的异步逐次逼近型模数转换电路，其特征在于，还包括：锁存电路，所述锁存电路的输入端连接所述输入模拟信号，所述锁存电路的输出端连接所述比较电路的第一输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051537.5A CN105991139B (zh) | 2015-01-30 | 2015-01-30 | 异步逐次逼近型模数转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051537.5A CN105991139B (zh) | 2015-01-30 | 2015-01-30 | 异步逐次逼近型模数转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105991139A CN105991139A (zh) | 2016-10-05 |
| CN105991139B true CN105991139B (zh) | 2019-05-28 |
Family
ID=57037161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510051537.5A Active CN105991139B (zh) | 2015-01-30 | 2015-01-30 | 异步逐次逼近型模数转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105991139B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448911B1 (en) * | 2001-07-30 | 2002-09-10 | Cirrus Logic, Inc. | Circuits and methods for linearizing capacitor calibration and systems using the same |
| US6603415B1 (en) * | 2001-07-30 | 2003-08-05 | Cirrus Logic, Inc. | Circuits and methods for latch metastability detection and compensation and systems using the same |
| CN202121568U (zh) * | 2011-07-11 | 2012-01-18 | 山东欧龙电子科技有限公司 | 时间数字转换器 |
| CN104135288A (zh) * | 2013-05-03 | 2014-11-05 | 安捷伦科技有限公司 | 模拟数字转换器中的亚稳态检测和校正 |
| CN104242934A (zh) * | 2014-08-29 | 2014-12-24 | 成都锐成芯微科技有限责任公司 | 带冗余位全异步sar adc亚稳态消除电路与方法 |
| CN104320138A (zh) * | 2014-08-29 | 2015-01-28 | 成都锐成芯微科技有限责任公司 | 全异步sar adc亚稳态消除电路与方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5881585B2 (ja) * | 2012-11-27 | 2016-03-09 | 株式会社東芝 | アナログデジタル変換器 |
-
2015
- 2015-01-30 CN CN201510051537.5A patent/CN105991139B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448911B1 (en) * | 2001-07-30 | 2002-09-10 | Cirrus Logic, Inc. | Circuits and methods for linearizing capacitor calibration and systems using the same |
| US6603415B1 (en) * | 2001-07-30 | 2003-08-05 | Cirrus Logic, Inc. | Circuits and methods for latch metastability detection and compensation and systems using the same |
| CN202121568U (zh) * | 2011-07-11 | 2012-01-18 | 山东欧龙电子科技有限公司 | 时间数字转换器 |
| CN104135288A (zh) * | 2013-05-03 | 2014-11-05 | 安捷伦科技有限公司 | 模拟数字转换器中的亚稳态检测和校正 |
| CN104242934A (zh) * | 2014-08-29 | 2014-12-24 | 成都锐成芯微科技有限责任公司 | 带冗余位全异步sar adc亚稳态消除电路与方法 |
| CN104320138A (zh) * | 2014-08-29 | 2015-01-28 | 成都锐成芯微科技有限责任公司 | 全异步sar adc亚稳态消除电路与方法 |
Non-Patent Citations (1)
| Title |
|---|
| 0.35um CMOS 4位1 Gsample/s 全并行模数转换器设计;郝俊,孟桥,高彬;《电子器件》;20070430;第30卷(第2期);全文 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105991139A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104253613B (zh) | 一种sar adc的低压超低功耗高精度比较器 | |
| US10128860B1 (en) | High speed SAR ADC using comparator output triggered binary-search timing scheme and bit-dependent DAC settling | |
| CN104242934B (zh) | 带冗余位全异步sar adc亚稳态消除电路与方法 | |
| CN109687872A (zh) | 用于sar_adc的高速数字逻辑电路及采样调节方法 | |
| US8922416B2 (en) | Method and apparatus for analog-to-digital converter | |
| CN109314521A (zh) | 用于时间交错式逐次逼近模数转换器的异步时钟生成 | |
| CN109150182A (zh) | 一种适用于比较器的亚稳态检测电路 | |
| CN107040260A (zh) | 异步逐次逼近型模数转换电路 | |
| CN106877868A (zh) | 一种高速逐次逼近型模数转换器 | |
| CN110034762A (zh) | 一种采样频率可调的模数转换器 | |
| CN105991138B (zh) | 异步逐次逼近型模数转换电路 | |
| CN102053189B (zh) | 一种具有序列触发功能的数字示波器及其控制方法 | |
| CN110401444A (zh) | 异步时钟adc电路的亚稳态的检测消除电路 | |
| CN111367158B (zh) | 基于sca的波形数字化时间测量方法及系统 | |
| CN107463470B (zh) | 通道冲突检测方法及系统 | |
| CN106656190A (zh) | 连续逼近式模拟数字转换电路及其方法 | |
| CN104135291B (zh) | 一种以脉冲充电形式实现的连续接近式寄存器模数转换器 | |
| CN105991139B (zh) | 异步逐次逼近型模数转换电路 | |
| CN110855293B (zh) | 一种sar adc | |
| CN110311663A (zh) | 低功耗比较电路、逐次逼近式模拟数字转换器以及芯片 | |
| CN105991140B (zh) | 异步逐次逼近型模数转换电路 | |
| CN216819821U (zh) | 一种高速低功耗电容触摸检测电路及芯片 | |
| CN110086471A (zh) | 一种一步三位逐次逼近型模数转换器 | |
| CN106712776A (zh) | 连续渐近式类比数位转换器及其控制方法 | |
| CN107196658A (zh) | 模拟数字转换器与数据转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |