CN106330186B - 模数转换控制装置及方法 - Google Patents

Abstract

本发明公开了一种模数转换控制装置及方法，所述模数转换控制装置包括：内部时钟形成单元，用于在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数；模数转换控制单元，用于基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

Description

模数转换控制装置及方法

技术领域

本发明涉及信号处理技术领域，尤其涉及一种模数转换控制装置及方法。

背景技术

在现有技术中，进行模数转换时控制装置可采用异步时钟来进行控制。这种异步时钟的控制方法，具有提高转换速率的优点；但是可能存在的问题是：即便外部时钟频率很快，但是转换速率依然有限，或外部时钟频率较低，却发现模数转换出现了能耗大的问题。

故提出一种能够提高转换效率且同时维持较低能耗的数模转化控制方式，是现有技术亟待解决的问题。

发明内容

有鉴于此，本发明实施例期望提供一种模数转换控制装置及方法，能够至少部分解决模数转换效率低或能耗高的问题。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例第一方面提供了一种模数转换控制装置，所述模数转换控制装置包括：

内部时钟形成单元，用于在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数；

模数转换控制单元，用于基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

基于上述方案，所述内部时钟形成单元包括：

脉冲形成模块，用于产生脉冲；

脉冲宽度调整模块，用于根据所述外部时钟对所述脉冲进行脉冲宽度调整处理，形成所述内部时钟。

基于上述方案，所述脉冲形成模块，用于在对应所述外部时钟的一个周期内形成N+M个脉冲；其中，所述M为正整数；第N+M个所述脉冲为停止调整触发脉冲；所述第N+1个脉冲至第N+M-1个脉冲为保持脉冲；所述停止调整触发脉冲，用于触发所述脉冲宽度调整模块停止脉冲宽度调整处理；所述保持脉冲，用于提供模数转换结果的保持时间；

所述脉冲宽度调整模块，用于根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果，继续或停止所述脉冲宽度调整处理。

基于上述方案，第1个所述脉冲至第N个所述脉冲，用于所述模数转换单元进行模数转换。

基于上述方案，所述内部时钟形成单元还包括：

控制模块，用于根据所述外部时钟的变化，控制所述脉冲宽度调整模块继续或停止所述脉冲宽度调整处理。

本发明实施例第二方面提供了一种模数转换控制方法，所述方法包括：

在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数；

基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

基于上述方案，所述在一个外部时钟周期对应的时间内形成N个内部时钟周期，包括：

产生脉冲；

根据所述外部时钟对所述脉冲进行脉冲宽度调整处理，形成所述内部时钟。

基于上述方案，所述产生脉冲，包括：

在对应所述外部时钟的一个周期内形成N+M个脉冲；其中，所述M为正整数；第N+M个所述脉冲为停止调整触发脉冲；所述第N+1个脉冲至第N+M-1个脉冲为保持脉冲；所述停止调整触发脉冲，用于触发所述脉冲宽度调整模块停止脉冲宽度调整处理；所述保持脉冲，用于提供模数转换结果的保持时间；

所述在一个外部时钟周期对应的时间内形成N个内部时钟周期，包括：

根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果，继续或停止所述脉冲宽度调整处理。

基于上述方案，第1个所述脉冲至第N个所述脉冲，用于所述模数转换单元进行模数转换。

基于上述方案，所述基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换，包括：

根据所述外部时钟的变化，控制继续或停止所述脉冲宽度调整处理。

本发明实施例一种模数转换控制装置及方法，在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数，这样就实现了外部时钟和内部时钟的匹配，这样就能够避免内部时钟和外部时钟不能很好匹配时，内部时钟周期过长导致的转换效率低或内部时钟的周期过短导致的能耗高的问题，从而提升了转换效率及降低了能耗。

附图说明

图1为本发明实施例所述的模数转换控制装置的结构示意图之一；

图2为本发明实施例所述的模数转换控制单元的结构示意图之一；

图3为本发明实施例所述模数转换控制装置产生内部时钟与外部时钟的比对示意图之一；

图4为本发明实施例所述模数转换控制单元的结构示意图之二；

图5为本发明实施例所述的模数转换控制装置的结构示意图之二；

图6为本发明实施例所述的SAR控制逻辑的结构示意图；

图7为本发明实施例所述模数转换控制装置产生内部时钟与外部时钟的比对示意图之二；

图8为本发明实施例所述的模数转换控制方法的流程示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。

分析现有的模数转换装置，发现导致采用异步时钟进行控制，依据会导致转换效率低或能耗高的问题的原因为：现有的模数转换控制装置产生的内部时钟的频率是固定的。这样的话，当所述外部时钟的频率较高时，所述内部时钟无法跟上所述外部时钟的处理效率，从而造成了转化效率瓶颈。当所述外部时钟频率较低时，所述内部时钟的处理速率大于外部时钟能够提供的数据，从而导致采样比较处理的周期不合理，导致能耗高。有鉴于此，本实施例提供例一种模数转换控制装置，将在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数。这样就相当于实现了在模数转换过程中内部时钟与外部时钟的匹配，这种匹配体现在所述内部时钟的处理效率与外部时钟处理效率的一致性，而不会出现模数转换过程中的内部周期的周期过大或过小的问题。显然避免周期过大的问题，可以提升转换效率；避免了周期过小的问题，可以减低能耗。

设备实施例：

如图1所示，本实施例提供一种模数转换控制装置，所述模数转换控制装置包括：

内部时钟形成单元110，用于

在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数；

模数转换控制单元120，用于基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

本实施例所述内部时钟形成单元110可包括形成各种时钟的振荡器，该振荡器能够形成内部时钟，该内部时钟用于控制模数转换单元进行模数转换。

本实施例所述模数转换控制单元120可包括各种专用控制芯片或控制电路，该控制芯片或控制电路可向所述模数转换控制单元根据所述内部时钟，控制所述模数转换。本实施例所述专用控制电路可包括专用集成控制电路ASIC。

所述模数转换单元输出的数字信号为N位数，如为8位，则在一个外部时钟对应的时间内需要提供8个内部时钟周期与之对应，这样的话，内部时钟的周期T1等于1/N所述外部时钟周期的T2。所述模数转换单元将在每一个内部时钟周期内确定出形成的数字信号中的N位数中的一位。

在本实施例中形成的所述内部时钟是与所述外部时钟相匹配的，这样就实现了根据外部时钟自适应的调整和优化内部时钟，从而能够根据外部时钟，提高转换速率或降低转换功耗。且本实施例所述模数转换控制装置通过内部时钟的调整来实现转换效率的提升或功耗的降低，不用改变模数转换单元的具体结构，也不影响模数转换单元的数字处理，从而能够保证模数转换单元ADC的正常工作，具有兼容性强的特点。

本实施例所述模数转换单元可包括逐次逼近型模数转换器SAR ADC。

所述SAR ADC实质上是利用一种二进制搜索算法进行模数转换的装置。所述SARADC，首先用一个电压比较器将模拟输入电压与一个N位模数转换器DAC的输出电压进行比较，N位DAC的数字输入由一个逐次逼近寄存器提供。逐次逼近寄存器在控制电路控制下，从高位到低位逐位被置1或清0，使DAC的输出电压逐步逼近模拟输入电压，经过N次比较和逼近，最终逐次逼近寄存器中的数字就是模数转换的结果。

当启动模数转换，所述SAR ADC的控制逻辑电路首先把逐次逼近寄存器的最高位置1，其它位置0，将其存储到逐次逼近寄存器，然后经模数转换后得到一个电压值(大小约为满量程输出的一半)。这个电压值在比较器中与输入信号进行比较，比较器的输出反馈到DAC，并在下一次比较前对其进行修正。即输入信号的抽样值与DAC的初始输出值相减，余差被比较器量化，量化值再来指导控制逻辑是增加还是减少DAC的输出；然后，再次从输入采样值中减去这个新的DAC输出值。不断重复这个过程，直至完成最后一位数字的实现。由此可见，这种数据的转变始终处于逻辑控制电路的时钟驱动之下，逐次逼近寄存器不断进行比较和移位操作，直到完成最低有效位(LSB)的转换。这时逐次逼近寄存器的各位值均已确定，转换操作完成。

当然本实施例中所述的模数转换单元不局限于所述SAR ADC。

如图2所示，所述内部时钟形成单元110包括：

脉冲形成模块121，用于产生脉冲；

脉冲宽度调整模块122，用于根据所述外部时钟对所述脉冲进行脉冲宽度调整处理，形成所述内部时钟。

本实施例所述脉冲形成模块121可包括脉冲形成器或脉冲形成电路，总之可为能够形成脉冲的电子元件或电路。本实施例所述脉冲形成模块形成的脉冲对应的脉冲宽度可为指定时间宽度，也可以为指定脉冲宽度中的随意一个脉冲宽度。所述脉冲宽度为脉冲维持高电平的时间长度。

所述脉冲宽度调整模块122可包括各种脉冲宽度调整处理结构，通过脉冲宽度调整模块可用于拓宽或缩小所述脉冲形成模块形成的脉冲的脉冲宽度。譬如，所述脉冲形成模块在对应一个所述外部时钟的周期内，形成了9个脉冲，这9个脉冲的脉冲宽度为0.1毫秒；这9个脉冲的脉冲宽度经过所述脉冲宽度调整模块的处理之后，将大于0.1毫秒，扩宽到0.2毫秒。若这时，一个脉冲的脉冲宽度对应了所述内部时钟的一个周期的高电平，这样拓宽了脉冲的脉冲宽度就等于增大了所述内部时钟到了周期。

再比如，当前所述脉冲形成模块产生的脉冲形成的所述内部时钟的周期过长，可以通过所述脉冲宽度调整模块，通过缩小所述脉冲宽度的方式，缩小所述内部时钟的周期，从而实现所述内部时钟与所述外部时钟的相匹配。

在本实施例中所述脉冲形成模块121产生的属于同一个内部时钟的脉冲的脉冲宽度是相等的，相邻两个脉冲之间的时间长度可等于该内部时钟内的脉冲的脉冲宽度。这样，相邻两个脉冲的起始位置之间的时间间隔可为所述内部时钟的一个周期。

所述模数转换单元为N位数的模数转换单元；所述N为不小于2的整数。若所述N＝8，则表示所述模数转换单元为8个比特(即8位数)的模数转换单元。这样所述8个比特的模数转换单元能够转换的模拟信号对应的二进制范围范围从00000000到11111111。

所述脉冲形成模块121，用于在对应所述外部时钟的一个周期内形成N+M个脉冲；其中所述M为正整数；第N+M个所述脉冲为停止调整触发脉冲；所述第N+1个脉冲至第N+M-1个脉冲为保持脉冲；所述停止调整触发脉冲，用于触发所述脉冲宽度调整模块停止脉冲宽度调整处理；所述保持脉冲，用于提供模数转换结果的保持时间。当然本实施例中所述的保持脉冲为可有可无的脉冲，这样当所述M等于1的时候，所述秒冲形成模块121就相当于没有形成保持脉冲。

具体如，所述N＝8，在本实施例中所述脉冲形成模块121在对应所述外部时钟的一个周期内产生至少9个脉冲，其中最后一个脉冲作为所述停止调整触发脉冲。若所述脉冲形成模块121产生9个以上的脉冲，其他脉冲同样可作为保持脉冲，在该保持脉冲对应的内部时钟所在的周期内，所述保持脉冲，用于提供模数转换结果的保持时间，在该段时间内所述模数转换单元或所述模数转换控制装置的输出为数模转换结果。

所述脉冲宽度调整模块122，用于根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果，继续或停止所述脉冲宽度调整处理。

在本实施例中所述脉冲宽度调整模块122可以与所述外部时钟同时输入一个与门做逻辑与的处理，通过与处理得到的结果即为所述检测结果。所述脉冲宽度调整模块122将形成的脉冲和外部输入时钟均输入到D触发器中，经过D触发器处理之后从所述D触发器的Q端输出的信号即为前述检测结果。当然得到检测结果的方式很多种，得到结果的方式不局限上述的方式。若在停止调整触发脉冲的脉冲宽度得到的与结果发生了不为指定值，可认为确定了所述外部时钟的周期。这里的指定值可为预定结果。

如图3所示，外部时钟在一个周期内对应有高电平还低电平，通常内部时钟在所述外部时钟一个周期对应的高电平内需要进行数据比较转换处理。图3中CKC1和CKCi都表示的内部时钟。所述i为不小于1的整数。

每一个内部时钟内形成有m个脉冲，如图中所示的p1、p2、p3至pm。在图3中检测假设pm为停止调整触发脉冲，在第一个形成的内部时钟CKC1中，pm与外部时钟进行逻辑与处理之后，得到的应该是一个高电平。通过所述脉冲宽度调整模块122的脉冲拓宽处理之后，形成了脉冲宽度增大到的内部时钟CKCi。显然在图3中内部时钟CKCi中的脉冲pm与外部时钟进行逻辑与处理之后，得到的是一个低电平，显然这时可认为停止调整触发脉冲获得检测结果与预定结果(高电平)不一致，则认为可以停止所述脉冲宽度调整了，否则可以继续所述脉冲宽度调整。

当然在具体实现时，也可以不设置所述预定结果。所述脉冲宽度调整模块122，可将本次检测结果与前一次检测结果进行比较后，根据比较结果来控制所述脉冲宽度调整。譬如，之前所述检测结果一直为高电平，经过多次脉冲调整之后，检测结果转换成了低电平，则此时可停止所述脉冲宽度的调整，否则继续所述脉冲宽度调整。

所述脉冲宽度调整模块，在进行脉冲宽度调整时，可根据预设步长进行所述脉冲宽度；可根据前一次所述检测结果确定所述脉冲宽度调整方向。这里的脉冲宽度调整方向可包括拓宽所述脉冲宽度及缩小所述脉冲宽度。

第1个所述脉冲至第N个所述脉冲，用于所述模数转换单元进行模数转换。

例如本实施例所述模数转换单元为8比特的模数转换单元，以外部时钟输入的数据，每输入一个数据，模数转换单元需要采用8个内部时钟周期来确定每一个比特的数值是为0或为1。在本实施例中所述脉冲形成模块121形成的前N个脉冲即可用于为所述模数转换单元在前N个脉冲对应的内部时钟周期内进行模数转换，确定出每一个比特的具体值。

在具体的实现过程中，所述第1个脉冲可对应于8个比特中的最高比特，第2个所述脉冲可对应于8个比特中的次高比特，以此类推，第8个所述脉冲将对应于8个比特中的最后一个比特。在这8个秒冲对应的内部时钟周期内，所述模数转换单元将对应的将8个比特的值，根据比较器的比较结果置为1或置为0，最终完成所述模数转换。

所述内部时钟形成单元110还包括：

控制模块，用于利用根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果。

本实施例所述模数转换控制单元120可包括控制模块，该控制模块与所述脉冲调整模块122之间形成有电连接。所述控制模块的结构可包括与门；所述与门的一个输入为所述外部时钟，一个输入可为所述停止调整触发脉冲；所述检测结果可为所述与门进行逻辑与处理之后的结果。当然本实施例中控制模块的结构还有很多，不局限于上述一种。

如图4所示，pm为停止调整触发脉冲。所述控制模块分别接收外部时钟和停止调整触发脉冲；所述控制模块通过检测结果作用于所述脉冲宽度调整模块122，使所述脉冲宽度调整模块进行脉冲宽度调整，形成新的内部时钟或维持当前内部时钟。

在图4中可知所述脉冲宽度调整模块的输入包括调整前的内部时钟，以及检测结果，输出包括调整后的内部时钟。

值得注意的是：在本申请实施例中所述脉冲宽度调整模块122调整脉冲宽度，包括调整所述脉冲的脉冲宽度本身以及相邻两个脉冲之间的时间间隔，且一般情况下保持脉冲宽度与相邻两个脉冲之间的时间间隔。

结合本实施例，以下提供一种具体示例。

如图5所示，本示例提供一种模式转换装置，在该装置内包括采样和数模转换单元、比较器、第一控制逻辑、脉冲调整模块及SAR控制逻辑。所述采样和数模转换模块将模拟输入及当前的数字输出对应的模拟量分别输入到比较器中，所述比较器将进行比较，将输出比较结果A及A的反向。

所述第一控制逻辑形成内部时钟的脉冲，所述脉冲宽度调整模块跟第一控制逻辑一起，进行脉冲宽度调整，形成调整后或优化后的所述内部时钟。这里的比较器、第一控制逻辑和脉冲宽度调整模块相当于前述的脉冲形成模块。

调整后的内部时钟输入SAR控制逻辑控制SAR控制逻辑的工作。这里的所述SAR控制逻辑即相当于前述的模数转换单元的组成部分。所述比较器为内部时钟控制比较器，在内部时钟为高电平时正常工作，输出A和A的反向信号；在所述内部时钟为低电平时不工作，向所述第一控制逻辑均输入高电平。

所述第一控制逻辑可包括第一与非门；第一与非门的两个输入分别与所述比较器的两个输出端连接；当比较器正常工作时，所述第一与非门的输出结果为1；当所述比较器正常工作时，所述第一与非门的输出结果为0。

所述第一控制逻辑还包括控制信号GC，所述控制信号GC与所述第一与非门的输出结果可以作为所述第一控制逻辑中另一个与门的两个输入，这样的话，所述第一控制逻辑、比较器及脉冲宽度调整模块即构成了一个受控的震荡器。所述GC可由所述SAR控制逻辑产生。当所述SAR控制逻辑完成了模数转换时，输出低电平；当未完成所述模数转换时，输出高电平。显然所述受控的振荡器能够根据模数转换的当前情况产生所述内部周期。当然所述脉冲宽度调整模块将受到其他控制模块或控制电路的调整，进行脉冲宽度的调整。

图6为所述SAR控制逻辑的具体结构的一个示例。在图6中包括有D触发器以及多个与门；连接结构可如图6中所示。在图6中所述VDD为SAR控制逻辑的电源正极，VSS为电源负极。phi1表示外部时钟；CKC为所述脉冲宽度调整模块输出的内部时钟，SC1、SC2、SC3为输入所述模数转换模块中控制所述模式转换对应比特的修正的信号。

D触发器包括三个输入，一个输入为D用于输入VSS，另一个输入用于输入phil。第一个D触发器的Clk用于接收VDD输入的与门的输出。所述D触发器包括两个输出端，一个为Q，另一个为Q的反向输出端。当然所述Q输出端将输出S1、S2及S3信号返回控制D触发器的工作。

图7为图6所示SAR控制逻辑的时序图。在图7中p1、p2、p3……p(n-1)及pn表示的为脉冲。

在图6中显示有3个触发器对应的输出，这样的话能够用控制3个比特的模数转换单元；通常图6中类似的结果，一般有所述模数转换单元的比特数决定了所述触发器的个数。

图5中的所述比较器、第一控制逻辑及脉冲宽度调整模块可共同构成本申请实施例中所述的模数转换控制装置。

以下提供两个基于图5至图7所示的模数转换装置的的具体方案。

方案一：

首先，通过第一控制逻辑产生pm个脉冲。脉冲pm用于停止调整触发脉冲宽度调整是否完成。

利用如图4所示结构转换开始时，第一控制逻辑产生的脉冲的脉冲宽度为最小脉冲宽度，需要进行脉冲宽度拓宽处理，即进行脉冲延时处理。延时处理逐步增加，CKC在转换比较相的脉冲有p1、p2、……、pn、……、pm。SAR控制只使用CKC的p1、p2、……、pn。pm用来控制图4中的控制模块。控制模块控制脉冲宽度调整模块。控制模块控制脉冲宽度调整模块进行延时调整的判断依据是：判断最后一个脉冲pm是否进入到采样时钟相了(即是检测结果表明是否需要再进行脉冲调整处理)。若没有进入，延时进行增加操作；若进入了则转换完成；若延时已增加到最大，也还没有进入，则保持最大延时设置。转换完成或延时控制已经达到最大了时，结果保存下来。

方案二：

采用如图4所示结构，脉冲宽度从最小脉冲宽度到最大脉冲宽度中的的某个脉冲宽度开始，然后根据比较器的结果确定是增加延时还是减小延时，CKC在转换比较相的脉冲有p1、p2、……、pn、……、pm。SAR控制逻辑只使用CKC的p1、p2、……、pn。pm用来控制图4中的控制模块。根据控制模块的检测结果确定是否进入到采样时钟相了。若没有进入，延时进行增加脉冲宽度；若进入了，延时进行减小脉冲宽度。当脉冲pm位置发生变化时，即由时钟比较相进入采样相或由时钟采样相进入比较相，则转换完成；若延时调整已完成，但pm的位置还没有发生变化，可进行延时初始值的调整，调整方向为向相反方向调整，即若初始pm进入采样相的情况减小初始延时，若初始pm没有进入采样相的情况增大初始延时。然后重复之前的步骤。本实施例中所述的采样相为用于采集模拟信号周期相位；所述比较相为用于所述比较器进行比较的周期相位。

综合上述，本实施例所述的模数转换控制装置，不仅具有转换效率高、转换能耗低及转换精度高的有待你，还具有结构简单，硬件成本低等特点，通过常见的电子器件的组合连接，就能形成本申请实施例中所述的模数转换控制装置。

方法实施例：

如图8所示，本实施例提供一种模数转换控制方法，所述方法包括：

步骤S110：

在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数；

步骤S120：基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

在本实施例中所述步骤S110中产生内部时钟，不再是现有技术中的产生固定频率的时钟，而是根本所述外部时钟产生与外部时钟相匹配的内部时钟。这样的话，若所述外部时钟的频率发生改变，对应的产生的内部时钟的频率也会相应的发生改变。

在步骤S120中根据步骤S110产生的内部时钟来控制模式转换，这样的话不会存在所述内部时钟与所述外部时钟不匹配导致的转换效率低或能够过大的现象。

本实施例提供的一种根据所述外部时钟自适应产生内部时钟的方法，具有实现简便、能耗低及转换效率高的模数转换控制方法；可应用前述设备实施例中所述的模数转换控制装置中。

所述步骤S110可包括：

产生脉冲；

根据所述外部时钟对所述脉冲进行脉冲宽度调整处理，形成所述内部时钟。

在本实施例中首先产生脉冲，然后通过脉冲宽度调整处理，形成与所述外部时钟相匹配的内部时钟，具有实现简单的特点。

作为本实施例的进一步改进，所述产生脉冲，包括：在对应所述外部时钟的一个周期内形成N+M个脉冲；其中，所述M为正整数；第N+M个所述脉冲为停止调整触发脉冲；所述第N+1个脉冲至第N+M-1个脉冲为保持脉冲；所述停止调整触发脉冲，用于触发所述脉冲宽度调整模块停止脉冲宽度调整处理；所述保持脉冲，用于提供模数转换的转换结果保持时间。

在进行模数转换时，输入信号以外部时钟输入一个数据，则N位数的模数转换单元需要利用N个内部时钟来进行模数转换，这时需要尽可能的提高模数转换的转换效率，则所述外部时钟和内部时钟相匹配的关系为所述外部时钟的采样相对应于N个内部时钟。而在本实施例中将产生N+M个脉冲，对应将形成N+M个内部时钟，这样的话，能够尽可能提高转换效率。在本实施例中为了实现脉冲宽度调整，还将第N+M个脉冲作为停止调整触发脉冲用于检测是否需要进一步调整内部时钟脉冲宽度的检测信号，从而实现内部时钟的自适应调整。本实施例中同时，还设置用进行模数转换的转换结果保持时间的预备脉冲。

所述步骤S110可包括：根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果，继续或停止所述脉冲宽度调整处理。

具体如何利用所述停止调整触发脉冲进行检测，可包括将所述停止调整触发脉冲与外部时钟进行逻辑与处理等操作，从而获得对应的检测结果。本实施例中获得所述检测结果可采用设备实施例中的脉冲宽度调整模块来实现。

产生的脉冲中的第1个所述脉冲至第N个所述脉冲，用于所述模数转换单元进行模数转换。等于对应于同一个外部周期的前N个内部时钟周期，用于所述模数转换单元进行模数转换，具体用于所述模数转换单元确定每一个比特的对应的数值，从而完成模数转换。

所述根步骤S120可包括：

根据所述外部时钟的变化，控制继续或停止所述脉冲宽度调整处理。

外部时钟同样包括高电平和低电平的变化，在本实施例中将根据所述外部时钟的变换，控制是否继续执行脉冲宽度调整，从而实现内部时钟的周期长短的调整，从而获得与所述外部时钟相适配的内部时钟，从而能够提高模数转换效率且降低功耗。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种模数转换控制装置，其特征在于，所述模数转换控制装置包括：

内部时钟形成单元，用于在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数，内部时钟周期等于1/N外部时钟周期；

模数转换控制单元，用于基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

2.根据权利要求1所述的装置，其特征在于，

所述内部时钟形成单元包括：

脉冲形成模块，用于产生脉冲；

脉冲宽度调整模块，用于根据所述外部时钟对所述脉冲进行脉冲宽度调整处理，形成所述内部时钟。

3.根据权利要求2所述的装置，其特征在于，

所述脉冲形成模块，用于在对应所述外部时钟的一个周期内形成N+M个脉冲；其中，所述M为正整数；第N+M个所述脉冲为停止调整触发脉冲；所述第N+1个脉冲至第N+M-1个脉冲为保持脉冲；所述停止调整触发脉冲，用于触发所述脉冲宽度调整模块停止脉冲宽度调整处理；所述保持脉冲，用于提供模数转换结果的保持时间；

所述脉冲宽度调整模块，用于根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果，继续或停止所述脉冲宽度调整处理。

4.根据权利要求3所述的装置，其特征在于，

第1个所述脉冲至第N个所述脉冲，用于所述模数转换单元进行模数转换。

5.根据权利要求2所述的装置，其特征在于，

所述内部时钟形成单元还包括：

控制模块，用于根据所述外部时钟的变化，控制所述脉冲宽度调整模块继续或停止所述脉冲宽度调整处理。

6.一种模数转换控制方法，其特征在于，所述方法包括：

在一个外部时钟周期对应的时间内形成N个内部时钟周期；其中，所述N为模数转换单元输出的数字信号的位数；所述N为不小于2的整数，内部时钟周期等于1/N外部时钟周期；

基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换；其中，每经过一个所述内部时钟周期，控制所述模数转换单元确定所述N位数中的一位数。

7.根据权利要求6所述的方法，其特征在于，

所述在一个外部时钟周期对应的时间内形成N个内部时钟周期，包括：

产生脉冲；

根据所述外部时钟对所述脉冲进行脉冲宽度调整处理，形成所述内部时钟。

8.根据权利要求7所述的方法，其特征在于，

所述产生脉冲，包括：

在对应所述外部时钟的一个周期内形成N+M个脉冲；其中，所述M为正整数；第N+M个所述脉冲为停止调整触发脉冲；所述第N+1个脉冲至第N+M-1个脉冲为保持脉冲；所述停止调整触发脉冲，用于触发所述脉冲宽度调整模块停止脉冲宽度调整处理；所述保持脉冲，用于提供模数转换结果的保持时间；

所述在一个外部时钟周期对应的时间内形成N个内部时钟周期，包括：

根据利用所述停止调整触发脉冲检测到所述外部时钟的周期形成检测结果，继续或停止所述脉冲宽度调整处理。

9.根据权利要求8所述的方法，其特征在于，

第1个所述脉冲至第N个所述脉冲，用于所述模数转换单元进行模数转换。

10.根据权利要求7所述的方法，其特征在于，

所述基于所述内部时钟，控制所述模数转换单元对基于所述外部时钟输入的输入信号进行模数转换，包括：

根据所述外部时钟的变化，控制继续或停止所述脉冲宽度调整处理。

Images