CN110521125B - 模拟-数字转换器电路和模拟-数字转换方法 - Google Patents

模拟-数字转换器电路和模拟-数字转换方法 Download PDF

Info

Publication number
CN110521125B
CN110521125B CN201880023138.XA CN201880023138A CN110521125B CN 110521125 B CN110521125 B CN 110521125B CN 201880023138 A CN201880023138 A CN 201880023138A CN 110521125 B CN110521125 B CN 110521125B
Authority
CN
China
Prior art keywords
vramp
signal
ramp
ramp signal
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880023138.XA
Other languages
English (en)
Other versions
CN110521125A (zh
Inventor
阿迪·扎科尼
科恩·吕托伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN110521125A publication Critical patent/CN110521125A/zh
Application granted granted Critical
Publication of CN110521125B publication Critical patent/CN110521125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

在一个实施例中，模拟‑数字转换器电路具有输入端(InA)、斜坡发生器(RG)、比较单元(CMP)、控制单元(CTL)和输出端(Out)。输入端(InA)用于接收第一模拟信号电平(In1)和第二模拟信号电平(In2)；斜坡发生器(RG)适用于提供斜坡信号(Vramp)；比较单元(CMP)耦合到输入端(InA)和斜坡发生器(RG)；控制单元(CTL)耦合到比较单元(CMP)，控制单元(CTL)具有计数器，控制单元(CTL)配置成根据斜坡信号(Vramp)与第一模拟信号电平(In1)和第二模拟信号电平(In2)的比较来使能计数器；输出端(Out)用于根据第一模拟信号电平(In1)和第二模拟信号电平(In2)之间关系提供输出数字值。其中，斜坡信号(Vramp)具有至少一个线性上升和至少一个线性下降部分以及在斜坡信号(Vramp)的上升和下降部分之间的反转点处的可调整偏移(Rs1)，偏移(Rs1)依赖于斜坡信号(Vramp)的上升和下降部分的数量。

Description

模拟-数字转换器电路和模拟-数字转换方法
技术领域
本申请领域涉及模拟-数字转换器ADC，尤其是使用斜坡信号进行转换的ADC。这种转换器称为斜坡ADC。
斜坡ADC具有紧凑的尺寸和简单性，这允许斜坡ADC以并行方式轻松执行多个转换，因而被广泛地用于例如图像传感器中。因此，这些ADC通常用于在像素列中在单个转换周期内对整行像素进行转换。
背景技术
现有斜坡ADC的一个问题是其较慢的转换时间，即较长的转换周期。转换周期表示ADC提供相对于模拟输入的数字输出所需的时间。现有技术的转换器执行的具有N比特分辨率的转换通常需要在转换器内使用的时钟的2的N次方个时钟周期。此外，对于大多数应用，还转换参考电平，这意味着需要两个斜坡来转换两个模拟值或电平，以提供单个转换的值，即数字值。
为避免各种列到列的不均匀性，所有列ADC共享由斜坡发生器产生的同一斜坡电压或斜坡信号。因此，提供斜坡电压的斜坡发生器被加载非常大的电容，该电容通常与图像传感器的列数成比例。另外，为避免由于ADC中使用的比较器的切换产生的到斜坡的反冲，斜坡负载电容必须被适当地设置大小，即进一步增加。
每次执行转换时，必须将现有技术的ADC中使用的斜坡信号复位到明确定义的值，该值与ADC输入摆动的极限之一相对应。随着斜坡ADC速率的不断提高，斜坡复位时间成为总转换时间的重要部分。另外，由于成像的趋势是更高的分辨率，随斜坡发生器的负载与阵列的列数成比例地增加，由斜坡复位引起的死区时间变得更大。
发明内容
因此，本申请的目的是提供一种模拟-数字转换器电路和一种用于具有改进的转换速度的模拟-数字转换的方法。
该目的通过独立权利要求的主题实现。在从属权利要求中限定了实施例和改进。
除非另有说明，否则如上所述的限定也适用于以下描述。
在一个实施例中，模拟-数字转换器ADC电路具有输入端、斜坡发生器、比较单元和控制单元。输入端用于接收第一模拟信号电平和第二模拟信号电平；斜坡发生器适于提供斜坡信号；比较单元耦合到输入端和斜坡发生器；控制单元耦合到比较单元。控制单元具有计数器。控制单元配置成根据斜坡信号与第一模拟信号电平和第二模拟信号电平的比较使能计数器。该电路还具有输出端，输出端用于根据第一模拟信号电平和第二模拟信号电平之间的关系提供输出数字值。其中，斜坡信号具有至少一个线性上升部分和至少一个线性下降部分以及在上升部分和下降部分之间的反转点处的可调整偏移。该偏移依赖于斜坡信号的上升部分和下降部分的数量。
将第一和第二模拟信号电平提供给ADC电路的输入端。其中，第一模拟信号电平表示例如参考电压，第二模拟信号电平表示例如信号电压，或反过来。在ADC电路用于图像传感器的情况下，第一模拟信号电平可以包括表示像素的复位或暗电平的电压，第二模拟信号电平可以包括表示像素的亮电平或信号电平的电压。比较单元将第一和第二模拟信号电平的相应水平与逐渐变化的斜坡信号进行比较。一旦斜坡信号达到第一或第二模拟信号电平的值，控制单元就使能计数器。控制单元从计数器获得输出数字值，使得输出数字值与第一和第二模拟信号电平之间的关系相对应。该关系可以表示第一模拟信号电平和第二模拟信号电平之间的差或比率。
使用具有线性上升和下降部分的斜坡信号以及在上升和下降部分之间的反转点处的可调整偏移消除了现有技术中ADC斜坡复位操作的死区时间，同时，由于偏移，增加了可实现的ADC的分辨率，例如，增加了一比特。换言之，由于斜坡信号在每次转换结束时达到其初始状态或者在转换连续执行的情况下在转换期间达到其初始状态，避免了斜坡复位。通过偏移，实现了噪声的过采样而没有任何时间损失。
在一个改进方案中，在斜坡信号的上升和下降部分之间的反转点的偏移通过延迟实现，在该延迟期间斜坡信号保持基本恒定的水平。另外，上升部分的斜率基本上等于斜坡信号的下降部分的斜率。
其中，延迟是指时间延迟。
在进一步的改进方案中，ADC电路可以以三种模式之一操作，其中在第一模式中，转换周期包括斜坡信号的至少两个线性上升部分和至少两个线性下降部分，以及第一模拟信号电平与斜坡信号和第二模拟信号电平与斜坡信号的顺序比较；在第二模式中，转换周期包括斜坡信号的一个线性上升部分和一个线性下降部分，以及第一模拟信号电平和第二模拟信号电平与斜坡信号的同时比较；在第三模式中，转换周期包括斜坡信号的一个线性上升部分或者一个线性下降部分，以及第一模拟信号电平和第二模拟信号电平与斜坡信号的同时比较，并且随后的转换周期开始于偏移之后斜坡信号的上升或下降部分的反转点处。
为了将第一和第二模拟信号电平与斜坡信号同时进行比较，比较单元包括例如两个比较器，其中每个比较器都在其一个输入端接收斜坡信号并且在相应的另一个输入端接收第一或第二模拟信号电平。为了将第一和第二模拟信号电平与斜坡信号顺序进行比较，比较单元仅包括一个比较器，该比较器在其一个输入端接收斜坡信号并且在其相应的另一个输入端在转换周期的第一相位期间接收第一模拟信号电平并在转换周期的第二相位期间接收第二模拟信号电平。在第一和第二模拟信号电平与斜坡信号进行同时比较的第二模式中，输出数字值通过控制单元直接提供为第一和第二模拟信号电平之间的差。
在一个实施例中，在ADC电路可操作的第一模式和第二模式中，转换周期包括斜坡信号的N个线性上升部分和N个线性下降部分。其中N是偶数，并且偏移随数字N的倒数值变化。在斜坡信号的下降和上升部分之间的反转点处插入偏移。
因此，在第一模式中，采用斜坡信号的最少两个线性上升和下降部分，其中，在每个反转点处偏移。例如，斜坡信号的第一上升和随后的下降部分用于第一模拟信号电平的比较和转换，其中第一模拟信号电平对应于例如图像传感器信号的复位电平；随后，斜坡信号的第二上升和下降部分用于第二模拟信号电平的比较和转换，其中第二模拟信号电平表示例如图像传感器提供的信号的信号电平。在上升和下降部分之间的每个切换或反转点处执行斜坡偏移。由此，实现了额外比特的分辨率。因此，所提出的ADC电路实现了与现有技术的单坡深度ADC相同的分辨率，并具有不需要斜坡复位操作的优点。
在改进方案中，ADC电路包括另一输入端，用于接收由计数器使用的主时钟信号。斜坡信号的偏移随斜坡信号相对于主时钟信号的相移而变化，或者斜坡信号的偏移随主时钟信号的相移而变化。
该偏移可以通过使斜坡信号的相位相对主时钟信号的相位发生偏移来实现。替代地，通过使主时钟信号发生相移来实现斜坡信号的偏移。例如，在ADC电路的第一模式中，当转换周期包括斜坡信号的两个线性上升和两个下降部分时，每个反转点处的偏移相当于主时钟信号的半个时钟周期。如果在此模式下使用N个上升和N个下降部分或坡，则将在上升和下降坡之间的每个切换点处的偏移以及在下降和上升坡之间的每个切换点处的偏移调整为主时钟的N个时钟周期的倒数值。由于N是偶数，因此避免了斜坡复位操作。实现了N次过采样。
在改进方案中，控制单元还包括处理单元，该处理单元配置成根据计数器提供的计数信号计算输出数字值。
在将第一和第二模拟信号电平与斜坡信号进行顺序比较的情况下，计数器由控制单元使能和禁用两次。在每种情况下提供对应的计数信号。处理单元将输出数字值计算为计数信号的差或和。例如，计数器与斜坡信号和主时钟信号同步递增。计数信号因此提供斜坡信号在任何时间点的当前模拟值的数字表示。
在改进方案中，斜坡发生器还适于根据主时钟信号获得辅时钟信号。辅时钟信号的频率是主时钟信号频率的整数倍，该整数倍随斜坡信号的可调整偏移而变化。
因此，如果要实现主时钟信号的半个时钟周期的偏移，则辅时钟信号的频率是主时钟信号的频率的两倍。在本示例中，在第一模式中，斜坡信号具有两个上升部分和两个下降部分。
在一个实施例中，一种用于模拟-数字转换的方法包括以下步骤：
-提供第一模拟信号电平和第二模拟信号电平，
-产生斜坡信号，
-将斜坡信号与第一模拟信号电平和第二模拟信号电平进行比较，
-根据斜坡信号与第一模拟信号电平和第二模拟信号电平的比较来使能计数，以及
-根据第一模拟信号电平和第二模拟信号电平之间的关系提供输出数字值，
其中，斜坡信号具有至少线性上升和线性下降部分以及在斜坡信号的上升和下降部分之间的反转点处的可调整偏移，该偏移依赖于斜坡信号的上升和下降部分的数量。
用于模拟-数字转换的方法可以例如通过根据上面限定的实施例之一的模拟-数字转换器电路来实现。通过采用具有至少一个线性上升部分和至少一个线性下降部分以及可调整的偏移的斜坡信号，所提出的方法消除了对现有技术的模拟-数字转换中的斜坡信号的复位的需要。提高了转换速度，同时减少了功耗。
在进一步的改进方案中，将斜坡信号与第一模拟信号电平和第二模拟信号电平进行比较的步骤顺序执行或者同时执行。
在该方法的进一步改进方案中，转换是在上面描述的针对ADC电路的三种模式之一中执行的。
在每个转换周期结束时，提供输出数字值。
附图说明
下文参考附图使用示例性实施例详细说明所提出的ADC电路和相应的方法。功能相同或具有相同效果的部件和电路元件具有相同的附图标记。对于功能上彼此对应的电路部件或组件，不在以下每个图中重复描述。
图1a示出了所提出的ADC电路的第一实施例示例；
图1b和1c分别示出了针对图1a的所提出的ADC电路的示例性时序图；
图2a和2b分别示出了斜坡信号的细节；
图3示出了根据所提出的ADC电路和方法的实施例的斜坡信号的示例性时序图；
图4a示出了所提出的ADC电路的第二实施例示例；
图4b和4c分别示出了针对图4a的所提出的ADC电路的示例性时序图；
图5a和5b分别示出了针对图4a的所提出的ADC电路的示例性时序图；
图6a示出了所提出的ADC电路的斜坡发生器的实施例示例；
图6b示出了针对图6a的斜坡发生器的示例性时序图。
具体实施方式
图1a示出了所提出的ADC电路的第一实施例示例。ADC电路具有用于接收第一模拟信号电平In1和第二模拟信号In2的输入端InA。ADC电路还具有用于提供斜坡信号Vramp的斜坡发生器RG、耦合到输入端InA和斜坡发生器RG的比较单元CMP以及耦合到比较单元CMP的控制单元CTL。控制单元CTL具有输出端Out，该输出端形成ADC电路的输出端，在输出端Out处提供输出数字值。控制单元CTL具有计数器。
第一模拟信号电平In1表示例如图像传感器中的像素的复位电平或暗电平，而第二模拟信号电平In2对应于图像传感器的所述像素的信号电压。两个信号都可以作为电压提供。
在比较单元CMP中将第一模拟信号电平In1和第二模拟信号电平In2与斜坡信号Vramp进行比较。为此目的，本实施例中的比较单元CMP具有提供比较信号Comp的一个比较器。控制单元CTL根据比较单元CMP中执行的比较来使能计数器，并且提供反映第一模拟信号电平In1和第二模拟信号电平In2之间关系的输出数字值。
ADC电路还具有用于接收主时钟信号Clk1的另一输入端InB。该时钟信号Clk1例如被控制单元CTL的计数器使用，以提供计数信号Count。控制单元CTL还包括处理单元PRC，该处理单元配置成根据计数信号Count来计算输出数字值。主时钟信号Clk1可以具有大约1GHz的频率。
根据图1a的实施例的ADC电路以上面定义的第一模式操作。下面参考图1b和1c说明ADC电路的具体操作。
图1b示出了针对图1a的所提出的ADC电路的示例性时序图。每条线描述了一个信号相对于时间t的过程。从上到下示出了以下信号：第二模拟信号电平In2、第一模拟信号电平In1、斜坡信号Vramp、比较信号Comp、使能信号Counter_select、计数信号Count和主时钟信号Clk1。信号Counter_select是在图1a的控制单元CTL内产生的控制信号，控制单元CTL通过该信号使能计数器。
能够看出斜坡信号Vramp具有从时间点t1到时间点t3的第一线性上升部分Up1，其后是在时间点t3发生的第一偏移Rs1。斜坡信号以第一线性下降部分Dw1继续，该下降部分在时间点t5结束。在时间点t6，斜坡信号Vramp以第二线性上升部分Up2再次开始上升，直到时间点t8，在时间点t8发生第二偏移Rs2。随后，斜坡信号Vramp包括第二线性下降部分Dw2，该第二线性下降部分在时间点t10结束。因为斜坡信号Vramp具有两个上升部分Up1、Up2和两个下降部分Dw1、Dw2，所以，在本示例中将斜坡信号Vramp的第一偏移Rs1和第二偏移Rs2调整为主时钟信号Clk1的半个周期的持续时间。
通过顺序地将第一模拟信号电平In1和第二模拟信号电平In2与斜坡信号Vramp进行比较并且提供所产生的比较信号Comp，来执行第一模拟信号电平In1和第二模拟信号电平In2的转换。首先，将第一个模拟信号电平In1提供给输入端InA。一旦斜坡信号Vramp在时间点t2达到第一模拟信号电平In1的水平，比较单元CMP的输出就会翻转并且改变比较信号Comp的状态。在本示例中，比较信号Comp的状态从低变为高。响应于此，控制单元CTL借助于信号Counter_select的高电平使能计数器。计数信号Count对主时钟信号Clk1的时钟数进行计数，直到时间点t4。在时间点t4，斜坡信号Vramp的第一下降部分Dw1达到第一模拟信号电平In1的水平，并且比较器CMP的输出再次翻转。比较信号Comp改变状态，例如从高变为低，并且控制单元CTL通过将Counter_select信号的状态变为低来禁用计数器。
对于第二模拟信号电平In2的随后转换，从时间点t6开始，将所述信号提供给输入端InA并且将所述信号与斜坡信号Vramp进行比较。为此，通过在时间点t6将Counter_select信号设置为高来激活计数器，使得计数信号Count确定主时钟信号Clk1的时钟数，直到斜坡信号Vramp在时间点t7处超过第二模拟信号电平In2的水平。比较单元CMP的比较器的输出翻转并且比较信号Comp改变状态，例如从低变为高。通过Counter_select信号的低电平停用计数器并且计数器停止计数。在时间点t9，斜坡信号Vramp的第二下降部分Dw2达到第二模拟信号电平In2的水平，比较器的输出再次翻转，并且比较信号Comp改变状态，例如从高变为低。响应于此，Counter_select信号使能计数器，并且计数信号Count确定主时钟信号Clk1的时钟数，直到斜坡信号Vramp的第二下降部分Dw2在时间点t10处达到其在时间点t1处转换开始时的初始值，并因此在时间点t10处结束。
在本示例中，输出数字值被提供为在第一模拟信号电平In1和第二模拟信号电平In2的转换期间利用计数信号Count确定的时钟的总和。
在本实施例中，完整转换周期从时间点t1延续到时间点t10，在时间点t10提供输出数字值。
能够看到，通过使用具有第一上升部分Up1和第二上升部分Up2以及第一下降部分Dw1和第二下降部分Dw2的指定斜坡信号Vramp，避免了如现有技术实施方式中的斜坡信号Vramp的复位。这极大地提高了转换速度并降低了ADC电路的功耗。而且，不再需要像现有技术实施方式中的快速且低噪声的斜坡复位缓冲器，这进一步降低了功耗。
图1c示出了针对图1a的所提出的ADC电路的其他示例性时序图。图1c的时序图与图1b的时序图相对应。但是，在图1c中输出数字值被提供为第一模拟信号电平In1和第二模拟信号电平In2之间的差，并因此计数器的使能与图1b中例示的不同。
具体地，当第一模拟信号电平In1的转换开始时，在时间点t1处借助于Counter_select信号使能计数器。计数信号Count提供直到在时间点t2斜坡信号Vramp达到第一模拟信号In1为止的主时钟信号Clk1的时钟数。当比较器CMP的输出翻转时(如在时间点t2处由比较信号Comp反映的)，Counter_select信号停用计数器。一旦斜坡信号在时间点t4处再次达到第一模拟信号电平In1的水平，比较信号Comp就将其状态改变为低，并且响应于此，Counter_select信号的高电平激活计数器。计数信号Count提供直到在时间点t5斜坡信号Vramp达到其初始水平(即时间点t1处的水平)为止的主时钟信号Clk1的时钟数。在时间点t6和时间点t10之间的第二模拟信号电平In2的转换符合上面参考图1b描述的时间点t6和t10之间的第二模拟信号电平In2的转换。
在时间点t10，在转换周期结束时将输出数字值提供为第二模拟信号电平In2转换期间用计数信号Count确定的主时钟信号Clk1的计数与第一模拟信号电平In1转换期间用计数信号Count确定的计数之间的差。换言之，从反映在计数信号Count中的信号电平In2的转换结果中减去反映在计数信号Count中的复位信号In1的转换结果。
应注意，斜坡信号Vramp的第一上升部分Up1和第二上升部分Up2在主时钟信号Clk1的同一相位处开始。
类似于对图1b的描述，图1c的实现也能够避免斜坡信号Vramp的复位。因此，在转换周期之前、期间或之后的任何时间都不需要用于斜坡信号Vramp的高功率复位。所提出的ADC电路的另一个益处在于，因为比较器针对同一个信号翻转两次，因此实现了两倍噪声的过采样。这降低了ADC电路和先前读出阶段的时间噪声。
图2a示出了斜坡信号的细节。在左侧描述了现有技术实施方式中使用的斜坡信号R。当信号S施加到常规转换器的输入端时，在常规斜坡ADC中计数了时钟信号Clk的三个时钟。
右侧示出了如本申请中限定的具有至少一个线性上升部分Up1和至少一个线性下降部分Dw1以及偏移RS1的斜坡信号Vramp。在上升坡Up1期间计数了主时钟Clk1的一个时钟周期，并且在下降坡Dw1期间计数了主时钟信号Clk1的两个时钟，如图2a的左侧的现有技术实现方式，这也给出了总共三个计数。
因此，斜坡信号Vramp实现了与使用常规斜坡信号R时的分辨率相当的分辨率。与上下斜坡没有偏移的现有技术相比，借助斜坡信号Vramp的偏移Rs1实现了额外比特的分辨率。
通过使斜坡信号Vramp相对于主时钟信号Clk1发生相移来实现图2a右侧的斜坡信号Vramp的偏移Rs1。在此，可调整的偏移Rs1相当于时钟信号Clk1的半个周期。
图2b示出了根据实施例的斜坡信号Vramp的细节。
作为图2a右侧的替代方案，在本示例中，通过使主时钟信号Clk1的相位发生偏移来实现斜坡信号Vramp的偏移。这意指在斜坡偏移Rs1处，主时钟信号Clk1延迟了半个周期。
图3示出了根据所提出的ADC电路和方法的实施例的斜坡信号的示例性时序图。斜坡信号Vramp具有N个线性上升部分Up1、Up2、...、UpN和N个线性下降部分Dw1、Dw2、...、DwN。在上升和下降部分Up1、Dw1之间的每个反转点处，斜坡信号Vramp具有偏移Rs1、Rs2、...、RsN。另外，在下降和上升部分Dw1、Up2之间的每个反转点处，斜坡信号Vramp还具有偏移Rs3、RS4。每个偏移Rs1、Rs2、Rs3、Rs4、...、RsN随N的倒数值而变化。其中，N是偶数，例如N是四，以避免在包括N个上升部分和N个下降部分的完整转换周期结束处的斜坡复位。当使用具有N个上下坡的斜坡信号Vramp时，过采样理想地变为N次。
图3的斜坡信号Vramp能够在ADC电路的第一和第二模式中采用。
图4a示出了所提出的ADC电路的第二实施例示例。除了比较单元CMP的实现方式和控制单元CTL的实现方式之外，图4a的ADC电路与图1a的ADC电路对应。根据图4a，比较单元CMP包括两个比较器，每个比较器都接收斜坡信号Vramp。输入端InA适于同时接收第一模拟信号电平In1和第二模拟信号电平In2，第一模拟信号电平In1和第二模拟信号电平In2分别提供给上部比较器和下部比较器。因此，上部比较器接收第一模拟信号电平In1和斜坡信号Vramp，并且根据斜坡信号Vramp与第一模拟信号电平In1的比较提供第一比较信号Comp1。下部比较器接收第二模拟信号电平In2和斜坡信号Vramp，并根据第二模拟信号电平In2与斜坡信号Vramp的比较提供第二比较信号Comp2。第一比较信号Comp1和第二比较信号Comp2被提供给控制单元CTL。
根据图4a实施例的ADC电路以如上限定的第二模式操作。第一模拟信号电平In1和第二模拟信号电平In2与斜坡信号Vramp的比较同时执行。下面参考图4b和4c说明ADC电路的具体操作。
图4b示出了针对图4a的所提出的ADC电路的示例性时序图。相对于时间t从上到下例示了第二模拟信号电平In2、第一模拟信号电平In1、斜坡信号Vramp和主时钟信号Clk1的过程。左侧示出了第一完整转换周期CV1，右侧示出了第二完整转换周期CV2。每个转换周期CV1、CV2包括一个线性上升部分Up1和一个线性下降部分Dw1。在上升部分Up1和下降部分Dw1之间的反转点处，斜坡信号Vramp具有主时钟信号Clk1的半个时钟周期的偏移Rs1。在右侧的第二转换周期CV2中使用的第一模拟信号电平In1和第二模拟信号电平In2的水平分别不同于在左侧的第一转换周期CV1的第一模拟信号电平In1和第二模拟信号电平In2的水平。
图4c示出了针对图4a的所提出的ADC电路的示例性时序图。图4c与图4b对应，并且此外更具体地示出了在图4b的第一转换周期CV1和第二转换周期CV2期间的第一比较信号Comp1和第二比较信号Comp2、Counter_select信号以及计数信号Count。
在时间点t11，斜坡信号Vramp以其第一上升部分Up1开始。在时间点t12，斜坡信号Vramp达到第一模拟信号电平In1的水平，并因此图4a的比较单元CMP的上部计数器翻转，使得第一比较信号Comp1变为高。控制单元CTL的计数器通过Counter_select信号激活，并且计数信号Count根据主时钟信号Clk1提供计数。
在时间点t13，斜坡信号Vramp在其上升部分Up1期间达到第二模拟信号电平In2的水平。因此，图4a的比较单元CMP的下部比较器的输出翻转，并且第二比较信号Comp2变为高。Counter_select信号设置为低电平，低电平使计数器禁用。然后产生斜坡偏移Rs1并且斜坡信号Vramp在其下降部分Dw1中减小。
在下降部分Dw1期间，在时间点t14，斜坡信号Vramp再次达到第二模拟信号电平In2的水平，这意味着图4a的比较单元CMP的下部比较器的输出翻转，使得第二比较信号Comp2变回到低电平。Counter_select信号设置为高电平，高电平使控制单元CTL的计数器激活。在时间点t15，具有下降部分Dw1的斜坡信号Vramp再次达到第一模拟信号电平In1的水平。图4a中的比较单元CMP的上部比较器的输出翻转，并且第一比较信号Comp1变回到低电平。借助Counter_select信号停用计数器。在时间点t16，斜坡信号Vramp结束。因此，完整的转换周期从时间点t11延续到时间点t16。
第一转换周期CV1中确定的输出数字值被直接提供为借助于计数信号Count确定的第一模拟信号电平In1和第二模拟信号电平In2之间的差。
在下一个时间点t11，第二转换周期CV2开始。在时间点t16处第二转换周期CV2结束时，在第二转换周期CV2中提供给ADC电路的第一模拟信号电平In1和第二模拟信号电平In2之间的差是根据计数信号Count提供的。
在本实施例中，第二模式的原理用具有一个上升部分Up1和一个下降部分Dw1的斜坡信号Vramp示出，该斜坡信号Vramp能够称为具有双坡的斜坡信号。在替代实施方式中，还可以在单个转换周期中使用如图2b所示的具有多个上升部分和多个下降部分的斜坡信号Vramp。在这种情况下，斜坡偏移Rs1适配成上下坡数量的倒数值。
图5a示出了针对图4a的所提出的ADC电路的示例性时序图。在这种情况下，图4a的电路以如上限定的第三模式工作。左侧例示了第三转换周期CV3，右侧示出了第四转换周期CV4。
第三转换周期CV3包括恰好一个线性上升部分Up1。第四转换周期CV4包括恰好一个部分Dw1。换言之，在每个转换周期CV3、CV4中使用斜坡信号Vramp的单个坡。为了避免现有技术中的耗时耗电的斜坡复位，每个连续转换都从前一个转换的斜坡信号值的结束开始。在这种情况下，这意味着在第四转换周期CV4中斜坡信号Vramp以与第三转换周期CV3的斜坡信号Vramp结束时基本相同的水平开始。在每个转换周期之后，坡的方向反转，即斜坡信号Vramp的上升或下降部分反转。由于坡的斜率大体上相等，斜坡信号Vramp的起点和终点不会偏移。
图5b示出了针对图4a的所提出的ADC电路的示例性时序图。该时序图与图5a的时序图对应，其中图5b更具体地示出了在图5a的第三转换周期CV3和第四转换周期CV4中的第一比较信号Comp1和第二比较信号Comp2、Counter_select信号以及计数信号Count。第三转换周期CV3在具有斜坡信号Vramp的上升部分Up1的时间点t21开始。在时间点t22，斜坡信号Vramp达到第一模拟信号电平In1的水平，并且图4a的比较单元CMP的上部比较器的输出翻转，使得第一比较信号Comp1变高。这借助于Counter_select信号激活了计数器，并且提供计数信号Count。在时间点t23，斜坡信号Vramp达到第二模拟信号电平In2的水平，因此图4a中的比较单元CMP的下部比较器的输出翻转。第二比较信号Comp2变为高电平。因此，借助于Counter_select信号禁用计数器。在时间点t24，第三转换周期CV3结束，输出数字值被直接提供为主时钟信号Clk1的时钟信号的数量，该数量借助于反映第一模拟信号电平In1和第二模拟信号电平In2之间的差的计数信号Count提供。
在时间点t31，在第四转换周期CV4中下一转换开始。在第四转换周期CV4的开始，第一比较信号Comp1和第二比较信号Comp2、控制信号Counter_select从前一个转换周期CV3中实现的同一水平开始。在下降部分Dw1，斜坡信号Vramp从前一个、即此处的第三转换周期CV3在时间点t24结束处的水平减小。在时间点t32，斜坡信号Vramp达到第二模拟输入信号In2的水平。图4a中的比较单元CMP的下部比较器的输出翻转，并且第二比较信号Comp2变回到低电平。计数器借助于Counter_select信号被激活，并因此提供计数信号Count。在时间点t33，斜坡信号Vramp达到第一模拟信号电平In1的水平。图4a中的比较单元CMP的上部比较器的输出翻转，并且第一比较信号Comp1变回到低电平。借助于Counter_select信号停用计数器并且停止提供计数信号Count。第四转换周期Cv4在时间点t34结束，在时间点t34处将输出数字值直接提供为利用计数信号Count确定的主时钟信号Clk1的时钟数。
由于所描述的第三模式的操作对第一模拟信号电平In1和第二模拟信号电平In2之间的差进行了转换，因此斜坡信号Vramp的精确起始电压并不重要。因此，不需要每次将斜坡信号Vramp复位到精确的参考值。斜坡复位能够粗略地进行来避免参考偏移。
图6a示出了所提出的ADC电路的斜坡发生器的实施例示例。所例示的斜坡发生器RG能够与上面针对图1a和4a描述的所提出的ADC电路的第一或第二实施例示例一起使用。斜坡发生器RG包括第一触发器F1和第二触发器F2、分别实现逻辑和功能的第一逻辑门G1和第二逻辑门G2、第一电流源I1和第二电流源I2、第一开关S1、第二开关S2和第三开关S3以及电容器C。斜坡发生器RG由如图1a或图4a的控制单元CTL借助控制信号Ramp_Active、Ramp_Slope和Ramp_Reset控制。斜坡发生器RG接收从主时钟信号Clk1获得的辅时钟信号Clk2。辅时钟信号Clk2的频率是主时钟信号Clk1的频率的整数倍。其中，整数倍随斜坡信号Vramp的可调整偏移而变化。
第一触发器F1和第二触发器F2分别实现为D触发器。第一触发器F1在其D输入端接收Ramp_Active信号并且在其时钟输入端接收辅时钟信号Clk2。第二触发器F2在其D输入端接收Ramp_Active信号并且在其时钟输入端接收辅时钟信号Clk2的反相形式。第一触发器F1的Q输出端提供给第一与门G1。第二触发器F2的Q输出端提供给第二门G2。第一门G1还在其第二输入端接收Ramp_Slope信号，并且在其输出端提供Ramp_Up信号。第二门G2在其第二输入端接收Ramp_Slope信号的反相形式，并且在其输出端提供Ramp_Down信号。Ramp_Up信号控制第二开关S2。Ramp_Down信号控制第三开关S3。Ramp_Reset信号控制第一开关S1。电容器C耦合在斜坡节点10和负电源电压VSS之间。斜坡信号Vramp在斜坡节点10处例如作为电压提供。
斜坡发生器RG通过第一开关S1、第二开关S2和第三开关S3以不同的相位操作。当第一开关S1激活时，斜坡节点10连接到参考电位Vref。这在每个转换周期之前初始化了斜坡信号Vramp。
接下来，激活第二开关S2。这导致电流从正电源电压VDD和第一电流源I1流到斜坡节点和电容器C。因此斜坡节点10上的电压线性地增加。这实现了斜坡信号Vramp的上升部分。第二开关S2的激活持续辅时钟信号Clk2的可配置数量个时钟周期。
随后，停用第二开关S2。由于没有电流流入或流出斜坡节点10，因此表示斜坡信号Vramp的电容器C上的电压保持恒定。在下一相位中，在辅时钟信号Clk2的相比于激活第二开关S2的相反时钟边沿上激活第三开关S3。这导致电流从斜坡节点10经由第二电流源I2流到参考电位或地电位VSS。斜坡节点10上的电压减小，这实现了斜坡信号Vramp的下降部分。在与前一个相位期间的第二开关S2激活时使用的相同数量的时钟周期之后，停用第三开关S3。然后通过控制单元再次以复位相位控制斜坡发生器RG。
图6b示出了针对图6a的斜坡发生器的示例性时序图。从上到下相对于时间t来描述斜坡信号Vramp、控制信号Ramp_Active、Ramp_Slope和Ramp_Reset以及辅时钟信号Clk2。
在起始处，通过Ramp_Reset信号将斜坡信号Vramp的电压设置为参考电压Vref，该参考电压Vref介于电源电压VDD和较低电源或地电位VSS之间。在时间点t41，将Ramp_Reset信号设置为低，以此使第一开关S1断开。借助于Ramp_Slope信号和Ramp_Active的高电平，第一门G1以Ramp_Up信号的形式提供高电平输出，这使第二开关S2闭合。斜坡信号Vramp线性上升直到时间点t42。
在时间点t42，Ramp_Active信号被控制为低，使得第一门G1的输出变为低并且第二开关S2断开。当所有三个开关S1、S2、S3都断开时，斜坡信号Vramp的水平保持恒定。在时间点t43之前的半个时钟周期处，再次设置信号Ramp_Active为高电平，而设置信号斜坡Ramp_Slope为低电平。该控制的结果在时间点t43在辅时钟信号Clk2的下降沿处借助第二触发器F1和第二门G2进行传播，其中第二门G2输出Ramp_Down信号为高电平。这使第三开关S3闭合并且导致斜坡信号Vramp减小并实现下降部分。
在时间点t44之前的半个时钟周期，设置Ramp_Active信号为低电平，这导致第二开关S2和第三开关S3断开。在时间点t44，借助Ramp_Reset信号使第一开关S1闭合，并且使斜坡信号Vramp复位到参考电压Vref。随后可以利用用于斜坡信号的上升和下降部分的辅时钟信号Clk2的不同数量的时钟来实现斜坡信号Vramp的另一上升和下降部分，以便实现斜坡信号Vramp更高电平处的斜坡偏移Rs。
应当理解，除非另有说明，关于任何一个实施例所描述的任何特征可以单独使用，或与所描述的其他特征组合使用，也可与任何其他实施例的一个或多个特征组合使用，或与任何其他实施例的任何组合使用。此外，在不脱离所附权利要求中限定的ADC电路和相应方法的范围的情况下，也可以采用以上未描述的等同和修改方案。
标记列表
InA,InB 输入端
Out 输出端
In1,In2 模拟信号电平
Vramp 斜坡信号
CMP 比较单元
RG 斜坡发生器
CTL 控制单元
PRC 处理单元
Clk,Clk1,Clk2 时钟信号
Comp,Count,Counter_select 信号
Comp1,Comp2 信号
S1,S2,S3 开关
C 电容器
I1,I2 电流源
F1,F2 触发器
G1,G2 门
VDD 电源电位
VSS,Vref 参考电位
Ramp_Active,Ramp_Slope,Ramp_Reset 信号
Ramp_up,Ramp_down 信号
Up1,Up2,Dw1,Dw2 信号部分
Rs1,RS2,Rsn 偏移
t1,t2,t3,t4,t5,t6,t7,t8,t9,t10 时间点
t11,t12,t13,t14,t15,t16 时间点
t21,t22,t23,t24 时间点
t31,t32,t33,t34 时间点
t41,t42,t43,t44,t45 时间点
CV1,CV2,CV3,CV4 转换周期

Claims (12)

1.一种模拟-数字转换器电路，所述模拟-数字转换器电路具有
-输入端(InA)，其用于接收第一模拟信号电平(In1)和第二模拟信号电平(In2)，
-斜坡发生器(RG)，其适于提供斜坡信号(Vramp)，
-比较单元(CMP)，其耦合到所述输入端(InA)和所述斜坡发生器(RG)，
-控制单元(CTL)，其耦合到所述比较单元(CMP)，所述控制单元(CTL)具有计数器，所述控制单元(CTL)准备成根据所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较来使能所述计数器，和
-输出端(Out)，其用于根据所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)之间的关系提供输出数字值，
其中，所述斜坡信号(Vramp)具有至少一个线性上升部分和至少一个线性下降部分以及在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的可调整偏移(Rs1)，所述偏移(Rs1)依赖于所述斜坡信号(Vramp)的上升和下降部分的数量。
2.根据权利要求1所述的模拟-数字转换器电路，
其中，在所述斜坡信号(Vramp)的上升部分和下降部分之间的反转点处的偏移(Rs1)通过延迟实现，在该延迟期间所述斜坡信号(Vramp)保持基本恒定的水平，并且所述斜坡信号(Vramp)的上升部分的斜率基本上等于所述斜坡信号(Vramp)的下降部分的斜率。
3.根据权利要求1或2所述的模拟-数字转换器电路，
其中，所述转换器电路能够以三种模式之一操作，
其中，
在第一模式中，转换周期包括：所述斜坡信号(Vramp)的至少两个线性上升部分和至少两个线性下降部分，以及所述第一模拟信号电平(In1)与所述斜坡信号(Vramp)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的顺序比较，
在第二模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分和一个线性下降部分，以及所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较，
在第三模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分或一个线性下降部分，以及所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较；并且随后的转换周期开始于偏移之后所述斜坡信号(Vramp)的上升部分或下降部分的反转点处。
4.根据权利要求3所述的模拟-数字转换器电路，
其中，在第一模式和第二模式中，转换周期包括所述斜坡信号(Vramp)的N个线性上升部分和N个线性下降部分，其中，N是偶数，并且其中，所述斜坡信号(Vramp)的每个偏移(Rs1)随N的倒数值而变化，并且其中，在所述斜坡信号(Vramp)的线性下降部分和线性上升部分之间的每个反转点处也插入偏移(Rs1)。
5.根据权利要求1或2所述的模拟-数字转换器电路，
所述模拟-数字转换器电路还包括另一输入端(InB)，所述另一输入端用于接收由所述计数器使用的主时钟信号(Clk1)，其中，所述斜坡信号(Vramp)的偏移(Rs1)随所述斜坡信号(Vramp)相对于所述主时钟信号(Clk1)的相移而变化，或者所述斜坡信号(Vramp)的偏移随所述主时钟信号(Clk1)的相移而变化。
6.根据权利要求1或2所述的模拟-数字转换器电路，
其中，所述控制单元(CTL)还包括处理单元(PRC)，所述处理单元准备成根据所述计数器提供的计数信号(Count)计算所述输出数字值。
7.根据权利要求5所述的模拟-数字转换器电路，
其中，所述斜坡发生器(RG)还适于根据所述主时钟信号(Clk1)获得辅时钟信号(Clk2)，所述辅时钟信号(Clk2)的频率是所述主时钟信号(Clk1)频率的整数倍，所述整数倍随所述斜坡信号(Vramp)的可调整偏移(Rs1)而变化。
8.一种用于模拟-数字转换的方法，所述方法包括以下步骤：
-提供第一模拟信号电平(In1)和第二模拟信号电平(In2)，
-产生斜坡信号(Vramp)，
-将所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)进行比较，
-根据所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较来使能计数，以及
-根据所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)之间的关系提供输出数字值，
其中，所述斜坡信号(Vramp)具有至少一个线性上升部分和至少一个线性下降部分以及在斜坡信号(Vramp)的上升和下降部分之间的反转点处的可调整偏移(Rs1)，所述偏移(Rs1)依赖于所述斜坡信号(Vramp)的上升和下降部分的数量。
9.根据权利要求8所述的方法，
其中，顺序执行所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较。
10.根据权利要求8所述的方法，
其中，同时执行所述斜坡信号(Vramp)与所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)的比较。
11.根据权利要求8所述的方法，
其中，所述转换以三种模式之一进行，
其中，
在第一模式中，转换周期包括：所述斜坡信号(Vramp)的至少两个线性上升部分和至少两个线性下降部分，并且执行所述第一模拟信号电平(In1)与所述斜坡信号(Vramp)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的顺序比较，
在第二模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分和一个线性下降部分，并且执行所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号(Vramp)的同时比较，
在第三模式中，转换周期包括：所述斜坡信号(Vramp)的一个线性上升部分或一个线性下降部分，并且执行所述第一模拟信号电平(In1)和所述第二模拟信号电平(In2)与所述斜坡信号的同时比较；并且随后的转换周期开始于偏移之后上升部分或下降部分的反转点处。
12.根据权利要求11所述的方法，
其中，在第一模式中，转换周期包括所述斜坡信号(Vramp)的N个线性上升部分和N个线性下降部分，其中，N是偶数，其中，每个偏移(Rs1)随N的倒数值而变化，并且其中，在所述斜坡信号(Vramp)的线性下降和线性上升部分之间的每个反转点处也插入偏移(Rs1)。
CN201880023138.XA 2017-03-30 2018-03-16 模拟-数字转换器电路和模拟-数字转换方法 Active CN110521125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17163884.4A EP3382898A1 (en) 2017-03-30 2017-03-30 Analog-to-digital converter circuit and method for analog-to digital conversion
EP17163884.4 2017-03-30
PCT/EP2018/056636 WO2018177773A1 (en) 2017-03-30 2018-03-16 Analog-to-digital converter circuit and method for analog-to-digital conversion

Publications (2)

Publication Number Publication Date
CN110521125A CN110521125A (zh) 2019-11-29
CN110521125B true CN110521125B (zh) 2023-03-14

Family

ID=58461193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023138.XA Active CN110521125B (zh) 2017-03-30 2018-03-16 模拟-数字转换器电路和模拟-数字转换方法

Country Status (4)

Country Link
US (1) US10804916B2 (zh)
EP (1) EP3382898A1 (zh)
CN (1) CN110521125B (zh)
WO (1) WO2018177773A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020177125A1 (en) * 2019-03-07 2020-09-10 Huawei Technologies Co., Ltd. Method for multiple analog-to-digital conversion
CN111372018B (zh) * 2020-03-19 2021-06-15 成都微光集电科技有限公司 一种使用复位信号驱动电路的adc及图像传感器
CN117044112A (zh) * 2021-03-31 2023-11-10 华为技术有限公司 单斜率模数转换器、相关图像传感器和方法
CN113381763B (zh) * 2021-05-21 2024-03-01 西安理工大学 采用全并行高速转换的两步式单斜模数转换电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036533A (zh) * 2011-10-07 2013-04-10 佳能株式会社 斜坡信号输出电路、模数转换电路、成像设备及驱动方法
CN104767525A (zh) * 2014-01-08 2015-07-08 株式会社东芝 模拟数字变换器以及影像传感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1214550A (en) * 1968-12-20 1970-12-02 Solartron Electronic Group Improvements relating to analog to digital converters
US3733600A (en) * 1971-04-06 1973-05-15 Ibm Analog-to-digital converter circuits
US5321403A (en) * 1993-04-14 1994-06-14 John Fluke Mfg. Co., Inc. Multiple slope analog-to-digital converter
US5565869A (en) * 1994-08-09 1996-10-15 Fluke Corporation Multiple slope analog-to-digital converter having increased linearity
KR101448917B1 (ko) * 2007-09-11 2014-10-13 삼성전자주식회사 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
GB0806427D0 (en) 2008-04-09 2008-05-14 Cmosis Nv Parallel analog-to-digital conversion in pixel arrays
JP5531797B2 (ja) * 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
GB2515014B (en) * 2013-06-10 2020-06-17 Cmosis Bvba Analog-to-digital conversion
KR102086777B1 (ko) * 2013-08-08 2020-03-09 삼성전자 주식회사 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036533A (zh) * 2011-10-07 2013-04-10 佳能株式会社 斜坡信号输出电路、模数转换电路、成像设备及驱动方法
CN104767525A (zh) * 2014-01-08 2015-07-08 株式会社东芝 模拟数字变换器以及影像传感器

Also Published As

Publication number Publication date
EP3382898A1 (en) 2018-10-03
CN110521125A (zh) 2019-11-29
WO2018177773A1 (en) 2018-10-04
US10804916B2 (en) 2020-10-13
US20200044660A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
CN110521125B (zh) 模拟-数字转换器电路和模拟-数字转换方法
US9312873B2 (en) Analog-to-digital converter and image sensor
US8193957B2 (en) Successive approximation register analog to digital converter (ADC) and method of adjusting delay thereof
JP5561010B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
KR102292560B1 (ko) 시간-인터리빙된 연속적인 근사 아날로그-디지털 변환기들에 대한 비동기식 클록 생성
US8614639B1 (en) Integrator ramp generator with DAC and switched capacitors
US10979661B2 (en) Analog-to-digital conversion circuit, image sensor and analog-to-digital conversion method
US8362933B2 (en) Time-to-digital converter and operating method
KR20090010663A (ko) 계층구조 위상 디지털 변환기
JP6808647B2 (ja) 取得速度が速いアナログデジタル変換を用いて、画素マトリクスを有するセンサを読み出すための回路、およびこのような回路を含む画像センサ
KR20090072870A (ko) 아날로그 비교 기준전압 생성회로, 그 생성 방법, 상기생성 회로를 포함하는 아날로그 디지털 변환 장치, 상기변환 장치를 포함하는 이미지센서
US20110292260A1 (en) Data selection circuit, data transmission circuit, ramp wave generation circuit, and solid-state imaging device
US4973975A (en) Initial potential setting circuit for a sample/hold circuit associated with an A/D converter
US8330834B2 (en) Signal processing method and solid-state image sensing device
US10693482B2 (en) Time-to-voltage converter with extended output range
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
KR102617441B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
US20170077943A1 (en) Convertisseur analogique-numerique a rampe apte a fournir directement une moyenne de deux signaux
US11476864B2 (en) Control circuit of pipeline ADC
JP2022174262A (ja) 電子回路
US8035433B2 (en) Process insensitive delay line
KR102028555B1 (ko) 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치
KR100658167B1 (ko) 아날로그 디지털 컨버터
US8653997B2 (en) Modulator
JP2014155152A (ja) 残差時間電圧変換回路、ａ／ｄ変換装置及びイメージセンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant