CN104767525A - 模拟数字变换器以及影像传感器 - Google Patents

模拟数字变换器以及影像传感器 Download PDF

Info

Publication number
CN104767525A
CN104767525A CN201510007523.3A CN201510007523A CN104767525A CN 104767525 A CN104767525 A CN 104767525A CN 201510007523 A CN201510007523 A CN 201510007523A CN 104767525 A CN104767525 A CN 104767525A
Authority
CN
China
Prior art keywords
signal
ramp
sampled
level
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510007523.3A
Other languages
English (en)
Inventor
古田雅则
白石圭
篠塚康大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104767525A publication Critical patent/CN104767525A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开一种模拟数字变换器以及影像传感器。模拟数字变换器具备：采样器，保持每隔规定时间对输入信号进行采样而得到的采样信号；输入信号预测部，在随着时间的经过而信号电平单调增加或者单调减少的斜坡信号的信号电平与所述采样信号的信号电平交叉之前，生成预测信号；比较器，比较所述斜坡信号和所述采样信号的信号电平，输出表示比较结果的信号；第1计数器，在从所述比较器开始比较动作至生成所述预测信号为止的期间内，与第1时钟信号同步地进行计数动作；以及第2计数器，在生成了所述预测信号以后，与频率比所述第1时钟信号高的第2时钟信号同步地进行计数动作，根据所述比较器的比较结果而使计数值增减。

Description

模拟数字变换器以及影像传感器
本申请主张2014年1月8日申请的日本专利申请号2014－1481的优先权，并在本申请中引用上述日本专利申请的全部内容。
技术领域
本发明的实施方式涉及积分型的模拟数字变换器和具备该模拟数字变换器的影像传感器。
背景技术
提出了使用了时间数字变换器(TDC：Time-to-DigitalConverter)的积分型模拟数字变换器(ADC：Analog-to-DigitalConverter)。在这种积分型ADC中，通过除了进行使用了斜坡信号(ramp signal)的粗的A/D变换以外，还进行使用了TDC的微细的A/D变换，从而提高A/D变换的分辨率，并且实现其高速化。
但是，TDC需要高速时钟信号，如果在进行使用了斜坡信号的粗的A/D变换的期间也要对TDC供给高速时钟信号，则功耗会增大。
另外，在使用了斜坡信号的粗的A/D变换和使用了TDC的微细的A/D变换中，分别使用个别的时钟信号，所以存在由于两个时钟信号之间的相位误差而A/D变换性能降低的担心。
发明内容
一个方式的模拟数字变换器具备：采样器，保持每隔规定时间对输入信号进行采样而得到的采样信号；输入信号预测部，在随着时间的经过而信号电平单调增加或者单调减少的斜坡信号的信号电平与所述采样信号的信号电平交叉之前，生成预测信号；比较器，比较所述斜坡信号和所述采样信号的信号电平，输出表示比较结果的信号；第1计数器，在从所述比较器开始比较动作至生成所述预测信号为止的期间内，与第1时钟信号同步地进行计数动作；以及第2计数器，在生成了所述预测信号以后，与频率比所述第1时钟信号高的第2时钟信号同步地进行计数动作，根据所述比较器的比较结果而使计数值增减。
根据本发明，能够提供能够降低功耗以及提高A/D变换的分辨率的模拟数字变换器以及影像传感器。
附图说明
图1是示出第1实施方式的模拟数字变换器1的概略结构的框图。
图2是示出第1实施方式的模拟数字变换器1的详细的具体例的框图。
图3是图2的模拟数字变换器1的信号波形图。
图4是对图2进行了更具体化的模拟数字变换器1的框图。
图5是图1的一个变形例的模拟数字变换器1的框图。
图6是连接信号切换部9和比较器5的信号路径的等价电路图，图7是该信号路径的信号波形图。
图7是连接信号切换部9和比较器5的信号路径的信号波形图。
图8是将图5的信号切换部9和比较器5置换为三输入比较器13的模拟数字变换器1的框图。
图9是示出三输入比较器13的内部结构的一个例子的电路图。
图10是示出第3实施方式的模拟数字变换器1的概略结构的框图。
图11是图10的模拟数字变换器1的信号波形图。
图12是示出第4实施方式的模拟数字变换器1的概略结构的框图。
图13是示出第5实施方式的模拟数字变换器1的概略结构的框图。
图14是示出高速时钟生成器31的内部结构的一个例子的电路图。
图15是示出在图13中追加了校正部的模拟数字变换器1的概略结构的框图。
图16是示出校正部40的内部结构的一个例子的框图。
图17是图16的时序图。
图18是示出具有第1～第6实施方式的某一个模拟数字变换器1的影像传感器50的概略结构的框图。
图19是内置CCD的影像传感器50的俯视图。
具体实施方式
以下，参照附图，说明本发明的一个实施方式。
(第1实施方式)
图1是示出第1实施方式的模拟数字变换器1的概略结构的框图。图1的模拟数字变换器1具备采样器2、斜坡信号发生器3、输入信号预测部4、比较器5、Fine(细)计数器6、以及Coarse(粗)计数器7。
采样器2保持每隔规定时间对输入信号进行采样而得到的采样信号。斜坡信号发生器3生成斜坡信号。斜坡信号是指随着时间的经过而信号电平单调增加或者单调减少的信号。即，斜坡信号是指，在经过某时间Δt的期间输出电压增加Δv的信号、或者在经过Δt的期间输出电压减少Δv的信号。
斜坡信号发生器3能够由积分器构成。在积分器中，Δt是1个时钟期间，Δv意味着1个时钟期间内的积分电压。斜坡信号发生器3在解除了积分器的复位动作之后开始进行斜坡信号的生成动作。
输入信号预测部4在斜坡信号的信号电平与采样信号的信号电平交叉之前生成预测信号。生成预测信号是指，将预测信号设定为规定逻辑。在输入信号预测部4中，如果斜坡信号的信号电平接近采样信号的信号电平，则输出规定逻辑的预测信号。
比较器5比较斜坡信号和采样信号的信号电平，输出表示比较结果的信号。当采样信号的信号电平变为大于等于斜坡信号的信号电平时，比较器5输出例如1。
更详细而言，比较器5进行2种比较处理。在最初的比较处理中，比较器5进行偏置(bias)信号和采样信号的比较处理、或者偏置信号和斜坡信号的比较处理。在第2次的比较处理中，比较器5进行斜坡信号和采样信号的比较处理。
Coarse计数器7在从比较器5开始比较动作至生成预测信号为止的期间内，与第1时钟信号同步地进行计数动作(例如递增计数动作)。在Coarse计数器7中，如果复位信号成为规定逻辑而复位状态被解除，则开始计数动作。当比较器5进行第2次的比较处理而检测到斜坡信号和采样信号的信号电平的交叉时，Coarse计数器7停止计数动作，保持其前一计数值。该计数值成为粗的A/D变换值。
另外，在斜坡信号的斜率是Vref[V]/T[μsec]、且第1时钟信号的频率是2N/T[μsec]的情况下，如果假设为Coarse计数器7的输出是ADO，则此时的斜坡信号电压Vramp(ADO)通过以下的(1)式表示。
Vramp(ADO)
＝(斜坡信号斜率)*(1/时钟频率)*(Coarse计数器7的输出)
＝Vref/T*(T*(ADO/2N))
＝Vref*(ADO/2N)       …(1)
在生成了预测信号以后，Fine计数器6与频率比第1时钟信号高的第2时钟信号同步地进行计数动作，根据比较器5的比较结果而使计数值增减。
Fine计数器6直至采样信号的信号电平接近斜坡信号的信号电平为止使计数动作停止，当生成了表示采样信号的信号电平接近斜坡信号的信号电平的预测信号时，开始计数动作。
Fine计数器6以比Coarse计数器7更快的速度进行计测动作，所以功耗相比于Coarse计数器7多，但Fine计数器6进行计数动作的期间比Coarse计数器7进行计数动作的期间短。因此，能够抑制Fine计数器6所致的功耗的增大。
图2是示出第1实施方式的模拟数字变换器1的详细的具体例的框图，图3是图2的模拟数字变换器1的信号波形图。
在图2的模拟数字变换器1中，作为图1的输入信号预测部4的内部结构，具有偏置信号发生器8、信号切换部9、以及双稳态(toggle)电路10。
偏置信号发生器8生成对斜坡信号发生器3生成的斜坡信号的信号电平进行了变换的偏置信号。信号电平的变换可能有使斜坡信号的信号电平增大规定量的情况和减少规定量的情况，但在本说明书中，如图3所示，生成使斜坡信号的信号电平增大了规定量的偏置信号。
另外，如图2所示，对斜坡信号发生器3和Coarse计数器7输入复位信号，在图3的时刻t1，复位被解除，在时刻t1以后，斜坡信号发生器3生成斜坡信号，Coarse计数器7开始进行计数动作。
信号切换部9根据双稳态电路10保持的信号逻辑，切换选择斜坡信号发生器3生成的斜坡信号和偏置信号发生器8生成的偏置信号中的某一方，供给到比较器5。
在时刻t1的时间点，双稳态电路10的输出信号是低电平。因此，信号切换部9选择偏置信号，比较器5比较偏置信号和采样信号。
如上所述，偏置信号是提高了斜坡信号的信号电平的信号，在比斜坡信号的信号电平与采样信号的信号电平交叉的情况更早的定时(timing)，与采样信号的信号电平交叉。这即意味着，通过比较偏置信号和采样信号来检测两个信号的信号电平交叉的定时，由此预测斜坡信号和采样信号交叉的定时。在本实施方式中，在偏置信号和采样信号的信号电平交叉的时间点，从输入信号预测部4生成预测信号。该预测信号是双稳态电路10的输出信号为高的期间。
双稳态电路10根据表示比较器5中的比较结果的信号成为规定逻辑时、即偏置信号和采样信号的信号电平交叉了时的比较器5的输出信号，将初始信号进行反转保持。初始信号是例如低电平，如果比较器5的输出信号成为规定逻辑，则双稳态电路10变化为高电平。能够使用反转触发器(TFF)、D型触发器(DFF)来构成双稳态电路10。
在图3的例子中，在时刻t2时，偏置信号和采样信号的信号电平交叉，比较器5的输出信号成为高电平。如果比较器5的输出信号成为高电平，则双稳态电路10保持该电平，双稳态电路10的输出也成为高电平。
双稳态电路10保持的信号被用作开始Fine计数器6的计数动作的信号、即解除Fine计数器6的复位的信号。因此，当双稳态电路10进行了保持动作时，Fine计数器6开始进行计数动作。在图3中，示出在时刻t2以后，Fine计数器6以比Coarse计数器7更快的周期进行计数动作的情形。
另外，双稳态电路10保持的信号还被用于切换信号切换部9的信号。如图3所示，如果成为时刻t2，则信号切换部9选择斜坡信号并供给到比较器5。因此，在时刻t2以后，比较器5比较斜坡信号和采样信号的信号电平。
之后，如果成为时刻t3，则斜坡信号的信号电平与采样信号的信号电平交叉。由此，如图3所示，比较器5的输出逻辑再次变化而成为高电平，双稳态电路10的输出逻辑被反转。由此，Fine计数器6停止计数动作，保持前一计数值。
另外，在时刻t3，信号切换部9再次选择偏置信号。因此，在时刻t3以后，比较器5比较偏置信号和采样信号的信号电平。如从图3可知，相比于采样信号，偏置信号的信号电平更大，所以在时刻t3以后，Coarse计数器7不进行计数动作。
这样，图2的比较器5不仅进行斜坡信号和采样信号的信号电平的比较，而且还进行偏置信号和采样信号的信号电平的比较。作为比较处理的顺序，首先，在进行了偏置信号和采样信号的信号电平的比较之后，进行斜坡信号和采样信号的信号电平的比较。
即，图2的比较器5进行本来应该在输入信号预测部4的内部进行的偏置信号和采样信号的信号电平的比较处理，所以在输入信号预测部4的内部不设置比较器也可以，能够简化输入信号预测部4的内部结构。
图4是将图2更具体化的模拟数字变换器1的框图。在图4中，用开关11和电容器12构成了图2的偏置信号发生器8。开关11根据偏置电压设定信号的逻辑，切换是否将偏置电压供给到电容器12的一端和信号切换部9。对电容器12的另一端供给斜坡信号，并且连接了信号切换部9。
在初始状态下，在电容器12中，积蓄与斜坡信号对应的电荷。另外，如果偏置电压设定信号成为高，则电容器12的另一端侧的电压成为对斜坡信号的电压加上了偏置电压的电压值，由此生成偏置信号。
在图1～图4中，变换斜坡信号的信号电平来生成了偏置电压，但也可以变换采样信号的信号电平来生成偏置电压。
图5是图1的一个变形例的模拟数字变换器1的框图。图5的偏置信号发生器8变换采样信号的信号电平来生成偏置电压。
信号切换部9根据双稳态电路10保持的信号逻辑，切换选择采样器2采样的采样信号和偏置信号发生器8生成的偏置信号中的一个，供给到比较器5。比较器5将信号切换部9选择的采样信号或者偏置信号的信号电平与斜坡信号发生器3生成的斜坡信号的信号电平进行比较。
输入信号预测部4需要在斜坡信号和采样信号的信号电平交叉之前生成预测信号，所以在如图2那样使用单调增加倾向的斜坡信号的情况下，图5的偏置信号发生器8生成将采样信号的信号电平降低了规定量的偏置信号。由此，能够在与图2同样的定时，生成预测信号，之后使Fine计数器6的计数动作开始。
这样，在第1实施方式中，生成对斜坡信号或者采样信号的信号电平进行了变换的偏置信号，检测偏置信号与采样信号或者斜坡信号的信号电平交叉的定时，生成预测信号。直至生成预测信号为止通过Coarse计数器7进行粗略的A/D变换处理，在生成了预测信号之后，通过Fine计数器6进行微细的A/D变换处理。由此，能够进行高分辨率的A/D变换处理，并且能够缩短与高速的第2时钟信号同步地动作的Fine计数器6的动作时间，实现功耗的削减。
(第2实施方式)
如果图2、图5的信号切换部9进行2个输入信号的切换，则有比较器5的输入信号电平暂时大幅变动的担心。图6是连接信号切换部9和比较器5的信号路径的等价电路图，图7是该信号路径的信号波形图。
在连接信号切换部9和比较器5的信号路径上，存在布线电阻R和比较器5的输入电容C。在比较器5的输入电容C大的情况下，起因于在该输入电容C中充电电荷的沉淀(settling)动作，产生信号路径的信号电平的急剧的变动。即，当信号切换部9进行信号的切换，其结果，对比较器5供给的信号的信号电平急剧地变化时，由图6的布线电阻R和比较器5的输入电容C构成的低通滤波器的输出电压呈现用以下的(2)式表示那样的阶跃响应特性。
输出电压＝信号电平的差分电压×(1－et/CR)      …(2)
在(2)式中，t是经过时间，C是比较器5的输入电容C，R是布线电阻R。该(2)式的信号波形如图7。
如从(2)式可知，由比较器5的输入电容C和布线电阻R构成的低通滤波器的时间常数是由CR决定的，所以在输入电容C和布线电阻R都大的情况下，存在在开始进行Fine计数器6的计数动作的时间点，比较器5输出错误的比较结果的担心，对A/D变换性能造成恶劣影响。还考虑等待至图7那样的暂时性的信号的下降被消除之后进行微细的A/D变换处理，但在A/D变换处理中花费时间，而且功耗也会增大。
因此，考虑使用将图2、图5的信号切换部9和比较器5一体化的三输入比较器13。图8是将图5的信号切换部9和比较器5置换为三输入比较器13的模拟数字变换器1的框图。对三输入比较器13除了输入采样信号、斜坡信号以及偏置信号，还输入双稳态电路10的输出信号。三输入比较器13根据双稳态电路10的输出信号的逻辑，选择采样信号和偏置信号的某一方，与斜坡信号进行比较。
关于电路动作，图8与图5相同，但即使三输入比较器13进行信号的切换，比较器5的输入信号也不会急剧地变动。
图9是示出三输入比较器13的内部结构的一个例子的电路图。三输入比较器13具有三输入的前置放大器14和保持该前置放大器14的输出的锁存器15。
前置放大器14是三输入的差动放大器，具有：连接在电源电压节点Vcc与第1输出节点OUT1之间的第1阻抗元件21；连接在电源电压节点Vcc与第2输出节点OUT2之间的第2阻抗元件22；在第1输出节点OUT1与电流源23的一端之间串联连接的第1晶体管24以及第2晶体管25；在第1输出节点OUT1与电流源23的一端之间串联连接的第3晶体管26以及第4晶体管27；在第2输出节点OUT2与电流源23的一端之间串联连接的第5晶体管28以及第6晶体管29；以及使双稳态电路10的输出信号反转的反相器30。
对第2晶体管25的栅极供给采样信号，对第4晶体管27的栅极供给偏置信号，对第6晶体管29的栅极供给斜坡信号。对第1晶体管24的栅极供给双稳态电路10的输出信号，对第3晶体管26的栅极供给反相器30的输出信号。第5晶体管28的栅极被设定为电源电压。
图9的三输入比较器13根据双稳态电路10的输出信号的逻辑，电流流向第1以及第2晶体管24、25和第3以及第4晶体管26、27的某一方，从第1以及第2输出节点OUT1、OUT2输出与该电流和流经第5以及第6晶体管28、29的电流的差分对应的差动电压。
在图9的三输入比较器13中，即使双稳态电路10的输出信号的逻辑被切换，流入第1阻抗元件21的电流也并非急剧变化，所以认为原理上不会引起图7那样的暂时性的信号的下降。
在实际设计图9的三输入比较器13时，也可以相比于第2、第4以及第6晶体管25、27、29，减小第1以及第3晶体管24、26的晶体管尺寸。另外，由于在图9的三输入比较器13中有偏移(offset)，所以也可以追加用于消除偏移的电路。此时，在具有仅存储1种偏移电压的电路的情况下，也可以存储通过栅极输入采样信号或者斜坡信号的晶体管的偏移，而不存储通过栅极输入偏置信号的晶体管的偏移。其理由是因为，偏置信号的偏移不影响模拟数字变换器1的变换精度。
这样，在第2实施方式中，使用三输入比较器13来进行信号的切换和比较，所以在刚刚切换信号之后，不会产生比较器5的输入信号的信号电平急剧地变化那样的问题，能够进行稳定的A/D变换处理。
(第3实施方式)
以下说明的第3实施方式中，设置了2种比较器5。
图10是示出第3实施方式的模拟数字变换器1的概略结构的框图，图11是图10的模拟数字变换器1的信号波形图。图10的模拟数字变换器1代替图1的信号切换部9和比较器5而具备第1比较部5a和第2比较部5b。其以外的结构与图1共同。
第1比较部5a比较偏置信号和采样信号的信号电平，输出表示比较结果的信号。第2比较部5b比较斜坡信号和采样信号的信号电平，输出表示比较结果的信号。
当复位被解除而斜坡信号发生器3开始进行斜坡信号的生成(图11的时刻t1)时，首先，第1比较部5a开始比较处理，Coarse计数器7开始计数动作。如果第1比较部5a的输出信号反转(时刻t2)、即偏置信号和采样信号的信号电平交叉，则第2比较部5b开始比较处理，同时Fine计数器6开始计数动作。之后，如果第2比较部5b的输出信号反转(时刻t3)，则Coarse计数器7和Fine计数器6都停止计数动作。
另外，也可以代替图5的信号切换部9和比较器5而设置与图10同样的第1比较部5a和第2比较部5b。
这样，在第3实施方式中，对第1比较部5a和第2比较部5b分别输入各个信号，分别各自地进行比较动作，所以不需要如第1实施方式那样为了进行比较而切换信号。因此，第1比较部5a和第2比较部5b的输入信号不会急剧变化，也不会引起在第1实施方式中成为问题那样的表示比较结果的信号暂时地大幅变动的现象。因此，能够稳定地进行高分辨率的A/D变换处理。
(第4实施方式)
在以下说明的第4实施方式中，对在第3实施方式中说明的第2比较部5b供给必要最小限的电源。
图12是示出第4实施方式的模拟数字变换器1的概略结构的框图。图12的模拟数字变换器1除了图10的结构以外，还具有切换是否对第2比较部5b供给电源的电源切换部16。当第1比较部5a检测到偏置信号和采样信号的信号电平交叉而双稳态电路10的输出信号的逻辑反转了时，该电源切换部16对第2比较部5b供给电源。因此，第2比较部5b与Fine计数器6开始计数动作的定时同步地，进行采样信号和斜坡信号的信号电平的比较动作。
这样，在第4实施方式中，与Fine计数器6进行计数动作的期间相匹配地，对第2比较部5b供给电源而开始比较动作，所以能够将第2比较部5b中的电源消耗抑制为最小限，比第3实施方式进一步削减功耗。
(第5实施方式)
在以下说明的第5实施方式中，在模拟数字变换器1的内部生成为了使Fine计数器6动作而使用的高速的第2时钟信号。
图13是示出第5实施方式的模拟数字变换器1的概略结构的框图。图13的模拟数字变换器1是对图1追加了高速时钟生成器31的例子。如果输入信号预测部4生成了预测信号，则高速时钟生成器31开始生成高速的第2时钟信号。即，高速时钟生成器31在变换了斜坡信号的信号电平的偏置信号和采样信号的信号电平交叉以后，开始生成第2时钟信号。Fine计数器6与高速时钟生成器31生成的第2时钟信号同步地，开始计数动作。
第2时钟信号比使Coarse计数器7动作的第1时钟信号更高速，所以作为生成第2时钟信号的电路，考虑设置多相时钟生成器和解码器，但电路结构会变得复杂，其中，所述多相时钟生成器生成使成为基准的时钟信号的相位一点一点地偏移的多相时钟信号，所述解码器依次选择多相时钟信号来生成第2时钟信号。因此，在本实施方式中，设置了通过简易的电路结构生成第2时钟信号的高速时钟生成器31。
图14是示出高速时钟生成器31的内部结构的一个例子的电路图。图14的高速时钟生成器31具有串联连接的多级的反相器32、连接在最终级的反相器32的输出节点与初级的反相器32的输入节点之间的第1开关33、连接在初级的反相器32的输入节点与接地节点之间的第2开关34、以及使控制信号反转的反相器35。
图14的控制信号是输入信号预测部4生成的预测信号，例如是当偏置信号和采样信号的信号电平交叉时成为高电平的信号。
第1开关33和第2开关34通过控制信号排他地切换为接通(ON)或者断开(OFF)。具体而言，直至偏置信号和采样信号的信号电平交叉为止，第1开关33断开，第2开关34接通。因此，高速时钟生成器31成为动作停止状态。如果偏置信号和采样信号的信号电平交叉，则第1开关33接通，第2开关34断开。因此，高速时钟生成器31成为环状地连接了多级的反相器32的振荡电路，进行高速的第2时钟信号的生成。
为了通过多级的反相器32生成第2时钟信号，需要环状地连接3个以上的奇数个的反相器32。根据各反相器32的信号传播延迟时间和反相器32的连接级数，决定第2时钟信号的频率。
如果将多级的反相器32的延迟时间设为td，则第2时钟信号的频率成为1/2td。通过适当地设定该延迟量，能够进行期望的A/D变换。例如，在将Fine计数器6的分辨率设为M比特，将1个时钟设为Δt的情况下，多级的反相器32的延迟量td通过以下的(3)式表示。
td＝Δt/2M+1            …(3)
这样，在第5实施方式中，在模拟数字变换器1内的高速时钟生成器31中生成用于使Fine计数器6动作的第2时钟信号，所以不从外部输入高速时钟信号也可以，能够防止噪声、定时的偏差。另外，通过在内部设置高速时钟生成器31，能够在必要最小限的时间内生成第2时钟信号，实现功耗的削减。
(第6实施方式)
在如图14那样利用多级的反相器32的延迟时间来生成高速的第2时钟信号的情况下，有由于各反相器32的延迟时间的偏差而频率变动的担心。各反相器32的延迟时间的偏差有可能由于制造偏差、环境变化、经年变化等所致的各反相器32内的晶体管的特性偏差而产生。因此，期望设置用于校正多级的反相器32的延迟时间的校正部。
图15是示出对图13追加了校正部(频率调整部)40的模拟数字变换器1的概略结构的框图。校正部40与高速时钟生成器31同样地，根据输入信号预测部4生成的预测信号，调整高速时钟生成器31生成的第2时钟信号的频率。
图16是示出校正部40的内部结构的一个例子的框图。图16的校正部40具有：“或”电路41、带同步复位的计数器42、数字比较器43、判定部44、以及递增/递减计数器45。
“或”电路41生成与输入信号预测部4生成的预测信号对应的控制信号或者校正使能信号的逻辑和信号，供给到高速时钟生成器31。由此，高速时钟生成器31在输入了预测信号的情况、或者在输入了校正使能信号时，生成第2时钟信号。
带同步复位的计数器42与高速时钟生成器31生成的第2时钟信号同步地，继续进行递增计数动作。另外，通过来自外部的时钟信号(以下外部时钟信号)，对带同步复位的计数器42进行复位。外部时钟信号是频率比第2时钟信号相当慢的信号。因此，带同步复位的计数器42在外部时钟信号的1周期的期间内，进行对高速时钟生成器31生成的第2时钟信号的周期进行计数的动作。
数字比较器43比较带同步的计数器的计数值和第1设定值，例如，如果两者一致则输出1，如果不一致则输出0。
递增/递减计数器45在例如数字比较器43的输出是0的期间，进行递增计数动作，在数字比较器43的输出是1的期间，进行递减计数动作。
判定部44对例如数字比较器43的输出从0变化为1的次数进行计数，如果其计数值等于设定值2，则输出例如1。如果判定部44的输出变为1，则递增/递减计数器45停止计数动作，结束利用校正部40的校正序列。
递增/递减计数器45的输出被用作图14的控制信号。即，如果递增/递减计数器45递增计数，则图14的第1开关33接通，并且第2开关34断开，高速时钟生成器31进行提高频率的动作。另外，如果递增/递减计数器45递减计数，则图14的第1开关33断开，并且第2开关34接通，高速时钟生成器31进行降低频率的动作。
图17是图16的时序图。以下，使用图17来说明校正部40的动作。首先，如果在时刻t1，校正使能信号变为高，则校正部40开始进行第2时钟信号的频率的校正处理。在图17的例子中，将带同步复位的计数器42的初始值设为3。
之后，在时刻t2以及其以后，带同步复位的计数器42进行递增计数动作。当初，数字比较器43的输出是0，所以递增/递减计数器45也进行递增计数动作。
在时刻t3时，带同步复位的计数器42的计数值成为8，数字比较器43的输出变化为1(时刻t4)。由此，递增/递减计数器45进行递减计数动作。因此，高速时钟生成器31进行降低第2时钟信号的频率的校正处理。如果高速时钟生成器31生成的第2时钟信号的频率降低，则带同步复位的计数器42进行递减计数动作。由此，数字比较器43的输出再次成为0(时刻t5)，递增/递减计数器45进行递增计数动作。
如以上那样，如果带同步复位的计数器42和递增/递减计数器45反复若干次递增计数动作和递减计数动作，则在时刻t6，判定部44的输出变为高。
这样，在第6实施方式中，设置校正部40，该校正部40进行生成用于使Fine计数器6动作的第2时钟信号的高速时钟生成器31的频率调整，所以即使在高速时钟生成器31内的反相器32的延迟时间中存在偏差，也能够生成期望的频率的第2时钟信号，能够进行高分辨的A/D变换处理。
但是，在上述第1～第6实施方式中，示出了在模拟数字变换器1的内部设置斜坡信号发生器3的例子，但斜坡信号发生器3也可以设置于模拟数字变换器1的外部。在该情况下，对模拟数字变换器1输入外部的斜坡信号发生器生成的斜坡信号。
(第7实施方式)
在上述第1～第6实施方式中说明的模拟数字变换器1能够嵌入于影像传感器。
图18是示出具有第1～第6实施方式中的某一个模拟数字变换器1的影像传感器50的概略结构的框图。图18的影像传感器50是CMOS传感器，具备像素阵列部51、行选择部52、读出电路53、选择部54、运算部55、斜坡信号发生器3、以及基准时钟发生器56。
像素阵列部51具有在行方向以及列方向上配置的多个CMOS传感器。行选择部52选择这些多个CMOS传感器中的、在特定的行中排列的多个CMOS传感器。
读出电路53具有与在像素阵列部51内的列方向上排列的CMOS传感器的数量相当的多个模拟数字变换器1。这些模拟数字变换器1是上述第1～第6实施方式中的某一个模拟数字变换器1。斜坡信号发生器3的内部结构共同，能够在所有模拟数字变换器1中共用，所以在图18的各模拟数字变换器1的内部，不包括斜坡信号发生器3，与读出电路53独立地设置。
基准时钟发生器56生成使模拟数字变换器1内的Coarse计数器7动作的第1时钟信号。也可以根据情况，使Fine计数器6动作的第2时钟信号也是在基准时钟发生器56中生成。
模拟数字变换器1内的Coarse计数器7的计数值成为A/D变换值，但对该计数值进行平均化等而求出最终的A/D变换值的是运算部55。运算部55中的运算处理在所有模拟数字变换器中是共同的，所以在图18中，将运算部55设置于模拟数字变换器1的外部。选择部54选择某一个模拟数字变换器1的输出信号，供给到运算部55。选择部54依次选择各模拟数字变换器1，所以在运算部55中依次求出所有模拟数字变换器1的A/D变换值。
第1～第6实施方式的模拟数字变换器1如上所述不增大功耗地能够以高分辨率进行A/D变换处理，所以通过应用于如图18那样内置多个模拟数字变换器1的影像传感器50，能够进一步发挥高分辨率并且低功耗这样的特征。
图18示出了CMOS传感器的例子，但本实施方式的影像传感器50还能够应用于CCD(Charge Coupled Device，电荷耦合器件)。图19是内置CCD的影像传感器50的俯视图。图19的影像传感器50具有：具有垂直传送用CCD的像素阵列部51、水平传送用CCD62、电荷电压变换部63、A/D变换器1、以及运算部55。
像素阵列部51具有针对各像素的每一个像素设置的光电变换部以及传输门、和以列单位设置的垂直传送CCD。
在图18的影像传感器50中，通过各行的多个光电变换部被光电变换的电信号通过垂直传送用CCD被传送至水平传送用CCD62，之后，在水平传送用CCD62内依次传送，在通过电荷电压变换部63变换为电压信号之后，通过A/D变换器1被A/D变换。
由图17的CMOS传感器构成的影像传感器50需要多个A/D变换器1，相对于此，由图18的CCD构成的影像传感器50仅用一个A/D变换器1就足以。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意图限定本发明的范围。这些方法及系统能够以其他的各种方式进行实施，在不脱离发明的要旨的范围内，能够进行各种的省略、置换、变更。这些方法及系统或其变形与包含于发明的范围或要旨中一样，包含于权利要求书记载的发明及其均等的范围中。

Claims (13)

1.一种模拟数字变换器，具备：
采样器，保持每隔规定时间对输入信号进行采样而得到的采样信号；
输入信号预测部，在随着时间的经过而信号电平单调增加或者单调减少的斜坡信号的信号电平与所述采样信号的信号电平交叉之前，生成预测信号；
比较器，比较所述斜坡信号和所述采样信号的信号电平，输出表示比较结果的信号；
第1计数器，在从所述比较器开始进行比较动作至生成所述预测信号为止的期间内，与第1时钟信号同步地进行计数动作；以及
第2计数器，在生成了所述预测信号以后，与频率比所述第1时钟信号高的第2时钟信号同步地进行计数动作，根据所述比较器的比较结果而增减计数值。
2.根据权利要求1所述的模拟数字变换器，其特征在于，
所述输入信号预测部具有偏置信号发生器，该偏置信号发生器生成对所述斜坡信号或者所述采样信号的信号电平进行了变换的偏置信号，
在所述比较器中，直至生成所述预测信号为止，进行所述偏置信号和所述采样信号的信号电平的比较、或者进行所述偏置信号和所述斜坡信号的信号电平的比较，在生成了所述预测信号之后，进行所述斜坡信号和所述采样信号的信号电平的比较。
3.根据权利要求2所述的模拟数字变换器，其特征在于，
具备信号切换部，该信号切换部根据是否生成了所述预测信号来选择所述偏置信号、和所述斜坡信号或者所述采样信号中的某一个，
所述比较器比较所述信号切换部选择的信号、和所述斜坡信号或者所述采样信号的信号电平。
4.根据权利要求2所述的模拟数字变换器，其特征在于，
所述比较器具有：
3个输入端子，分别输入所述采样信号、所述斜坡信号以及所述偏置信号；
输出端子，输出所述采样信号和所述斜坡信号的信号电平的比较结果、或者输出所述采样信号或者所述斜坡信号和所述偏置信号的信号电平的比较结果；以及
差动放大器，根据是否生成了所述预测信号来切换从所述输出端子输出表示所述偏置信号和所述采样信号或者所述斜坡信号的比较结果的信号、或者输出表示所述采样信号和所述斜坡信号的比较结果的信号。
5.根据权利要求1所述的模拟数字变换器，其特征在于，
当复位信号成为规定逻辑时，所述第1计数器开始进行计数动作。
6.根据权利要求5所述的模拟数字变换器，其特征在于，
具备斜坡信号发生器，
当所述复位信号成为所述规定逻辑时，所述斜坡信号发生器生成所述斜坡信号。
7.根据权利要求1所述的模拟数字变换器，其特征在于，
具备时钟生成器，
当生成了所述预测信号时，所述时钟生成器生成所述第2时钟信号。
8.根据权利要求7所述的模拟数字变换器，其特征在于，
具备频率调整部，该频率调整部调整所述时钟生成器生成的所述第2时钟信号的频率。
9.一种模拟数字变换器，具备：
采样器，保持每隔规定时间对输入信号进行采样而得到的采样信号；
输入信号预测部，在随着时间的经过而信号电平单调增加或者单调减少的斜坡信号的信号电平与所述采样信号的信号电平交叉之前，生成预测信号；
比较器，比较所述斜坡信号和所述采样信号的信号电平，输出表示比较结果的信号；
第1计数器，当所述比较器开始进行比较动作时，与第1时钟信号同步地进行计数动作；以及
第2计数器，在生成了所述预测信号以后，与频率比所述第1时钟信号高的第2时钟信号同步地进行计数动作，根据所述比较器的比较结果而增减计数值，
所述输入信号预测部具有偏置信号发生器，该偏置信号发生器生成对所述斜坡信号或者所述采样信号的信号电平进行了变换的偏置信号，
所述比较器具有：
第1比较部，比较所述采样信号或者所述斜坡信号和所述偏置信号的信号电平，输出表示比较结果的信号；以及
第2比较部，比较所述采样信号和所述斜坡信号的信号电平，输出表示比较结果的信号，
当所述第1比较部检测到所述采样信号或者所述斜坡信号和所述偏置信号的信号电平交叉时，所述第2计数器开始进行计数动作，根据所述第2比较部的比较结果而增减计数值。
10.一种模拟数字变换器，具备：
采样器，保持每隔规定时间对输入信号进行采样而得到的采样信号；
输入信号预测部，在随着时间的经过而信号电平单调增加或者单调减少的斜坡信号的信号电平与所述采样信号的信号电平交叉之前，生成预测信号；
比较器，比较所述斜坡信号和所述采样信号的信号电平，输出表示比较结果的信号；
第1计数器，当所述比较器开始进行比较动作时，与第1时钟信号同步地进行计数动作；以及
第2计数器，在生成了所述预测信号以后，与频率比所述第1时钟信号高的第2时钟信号同步地进行计数动作，根据所述比较器的比较结果而增减计数值，
所述输入信号预测部具有偏置信号发生器，该偏置信号发生器生成对所述斜坡信号或者所述采样信号的信号电平进行了变换的偏置信号，
所述比较器具有：
第1比较部，比较所述采样信号或者所述斜坡信号和所述偏置信号的信号电平，输出表示比较结果的信号；
第2比较部，比较所述采样信号和所述斜坡信号的信号电平，输出表示比较结果的信号；以及
电源切换部，根据所述第1比较部中的比较结果，切换是否对所述第2比较部供给电源，
当所述第1比较部检测到所述采样信号或者所述斜坡信号和所述偏置信号的信号电平交叉时，所述第2计数器开始进行计数动作，根据所述第2比较部的比较结果而增减计数值。
11.一种影像传感器，具备：
光电变换部，进行光电变换来生成电信号；以及
权利要求1所述的模拟数字变换器，将所述电信号作为所述输入信号，生成与所述电信号对应的数字信号。
12.根据权利要求11所述的影像传感器，其特征在于，
设置有在第1方向上各配置m个、在第2方向上各配置n个的多个所述光电变换部，其中，m是1以上的整数，n是1以上的整数，
与在所述第1方向上配置的各光电变换部对应地设置有m个所述模拟数字变换器。
13.根据权利要求11所述的影像传感器，其特征在于，
设置有在第1方向上各配置m个、在第2方向上各配置n个的多个所述光电变换部，其中，m是1以上的整数，n是1以上的整数，
所述影像传感器具备：
第1传送部，在所述第2方向上依次传送所述电信号；以及
第2传送部，在所述第1方向上依次传送由所述第1传送部传送的所述电信号，
所述模拟数字变换器针对由所述第2传送部传送的所述电信号依次进行模拟数字变换。
CN201510007523.3A 2014-01-08 2015-01-07 模拟数字变换器以及影像传感器 Pending CN104767525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-001481 2014-01-08
JP2014001481A JP2015130611A (ja) 2014-01-08 2014-01-08 アナログデジタル変換器およびイメージセンサ

Publications (1)

Publication Number Publication Date
CN104767525A true CN104767525A (zh) 2015-07-08

Family

ID=53495978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510007523.3A Pending CN104767525A (zh) 2014-01-08 2015-01-07 模拟数字变换器以及影像传感器

Country Status (3)

Country Link
US (1) US9312873B2 (zh)
JP (1) JP2015130611A (zh)
CN (1) CN104767525A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108781082A (zh) * 2018-03-30 2018-11-09 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN109792499A (zh) * 2018-12-20 2019-05-21 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN109792498A (zh) * 2018-12-20 2019-05-21 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN110291783A (zh) * 2018-11-02 2019-09-27 深圳市汇顶科技股份有限公司 模数转换器、图像传感器以及模数转换方法
CN110347031A (zh) * 2019-08-05 2019-10-18 中国兵器工业集团第二一四研究所苏州研发中心 一种像素级的高精度幅度时间转换电路
CN110521125A (zh) * 2017-03-30 2019-11-29 ams有限公司 模拟-数字转换器电路和模拟-数字转换方法
CN110546945A (zh) * 2017-04-25 2019-12-06 索尼半导体解决方案公司 固态摄像元件、摄像装置和固态摄像元件的控制方法
US11838672B2 (en) 2017-04-25 2023-12-05 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109001A (ko) * 2015-03-09 2016-09-21 에스케이하이닉스 주식회사 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치
US9473163B1 (en) * 2015-07-29 2016-10-18 Mediatek Inc. Preamplifier circuit and SAR ADC using the same
US9984624B2 (en) * 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
JP6727906B2 (ja) * 2016-04-27 2020-07-22 キヤノン株式会社 撮像装置、撮像システム
EP3370340B8 (en) * 2017-03-01 2020-08-19 ams International AG Light-to-frequency converter arrangement and method for light-to-frequency conversion
CN107135358B (zh) * 2017-05-03 2019-11-19 北京思比科微电子技术股份有限公司 一种用于cmos图像传感器的高速rampadc
KR20190020408A (ko) * 2017-08-21 2019-03-04 에스케이하이닉스 주식회사 고 선형성의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
US10502769B2 (en) * 2017-09-07 2019-12-10 Invecas, Inc. Digital voltmeter
CN109728801B (zh) * 2019-01-02 2021-09-14 京东方科技集团股份有限公司 比较器和模数转换器
CN112398477B (zh) * 2019-08-13 2023-03-24 天津大学青岛海洋技术研究院 一种具有条件相关多采样技术的单斜adc电路结构
US12096149B2 (en) 2022-02-10 2024-09-17 Samsung Electronics Co., Ltd. Comparison circuit, and analog-to-digital converter and image sensor including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169955A1 (en) * 2007-01-16 2008-07-17 Sony Corporation Ad conversion method, apparatus thereof, solid-state imaging device, driving method thereof, and imaging apparatus
CN101860690A (zh) * 2009-04-02 2010-10-13 索尼公司 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
US20130077445A1 (en) * 2011-09-22 2013-03-28 Postech Academy- Industry Foundation Analog beamformer of ultrasonic diagnosis apparatus
CN103053115A (zh) * 2010-08-06 2013-04-17 奥林巴斯株式会社 时间检测电路、ad转换器以及固体摄像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3316547A (en) 1964-07-15 1967-04-25 Fairchild Camera Instr Co Integrating analog-to-digital converter
JP5540901B2 (ja) 2010-06-01 2014-07-02 ソニー株式会社 積分型ａ／ｄ変換器、積分型ａ／ｄ変換方法、固体撮像素子、およびカメラシステム
JP2012204842A (ja) 2011-03-23 2012-10-22 Olympus Corp 固体撮像装置
JP5907176B2 (ja) * 2011-12-28 2016-04-26 株式会社ニコン 撮像装置
US9083892B2 (en) * 2012-03-01 2015-07-14 Nikon Corporation A/D conversion circuit, and solid-state image pickup apparatus
KR102135684B1 (ko) * 2013-07-24 2020-07-20 삼성전자주식회사 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169955A1 (en) * 2007-01-16 2008-07-17 Sony Corporation Ad conversion method, apparatus thereof, solid-state imaging device, driving method thereof, and imaging apparatus
CN101860690A (zh) * 2009-04-02 2010-10-13 索尼公司 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
CN103053115A (zh) * 2010-08-06 2013-04-17 奥林巴斯株式会社 时间检测电路、ad转换器以及固体摄像装置
US20130077445A1 (en) * 2011-09-22 2013-03-28 Postech Academy- Industry Foundation Analog beamformer of ultrasonic diagnosis apparatus

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110521125A (zh) * 2017-03-30 2019-11-29 ams有限公司 模拟-数字转换器电路和模拟-数字转换方法
CN110521125B (zh) * 2017-03-30 2023-03-14 ams有限公司 模拟-数字转换器电路和模拟-数字转换方法
US11838672B2 (en) 2017-04-25 2023-12-05 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element
CN110546945B (zh) * 2017-04-25 2022-08-16 索尼半导体解决方案公司 固态摄像元件、摄像装置和固态摄像元件的控制方法
CN110546945A (zh) * 2017-04-25 2019-12-06 索尼半导体解决方案公司 固态摄像元件、摄像装置和固态摄像元件的控制方法
US10979661B2 (en) 2018-03-30 2021-04-13 Shenzhen GOODIX Technology Co., Ltd. Analog-to-digital conversion circuit, image sensor and analog-to-digital conversion method
WO2019183912A1 (zh) * 2018-03-30 2019-10-03 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN108781082A (zh) * 2018-03-30 2018-11-09 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN110291783A (zh) * 2018-11-02 2019-09-27 深圳市汇顶科技股份有限公司 模数转换器、图像传感器以及模数转换方法
WO2020124469A1 (zh) * 2018-12-20 2020-06-25 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
WO2020124470A1 (zh) * 2018-12-20 2020-06-25 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN109792499B (zh) * 2018-12-20 2020-11-20 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN109792498B (zh) * 2018-12-20 2021-02-23 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN109792498A (zh) * 2018-12-20 2019-05-21 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN109792499A (zh) * 2018-12-20 2019-05-21 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
CN110347031A (zh) * 2019-08-05 2019-10-18 中国兵器工业集团第二一四研究所苏州研发中心 一种像素级的高精度幅度时间转换电路
CN110347031B (zh) * 2019-08-05 2024-01-26 中国兵器工业集团第二一四研究所苏州研发中心 一种像素级的高精度幅度时间转换电路

Also Published As

Publication number Publication date
US20150194973A1 (en) 2015-07-09
US9312873B2 (en) 2016-04-12
JP2015130611A (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
CN104767525A (zh) 模拟数字变换器以及影像传感器
US8040269B2 (en) Analog-to-digital conversion in pixel array
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US9918032B2 (en) Imaging device for reducing deterioration of A/D conversion accuracy
KR101698632B1 (ko) 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기
US9529336B2 (en) Analog to digital converter compatible with image sensor readout
US8188903B2 (en) Ramp wave output circuit, analog/digital conversion circuit, and camera
CN102545902B (zh) 一种多步单斜模拟数字信号转换装置
US9068896B2 (en) Process independent temperature sensor based on oscillator
EP3606043B1 (en) Analog-to-digital converter circuit, image sensor, and analog-to-digital conversion method
JP2011061597A (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
KR102087203B1 (ko) 시간 영역 a/d변환기군 및 이를 이용한 센서 장치
US9413373B1 (en) Amplifier circuit and pipeline type analog-digital converter
KR20090010663A (ko) 계층구조 위상 디지털 변환기
JP2009200931A (ja) 固体撮像装置、半導体集積回路装置、および信号処理方法
CN104702284A (zh) 模拟数字转换器以及图像传感器
CN107135358B (zh) 一种用于cmos图像传感器的高速rampadc
US10771084B2 (en) Double data rate interpolating analog to digital converter
CN104393856A (zh) 一种斜坡波产生电路及其数模转换电路、指纹识别系统
JP4469902B2 (ja) 半導体装置及びその制御方法
CN105122652A (zh) Ad转换电路和摄像装置
US8922413B1 (en) Amplifier using multi input differential pair, and comparator and analog-to-digital converting apparatus using the same
US7348916B2 (en) Pipeline A/D converter and method of pipeline A/D conversion
JP2009218964A (ja) アナログデジタル変換回路およびそれを搭載した撮像装置
CN114374806B (zh) 单斜模数转换器及图像传感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150708

WD01 Invention patent application deemed withdrawn after publication