CN110546945B

CN110546945B - 固态摄像元件、摄像装置和固态摄像元件的控制方法

Info

Publication number: CN110546945B
Application number: CN201880025947.4A
Authority: CN
Inventors: 榊原雅树; 川崎凌平
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2017-04-25
Filing date: 2018-04-03
Publication date: 2022-08-16
Anticipated expiration: 2038-04-03
Also published as: JP2018186478A; US20200128205A1; CN110546945A; US11146751B2

Abstract

本发明使得在一种检测地址事件的固态摄像元件中可以捕获高质量图像。该固态摄像元件设有像素阵列部，在像素阵列部中，包括特定像素的多个像素以二维晶格图案排列。特定像素设有像素电路和两个模数转换器。像素电路输出与通过光电转换产生的电荷量对应的两个模拟信号。两个模数转换器将两个模拟信号通过相互不同的分辨率分别转换为数字信号。

Description

固态摄像元件、摄像装置和固态摄像元件的控制方法

技术领域

本技术涉及固态摄像元件、摄像装置和固态摄像元件的控制方法。更具体地，本技术涉及检测地址事件的固态摄像元件、摄像装置和固态摄像元件的控制方法。

背景技术

过去，与诸如垂直同步信号等同步信号同步地捕获图像数据(帧)的同步固态摄像元件已经在摄像装置中得到普遍应用。这种通常的同步固态摄像装置可以仅以同步信号的周期(例如，每1/60秒)获取图像数据。这使得难以应对在与交通、机器人等相关的领域中需要更快处理的场合。为此，提出了一种异步固态摄像元件，其包括用于检测地址事件的地址事件表示(AER：Address Event Representation)电路(例如，参照非专利文献1)。这里，地址事件指的是在某个像素地址处像素的光量变化且其变化超过阈值的事实。该地址事件包括指示像素的光量已经变化且超过给定的上限的ON事件和指示其光量已经变化且低于给定的下限的OFF事件。在异步固态摄像元件中，针对每个像素生成包括一位ON事件检测结果和一位OFF事件检测结果的两位数据。如上所述针对每个像素使用两位数据表示ON事件和OFF事件中各者存在或不存在的图像数据格式被称为AER格式。

引用列表

非专利文献

非专利文献1：Patrick Lichtsteiner等，A 128 128 120 dB 15μs LatencyAsynchronous Temporal Contrast Vision Sensor(A 128 128 120dB 15μs延迟异步时间对比视觉传感器)，IEEE JOURNAL OF SOLID-STATE CIRCUITS(IEEE固态电路学报)，第43卷第2篇，2008年2月。

发明内容

技术问题

上述异步固态摄像元件能够比同步固态摄像元件显著地更快生成和输出数据。因此，例如，在交通领域中，可以快速执行通过图像识别识别出行人和障碍物的过程，从而提高安全性。然而，上述地址事件表示电路仅能够针对每个像素生成两位数据，因此与同步固态摄像元件相比导致图像质量的下降。为了在检测地址事件的同时生成更高质量的图像数据，应该设置异步固态摄像元件和同步固态摄像元件。然而，由于尺寸、部件数量和成本的增加，并不期望这样做。因此，检测地址事件的固态摄像元件具有难以获得高质量图像的问题。

综上所述，设计了本技术，并且本技术的目的是利用检测地址事件的固态摄像元件来捕获高质量图像。

解决技术问题的技术方案

已经设计了本技术来解决上述问题，并且本技术的第一方面是固态摄像元件及其控制方法。固态摄像元件包括像素阵列部。像素阵列部具有包括特定像素的以二维晶格图案排列的多个像素。特定像素包括像素电路和两个模数转换器。像素电路输出与光电转换产生的电荷量对应的两个模拟信号。模数转换器将两个模拟信号的每一个通过不同的分辨率转换成数字信号。这提供了将两个模拟信号中的每个通过不同的分辨率转换为数字信号的有益效果。

此外，在第一方面中，两个模数转换器中具有较低分辨率的模数转换器可以基于模拟信号检测上述电荷量的变化量已经超过给定阈值作为地址事件。这提供了检测地址事件的有益效果。

此外，在第一方面中，在上述像素阵列部的不对应于特定像素的每个像素中可以仅设置一个模数转换器。这提供了检测多个像素的特定像素中的地址事件的有益效果。

此外，在第一方面中，上述像素电路可以包括光电转换部、电流-电压转换部、电荷累积部、放电晶体管、传输晶体管和放大晶体管。光电转换部将光转换为电荷。电流-电压转换部通过对流过光电转换部的上述光电流的电流-电压转换生成上述两个模拟信号中的一个。电荷累积部累积电荷。当曝光期间开始时，放电晶体管从光电转换部释放电荷。当曝光期间结束时，传输晶体管将电荷从光电转换部传输到电荷累积部。放大晶体管放大浮动扩散层中的电压，并输出放大的电压作为两个模拟信号中的另一个。这提供了在曝光开始时使电荷放电并在曝光结束时传输电荷的有益效果。

此外，在第一方面中，模数转换部可以连接到具有给定接地电位的端子，并且低于给定接地电位的电位可以施加到具有浮动扩散层和光电转换部的基板上。这提供了在浮动扩散层和光电转换部中不太可能溢出电荷的有益效果。

此外，在第一方面中，像素电路还包括复位晶体管，该复位晶体管在结束时间之前将电荷累积部的电压初始化为复位电平。像素信号可以包括复位电平和传输电荷时的信号电平，并且数字信号可以包括通过转换复位电平而获得的复位数据和通过转换信号电平而获得的信号数据。这提供了输出通过转换复位电平而获得的数据和通过转换信号电平而获得的数据的有益效果。

此外，在第一方面中，可以进一步设置相关双采样电路，相关双采样电路得到复位数据和信号数据之间的差值，并输出差值作为像素数据。这提供了降低固定模式噪声和其他噪声的有益效果。

此外，在第一方面中，模数转换器可以保持复位数据，当转换信号电平时，依次将复位数据和信号数据输出到相关双采样电路。这提供了抑制暗电流的影响的有益效果。

此外，在第一方面中，像素信号可以包括第一复位电平和第二复位电平以及第一信号电平和第二信号电平，并且每个模数转换器可以包括比较部和数据存储部。比较部比较具有斜坡的给定参考信号和像素信号，并输出比较结果。数据存储部存储包括每个比较结果的数据作为数字信号。用于比较每组第二复位电平和第一信号电平的斜坡的倾斜度可以比用于比较每组第一复位电平和第二信号电平的斜坡的倾斜度更平坦。这提供了生成具有不同分辨率的两条图像数据的有益效果。

此外，在第一方面中，还可以设置有驱动电路，驱动电路使得像素电路以给定灵敏度生成第一复位电平和第二信号电平，并使像素电路以与给定灵敏度不同的灵敏度生成第二复位电平和第一信号电平。这提供了生成具有不同分辨率的两条图像数据的有益效果。

此外，在第一方面中，两个模数转换器中具有较低分辨率的模数转换器可以包括差分电路、比较器和信号交换电路。差分电路保持电压信号。比较器比较保持的电压信号和在给定范围内的阈值，并输出比较结果。当检测到地址事件时，信号交换电路发送请求，并在接收到针对请求的确认时初始化差分电路。这提供了通过信号交换传送地址事件检测结果的有益效果。

此外，在第一方面中，还可以设置有仲裁器，仲裁器仲裁请求并基于仲裁结果返回确认。这提供了避免地址事件之间的冲突的有益效果。

此外，在第一方面中，还可以设置有测试电路和冗余电路。测试电路将具有给定位数的时刻代码输出到两个模数转换器中的一个，并检测时刻代码的每位中是否存在故障。冗余电路连接代替时刻代码中的与故障位对应的位线的备用信号线。模数转换器可以通过使用时刻代码将像素信号转换为数字信号。这提供了提高固态摄像元件的可靠性的有益效果。

此外，在第一方面中，还可以设置有第一数据存储部和第二数据存储部、第一双向缓冲器和第二双向缓冲器、列处理部和驱动电路。第一数据存储部和第二数据存储部保持不同的数字信号。第一双向缓冲器根据第一控制信号将经由第一局部位线从第一数据存储部传送的数字信号输出到主位线。第二双向缓冲器根据第二控制信号将经由第二局部位线从第二数据存储部传送的数字信号输出到主位线。列处理部经由主位线读出数字信号。驱动电路控制第一数据存储部，以经由第一局部位线将数字信号传送到第一双向缓冲器作为第一数字信号。在完成第一数字信号的读出之前，驱动电路还控制第二数据存储部，以经由第二局部位线将数字信号传送到第二双向缓冲器作为第二数字信号。这提供了在完成第一数字信号的读出之前将第二数字信号传送到第二双向缓冲器的有益效果。

此外，本技术的第二方面是一种摄像装置，其包括像素阵列部和数字信号处理部。像素阵列部具有包括特定像素的以二维晶格图案排列的多个像素。特定像素包括像素电路和两个模数转换器。像素电路输出与光电转换产生的电荷量对应的两个模拟信号。模数转换器将两个模拟信号的每一个通过不同的分辨率转换成数字信号。这具有将两个模拟信号中的每个通过不同的分辨率转换为数字信号的有益效果。数字信号处理部处理包括数字信号的图像数据。这提供了将两个模拟信号通过不同的分辨率转换为数字信号并且与同步信号同步地处理图像数据的有益效果。

本发明的有益效果

根据本技术，利用检测地址事件的固态摄像元件可以实现捕获高质量图像的优异效果。应当注意，本说明书中所述的效果并非是限制性的，并且可以是本公开中所述的任何效果。

附图说明

图1是示出本技术的第一实施例中的摄像装置的构成示例的框图。

图2是示出本技术的第一实施例中的固态摄像元件的构成示例的框图。

图3是示出本技术的第一实施例中的像素阵列部的构成示例的框图。

图4是示出本技术的第一实施例中的R(红色)像素的构成示例的框图。

图5是示出本技术的第一实施例中的像素电路、差分输入电路、电压转换电路和正反馈电路的构成示例的电路图。

图6是示出本技术的第一实施例中的数据存储部的构成示例的框图。

图7是示出本技术的第一实施例中的锁存控制电路和锁存电路的构成示例的电路图。

图8是示出本技术的第一实施例中的固态摄像元件的操作的示例的时序图。

图9是示出本技术的第一实施例中的W(白色)像素的构成示例的框图。

图10是示出本技术的第一实施例中的地址事件检测部的构成示例的框图。

图11是示出本技术的第一实施例中的W像素的构成示例的电路图。

图12是示出本技术的第一实施例中的比较器的输入/输出特性的示例的曲线图。

图13是示出本技术的第一实施例中的AER逻辑电路的构成示例的框图。

图14是示出本技术的第一实施例中的时刻代码生成部的构成示例的框图。

图15是示出本技术的第一实施例中的冗余电路的构成示例的电路图。

图16是示出本技术的第一实施例中的时刻代码传输部的构成示例的框图。

图17是示出本技术的第一实施例中的集群的构成示例的框图。

图18是示出本技术的第一实施例中的单元块的构成示例的电路图。

图19是示出本技术的第一实施例中的缓冲电路的构成示例的电路图。

图20是示出本技术的第一实施例中的触发器的构成示例的电路图。

图21是示出本技术的第一实施例中的列处理部的构成示例的框图。

图22是示出本技术的第一实施例中的行AER电路的构成示例的框图。

图23是示出本技术的第一实施例中的行AER块的构成示例的电路图。

图24是示出本技术的第一实施例中的列AER电路的构成示例的框图。

图25是示出本技术的第一实施例中的列AER块的构成示例的框图。

图26是示出本技术的第一实施例中的行仲裁器的构成示例的框图。

图27是示出本技术的第一实施例中的仲裁器块的构成示例的电路图。

图28是示出本技术的第一实施例中的信号交换的示例的时序图。

图29是示出本技术的第一实施例中的摄像处理的示例的流程图。

图30是示出本技术的第一实施例中的AER处理的示例的流程图。

图31是示出本技术的第二实施例中的数据存储部的构成示例的框图。

图32是示出本技术的第二实施例中的锁存控制电路的构成示例的电路图。

图33是示出本技术的第二实施例中的固态摄像元件的采样处理的示例的时序图。

图34是示出在本技术的第二实施例中的固态摄像元件的采样之后的操作的示例的时序图。

图35是示出本技术的第二实施例的变形例中的固态摄像元件的复位电平采样处理的示例的时序图。

图36是示出本技术的第二实施例的变形例中的固态摄像元件的信号电平采样处理的示例的时序图。

图37是示出在本技术的第二实施例的变形例中的固态摄像元件的采样之后的操作的示例的时序图。

图38是示出本技术的第三实施例中的固态摄像元件的构成示例的框图。

图39是示出本技术的第三实施例中的数据存储部的构成示例的框图。

图40是示出本技术的第三实施例中的时刻代码传输部中的单元块的构成示例的框图。

图41是示出本技术的第三实施例中的像素数据读出控制的示例的时序图。

图42是示出比较例中的像素数据读出控制的示例的时序图。

图43是示出车辆控制系统的示意性构成的示例的框图。

图44是示出车外信息检测部和摄像部的安装位置的示例的说明图。

具体实施方式

在下文中，将说明用于执行本技术的方式(在下文中称为实施例)。将按下列顺序给出说明：

1.第一实施例(其中在检测地址事件的同时对像素信号进行AD转换的示例)

2.第二实施例(其中在检测地址事件的同时以短采样周期执行AD转换的示例)

3.第三实施例(其中在检测堆叠型固态摄像元件中的地址事件的同时对像素信号进行AD转换的示例)

4.移动体的应用例

<1.第一实施例>

[摄像装置的构成示例]

图1是示出本技术的第一实施例中的摄像装置100的构成示例的框图。摄像装置100用于捕获图像数据，并且摄像装置100包括光学部110、固态摄像元件200和数字信号处理(DSP：Digital Signal Processing)电路120。此外，摄像装置100包括显示部130、操作部140、总线150、帧存储器160、存储部170和电源部180。例如，不仅诸如数字照相机等数码照相机而且具有摄像功能的智能手机、个人计算机和车载相机均可用作摄像装置100。

光学部110聚焦来自对象的光，并将光引导到固态摄像元件200上。固态摄像元件200与垂直同步信号VSYNC同步地通过光电转换生成图像数据。这里，垂直同步信号VSYNC是在指示摄像时间的给定频率下的周期信号。固态摄像元件200经由信号线209将生成的图像数据提供给DSP电路120。

DSP电路120对来自固态摄像元件200的图像数据执行给定的信号处理。DSP电路120经由总线150将处理后的图像数据输出到帧存储器160和其他部分。应该注意，DSP电路120是权利要求中记载的数字信号处理部的示例。

显示部130显示图像数据。例如，液晶面板和有机电致发光(EL：ElectroLuminescence)面板可用作显示部130。操作部140根据用户操作生成操作信号。

总线150是允许光学部110、固态摄像元件200、DSP电路120、显示部130、操作部140、帧存储器160、存储部170和电源部180彼此交换数据的公用通道。

帧存储器160保持图像数据。存储部170存储诸如图像数据等多条数据。电源部180向固态摄像元件200、DSP电路120和显示部130提供电源。

[固态摄像元件的构成示例]

图2是示出本技术的第一实施例中的固态摄像元件200的构成示例的框图。固态摄像元件200包括数模转换器(DAC：Digital to Analog Converter)211、驱动电路212、列仲裁器213、列AER电路220、列地址编码器214和时刻代码生成部230。此外，固态摄像元件200还包括像素阵列部300、列处理部250、状态机215、行地址编码器216、行AER电路260和行仲裁器600。此外，多个像素以二维晶格图案排列在像素阵列部300中。在下文中，将像素阵列部300中沿给定的方向排列的一组像素称为“行”，并且将沿垂直于该行的方向排列的一组像素称为“列”。

DAC 211通过数模(DA：Digital to Analog)转换生成斜坡式变化的模拟参考信号。DAC 211将参考信号提供给像素阵列部300。

驱动电路212与垂直同步信号VSYNC同步地驱动像素阵列部300的像素。

像素阵列部300的每个像素生成数字像素数据。此外，除了像素数据之外，一些像素还生成地址事件检测结果。这里，地址事件包括开(ON)事件和关(OFF)事件，并且检测结果包括一位ON事件检测结果和一位OFF事件检测结果。ON事件意味着当像素的光量变化超过给定的参考值时，其变化量的绝对值已超过给定的阈值。另一方面，OFF事件意味着当像素的光量变化低于给定的参考值时，其变化量的绝对值已超过给定的阈值。例如，我们假设参考值是“10”，阈值是“5”。在这种情况下，如果光量变为“16”，则变化量为“+6”，并且其绝对值超过“5”。因此，检测到ON事件。另外，如果光量变为“4”，则变化量为“-6”，并且其绝对值超过“5”。因此，检测到OFF事件。

像素将像素数据提供给列处理部250。此外，当检测地址事件时，像素向行AER电路260发送请求并接收来自行AER电路260的确认(在下文中称为“信号交换”)，以向外部输出地址事件检测结果。接下来，像素与列AER电路220进行信号交换。

列仲裁器213仲裁来自列AER电路220的请求，并基于仲裁结果向列AER电路220发送确认。

列AER电路220将向外部输出地址事件检测结果的请求发送至每列、列仲裁器213和状态机215，并接收来自它们的确认(信号交换)。

列地址编码器214对已经发生地址事件的列的地址进行编码，并将编码的地址发送到状态机215。

时刻代码生成部230生成时刻代码。该时刻代码表示在参考信号斜坡式变化的时段内的时刻。时刻代码生成部230将生成的时刻代码提供给像素阵列部300。

列处理部250对像素数据执行相关双采样(CDS：Correlated Double Sampling)处理。包括处理后的像素数据的图像数据被提供给DSP电路120。

行地址编码器216对已经发生地址事件的行的地址进行编码，并将编码的地址发送到状态机215。

行仲裁器600仲裁来自行AER电路260的请求，并基于仲裁结果向行AER电路260发送确认。

行AER电路260将向外部输出地址事件检测结果的请求发送至每行、行仲裁器600和状态机215，并接收来自它们的确认(信号交换)。

状态机215与列AER电路220和行AER电路260进行信号交换。当接收到来自列AER电路220和行AER电路260的请求时，状态机215解码来自列地址编码器214和行地址编码器216的数据，并识别已经发生地址事件的地址。然后，状态机215将地址检测结果提供给DSP电路120。各个像素的地址事件检测结果以二维晶格图案排列，从而产生图像数据。

在下文中，将来自列处理部250的不是AER格式的图像数据称为“正常图像数据”，而将AER格式的图像数据称为“AER图像数据”。

[像素阵列部的构成示例]

图3是示出本技术的第一实施例中的像素阵列部300的构成示例的框图。在像素阵列部300中，以二维晶格图案排列给定数量的R(红色)像素310、给定数量的G(绿色)像素311、给定数量的B(蓝色)像素312和给定数量的W(白色)像素400。此外，在奇数列和偶数列之间每两列地布置时刻代码传输部500。

R像素310接收红色光并通过光电转换生成像素数据。此外，G像素311接收绿色光并生成像素数据。B像素312接收蓝色光并生成像素数据。

W像素400接收白色光并生成像素数据。此外，W像素400还检测地址事件。

时刻代码传输部500传送时刻代码。在下文中，将详细说明时刻代码传输部500。

[R像素的构成示例]

图4是示出本技术的第一实施例中的R像素310的构成示例的框图。R像素310包括像素电路330和ADC 320。ADC 320包括比较电路321和数据存储部370。此外，比较电路321包括差分输入电路340、电压转换电路350和正反馈电路360。G像素311和B像素312的构成类似于R像素310的构成。

像素电路330通过光电转换产生复位电平或信号电平作为像素信号SIG。这里，复位电平是从曝光开始时到FD(浮动扩散部)的初始化时的电压，并且信号电平是与曝光结束时的光量成比例的电压。像素电路330依次将复位电平和信号电平提供给差分输入电路340。

ADC 320将像素信号SIG(复位电平或信号电平)AD转换为数字信号。将通过复位电平的AD转换获得的数据称为“P相数据”。而将通过信号电平的AD转换获得的数据称为“D相数据”。应当注意，P相数据是权利要求中记载的复位数据的示例，并且D相数据是权利要求中记载的信号数据的示例。

设置在ADC 320中的差分输入电路340比较来自DAC 211的参考信号REF和来自像素电路330的像素信号SIG。差分输入电路340将表示比较结果的比较结果信号提供给电压转换电路350。

电压转换电路350转换来自差分输入电路340的比较结果信号的电压，并将转换后的电压输出到正反馈电路360。

正反馈电路360将其输出的一部分添加到其输入(比较结果信号)中，并将该信号作为输出信号VCO输出到数据存储部370。

当输出信号VCO反转时，数据存储部370保持时刻代码。数据存储部370将对应于复位电平的时刻代码作为P相数据输出，并将对应于信号电平的时刻代码作为D相数据输出。

图5是示出本技术的第一实施例中的像素电路330、差分输入电路340、电压转换电路350和正反馈电路360的构成示例的电路图。

像素电路330包括复位晶体管331、电容332、增益控制晶体管333、FD(浮动扩散部)334、传输晶体管335、光电二极管336和放电晶体管337。例如，N型金属氧化物半导体(MOS：Metal-Oxide-Semiconductor)晶体管用作复位晶体管331、增益控制晶体管333、传输晶体管335和放电晶体管337。

光电二极管336通过光电转换生成电荷。当曝光开始时，放电晶体管337根据来自驱动电路212的驱动信号OFG释放累积在光电二极管336中的电荷。

当曝光结束时，传输晶体管335根据来自驱动电路212的传输信号TX将电荷从光电二极管336传输到FD 334。

FD 334累积传输的电荷并生成与累积的电荷量成比例的电压。应当注意，FD 334是权利要求中记载的电荷累积部的示例。

复位晶体管331根据来自驱动电路212的复位信号RST初始化FD334。

增益控制晶体管333根据来自驱动电路212的控制信号FDG控制FD 334的电压的模拟增益。通过降低具有模拟增益的FD 334的电压的模拟增益并输出降低的电压，可以增加R像素310处理的信号量，即饱和信号量。

此外，增益控制晶体管333和复位晶体管331串联连接，并且电容332的一端连接到增益控制晶体管333和复位晶体管331之间的连接点。

应当注意，增益控制晶体管333和电容332是根据增益控制的需要设置的，也可以不设置这些部件。

差分输入电路340包括正沟道MOS(PMOS：Positive channel MOS)晶体管341、344和346以及负沟道MOS(NMOS：Negative channel MOS)晶体管342、343和345。

NMOS晶体管342和345构成差分对，并且其源极一起连接到NMOS晶体管343的漏极。另外，NMOS晶体管342的漏极连接到PMOS晶体管341的漏极和PMOS晶体管341、344的栅极。NMOS晶体管345的漏极连接到PMOS晶体管344的漏极、PMOS晶体管346的栅极和复位晶体管331的漏极。此外，参考信号REF输入到NMOS晶体管342的栅极。

给定的偏置电压Vb施加到NMOS晶体管343的栅极，并且给定的接地电压施加到NMOS晶体管343的源极。NMOS晶体管345的栅极连接到增益控制晶体管333、FD 334和传输晶体管335。

PMOS晶体管341和344形成电流镜电路。电源电压VDDH施加到PMOS晶体管341、344和346的源极。电源电压VDDH高于电源电压VDDL。此外，PMOS晶体管346的漏极连接到电压转换电路350。

此外，像素电路330和NMOS晶体管342、343和345形成在像素晶片305上。

此外，在R像素310中，有意地改变电流源NMOS晶体管343的源极电位以及像素晶片305的基板偏置。流过比较电路321的电流在A/D转换期间之外的时段内通过使DAC 211降低到OFF电平(例如，0V或接地电平)而停止，从而有助于降低功耗。然而，由于DAC 211已经降低到OFF电平，因此电流源和NMOS晶体管343的漏极以及放大NMOS晶体管342和345的漏极的电位接地。这意味着电荷累积到0V电平，并且此处电荷溢出到像素电路330的光电二极管336。这是因为：由于距离依赖性和所讨论的部分(电流源的漏极和放大晶体管的漏极)之间仅有轻微差异，热激发的电荷扩散到光电二极管336。为了避免这种情况，使P阱电位为负。因此，P阱被设定为大约低于接地240毫伏(mV)的负电位，从而抑制了电荷从所讨论的部分泄漏到光电二极管336。

电压转换电路350包括NMOS晶体管351。电源电压VDDL施加到NMOS晶体管351的栅极。另外，NMOS晶体管351的漏极连接到PMOS晶体管346的漏极，并且NMOS晶体管351的源极连接到正反馈电路360。电压转换电路350将电源电压VDDH转换为较低的电源电压VDDL，从而允许配置在后续阶段以低电压操作的电路。应当注意，尽管电压转换电路350将电源电压VDDH转换为较低的电源电压VDDL，但是该结构不是限制性的。例如，电源电压VDDH和VDDL可以是相同的电压，从而不需要电压转换电路350。

正反馈电路360包括PMOS晶体管361、362、365和366以及NMOS晶体管363、364和367。PMOS晶体管361和362串联连接到电源电压VDDL。此外，来自驱动电路212的驱动信号INI2输入到PMOS晶体管361的栅极。PMOS晶体管362的漏极连接到NMOS晶体管351的源极、NMOS晶体管363的漏极以及PMOS晶体管365和NMOS晶体管364的栅极。

接地电压施加到NMOS晶体管363的源极，并且来自驱动电路212的驱动信号INI1输入到NMOS晶体管363的栅极。

PMOS晶体管365和366串联连接到电源电压VDDL。此外，PMOS晶体管366的漏极连接到PMOS晶体管362的栅极以及NMOS晶体管364和367的漏极。来自驱动电路212的控制信号TESTVCO输入到PMOS晶体管366和NMOS晶体管367的栅极。

输出信号VCO从NMOS晶体管364和367的漏极输出。此外，接地电压施加到NMOS晶体管364和367的源极。

应当注意，只要电路具有参照图4所述的功能，则像素电路330、差分输入电路340、电压转换电路350和正反馈电路360中的每一个并不限于图5所示的那样。

[数据存储部的构成示例]

图6是示出本技术的第一实施例中的数据存储部370的构成示例的框图。数据存储部370包括锁存控制电路380和与D相数据的位数D(其中D是整数)一样多的锁存电路390。锁存控制电路380根据来自驱动电路212的控制信号×WORD使锁存电路390中的一个保持输出信号VCO的值(逻辑值“0”或“1”)。控制信号×WORD是控制信号WORD的反相信号。

锁存电路390在锁存控制电路380的控制下保持输出信号VCO的值。锁存电路390经由局部位线LBL_L连接到时刻代码传输部500。

[锁存控制电路和锁存电路的构成示例]

图7是示出本技术的第一实施例中的锁存控制电路380和锁存电路390的构成示例的框图。锁存控制电路380包括NOR(或非)门381和反相器382、383。

NOR门381将控制信号×WORD和输出信号VCO的负逻辑和输出到反相器382。反相器382将来自NOR门381的输出值反相，并将反相值作为锁存控制信号T输出到锁存电路390。

反相器383将输出信号VCO反相，并将反相信号作为锁存输入信号L输出到锁存电路390。

此外，锁存电路390包括开关391和反相器392、393。开关391根据来自锁存控制电路380的锁存控制信号T打开或关闭反相器392和局部位线LBL_L之间的路径。局部位线LBL_L连接到时刻代码传输部500。

反相器392根据来自锁存控制电路380的锁存输入信号L使来自反相器393的信号反相。反相器392将反相信号输出到反相器393的输入端和开关391。

反相器393使来自反相器392的信号反相，并将反相信号输出到反相器392的输入端。

应当注意，只要它们具有等同的功能，锁存控制电路380和锁存电路390不限于图7所示的那样。

图8是示出本技术的第一实施例中的固态摄像元件200的操作的示例的时序图。在1V期间的开始时刻t10，驱动电路212响应于复位信号RST初始化FD。这里，1V期间是垂直同步信号VSYNC的周期。我们还假设所有像素的曝光在时刻t10之前开始。

从时刻t11起的固定时段内，DAC 211斜坡式地减小参考信号REF。数据总线是在时刻代码传输部500中设置的中继电路中的数据。锁存控制电路380继续将经由局部位线LBL从外部设备发送的数据写入锁存电路390。当输出信号VCO反相时，在时刻t12，即输出信号VCO的斜线与FD 334的电位之间的交点，锁存控制电路380停止写入数据。接下来，在时刻t13读取数据并将其保持在设于时刻代码传输部500中的存储器中。该数据是通过转换包括FD 334的电压值和电路偏移的复位电平而获得的数字值(P相数据)。P相数据被读出并保持在设于列处理部250中的存储器中。

接下来，在所有像素的曝光结束的时刻t14，驱动电路212发送传输信号TX，并将电荷传输到FD 334。此外，在从时刻t15起的固定时段内，DAC 211斜坡式地减小参考信号REF。锁存控制电路380继续将经由局部位线LBL发送的数据写入锁存电路390。锁存控制电路380在输出信号VCO反相的时刻t16停止写入数据。在时刻t17读出数据并将其保持在设于时刻代码传输部500中的存储器中。该数据是通过转换信号电平获得的D相数据。

列处理部250求得针对每列的P相数据和D相数据之间的差值作为净像素数据。在像素的曝光开始的时刻t18，驱动电路212通过发送驱动信号OFG在所有像素中使电荷从光电二极管336排出。如上所述，曝光开始和结束的时刻在所有像素中是同时的，并且将这种曝光控制称为全局快门。然后，1V期间在时刻t19结束。

应当注意，控制信号FDG以与复位信号RST类似的方式控制。为此，当复位信号RST恒定为高电平时，FD 334的转换效率低(也就是说，FD 334的电容增加)。这使得可以避免当光电二极管336生成过多电荷时FD 334不再能够接受电荷的情况。

[W像素的构成示例]

图9是示出本技术的第一实施例中的W像素400的构成示例的框图。W像素400包括ADC 405、像素电路410和地址事件检测部430。

像素电路410不仅生成像素信号SIG(复位电平或信号电平)并将像素信号SIG输出到ADC 405，还生成电压信号Vp并将电压信号Vp输出到地址事件检测部430。这里，通过将与光电转换生成的电荷量成比例的光电流转换为电压，生成电压信号Vp。

ADC 405将像素信号SIG转换为数字信号(P相数据或D相数据)。ADC 405以与R像素310中设置的ADC 320类似的方式构成。在驱动电路212的控制下，例如，ADC 405将像素信号SIG转换为15位的数字信号，并将数字信号输出到时刻代码传输部500。

地址事件检测部430基于电压信号Vp检测以下情况作为地址事件：W像素400接收的光量(电荷量)的变化的绝对值超过给定的阈值。当检测地址事件时，地址事件检测部430与行AER电路260交换信号，并且之后与列AER电路220交换信号。例如，地址事件检测结果具有两位长，其位数比来自ADC 405的数字信号的位数少。如上所述，W像素400具有两个ADC，即ADC 405和地址事件检测部430(分辨率低于ADC405的ADC)。应当注意，地址事件检测部430是权利要求中记载的模拟数字转换器的示例。

[地址事件检测部的构成示例]

图10是示出本技术的第一实施例中的地址事件检测部430的构成示例的框图。地址事件检测部430包括缓冲器440、差分电路450、比较器460和AER逻辑电路470。

例如，缓冲器440包括源极跟随器，并且用于转换针对电压信号Vp的阻抗。

例如，差分电路450包括开关电容电路，并且在复位时获取Vp相对于参考值的变化的差分信号。差分电路450将差分信号提供给比较器460。

比较器460将差分信号的电平与阈值Vthon和Vthoff中的每一个进行比较。比较器460将与阈值Vthon的比较结果作为VCH输出到AER逻辑电路470，并且将与阈值Vthoff的比较结果作为VCL输出到AER逻辑电路470。

这里，阈值Vthon设定为高于阈值Vthoff。差分信号超过阈值Vthon的事实意味着W像素400接收的光量的变化已经超过对应于阈值Vthon的值。此外，差分信号低于阈值Vthoff的事实意味着W像素400接收的光量的变化的绝对值已经超过对应于阈值Vthoff的值。因此，在地址事件中，在差分信号超过阈值Vthon的情况下，检测到ON事件，并且在差分信号低于阈值Vthoff的情况下，检测到OFF事件。

AER逻辑电路470基于比较结果VCH和VCL进行信号交换。AER逻辑电路470检测地址事件是否已经发生，并且在事件已经发生的情况下与行AER电路260交换信号。接下来，AER逻辑电路470与列AER电路220交换信号，并用复位信号xrst复位差分电路450。应当注意，AER逻辑电路470是权利要求中记载的信号交换电路的示例。

图11是示出本技术的第一实施例中的W像素400的构成示例的电路图。像素电路410包括复位晶体管411、电容412、增益控制晶体管413、FD 414、传输晶体管415、对数响应部422、光电二极管418和放电晶体管419。

复位晶体管411、电容412、增益控制晶体管413、FD 414、传输晶体管415、光电二极管418和放电晶体管419在构成上与设置在R像素310中的具有相同名称的元件相同。

对数响应部422包括NMOS晶体管416、417和420以及PMOS晶体管421。NMOS晶体管416和417串联连接在传输晶体管415与放电晶体管419之间的连接点和光电二极管418之间。此外，PMOS晶体管421和NMOS晶体管420串联连接在电源和接地端之间。

此外，偏置电压Vbcus施加到NMOS晶体管416的栅极，并且偏置电压Vblog施加到PMOS晶体管421的栅极。NMOS晶体管420的栅极连接到NMOS晶体管417和光电二极管418之间的连接点，并且NMOS晶体管417的栅极连接到NMOS晶体管420和PMOS晶体管421与缓冲器440之间的连接点。这种连接允许流过光电二极管418的光电流对数地转换为电压Vp。

此外，设置在像素电路410中的除PMOS晶体管421之外的元件，以及设置在ADC405中的构成差分对的NMOS晶体管423和424、和作为电流源的NMOS晶体管425都设置在像素晶片406上。另外，在W像素400中，如在R像素310中那样，有意地改变作为电流源的NMOS晶体管425的源极电位和像素晶片406的基板偏置。

此外，缓冲器440包括在电源和接地端之间串联连接的PMOS晶体管441和442。接地侧的PMOS晶体管442的栅极连接到像素电路410，并且偏置电压Vbsf施加到电源侧的PMOS晶体管442的栅极。此外，PMOS晶体管441和442之间的连接点连接到差分电路450。该连接允许针对Vp执行阻抗转换。

差分电路450包括电容451和453、PMOS晶体管452和454以及NMOS晶体管455。

电容451的一端连接到缓冲器440，并且其另一端连接到电容453的一端和PMOS晶体管454的栅极。复位信号xrst输入到PMOS晶体管452的栅极，并且其源极和漏极连接到电容453的两端。PMOS晶体管454和NMOS晶体管455串联连接在电源和接地端之间。此外，电容453的另一端连接到PMOS晶体管454和NMOS晶体管455之间的连接点。偏置电压Vba施加到接地侧的NMOS晶体管455的栅极，并且PMOS晶体管454和NMOS晶体管455之间的连接点还连接到比较器460。这种连接使得能够生成差分信号并输出到比较器460。此外，差分信号由复位信号xrst初始化。

比较器460包括PMOS晶体管461和463以及NMOS晶体管462和464。PMOS晶体管461和NMOS晶体管462串联连接在电源和接地端之间，并且PMOS晶体管463和NMOS晶体管464也串联连接在电源和接地端之间。此外，PMOS晶体管461和463的栅极连接到差分电路450。用于生成阈值Vthon的偏置电压Vbon施加到NMOS晶体管462的栅极，并且用于生成阈值Vthoff的偏置电压Vboff施加到NMOS晶体管464的栅极。

PMOS晶体管461和NMOS晶体管462之间的连接点连接到AER逻辑电路470，并且输出该连接点的电压作为比较结果VCH。PMOS晶体管463和NMOS晶体管464之间的连接点连接到AER逻辑电路470，并且输出该连接点的电压作为比较结果VCL。这种连接使得比较器460在差分信号超过阈值Vthon的情况下能够输出高电平比较结果VCH，并在差分信号低于阈值Vthoff的情况下输出低电平比较结果VCL。

图12是示出本技术的第一实施例中的比较器460的输入/输出特性的示例的曲线图。图12中的纵轴表示比较器460的输出信号(VCH或VCL)的电平，并且横轴表示比较器460的输入信号(差分信号)的电平。另外，实线表示比较结果VCH的轨迹，并且点划线表示比较结果VCL的轨迹。

当差分信号为“0”时的光量用作参照，并且当相对于参照的正光量差(变化)超过对应于阈值Vthon的值时，比较结果VCH从低电平变为高电平，从而检测到ON事件。另一方面，当相对于参照的负光量差的绝对值超过对应于阈值Vthoff的值时，比较结果VCL从高电平变为低电平，从而检测到OFF事件。

DSP电路120在各种应用中处理W像素400的各个地址事件的检测结果。可能的应用包括用于车载设备、用于人工智能的图像识别输入设备、用于监控等。

对于车载设备的应用，驾驶员进行视觉识别显示的数据是与垂直同步信号VSYNC同步捕获的正常图像数据。另一方面，当在车辆控制系统中发生地址事件时，固态摄像元件200以高速且实时地输出信号。因此，现有固态摄像元件仅以垂直同步信号的周期先前获取的信息可以被检测为未等待经过了周期的变化部分信号。基于此，例如，可以通过在发出避开行人和障碍物的指令前加快反馈来提高安全性。

此外，对于人工智能的应用，输入低分辨率的有意义的信息(例如，对数压缩的亮度差值)而不是高分辨率的正常图像数据提供了减少高速处理的计算量的优点。也可以获取正常图像数据。因此，通过一起使用计算结果和正常图像数据，可以实现高精度的图像识别。利用长短期存储器(LSTM：Long Short Term Memory)，通过对事件驱动的输出AER图像数据执行信号处理来获取计算结果。

对于监视目的的应用，在正常操作下，在事件驱动的基础上激活应用程序，并且在等于或大于固定数量的差值(等于或大于给定阈值的事件)发生的情况下，应用程序开始记录与垂直同步信号同步的高分辨率的正常图像数据。这消除了始终保持高分辨率ADC有效的需求，从而有助于降低功耗。

[AER逻辑电路的构成示例]

图13是示出本技术的第一实施例中的AER逻辑电路470的构成示例的框图。AER逻辑电路470包括NMOS晶体管471～473、475～478以及480和481、PMOS晶体管474和479以及电容482。

NMOS晶体管471和472串联连接。比较结果VCH输入到NMOS晶体管472和473的栅极，并且确认AckYp1输入到NMOS晶体管471的栅极。另外，NMOS晶体管472和473的源极接地，并且请求ReqHXp1从NMOS晶体管471的漏极输出到列AER电路220。请求ReqYp1从NMOS晶体管473的漏极输出到行AER电路260。

PMOS晶体管474和NMOS晶体管475串联连接在电源和接地端之间。此外，比较结果VCL输入到PMOS晶体管474的栅极，并且偏置电压Vbaer施加到NMOS晶体管475的栅极。

NMOS晶体管476和477串联连接。NMOS晶体管477和478的栅极连接到PMOS晶体管474和NMOS晶体管475之间的连接点。确认AckYp1输入到NMOS晶体管476的栅极。此外，NMOS晶体管477和478的源极接地，并且请求ReqLXp1从NMOS晶体管476的漏极输出到列AER电路220。请求ReqYp1从NMOS晶体管478的漏极输出到行AER电路260。

PMOS晶体管479以及NMOS晶体管480和481串联连接在电源和接地端之间。此外，偏置电压Vbrst施加到PMOS晶体管479的栅极。确认AckYp1输入到NMOS晶体管480的栅极，并且确认AckXp1输入到NMOS晶体管481的栅极。电容482的一端连接到电源，并且其另一端连接到PMOS晶体管479和NMOS晶体管480之间的连接点。此外，PMOS晶体管479和NMOS晶体管480之间的连接点的电压作为复位信号xrst输出到差分电路450。

由于上述构成，当输入高电平比较结果VCH时(即，当检测到ON事件时)，AER逻辑电路470将低电平请求ReqYp1发送到行AER电路260。然后，当从行AER电路260接收到高电平确认AckYp1时，AER逻辑电路470将低电平请求ReqHXp1发送到列AER电路220。接下来，当从列AER电路220接收到高电平确认AckXp1时，AER逻辑电路470将低电平复位信号xrst输出到差分电路450。

此外，当输入低电平比较结果VCL时(即，当检测到OFF事件时)，AER逻辑电路470将低电平请求ReqYp1发送到行AER电路260。然后，当从行AER电路260接收到高电平确认AckYp1时，AER逻辑电路470将低电平请求ReqLXp1发送到列AER电路220。接下来，当从列AER电路220接收到高电平确认AckXp1时，AER逻辑电路470将低电平复位信号xrst输出到差分电路450。

[时刻代码生成部的构成示例]

图14是示出本技术的第一实施例中的时刻代码生成部230的构成示例的框图。时刻代码生成部230包括测试电路231、冗余电路240、二进制-格雷转换部232、二进制计数器233、接收器235和多个驱动器236。

接收器235从像素阵列部300接收主时钟MCK。接收器235将接收的主时钟MCK提供给二进制计数器233。

二进制计数器233与主时钟MCK同步地计数二进制计数值。二进制计数器233包括多级触发器234。主时钟MCK输入到第一级的触发器234的时钟端。前一级的触发器234的反相输出输入到第二级和后续级的触发器234的时钟端。此外，各级的触发器234的反相输出输出到这些级的输入端，并且还作为相应数字的位数输出到二进制-格雷转换部232。

二进制-格雷转换部232将来自二进制计数器233的二进制计数值转换为格雷码。二进制-格雷转换部232将该格雷码提供给冗余电路240。

冗余电路240在测试电路231的控制下连接代替与错误位对应的信号线的备用信号线。这里，至少一条备用信号线连接在冗余电路240和测试电路231之间。例如，在格雷码是15位长的情况下，连接有包括一条备用信号线的16条信号线。

例如，测试电路231在启动时针对每位格雷码检测相应信号线中是否存在任何故障。这里，由测试电路231检测到的可能的故障是配线中断或短路、有缺陷的锁存电路等。在发生故障的情况下，测试电路231控制冗余电路240以连接代替故障信号线的备用信号线。此外，测试电路231输出格雷码作为时刻代码。

针对每位时刻代码设置驱动器236。驱动器236将时刻代码的对应位FFin[k](其中，k是等于或大于0的整数)输出到像素阵列部300。

此外，时刻代码生成部230具有布置在其中的信号线，用于发送请求ReqHXp1和ReqLXp1以及确认AckXp1。

[冗余电路的构成示例]

图15是示出本技术的第一实施例中的冗余电路240的构成示例的电路图。冗余电路240包括多个开关241。开关241的数量与格雷码(时刻代码)的位数相同。此外，每个开关241包括一个输入端和两个输出端。用于发送来自二进制-格雷转换部232的第k位时刻代码的信号线INA[k]连接到第k个开关241的输入端。此外，信号线OUT[0]连接到第零个开关241的左侧输出端。另外，第k个开关241的右侧输出端和第k+1个开关241的左侧输出端连接，并且这些输出端也连接到信号线OUT[k]。备用信号线OUT[15]连接到最后一个开关241的右侧输出端。

在测试电路231的控制下，开关241改变其输入端的连接目的端。在初始状态下，所有开关241的输入端连接到左侧输出端。在第k位出现故障的情况下，第k个和后续的开关241将其输入端的连接目的端改变为右侧输出端。例如，在15位中的第一位出现故障的情况下，第一个至第14个开关241将它们的连接目的端改变为右侧输出端。这将信号线INA[1]～INA[14]连接到信号线OUT[2]～OUT[15]，并将故障信号线OUT[1]从输入端断开。

测试电路231检测在启动时是否发生了故障，并且冗余电路240基于其检测结果改变连接目的端。应当注意，该方法不是限制性的，例如，测试电路231可以预先检测在启动之前是否已经发生任何故障，并将检测结果写入非易失性存储器中。在这种情况下，冗余电路240仅需要在启动时从存储器中读出检测结果并改变连接目的端。

图16是示出本技术的第一实施例中的时刻代码传输部500的构成示例的框图。时刻代码传输部500包括集群510、反相器571和572、以及多个触发器573。触发器573的数量与固定的发送/接收单元中的锁存电路390的数量(例如，256个电路)相同。在下文中将说明集群510的构成。

反相器571将来自列处理部250的主时钟MCK反相。反相器571将反相时钟信号×MCK提供给反相器572和集群510。

反相器572将时钟信号×MCK反相，并将反相的时钟信号作为主时钟MCK输出到每个触发器573的时钟端。

触发器573与主时钟MCK同步地保持来自集群510的位FFout[k]。这些触发器573将保持的位输出到列处理部250。

[集群的构成示例]

图17是示出本技术的第一实施例中的集群510的构成示例的框图。集群510包括多个单元块520和反相器511～517。单元块520的数量与发送/接收单元中的位数(例如，包括添加到15位中的一个冗余位的16位)相同。

反相器511将来自反相器571的时钟信号×MCK反相，并将反相的时钟信号作为主时钟MCK提供给每个单元块520和时刻代码生成部230。

反相器513将来自驱动电路212的读使能信号REN_L反相。读使能信号REN_L用于指示读出时刻代码传输部500的像素的左侧像素数据。反相器512将来自反相器513的信号反相，并将反相信号提供给每个单元块520。

反相器515将来自驱动电路212的读使能信号REN_R反相。读使能信号REN_R用于指示读出时刻代码传输部500的像素的右侧像素数据。反相器514将来自反相器515的信号反相，并将反相信号提供给每个单元块520。

反相器517将来自驱动电路212的写使能信号WEN反相。写使能信号WEN用于指示写入时刻代码。反相器516将来自反相器517的信号反相，并将反相信号提供给每个单元块520。

单元块520根据读使能信号REN_L和REN_R以及写使能信号WEN读出像素数据或写入时刻代码。

图18是示出本技术的第一实施例中的单元块520的构成示例的框图。单元块520包括反相器521、522、524和527、PMOS晶体管523和528、缓冲器525和526以及触发器550。

反相器521将来自反相器511的主时钟MCK反相。反相器521将反相的时钟信号提供给反相器522。反相器522将来自反相器521的信号反相，并将反相信号作为主时钟MCK提供给触发器550的时钟端。

触发器550与主时钟MCK同步地保持来自时刻代码生成部230的时刻代码的相应位FFin[k]。触发器550将保持的位作为FFout[k]提供给缓冲器525和526。

PMOS晶体管523根据通过反相来自驱动电路212的控制信号PC_L而获得的信号×PC_L对局部位线LBL_L[k]进行预充电。这里，控制信号PC_L用于指示对局部位线LBL_L[k]进行预充电，例如，在经由局部位线LBL_L[k]读出该位之前即刻发出预充电指令。这导致当信号输出到局部位线LBL_L[k]时，由于反相器382的输出(T)与开关391之间的阻抗比，锁存电路390内部的初始电压发生变化，从而防止局部位线LBL_L[k]的信号被覆盖。此外，可以使锁存电路390的面积最小化。

反相器524根据高电平读使能信号REN_L将经由局部位线LBL_L[k]读出的位反相，并经由触发器573将反相位作为像素数据的第k位(FFout[k])输出到列处理部250。缓冲器525根据高电平写使能信号WEN将从触发器550输出的位输出到局部位线LBL_L[k]。反相器524和缓冲器525形成双向缓冲电路530。将连接到缓冲电路530的局部位线LBL_L[k]的端子表示为R_IO，将连接到触发器550的端子表示为W_IO。

PMOS晶体管528根据通过反相来自驱动电路212的控制信号PC_R而获得的信号×PC_R对局部位线LBL_R[k]进行预充电。这里，控制信号PC_R用于指示对局部位线LBL_R[k]进行预充电，例如，在经由局部位线LBL_R[k]读出该位之前即刻发出预充电指令。

反相器527根据高电平读使能信号REN_R将经由局部位线LBL_R[k]读出的位反相，并经由触发器573将反相位作为像素数据的第k位输出到列处理部250。缓冲器526根据高电平写使能信号WEN将从触发器550输出的位输出到局部位线LBL_R[k]。反相器527和缓冲器526形成双向缓冲电路。

[缓冲电路的构成示例]

图19是示出本技术的第一实施例中的缓冲电路530的构成示例的电路图。缓冲电路530包括反相器531和540、NAND(与非)门532、NOR(或非)门533、PMOS晶体管534、536和537以及NMOS晶体管535、538和539。

反相器531将写使能信号WEN反相，并将反相信号输出到NOR门533。NAND门532将写使能信号WEN和来自端子W_IO的输入位的负逻辑积输出到PMOS晶体管534的栅极。NOR门533将来自反相器531的信号和来自端子W_IO的输入位的负逻辑和输出到NMOS晶体管535的栅极。

PMOS晶体管534和NMOS晶体管535串联连接在电源和接地端之间。此外，PMOS晶体管534和NMOS晶体管535之间的连接点连接到端子R_IO以及PMOS晶体管537和NMOS晶体管538的各个栅极。

反相器540将读使能信号REN_L反相，并将反相信号输出到PMOS晶体管536的栅极。

PMOS晶体管536和537以及NMOS晶体管538和539串联连接在电源和接地端之间。此外，读使能信号REN_L输入到NMOS晶体管539的栅极。

由于上述构成，缓冲电路530根据读使能信号REN_L将从端子R_IO读出的位反相，并从端子W_IO输出该反相信号。此外，缓冲电路530根据写使能信号WEN将从端子W_IO输入的位输出到端子R_IO。

[触发器的构成示例]

图20是示出本技术的第一实施例中的触发器550的构成示例的电路图。触发器550包括PMOS晶体管551、553、554、556和559以及NMOS晶体管552、555、557、558、560和561。

PMOS晶体管551和NMOS晶体管552串联连接在电源和接地端之间。这些晶体管的栅极连接到D端。

PMOS晶体管553和554以及NMOS晶体管555串联连接在电源和接地端之间。PMOS晶体管553和NMOS晶体管555的栅极连接到PMOS晶体管551和NMOS晶体管552之间的连接点。此外，PMOS晶体管554的栅极连接到时钟端CK。

PMOS晶体管556以及NMOS晶体管557和558串联连接在电源和接地端之间。PMOS晶体管556和NMOS晶体管558的栅极连接到时钟端CK。此外，NMOS晶体管557的栅极连接到PMOS晶体管554和NMOS晶体管555之间的连接点。

PMOS晶体管559以及NMOS晶体管560和561串联连接在电源和接地端之间。PMOS晶体管559和NMOS晶体管561的栅极连接到PMOS晶体管556和NMOS晶体管557之间的连接点。此外，NMOS晶体管560的栅极连接到时钟端CK。

由于上述构成，触发器550在输入到时钟端的时钟信号的上升沿将D端的输入输出到Q，并且在时钟信号的下降沿将Q节点置于高Z状态，从而使得能够保持Q信号。此外，由于上述构成，缓冲电路530允许将数据写入Q配线节点。

[列处理部的构成示例]

图21是示出本技术的第一实施例中的列处理部250的构成示例的框图。列处理部250包括针对每条信号线的反相器253以及针对每列的冗余电路251和CDS电路252。

反相器253将来自像素阵列部300的位反相。每个反相器253将反相位发送到相应的冗余电路251。

冗余电路251在构成上类似于图15所示的冗余电路240。此外，CDS电路252执行计算对应列的P相数据和D相数据之差作为净像素数据的CDS处理。这些CDS电路252将像素数据输出到DSP电路120。

[行AER电路的构成示例]

图22是示出本技术的第一实施例中的行AER电路260的构成示例的框图。行AER电路260包括针对每行的行AER块270。行AER块270在对应的行、行仲裁器600和状态机215之间进行信号交换。

[行AER块的构成示例]

图23是示出本技术的第一实施例中的行AER块270的构成示例的电路图。行AER块270包括PMOS晶体管271、NMOS晶体管272和273、NOR门276以及反相器274和275。

PMOS晶体管271以及NMOS晶体管272和273串联连接在电源和接地端之间。此外，来自状态机215的控制信号LOAD输入到PMOS晶体管271和NMOS晶体管272的栅极。控制信号LOAD用于指示读出地址事件检测结果。此外，通过将来自状态机215的确认CHIP_ACK反相而获得的×CHIP_ACK输入到NMOS晶体管273的栅极。

NOR门276将两个输入值的负逻辑和作为请求ReqYa1输出到行仲裁器600。来自状态机215的确认CHIP_ACK输入到NOR门276的一个输入端。NOR门276的另一输入端连接到PMOS晶体管271和NMOS晶体管272之间的连接点以及发送来自像素阵列部300的请求ReqYp1的信号线。

反相器275将来自行仲裁器600的确认AckYa1反相，并将反相的确认输出到反相器274。反相器274将来自反相器275的信号反相，并将反相信号作为确认AckYp1输出到像素阵列部300。

由于上述构成，当输入低电平请求ReqYp1时，并且如果确认CHIP_ACK处于高电平，则行AER块270输出低电平请求ReqYa1。此外，行AER块270延迟高电平确认AckYa1，并输出延迟的确认作为确认AckYp1。

[列AER电路的构成示例]

图24是示出本技术的第一实施例中的列AER电路220的构成示例的框图。列AER电路220包括针对每列的列AER块221。列AER块221在对应的列、状态机215和列仲裁器213之间进行信号交换。

[列AER块的构成示例]

图25是示出本技术的第一实施例中的列AER块221的构成示例的框图。列AER块221包括H侧列AER块222、L侧列AER块223和OR(或)门224。

当输入低电平请求ReqHXp1时，H侧列AER块222进行信号交换。H侧列AER块222将通过延迟高电平确认AckHXa1而获得的信号输出到OR门224。当输入低电平请求ReqLXp1时，L侧列AER块223进行信号交换。L侧列AER块223将通过延迟高电平确认AckLXa1而获得的信号输出到OR门224。此外，来自像素阵列部300的低电平请求被H侧列AER块222和L侧列AER块223反相。H侧列AER块222和L侧列AER块223在构成上类似于图23所示的行AER块270。应当注意，只要可以进行信号交换，行AER块和列AER块的构成不限于图23所示的电路。

OR门224将来自H侧列AER块222和L侧列AER块223的信号的逻辑和作为确认AckXp1输出。

[行仲裁器的构成示例]

图26是示出本技术的第一实施例中的行仲裁器600的构成示例的框图。行仲裁器600针对每7行包括仲裁器块610和650～654以及反相器601和602。应当注意，图26是垂直事件驱动像素的数量为七个像素的情况下的图。例如，如果垂直事件驱动像素的数量是1000个像素，则设置覆盖多达2¹⁰(＝1024)的十级仲裁器。

仲裁器块610仲裁来自第一行的请求和来自第二行的请求。仲裁器块610与仲裁器块652信号交换，并基于仲裁结果向第一行或第二行输出确认。

仲裁器块650仲裁来自第三行的请求和来自第四行的请求。仲裁器块650与仲裁器块652信号交换，并基于仲裁结果向第三行或第四行输出确认。

仲裁器块651仲裁来自第五行的请求和来自第六行的请求。仲裁器块651与仲裁器块653信号交换，并根据仲裁结果向第五行或第六行输出确认。

仲裁器块652仲裁来自仲裁器块610的请求和来自仲裁器块650的请求。仲裁器块652与仲裁器块654信号交换，并基于仲裁结果向仲裁器块610或650输出确认。

仲裁器块653仲裁来自仲裁器块651的请求和来自第七行的请求。仲裁器块653与仲裁器块654信号交换，并根据仲裁结果向仲裁器块651或第七行输出确认。

仲裁器块654仲裁来自仲裁器块652的请求和来自仲裁器块653的请求。仲裁器块654利用反相器601和602延迟对先前请求的确认，并将延迟的确认提供给仲裁器块652或653。

应当注意，列仲裁器213在构成上类似于行仲裁器600。此外，只要可以对请求进行仲裁，这些仲裁器的构成不限于图26所示的构成。

[仲裁器块的构成示例]

图27是示出本技术的第一实施例中的仲裁器块610的构成示例的电路图。仲裁器块610包括PMOS晶体管611、614、615～617、620、622、625和626、NMOS晶体管612、613、618、619、623、624和627以及反相器621。

PMOS晶体管611和614串联连接到电源。NMOS晶体管612和613串联连接在PMOS晶体管611和614的漏极与接地端之间。此外，来自第一行的请求ReqXa1输入到PMOS晶体管611和NMOS晶体管613的栅极。

PMOS晶体管615和616串联连接到电源。此外，请求ReqXa1输入到PMOS晶体管615的栅极，并且来自第二行的请求ReqXa2输入到PMOS晶体管616的栅极。

PMOS晶体管617和620串联连接到电源。NMOS晶体管618和619串联连接在PMOS晶体管617和620的漏极与接地端之间。此外，PMOS晶体管617和NMOS晶体管618的栅极连接到PMOS晶体管611和614的漏极。请求ReqXa2输入到PMOS晶体管620和NMOS晶体管619的栅极。PMOS晶体管617和620的漏极连接到PMOS晶体管614和NMOS晶体管612的栅极。

此外，NMOS晶体管612和613之间的连接点、PMOS晶体管616的漏极以及NMOS晶体管618和619之间的连接点连接到发送请求ReqXb1的信号线。请求ReqXb1输出到高阶仲裁器块652。

反相器621将来自高阶仲裁器块652的确认AckXb1反相。反相器621将反相信号输出到PMOS晶体管625和NMOS晶体管624的栅极。

PMOS晶体管625和626以及NMOS晶体管627串联连接在电源和接地端之间。此外，PMOS晶体管622和NMOS晶体管623串联连接在PMOS晶体管625和626之间的连接点与接地端之间。NMOS晶体管624的源极和漏极分别连接到PMOS晶体管622和NMOS晶体管623之间的连接点以及PMOS晶体管626和NMOS晶体管627之间的连接点。

此外，PMOS晶体管622和NMOS晶体管623的栅极连接到PMOS晶体管611和NMOS晶体管614的漏极。PMOS晶体管626和NMOS晶体管627的栅极连接到PMOS晶体管617和PMOS晶体管620的漏极。PMOS晶体管622和NMOS晶体管623之间的连接点连接到将确认AckXa1发送到第一行的信号线。PMOS晶体管626和NMOS晶体管627之间的连接点连接到将确认AckXa2发送到第二行的信号线。

由于上述构成，当接收到请求ReqXb1或ReqXb2时，仲裁器块610输出请求ReqXb1。然后，当接收到确认AckXb1时，仲裁器块610输出对应于两个请求ReqXb1和ReqXb2中先前到达的一个请求的确认。

仲裁器块650～654在构成上类似于图27所示的仲裁器块610。

图28是示出本技术的第一实施例中的信号交换的示例的时序图。当W像素400输出低电平请求ReqYp1时，并且如果确认CHIP_ACK处于高电平，则行AER块270返回高电平确认AckYp1。

当接收到确认AckYp1时，并且在发生ON事件的情况下，W像素400输出低电平请求ReqHXp1。应当注意，在发生OFF事件的情况下，输出低电平请求ReqLXp1。

当接收到请求ReqLXp1时，并且如果确认CHIP_ACK处于高电平，则列AER块221返回高电平确认AckXp1。当接收到确认AckXp1时，W像素400生成低电平复位信号xrst，并将请求ReqYp1和ReqHXp1初始化为高电平。

此外，当输出确认AckXp1时，列AER块221输出低电平请求CHIP_REQ。当接收到请求CHIP_REQ时，状态机215将地址事件检测结果发送到DSP电路120，并返回低电平确认CHIP_ACK。

当接收到确认CHIP_ACK时，并且如果请求ReqYp1处于高电平，则行AER块270将确认AckYp1初始化为低电平。此外，当接收到确认CHIP_ACK时，并且如果请求ReqHXp1处于高电平，则列AER块221将确认AckXp1初始化为低电平。

当初始化确认AckXp1时，W像素400将复位信号xrst初始化为高电平，并且列AER块221将请求CHIP_REQ初始化为高电平。此外，状态机215将确认CHIP_ACK初始化为高电平。

[固态摄像元件的操作示例]

图29是示出本技术的第一实施例中的摄像处理的示例的流程图。例如，当执行用于捕获正常图像数据的应用时，启动摄像处理。

固态摄像元件200确定VSYNC是否处于上升沿(步骤S911)。在VSYNC处于上升沿的情况下(步骤S911中的“是”)，固态摄像元件200的每个像素在曝光结束之前即刻将复位电平转换为P相数据(步骤S912)。然后，像素在曝光结束时将电荷传输到FD(步骤S913)，并将信号电平转换为D相数据(步骤S914)。然后，固态摄像元件200执行CDS处理(步骤S915)。在VSYNC尚未到达上升沿的情况下(步骤S911中的“否”)，或者在步骤S915之后，固态摄像元件200重复步骤S911和后续步骤。

图30是示出本技术的第一实施例中的AER处理的示例的流程图。例如，当执行AER的应用时，启动AER处理。

固态摄像元件200的W像素400确定光量差是否超过与阈值Vthon对应的值+Th(步骤S921)。在光量差等于或小于+Th的情况下(步骤S921中的“否”)，W像素400确定光量差是否已经下降到与阈值Vthoff对应的值-Th以下(步骤S922)。在光量差小于-Th的情况下(步骤S922中的“是”)，W像素400检测到OFF事件(步骤S923)。另一方面，在光量差超过+Th的情况下(步骤S921中的“是”)，W像素400检测到ON事件(步骤S924)。

在步骤S923或S924之后，W像素400通过信号交换发送地址事件检测结果(步骤S925)，并重复步骤S921和后续步骤。此外，在光量差等于或大于-Th的情况下(步骤S922中的“否”)，W像素400重复步骤S921和后续步骤。

如上所述，在本技术的第一实施例中，W像素400检测地址事件并将像素信号转换为数字信号，从而允许在检测地址事件的同时生成包括数字信号的高质量正常图像数据。

<2.第二实施例>

在上述第一实施例中，诸如R像素310等每个像素在将复位电平转换为P相数据之后首先传送P相数据，然后将P相数据传送到列处理部250，并将信号电平转换为D相数据。然而，利用该处理方法，从复位电平转换开始到信号电平转换结束的采样周期比P相数据的传输时间长，使得可能不能充分地抑制暗电流的影响。第二实施例的固态摄像元件200与第一实施例的固态摄像元件的不同之处在于，通过缩短采样周期抑制了暗电流的影响。

图31是示出本技术的第二实施例中的数据存储部370的构成示例的框图。第二实施例的数据存储部370包括保持P相数据和D相数据所需数量的锁存电路390，并且其与第一实施例的数据存储部的不同之处在于，针对每个锁存电路390设置了锁存控制电路385。

例如，在P相数据为14位长且D相数据为16位长的情况下，设置了覆盖30位所需数量的锁存电路390和锁存控制电路385。

图32是示出本技术的第二实施例中的锁存控制电路385的构成示例的电路图。锁存控制电路385包括复合门386和NAND门387。

复合门386对来自驱动电路212的控制信号×WORD和控制信号×LATSELL以及来自反相器371的信号×VCO进行逻辑运算。复合门386将控制信号×WORD和信号×VCO的逻辑积与控制信号×LATSELL的负逻辑和作为锁存控制信号T输出到锁存电路390。

NAND门387将来自驱动电路212的控制信号LATSELL和来自正反馈电路360的输出信号VCO的负逻辑积作为锁存控制信号L输出到锁存电路390。

图33是示出本技术的第二实施例中的固态摄像元件200的采样处理的示例的时序图。在从时刻t10开始的1V时段期间，像素从时刻t11到时刻t12执行将复位电平转换为P相数据的处理。像素将P相数据保持在设置在其中的锁存电路390中而不输出数据，然后从时刻t13到时刻t14执行将信号电平转换为D相数据的处理。

图34是示出在本技术的第二实施例中的固态摄像元件200的采样之后的操作的示例的时序图。在紧接信号电平采样结束的时刻t14之后的时刻t15，驱动电路212利用控制信号LATSELL[0]使得输出P相数据。接下来，在时刻t16，驱动电路212使用控制信号LATSELL[1]输出D相数据。

然后，在时刻t17，驱动电路212使用控制信号LATSELL[0]输出P相数据。接下来，在时刻t18，驱动电路212使用控制信号LATSELL[1]输出D相数据。

如上所述，在本技术的第二实施例中，像素保持P相数据。因此，可以在紧接复位电平采样之后开始信号电平采样。这使得可以缩短采样时段，从而抑制暗电流的影响。

[变形例]

在上述第二实施例中，诸如R像素310等每个像素在相同的曝光时间内将多个信号电平转换为数字信号。然而，这可能导致自然光下动态范围的不足。通常，通过生成具有短时间曝光的像素数据和具有长时间曝光的像素数据并将这些条数据组合在一起来增加动态范围。然而，该方法的问题在于，包括长时间曝光和短时间曝光的总曝光时间很长。第二实施例的固态摄像元件200的变形例与第二实施例的固态摄像元件的不同之处在于，在抑制曝光时间增加的同时增加了动态范围。

图35是示出本技术的第二实施例的变形例中的固态摄像元件200的复位电平采样处理的示例的时序图。在从时刻t10开始的1V时段期间，像素从时刻t11到时刻t12执行复位电平转换处理。像素使用控制信号WEN和LATSEL[0]保持第一条P相数据，并且驱动电路212将控制信号从高电平切换到低电平，从而降低像素的灵敏度。

像素从时刻t13到时刻t14第二次执行复位电平转换处理。第二条P相数据通过控制信号WEN和LATSEL[1]保持。在第二次转换处理中，DAC 211将参考信号REF的斜率改变为比在第一次复位电平转换处理中更平坦的倾斜度。由于灵敏度降低和斜率倾斜度变化，第二复位电平经受比第一复位电平具有更高分辨率的AD转换。

应当注意，尽管固态摄像元件200处理控制信号FDG的灵敏度控制和斜率倾斜度控制，但是也可以仅执行两种控制类型中的一种。

图36是示出本技术的第二实施例的变形例中的固态摄像元件200的信号电平采样处理的示例的时序图。像素保持第一条P相数据和第二条P相数据，并且从时刻t15到时刻t16执行第一信号电平转换处理。像素使用控制信号WEN和控制信号LATSEL[2]进一步保持第一条D相数据，并且驱动电路212将控制信号FDG从低电平切换到高电平，并使像素灵敏度回到第一次复位电平采样时的值。

像素从时刻t17到时刻t18执行第二信号电平转换处理。第二条D相数据通过控制信号WEN和控制信号LATSEL[3]保持。在第二次转换处理中，DAC 211将参考信号REF的斜率改变回第一次复位电平采样时的倾斜度。由于改善的灵敏度和斜率倾斜度变化，第二信号电平经受比第一信号电平具有更低分辨率的AD转换。

如上所述，分辨率切换方案仅需要单次像素曝光，并且不需要既执行长时间曝光又执行短时间曝光，因此抑制了曝光时间的增加。

图37是示出在本技术的第二实施例的变形例中的固态摄像元件200的采样之后的操作的示例的时序图。在紧接信号电平采样结束的时刻t18之后的时刻t19，驱动电路212使得输出第一条P相数据，并使得在时刻t20输出第二条P相数据。接下来，驱动电路212使得在时刻t21输出第一条D相数据，并且在时刻t22输出第二条D相数据。

列处理部250输出第一条D相数据和第二条D相数据之间的差值作为低分辨率净像素数据，并且输出第二条P相数据和第一条D相数据之间的差值作为高分辨率净像素数据。然后，DSP电路120通过组合这些条数据来生成合成图像数据。

如上所述，在本技术的第二实施例的变形例中，固态摄像元件200生成具有不同分辨率的两条图像数据，并且可以通过组合这些条图像数据来增加动态范围。

<3.第三实施例>

在第三实施例中，将给出固态摄像元件200的堆叠结构和通过布置局部位线LBL_L和LBL_R产生的效果的详细说明。

图38是示出本技术的第三实施例中的固态摄像元件200的构成示例的框图。第三实施例的固态摄像元件200包括一个堆叠在另一个之上的像素芯片306和电路芯片307。

像素芯片306具有诸如以二维晶格图案排列的像素电路330等多个像素电路。电路芯片307具有除了配置在其上的像素电路之外的电路。例如，配置有诸如ADC 320等多个ADC和时刻代码传输部500。

图39是示出本技术的第三实施例中的数据存储部370的构成示例的框图。第三实施例的数据存储部370具有针对每位配置的前级锁存电路710和后级锁存电路720。例如，在像素数据为16位长的情况下，配置有16组前级锁存电路710和后级锁存电路720。

当反相来自比较电路321的输出信号VCO时，前级锁存电路710保持时刻代码。前级锁存电路710包括反相器711～714。

在输出信号VCO处于高电平并且输出信号VCO的反相信号×VCO处于低电平的情况下，反相器711将时刻代码的第k位反相，并将反相的第k位输出到反相器713。

在输出信号VCO处于低电平并且输出信号VCO的反相信号×VCO处于高电平的情况下，反相器712将来自反相器713的信号反相，并将反相信号输出到反相器713。

反相器713将来自反相器711或反相器712的信号反相，并将反相信号输出到反相器714。反相器714将来自反相器713的信号反相，并将反相信号输出到后级锁存电路720。

在列处理部250的控制下，后级锁存电路720保持来自前级锁存电路710的信号。后级锁存电路720包括NMOS晶体管721、PMOS晶体管722和反相器723～725。

NMOS晶体管721和PMOS晶体管722并联连接在前级锁存电路710和反相器723、725的输入端之间。另外，来自列处理部250的锁存控制信号TR_k输入到NMOS晶体管721的栅极，并且锁存控制信号TR_k的反相信号×TR_k输入到PMOS晶体管722的栅极。例如，在紧接更新了时刻代码的第k位之后的给定时刻输入锁存控制信号TR_k。

反相器723将来自NMOS晶体管721和PMOS晶体管722的信号反相，并将反相信号输出到反相器724。在锁存控制信号Tr_k处于低电平且锁存控制信号TR_k的反相信号×TR_k处于高电平的情况下，反相器724将来自反相器723的信号反相，并将反相信号输出到反相器725。

在来自驱动电路212的控制信号WORD_m[k](其中，m为0或1)处于高电平且其反相信号×WORD_m[k]处于低电平的情况下，反相器725将输入信号反相，并将反相信号输出到局部位线LBL_L[k]。

这里，m表示要读出的是左侧像素数据和右侧像素数据中的哪一个。例如，当从左侧局部位线LBL_L[k]读出像素数据时，提供控制信号WORD_0[k]。此外，当从右侧局部位线LBL_R[k]读出像素数据时，提供控制信号WORD_1[k]。应当注意，局部位线LBL_L[k]是权利要求中记载的第一局部位线的示例，并且局部位线LBL_R[k]是权利要求中记载的第二局部位线的示例。

图40是示出本技术的第三实施例中的时刻代码传输部500中的单元块520的构成示例的框图。触发器550的输出端经由主位线MBL连接到后级的触发器573。此外，包括反相器524和缓冲器525的左侧双向缓冲器插入在主位线MBL和左侧后级锁存电路720之间。包括缓冲器526和反相器527的右侧双向缓冲器插入在主位线MBL和对应于右侧像素的后级锁存电路720之间。

此外，反相器524的输入端和缓冲器525的输出端经由局部位线LBL_L[k]连接到后级锁存电路720。反相器527的输入端和缓冲器526的输出端经由局部位线LBL_R[k]连接到对应于右侧像素的后级锁存电路720。

图41是示出本技术的第三实施例中的像素数据读出控制的示例的时序图。在从时刻t50到时刻t51的时段，驱动电路212提供用于将像素数据传送到左侧双向缓冲器的低电平控制信号×WORD_0[15]。根据控制信号×WORD_0[15]，左侧数据存储部370将局部位线LBL_L[15]从低电平切换到高电平，从而允许数据传送到左侧双向缓冲器。应当注意，局部位线LBL_L[15]可以从高电平切换到低电平。此外，尽管经由局部位线LBL_L[14]～LBL_L[0]并行地进行第14位～第0位的传送，但是为了方便说明，在图41中省略了第14位～第0位的传送。

此外，在时刻t51之前即刻起的给定脉冲时段，列处理部250提供用于读出左侧像素数据的控制信号REN_L。由于控制信号REN_L，左侧双向缓冲器将数据输出到主位线MBL，并且在控制信号REN_L下降时，主位线MBL转变为高电平。列处理部250经由主位线MBL与主时钟MCK同步地读出左侧像素数据(例如，16位)。

在时刻t53完成左侧像素数据的读出。在从左侧像素数据读取完成之前的时刻t52到时刻t54的时段，驱动电路212提供用于将像素数据传送到右侧双向缓冲器的低电平控制信号×WORD_1[15]。根据控制信号×WORD_1[15]，右侧数据存储部370将局部位线LBL_R[15]例如从高电平切换到低电平，从而允许数据传送到右侧双向缓冲器。应当注意，局部位线LBL_R[15]可以从低电平切换到高电平。

此外，在从时刻t54之前即刻起的给定脉冲时段，列处理部250提供用于读出右侧像素数据的信号REN_R。右侧双向缓冲器使用控制信号REN_R将数据输出到主位线MBL，并且在控制信号REN_R下降时，主位线MBL转变为低电平。列处理部250经由主位线MBL与主时钟MCK同步地读出右侧像素数据(例如，16位)。

这里，我们假设一个比较例，其中针对每位仅配置有一个双向缓冲器，并且仅配置有单个局部位线LBL。在该比较例中，双向缓冲器经由局部位线LBL连接到左侧数据存储部370。此外，局部位线LBL具有分支，从而允许双向缓冲器也连接到右侧数据存储部370。

图42是示出比较例中的像素数据读出控制的示例的时序图。在从时刻t50到时刻t51的时段，驱动电路212提供控制信号×WORD_0[15]。根据控制信号×WORD_0[15]，左侧数据存储部370将局部位线LBL_L[15]例如从低电平切换到高电平。

此外，在从时刻t51之前即刻起的给定脉冲时段，列处理部250提供控制信号REN_L。由于控制信号REN_L，左侧双向缓冲器将数据输出到主位线MBL，并且在控制信号REN_L下降时，主位线MBL转变为高电平。列处理部250经由主位线MBL与主时钟MCK同步地读出左侧像素数据。

在时刻t53完成左侧像素数据的读出。在从时刻t53之后的时刻t54到时刻t55的时段，驱动电路212提供低电平控制信号×WORD_1[15]。根据控制信号×WORD_1[15]，右侧数据存储部370将局部位线LBL_R[15]例如从高电平切换到低电平。

如上所述，在比较例中，除非完成左侧像素数据的读出(即，用控制信号REN传送时刻代码)，否则不能提供用于将像素数据传送到右侧双向缓冲器的低电平控制信号×WORD_1[15]。原因在于，仅存在单个局部位线LBL，并且需要经由该局部位线LBL依次传送左侧像素数据和右侧像素数据。

相反，时刻代码传输部500具有针对每位单独配置的用于传送左侧像素数据的局部位线LBL_L[k]和用于传送右侧像素数据的局部位线LBL_R[k]。这使得可以在完成左侧像素数据的读出之前开始将右侧像素数据传送到双向缓冲器。换句话说，可以在左侧像素数据的读出时段期间，隐藏右侧局部位线LBL_R[k]的转变。这允许比在比较例中更快地读出像素数据。此外，在读出期间减小可见电容，因此降低了固态摄像元件200的功耗。

如上所述，在本技术的第三实施例中，电路以分散的方式配置在一个堆叠在另一个之上的像素芯片306和电路芯片307上，从而与在单个半导体芯片上配置电路的情况相比，扩大了光接收面。此外，局部位线LB_L[k]和局部位线LBL_R[k]单独配置，从而允许快速读出数据。

<4.移动体的应用例>

根据本公开的技术(本技术)可以适用于各种产品。例如，根据本公开的技术可以实现为安装到以下任何类型的移动体上的装置，例如汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶和机器人等。

图43是示出车辆控制系统(其作为可以应用根据本公开的技术的移动体控制系统的示例)的示意性构成的示例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图43所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，示出微型计算机12051、声音/图像输出部12052和车载网络I/F(接口)12053作为集成控制单元12050的功能构成。

驱动系统控制单元12010根据各种程序来控制与车辆驱动系统有关的装置的操作。例如，驱动系统控制单元12010起到下述各设备的控制装置的作用，这些设备例如是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。

车身系统控制单元12020控制装备在车辆上的各种装置的操作。例如，车身系统控制单元12020用作下列设备的控制装置，这些设备是：无钥匙进入系统、智能钥匙系统、或诸如前灯、尾灯、刹车灯、转向信号灯和雾灯等各种灯。在这种情况下，能够将代替钥匙的来自发射器的无线电波或各种开关信号输入到车身系统控制单元12020。车身系统控制单元12020接受这些输入的无线电波或信号，并控制车门锁定装置、电动车窗装置、车灯和车辆的其他装置。

车外信息检测单元12030检测包含车辆控制系统12000的车辆的外部信息。例如，摄像部12031连接到车外信息检测单元12030。车外信息检测单元12030不仅使摄像部12031捕获车辆外部的图像，并且接收所捕获的图像。车外信息检测单元12030基于所接收的图像可以对路面上的行人、车辆、障碍物、标志或符号执行物体检测处理或距离检测处理。

摄像部12031是接收光并输出与接收的光量成比例的电信号的光学传感器。摄像部12031可以将电信号作为图像或作为距离测量信息输出。此外，由摄像部12031接收的光不仅可以是可见光，而且可以是诸如红外线等非可见光。

车内信息检测单元12040检测车辆内部的信息。例如，检测车辆驾驶员状态的驾驶员状态检测部12041连接到车内信息检测单元12040。例如，驾驶员状态检测部12041可以包括用于捕获车辆驾驶员的图像的相机，并且可以计算车辆驾驶员的疲劳程度或专注程度，或者可以判断车辆驾驶员是否在打瞌睡。

基于由车外信息检测单元12030或车内信息检测单元12040获取的车内或车外信息，微型计算机12051可以计算用于驱动力产生设备、转向机构或制动设备的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS：advanced driver assistance system)功能的协同控制，所述高级驾驶员辅助系统功能包括：车辆的碰撞避免、减缓撞击、基于车辆间距离的跟踪巡航、定速巡航、车辆碰撞警告、或车辆偏离车道的警告。

此外，基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息，微型计算机12051可以通过控制驱动力产生设备、转向机构、制动设备或其他设备来执行旨在实现自动驾驶或其他驾驶方式的协同控制，所述自动驾驶能够不依赖车辆驾驶员的操作自主行驶。

此外，基于由车外信息检测单元12030获取的车外信息，微型计算机12051可以向车身系统控制单元12020输出控制指令。例如，微型计算机12051可以根据由车外信息检测单元12030检测到的前车或对面来车的位置来执行协同控制，例如通过控制前灯将前灯从远光切换为近光并防止眩光。

声音/图像输出部12052将声音和图像两个输出信号中的至少一者发送到输出设备，该输出设备能够以视觉或听觉的方式向车上的乘客和车辆外部通知信息。在图43所示的示例中，示出音频扬声器12061、显示部12062和设备面板12063作为输出设备。例如，显示部12062可以包括车载显示器(on-board display)或平视显示器(head-up display)中的至少一个。

图44是示出摄像部12031的安装位置的示例的图。

在图44中，车辆具有作为摄像部12031的摄像部12101、12102、12103、12104和12105。

摄像部12101、12102、12103、12104和12105设置在车辆12100的诸如前鼻、后视镜、后保险杠、后门以及车内的挡风玻璃的上部的位置。安装到前鼻的摄像部12101和安装到挡风玻璃的上部的摄像部12105主要获取车辆12100前方的图像。安装到后视镜的摄像部12102和12103主要获取车辆12100侧方的图像。安装在后保险杠或后门上的摄像部12104主要捕获车辆12100后方的图像。安装在挡风玻璃上部的摄像部12105主要用于检测前车或行人、障碍物、交通灯、交通标志、车道等。

应该注意，图44示出了摄像部12101～12104的拍摄范围的示例。拍摄范围12111表示设置在前鼻上的摄像部12101的拍摄范围。拍摄范围12112和12113表示设置在后视镜上的摄像部12102和12103的拍摄范围。拍摄范围12114表示设置在后保险杠或后门上的摄像部12104的拍摄范围。例如，通过叠加摄像部12101～12104捕获的图像数据，可以获得从车辆12100上方看到的鸟瞰图像。

摄像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，摄像部12101～12104中的至少一个可以是包括多个摄像元件的立体相机，或者具有用于相位差检测的像素的摄像元件。

例如，基于从摄像部12101～12104获取的距离信息，微型计算机12051可以通过确定各距摄像范围12111～12114内的各个立体物的距离以及该距离随时间的变化(相对于车辆12100的速度)，从而将最靠近的立体物(特别地，在车辆12100的行驶道路上并且在与车辆12100大致相同的方向上以预定速度(例如，大于或等于0km/h)行驶)提取为前车。另外，微型计算机12051设定在前车的前方要保持的车辆间距离，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。如上所述，可以执行旨在实现自动驾驶或其他驾驶方式的协调控制，所述自动驾驶能够使车辆不依赖车辆驾驶员的操作自主行驶。

例如，基于从摄像部12101～12104获取的距离信息，微型计算机12051提取关于分类为两轮机动车、普通车辆、大型车辆、行人、电线杆和其他立体物的立体物的立体物数据，以用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物区分为车辆12100的车辆驾驶员能够视觉识别的障碍物和车辆12100的车辆驾驶员不能视觉识别的障碍物。然后，微型计算机12051可以确定指示与每个障碍物碰撞的危险等级的碰撞风险，并且当碰撞风险等于或高于设定值，从而可能发生碰撞时，通过经由音频扬声器12061或显示部12062向车辆驾驶员发出警告、经由驱动系统控制单元12010强制车辆减速或车辆转向以避免碰撞，辅助驾驶避免碰撞。

摄像部12101～12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定行人是否存在于由摄像部12101～12104捕获的图像中来识别行人。例如，通过下列处理步骤来执行行人的识别：提取由作为红外相机的摄像部12101～12104捕获的图像中的特征点，以及对表示物体轮廓的一系列特征点执行图案匹配处理并确定物体是否是行人。如果微型计算机12051确定在摄像部12101～12104捕获的图像中存在行人，并随后识别出该行人，则声音/图像输出部12052以在识别出的行人上叠加用于强调的矩形轮廓线的方式控制显示部12062。此外，声音/图像输出部12052可以控制显示部12062，使得在所期望的位置处显示表示行人的图标或其他标志。

在上文中，已经说明了可应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可应用于上述构成的摄像部12101～12104中的固态摄像元件。通过将根据本公开的技术应用于摄像部12101～12104中的固态摄像元件，可以在检测地址事件的同时捕获高质量图像数据。

应当注意，上述实施例示出了用于实现本技术的示例，并且在实施例的内容与权利要求中指定本发明的内容之间存在对应关系。同样，由相同名称表示的指定本发明的内容与本技术的实施例的内容之间存在对应关系。然而，应当注意，本技术不限于这些实施例，并且可以在不脱离其主旨的情况下，通过以各种方式修改这些实施例来实现。

此外，上述实施例中所述的处理步骤可以被解释为具有这一系列步骤的方法或用于使计算机执行这一系列步骤的程序和存储该程序的记录介质。可以使用CD(压缩盘)、MD(迷你盘)、DVD(数字多功能盘)、存储卡、蓝光(注册商标)盘或其他介质作为该记录介质。

应当注意，本说明书中所述的效果仅仅是说明性的而非限制性的，并且可存在其他效果。

应当注意，本技术还可以具有以下构成：

(1)一种固态摄像元件，其包括：

像素阵列部，所述像素阵列部具有包括特定像素的多个像素，所述多个像素以二维晶格图案排列，所述特定像素包括：

像素电路，所述像素电路用于输出与光电转换产生的电荷量对应的两个模拟信号，和

两个模数转换器，所述两个模数转换器用于将所述两个模拟信号的每一个通过不同的分辨率转换成数字信号。

(2)特征(1)所述的固态摄像元件，其中，

所述两个模数转换器中具有较低分辨率的所述模数转换器可以基于所述模拟信号检测所述电荷量的变化量已经超过给定阈值作为地址事件。

(3)特征(1)或(2)所述的固态摄像元件，其中，

在所述像素阵列部的不对应于所述特定像素的每个像素中仅设置一个模数转换器。

(4)特征(1)至(3)中任一项所述的固态摄像元件，其中，

所述像素电路包括：

光电转换部，所述光电转换部用于将光转换为所述电荷；

电流-电压转换部，所述电流-电压转换部用于通过对流过所述光电转换部的所述光电流的电流-电压转换生成所述两个模拟信号中的一个；

电荷累积部，所述电荷累积部用于累积所述电荷；

放电晶体管，所述放电晶体管用于在曝光期间开始时从所述光电转换部释放电荷；

传输晶体管，所述传输晶体管用于在曝光期间结束时将所述电荷从所述光电转换部传输到所述电荷累积部；和

放大晶体管，所述放大晶体管用于放大所述浮动扩散层中的电压，并输出所述放大的电压作为所述两个模拟信号中的另一个。

(5)特征(4)所述的固态摄像元件，其中，

所述模数转换部连接到具有给定接地电位的端子，并且

低于所述给定接地电位的电位施加到具有所述浮动扩散层和所述光电转换部的基板上。

(6)特征(4)或(5)所述的固态摄像元件，其中，

所述像素电路还包括：

复位晶体管，所述复位晶体管用于在所述结束时间之前将所述电荷累积部的电压初始化为复位电平，

所述像素信号包括所述复位电平和传输所述电荷时的信号电平，并且

所述数字信号包括通过转换所述复位电平而获得的复位数据和通过转换所述信号电平而获得的信号数据。

(7)特征(6)所述固态摄像元件，还包括：

相关双采样电路，所述相关双采样电路用于得出所述复位数据和所述信号数据之间的差值，并输出所述差值作为像素数据。

(8)特征(7)所述的固态摄像元件，其中，

所述模数转换器保持所述复位数据，当转换所述信号电平时，依次将所述复位数据和所述信号数据输出到所述相关双采样电路。

(9)特征(7)或(8)所述的固态摄像元件，其中，

所述像素信号包括第一和第二复位电平以及第一和第二信号电平，

所述每个模数转换器包括：

比较部，所述比较部用于比较具有斜坡的给定参考信号和所述像素信号，并输出比较结果；和

数据存储部，所述数据存储部用于存储包括每个所述比较结果的数据作为所述数字信号，并且

用于比较每组所述第二复位电平和所述第一信号电平的所述斜坡的倾斜度比用于比较每组所述第一复位电平和所述第二信号电平的所述斜坡的所述倾斜度更平坦。

(10)特征(9)所述的固态摄像元件，还包括：

驱动电路，所述驱动电路用于使所述像素电路以给定灵敏度生成所述第一复位电平和所述第二信号电平，并使所述像素电路以与所述给定灵敏度不同的灵敏度生成所述第二复位电平和所述第一信号电平。

(11)特征(1)至(10)中任一项所述的固态摄像元件，其中，

所述两个模数转换器中具有较低分辨率的所述模数转换器包括：

差分电路，所述差分电路用于保持所述电压信号；

比较器，所述比较器用于比较所述保持的电压信号和在给定的范围内的所述阈值，并输出比较结果；和

信号交换电路，所述信号交换电路用于基于所述比较结果发送请求，并在接收到针对所述请求的确认时初始化所述差分电路。

(12)特征(11)所述的固态摄像元件，还包括：

仲裁器，所述仲裁器用于仲裁所述请求，并基于仲裁结果返回确认。

(13)特征(1)至(12)中任一项所述的固态摄像元件，还包括：

测试电路，所述测试电路用于将具有给定的位数的时刻代码输出到所述两个模数转换器中的一个，并检测所述时刻代码的每位中是否存在故障；和

冗余电路，所述冗余电路用于连接代替所述时刻代码中的与故障位对应的位线的备用信号线，其中，

所述模数转换器通过使用所述时刻代码将所述像素信号转换为所述数字信号。

(14)特征(1)至(13)中任一项所述的固态摄像元件，还包括：

第一和第二数据存储部，所述第一和第二数据存储部用于保持不同的所述数字信号；

第一双向缓冲器，所述第一双向缓冲器用于根据第一控制信号将经由第一局部位线从第一数据存储部传送的所述数字信号输出到主位线；

第二双向缓冲器，所述第二双向缓冲器用于根据第二控制信号将经由第二局部位线从第二数据存储部传送的所述数字信号输出到所述主位线；

列处理部，所述列处理部用于经由所述主位线读出所述数字信号；和

驱动电路，所述驱动电路用于控制所述第一数据存储部，以经由所述第一局部位线将所述数字信号传送到所述第一双向缓冲器作为第一数字信号，并且控制所述第二数据存储部，以在完成所述第一数字信号的读出之前，经由所述第二局部位线将所述数字信号传送到所述第二双向缓冲器作为第二数字信号。

(15)一种摄像装置，其包括：

两个模数转换器，所述两个模数转换器用于将所述两个模拟信号的每一个通过不同的分辨率转换成数字信号；以及

数字信号处理部，所述数字信号处理部用于处理包括所述数字信号的图像数据。

(16)一种固态摄像元件的控制方法，其包括：

输出步骤，其中，像素电路输出与光电转换产生的电荷量对应的两个模拟信号；和

两个模数转换步骤，其中，将所述两个模拟信号的每一个通过不同的分辨率转换成数字信号。

附图标记列表

100 摄像装置

110 光学部

120 DSP电路

130 显示部

140 操作部

150 总线

160 帧存储器

170 存储部

180 电源部

200 固态摄像元件

211 DAC

212 驱动电路

213 列仲裁器

214 列地址编码器

215 状态机

216 行地址编码器

220 列AER电路

221 列AER块

222 H侧列AER块

223 L侧列AER块

224 OR门

230 时刻代码生成部

231 测试电路

232 二进制-格雷转换部

233 二进制计数器

234、550、573 触发器

235 接收器

236 驱动器

240、251 冗余电路

241、391 开关

250 列处理部

252 CDS电路

260 行AER电路

270 行AER块

271、341、344、346、361、362、365、366、421、441、442、452、454、461、463、474、479、523、528、534、536、537、551、553、554、556、559、611、614、615～617、620、622、625、626、722PMOS晶体管

272、273、342、343、345、351、363、364、367、416、417、420、423～425、455、462、464、471～473、475～478、480、481、535、538、539、552、555、557、558、560、561、612、613、618、619、623、624、627、721 NMOS晶体管

276、381、533 NOR门

274、275、371、382、383、392、393、511～517、521、522、524、527、531、540、571、572、601、602、621、711～714、723～725反相器

300 像素阵列部

305、406 像素晶片

306 像素芯片

307 电路芯片

310 R像素

311 G像素

312 B像素

320、405 ADC

321 比较电路

330、410 像素电路

331、411 复位晶体管

332、412、451、453、482 电容

333、413 增益控制晶体管

334、414 浮动扩散部(FD)

335、415 传输晶体管

336、418 光电二极管

337、419 放电晶体管

340 差分输入电路

350 电压转换电路

360 正反馈电路

370 数据存储部

380、385 锁存控制电路

386 复合门

387、532 NAND门

390 锁存电路

400 W像素

422 对数响应部

430 地址事件检测部

440 缓冲器

450 差分电路

460 比较器

470 AER逻辑电路

500 时刻代码传输部

510 集群

520 单元块

525、526 缓冲器

530 缓冲电路

600 行仲裁器

610、650～654 仲裁器块

710 前级锁存电路

720 后级锁存电路

12101～12104 摄像部

Claims

1.一种固态摄像元件，其包括：

像素阵列部，其具有包括特定像素的多个像素，所述多个像素以二维晶格图案排列，所述特定像素包括：

像素电路，其用于输出与光电转换产生的电荷量对应的两个不同的模拟信号，和

两个模数转换器，其用于将所述两个不同的模拟信号的每一个通过相互不同的分辨率转换成数字信号。

2.如权利要求1所述的固态摄像元件，其中，

所述两个模数转换器中具有较低分辨率的所述模数转换器基于所述模拟信号检测所述电荷量的变化量已经超过给定阈值作为地址事件。

3.如权利要求1或2所述的固态摄像元件，其中，

4.如权利要求1或2所述的固态摄像元件，其中，

所述像素电路包括：

光电转换部，其用于将光转换为所述电荷；

电流-电压转换部，其用于通过对流过所述光电转换部的光电流的电流-电压转换生成所述两个模拟信号中的一个；

电荷累积部，其用于累积所述电荷；

放电晶体管，其用于在曝光期间开始时从所述光电转换部释放所述电荷；

传输晶体管，其用于在所述曝光期间结束时将所述电荷从所述光电转换部传输到所述电荷累积部；和

放大晶体管，其用于放大浮动扩散层中的电压，并输出所述放大的电压作为所述两个模拟信号中的另一个。

5.如权利要求4所述的固态摄像元件，其中，

所述电流-电压转换部连接到具有给定接地电位的端子，并且

6.如权利要求4所述的固态摄像元件，其中，

所述像素电路还包括：

复位晶体管，其用于在结束时间之前将所述电荷累积部的电压初始化为复位电平，

所述像素电路通过光电转换产生像素信号，所述像素信号包括所述复位电平和传输所述电荷时的信号电平，并且

7.如权利要求6所述的固态摄像元件，还包括：

相关双采样电路，其用于得出所述复位数据和所述信号数据之间的差值，并输出所述差值作为像素数据。

8.如权利要求7所述的固态摄像元件，其中，

9.如权利要求7所述的固态摄像元件，其中，

所述像素信号包括第一复位电平和第二复位电平以及第一信号电平和第二信号电平，

每个所述模数转换器包括：

比较部，其用于比较具有斜坡的给定参考信号和所述像素信号，并输出比较结果；和

数据存储部，其用于存储由每个所述比较结果构成的数据作为所述数字信号，并且

用于比较每组所述第二复位电平和所述第一信号电平的所述斜坡的倾斜度比用于比较每组所述第一复位电平和所述第二信号电平的所述斜坡的倾斜度更平坦。

10.如权利要求9所述的固态摄像元件，还包括：

驱动电路，其用于使所述像素电路以给定灵敏度生成所述第一复位电平和所述第二信号电平，并使所述像素电路以与所述给定灵敏度不同的灵敏度生成所述第二复位电平和所述第一信号电平。

11.如权利要求1或2所述的固态摄像元件，其中，

差分电路，其用于保持电压信号；

比较器，其用于比较所述保持的电压信号和在给定范围内的阈值，并输出比较结果；和

信号交换电路，其用于基于所述比较结果发送请求，并在接收到针对所述请求的确认时初始化所述差分电路。

12.如权利要求11所述的固态摄像元件，还包括：

仲裁器，其用于仲裁所述请求并基于仲裁结果返回确认。

13.如权利要求1或2所述的固态摄像元件，还包括：

测试电路，其用于将显示时刻的给定位数的时刻代码输出到所述两个模数转换器中的一个，并检测所述时刻代码的每位中是否存在故障；和

冗余电路，其用于连接代替所述时刻代码中的与故障位对应的位线的备用信号线，其中，

所述模数转换器通过使用所述时刻代码将所述模拟信号转换为所述数字信号。

14.如权利要求1或2所述的固态摄像元件，还包括：

第一数据存储部和第二数据存储部，所述第一数据存储部和第二数据存储部用于保持不同的所述数字信号；

第一双向缓冲器，其用于根据第一控制信号将经由第一局部位线从所述第一数据存储部传送的所述数字信号输出到主位线；

第二双向缓冲器，其用于根据第二控制信号将经由第二局部位线从所述第二数据存储部传送的所述数字信号输出到所述主位线；

列处理部，其用于经由所述主位线读出所述数字信号；和

驱动电路，其用于控制所述第一数据存储部，以经由所述第一局部位线将所述数字信号传送到所述第一双向缓冲器作为第一数字信号，并且控制所述第二数据存储部，以在完成所述第一数字信号的读出之前经由所述第二局部位线将所述数字信号传送到所述第二双向缓冲器作为第二数字信号。

15.一种摄像装置，其包括：

固态摄像元件，其为权利要求1～14中任一项所述的固态摄像元件；以及

数字信号处理部，其用于处理由所述数字信号构成的图像数据。

16.一种固态摄像元件的控制方法，所述固态摄像元件包括像素阵列部，所述像素阵列部具有包括特定像素的多个像素，所述多个像素以二维晶格图案排列，所述特定像素包括像素电路，所述固态摄像元件的控制方法包括：

输出步骤，其中，所述像素电路输出与光电转换产生的电荷量对应的两个不同的模拟信号；和

两个模数转换步骤，其中，将所述两个不同的模拟信号的每一个通过相互不同的分辨率转换成数字信号。