JP2020088723A - 固体撮像素子、および、撮像装置 - Google Patents

固体撮像素子、および、撮像装置 Download PDF

Info

Publication number
JP2020088723A
JP2020088723A JP2018223479A JP2018223479A JP2020088723A JP 2020088723 A JP2020088723 A JP 2020088723A JP 2018223479 A JP2018223479 A JP 2018223479A JP 2018223479 A JP2018223479 A JP 2018223479A JP 2020088723 A JP2020088723 A JP 2020088723A
Authority
JP
Japan
Prior art keywords
circuit
pixel
switch
solid
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018223479A
Other languages
English (en)
Inventor
弘博 朱
Hongbo Zhu
弘博 朱
伸 北野
Shin Kitano
伸 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018223479A priority Critical patent/JP2020088723A/ja
Priority to PCT/JP2019/044089 priority patent/WO2020110676A1/ja
Priority to EP19890790.9A priority patent/EP3890311A1/en
Priority to US17/290,035 priority patent/US11632505B2/en
Priority to CN201980077047.9A priority patent/CN113170066A/zh
Publication of JP2020088723A publication Critical patent/JP2020088723A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】アドレスイベントの有無を検出する固体撮像素子において、アドレスイベントの誤検出を抑制する。【解決手段】複数の画素の各々は、入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を実行する。異常画素判定部は、複数の画素のそれぞれについて異常があるか否かを判定して異常の無い画素を有効に設定し、異常のある画素を無効に設定する。制御部は、有効に設定された画素に検出処理を実行させる制御と無効に設定された画素の検出結果を特定の値に固定する制御とを行う。【選択図】図３

Description

本技術は、固体撮像素子、および、撮像装置に関する。詳しくは、入射光量の変化量と閾値とを比較する固体撮像素子、および、撮像装置に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、非特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
Jing Huang, et al., A Dynamic Vision Sensor with Direct Logarithmic Output and Full-frame Picture-On-Demand, 2017 IEEE International Symposium on Circuits and Systems (ISCAS).
上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータが生成される。しかしながら、上述のＤＶＳでは、暗電流ノイズや素子の不良などの様々な要因に起因して、異常な挙動の画素が生じることがある。例えば、入射光に変化が無いにも関わらず、アドレスイベントが誤って検出されてしまう。このような異常な画素がアドレスイベントを誤検出すると、画像認識の精度低下や、消費電力の増大などの様々な弊害が生じるおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントの有無を検出する固体撮像素子において、アドレスイベントの誤検出を抑制することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を各々が実行する複数の画素回路と、上記複数の画素回路のそれぞれについて異常があるか否かを判定して上記異常の無い画素回路を有効に設定し、上記異常のある画素回路を無効に設定する異常画素判定部と、上記有効に設定された画素回路に上記検出処理を実行させる制御と上記無効に設定された画素回路の上記検出結果を特定の値に固定する制御とを行う制御部とを具備する固体撮像素子である。これにより、異常のある画素回路の検出結果が固定されるという作用をもたらす。
また、この第１の側面において、上記複数の画素回路のそれぞれは、光電変換により光電流を生成する光電変換素子と上記光電流を電圧に変換する電流電圧変換部とが配置された対数応答部と、上記電圧を出力するバッファと、上記出力された電圧の変化量を示す微分信号を微分演算により生成する微分回路と、上記微分信号と上記閾値とを比較するコンパレータと、上記コンパレータの比較結果を上記検出結果として転送する転送部とを備え、上記対数応答部、上記バッファ、上記微分回路および上記コンパレータのいずれかは、所定の経路を上記制御部の制御に従って開閉するスイッチを備えてもよい。これにより、スイッチによって検出結果が固定されるという作用をもたらす。
また、この第１の側面において、上記制御部は、上記無効に設定された画素回路の上記スイッチを開状態に制御してもよい。これにより、開状態のスイッチによって検出結果が固定されるという作用をもたらす。
上記スイッチは、上記光電変換素子と上記電流電圧変換部との間に挿入されてもよい。これにより、光電変換素子が遮断されるという作用をもたらす。
また、この第１の側面において、上記電流電圧変換部は、上記光電変換素子に直列に接続されたトランジスタとスイッチとを備え、上記スイッチは、上記光電変換素子および上記トランジスタの間の経路と上記トランジスタおよび電源端子の間の経路との少なくとも一方に挿入されてもよい。これにより、電流が遮断されるという作用をもたらす。
また、この第１の側面において、上記バッファは、直列に接続された第１および第２のトランジスタを備え、上記スイッチは、上記第１および第２のトランジスタの間と、上記第１および第２のトランジスタの接続点から上記微分回路までの間との少なくとも１つに挿入されもよい。これにより、バッファの出力電圧が遮断されるという作用をもたらす。
また、この第１の側面において、上記微分回路は、上記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、上記入力端子の電圧を反転した信号を上記微分信号として出力する反転回路とを備え、上記スイッチは、上記容量および上記入力端子の間に挿入されてもよい。これにより、微分信号が遮断されるという作用をもたらす。
また、この第１の側面において、上記スイッチは、上記コンパレータの出力ノードと上記転送部との間に挿入されてもよい。これにより、コンパレータの比較結果が遮断されるという作用をもたらす。
また、この第１の側面において、上記スイッチは、上記無効に設定された画素回路の上記スイッチを閉状態に制御してもよい。これにより、閉状態のスイッチによって検出結果が固定されるという作用をもたらす。
また、この第１の側面において、上記スイッチは、上記電流電圧変換部および上記光電変換素子の接続点と所定の基準端子との間に挿入されてもよい。これにより、電流電圧変換部の入力側が短絡されるという作用をもたらす。
また、この第１の側面において、上記スイッチは、上記電流電圧変換部および上記バッファの接続点と所定の基準端子との間に挿入されてもよい。これにより、電流電圧変換部の出力側が短絡されるという作用をもたらす。
また、この第１の側面において、上記スイッチは、上記バッファおよび上記微分回路の接続点と所定の基準端子との間に挿入されてもよい。これにより、バッファの出力端子が短絡されるという作用をもたらす。
また、この第１の側面において、上記微分回路は、上記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、上記入力端子の電圧を反転した信号を上記微分信号として出力する反転回路とを備え、上記スイッチは、上記反転回路の上記入力端子と出力端子との間に挿入されてもよい。これにより、微分回路が初期化されるという作用をもたらす。
また、この第１の側面において、上記微分回路は、上記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、上記入力端子の電圧を反転した信号を上記微分信号として出力する反転回路と、初期化を指示する上記転送部からのオートゼロ信号に従って上記反転回路の上記入力端子と出力端子との間を短絡する短絡トランジスタとを備え、上記スイッチは、上記短絡トランジスタのゲートと上記転送部との間に挿入されてもよい。これにより、微分回路が初期化されるという作用をもたらす。
また、この第１の側面において、上記スイッチは、上記コンパレータの出力端子と所定端子との間に挿入されてもよい。これにより、コンパレータの出力端子が短絡されるという作用をもたらす。
また、この第１の側面において、上記異常画素判定部は、上記検出処理の実行前に上記複数の画素回路のそれぞれについて異常があるか否かを判定しておいてもよい。これにより、静的な要因による異常の有無が判定されるという作用をもたらす。
また、この第１の側面において、上記異常画素判定部は、上記検出処理の実行中に上記複数の画素回路のそれぞれについて異常があるか否かを判定してもよい。これにより、動的な要因による異常の有無が判定されるという作用をもたらす。
また、この第１の側面において、上記異常画素判定部は、複数の異常画素判定回路を備え、上記複数の異常画素判定回路は、互いに異なる画素に配置され、上記複数の画素回路は、互いに異なる上記画素に配置されてもよい。これにより、画素毎に設けられた回路によって異常の有無が判定されるという作用をもたらす。
また、この第１の側面において、上記特定の値は、上記変化量が前記閾値を超えない旨を示す値であってもよい。これにより、検出結果がアドレスイベントが生じないときの値に固定されるという作用をもたらす。
また、本技術の第２の側面は、入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を各々が実行する複数の画素回路と、上記複数の画素回路のそれぞれについて異常があるか否かを判定して上記異常の無い画素回路を有効に設定し、上記異常のある画素回路を無効に設定する異常画素判定部と、上記有効に設定された画素回路に上記検出処理を実行させる制御と上記無効に設定された画素回路の上記検出結果を特定の値に固定する制御とを行う制御部と、上記検出結果を処理する信号処理部とを具備する撮像装置である。これにより、異常の無い画素回路の検出結果が処理され、異常のある画素回路の検出結果が固定されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における容量を削減した対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における信号処理部の一構成例を示すブロック図である。 本技術の第１の実施の形態における異常画素判定部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるカウンタを用いる異常画素判定部の一構成例を示すブロック図である。 本技術の第１の実施の形態における異常判定処理の一例を示すフローチャートである。 本技術の第１の実施の形態における検出処理の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第３の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第４の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第５の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第６の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態の第１の変形例における対数応答部、バッファおよび微分回路の一構成例を示す回路図である。 本技術の第２の実施の形態の第２の変形例における対数応答部、バッファおよび微分回路の一構成例を示す回路図である。 本技術の第２の実施の形態の第３の変形例における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第３の実施の形態における対数応答部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第３の実施の形態の第１の変形例における対数応答部、バッファおよび微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態の第２の変形例における対数応答部、バッファおよび微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態の第３の変形例における対数応答部、バッファおよび微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態の第３の変形例における論理ゲートを用いた対数応答部、バッファおよび微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態の第４の変形例におけるバッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第４の実施の形態における画素の一構成例を示すブロック図である。 本技術の第５の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第５の実施の形態における固体撮像素子の一構成例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（画素毎に有効または無効に設定する例）
２．第２の実施の形態（スイッチを追加し、画素毎に有効または無効に設定する例）
３．第３の実施の形態（スイッチの位置を変更し、画素毎に有効または無効に設定する例）
４．第４の実施の形態（アドレスイベントの検出中に、画素毎に有効または無効に設定する例）
５．第５の実施の形態（異常の有無を判定するプログラムを実行し、画素毎に有効または無効に設定する例）
６．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換してアドレスイベントの有無を検出して、その検出結果を生成するものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、検出結果は、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の光量の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、光量の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子２００は、アドレスイベントの検出結果を処理し、その処理結果を示すデータを記録部１２０に信号線２０９を介して出力する。なお、固体撮像素子２００は、オンイベントおよびオフイベントの一方のみを検出してもよい。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御してアドレスイベントの有無を検出させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、駆動回路２１１、アービタ２１３、画素アレイ部２１４、信号処理部２２０、異常画素判定部２３０および設定情報保持部２４０を備える。画素アレイ部２１４には、複数の画素３００が二次元格子状に配列される。
画素３００は、設定情報保持部２４０に保持された設定情報に基づいてアドレスイベントの有無を検出するものである。この画素３００は、アドレスイベントを検出した際に、検出結果を示す検出信号の転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると画素３００は、検出信号を信号処理部２２０に供給する。
アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素３００に送信するものである。
信号処理部２２０は、画素アレイ部２１４からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この信号処理部２２０には、制御部１３０からのモード信号ＭＯＤＥが入力される。このモード信号ＭＯＤＥは、検出モードおよび異常判定モードを含む複数のモードのいずれかを示す信号である。この検出モードは、固体撮像素子２００が、アドレスイベントの有無を画素毎に検出するモードである。一方、異常判定モードは、画素毎に、その画素が異常であるか否かを判定するモードである。
ここで、「異常」とは、画素の挙動が、設計上、想定されたものと異なることを意味する。例えば、入射光量に変化が無いにも関わらず、アドレスイベントが大量に発生すると、アドレスイベントの検出結果を配列した画像データ内において、その画素が点滅する。また、入射光量に変化が有ったにも関わらず、アドレスイベントが生じた状態が継続すると、画像データ内において、その画素が白点となる。また、フリッカ光源を画素が受光している場合、その光源以外の被写体からの光の変化の有無に関わらずにアドレスイベントが定期的に発生し、その画素が点滅する。これらの挙動は、異常なものとして扱われる。
このような異常が生じる要因は、静的な要因と動的な要因とに分けることができる。静的な要因としては、暗電流ノイズなどのノイズや、素子の製品ばらつき、画素内の素子の不良などが想定される。動的な要因としては、経年劣化やフリッカ光源の照射などが想定される。
信号処理部２２０は、検出モードにおいて検出信号に対して信号処理を実行し、処理後のデータを記録部１２０に供給する。一方、異常判定モードにおいて信号処理部２２０は、検出信号を異常画素判定部２３０に供給する。
異常画素判定部２３０は、画素ごとに、その画素が異常であるか否かを判定するものである。異常判定モードによる異常の判定は、例えば、アドレスイベントの検出処理前、例えば、工場出荷時や修理時などに実行される。異常判定モードにおいて異常画素判定部２３０は、異常の無い画素を有効に設定し、異常のある画素を無効に設定した設定情報を生成して設定情報保持部２４０に保持させる。この設定情報は、有効であるか否かを示す１ビットのイネーブル情報を画素毎に含む。例えば、画素数がＮである場合、Ｎビットの設定情報が保持される。
異常画素判定部２３０がアドレスイベントの検出処理前に予め異常の有無を判定しておくことにより、素子の不良などの静的な要因によるアドレスイベントの誤検出を抑制することができる。なお、フリッカ光源照射などの動的な要因によるアドレスイベントの誤検出を抑制する方法については後述する。
設定情報保持部２４０は、設定情報を保持するものである。この設定情報保持部２４０は、例えば、書き換えることができないメモリにより構成される。書き換え不可能なメモリとして、ＲＯＭ（Read Only Memory）やｅＦｕｓｅレジスタなどが用いられる。また、設定情報保持部２４０は、保持した設定情報内の各イネーブル情報を対応する画素に供給することにより、有効に設定された画素にアドレスイベントの検出処理を実行させ、無効に設定された画素の検出信号を特定の値に固定する。なお、設定情報保持部２４０は、特許請求の範囲に記載の制御部の一例である。
駆動回路２１１は、画素３００のそれぞれを駆動するものである。アービタ２１３は、画素アレイ部２１４からのリクエストを調停し、調停結果に基づいて応答を返すものである。
［画素の構成例］
図４は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００には画素回路３０１が設けられ、その画素回路３０１内に、対数応答部３１０、バッファ３２０、微分回路３３０、コンパレータ３４０および転送部３５０が配置される。
対数応答部３１０は、光電流を、その光電流の対数値に比例した画素電圧Ｖｐに変換するものである。この対数応答部３１０は、画素電圧Ｖｐをバッファ３２０に供給する。
バッファ３２０は、対数応答部３１０からの画素電圧Ｖｐを微分回路３３０に出力するものである。このバッファ３２０により、後段を駆動する駆動力を向上させることができる。また、バッファ３２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
微分回路３３０は、微分演算により画素電圧Ｖｐの変化量を求めるものである。この画素電圧Ｖｐの変化量は、光量の変化量を示す。微分回路３３０は、光量の変化量を示す微分信号Ｖｏｕｔをコンパレータ３４０に供給する。
コンパレータ３４０は、微分信号Ｖｏｕｔと所定の閾値（上限閾値や下限閾値）とを比較するものである。このコンパレータ３４０の比較結果ＣＯＭＰは、アドレスイベントの検出結果を示す。コンパレータ３４０は、比較結果ＣＯＭＰを転送部３５０に供給する。
転送部３５０は、検出信号ＤＥＴを転送し、転送後にオートゼロ信号ＸＡＺを微分回路３３０に供給して初期化するものである。この転送部３５０は、アドレスイベントが検出された際に、検出信号ＤＥＴの転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると転送部３５０は、比較結果ＣＯＭＰを検出信号ＤＥＴとして信号処理部２２０に供給し、オートゼロ信号ＸＡＺを微分回路３３０に供給する。
図５は、本技術の第１の実施の形態における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。
対数応答部３１０は、光電変換素子３１１とスイッチ３１７と電流電圧変換部３１６とを備える。光電変換素子３１１は、入射光に対する光電変換により光電流を生成するものである。
スイッチ３１７は、光電変換素子３１１と電流電圧変換部３１６との間の経路を、設定情報保持部２４０からのイネーブル情報ＥＮに従って開閉するものである。このスイッチ３１７は、イネーブル情報ＥＮにより有効に設定された場合に閉状態に移行し、無効に設定された場合に開状態に移行する。例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが、スイッチ３１７として用いられる。
電流電圧変換部３１６は、光電流を画素電圧Ｖｐに対数的に変換するものである。この電流電圧変換部３１６は、Ｎ型トランジスタ３１２および３１５と、容量３１３と、Ｐ型トランジスタ３１４とを備える。Ｎ型トランジスタ３１２、Ｐ型トランジスタ３１４およびＮ型トランジスタ３１５として、例えば、ＭＯＳトランジスタが用いられる。
Ｎ型トランジスタ３１２のソースはスイッチ３１７に接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ３１４およびＮ型トランジスタ３１５は、電源端子と所定の基準電位（接地電位など）の基準端子との間において、直列に接続される。また、Ｐ型トランジスタ３１４およびＮ型トランジスタ３１５の接続点は、Ｎ型トランジスタ３１２のゲートとバッファ３２０の入力端子とに接続される。Ｎ型トランジスタ３１２および光電変換素子３１１の接続点は、Ｎ型トランジスタ３１５のゲートに接続される。このようにＮ型トランジスタ３１２および３１５はループ状に接続されている。なお、ループ状に接続されたＮ型トランジスタ３１２および３１５からなる回路は、特許請求の範囲に記載のループ回路の一例である。
また、Ｐ型トランジスタ３１４のゲートには、所定のバイアス電圧Ｖｂｌｏｇが印加される。容量３１３は、Ｎ型トランジスタ３１２のゲートとＮ型トランジスタ３１５のゲートとの間に挿入される。
また、例えば、光電変換素子３１１およびスイッチ３１７が受光チップ２０１に配置され、その後段の回路が回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路や素子は、この構成に限定されない。
バッファ３２０は、Ｐ型トランジスタ３２１および３２２を備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
バッファ３２０において、Ｐ型トランジスタ３２１および３２２は、電源端子と基準電位の端子との間において直列に接続される。また、Ｐ型トランジスタ３２２のゲートは、対数応答部３１０に接続され、Ｐ型トランジスタ３２１および３２２の接続点は、微分回路３３０に接続される。Ｐ型トランジスタ３２１のゲートには、所定のバイアス電圧Ｖｂｓｆが印加される。
微分回路３３０は、容量３３１および３３４と、Ｐ型トランジスタ３３２および３３３と、Ｎ型トランジスタ３３５とを備える。微分回路３３０内のトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
Ｐ型トランジスタ３３３およびＮ型トランジスタ３３５は、電源端子と基準電位の端子との間において直列に接続される。Ｎ型トランジスタ３３５のゲートには、所定のバイアス電圧Ｖｂｄｉｆｆが入力される。これらのトランジスタは、Ｐ型トランジスタ３３３のゲートを入力端子３９１とし、Ｐ型トランジスタ３３３およびＮ型トランジスタ３３５の接続点を出力端子３９２とする反転回路として機能する。
容量３３１は、バッファ３２０と入力端子３９１との間に挿入される。この容量３３１は、バッファ３２０からの画素電圧Ｖｐの時間微分（言い換えれば、変化量）に応じた電流を入力端子３９１に供給する。また、容量３３４は、入力端子３９１と出力端子３９２との間に挿入される。
Ｐ型トランジスタ３３２は、転送部３５０からのオートゼロ信号ＸＡＺに従って入力端子３９１と出力端子３９２との間の経路を開閉するものである。例えば、ローレベルのオートゼロ信号ＸＡＺが入力されるとＰ型トランジスタ３３２は、オートゼロ信号ＸＡＺに従ってオン状態に移行し、微分信号Ｖｏｕｔを初期値にする。
コンパレータ３４０は、Ｐ型トランジスタ３４１および３４３とＮ型トランジスタ３４２および３４４とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
コンパレータ３４０においてＰ型トランジスタ３４１およびＮ型トランジスタ３４２は、電源端子と基準端子との間において直列に接続され、Ｐ型トランジスタ３４３およびＮ型トランジスタ３４４も、電源端子と基準端子との間において直列に接続される。また、Ｐ型トランジスタ３４１および３４３のゲートは、微分回路３３０に接続される。Ｎ型トランジスタ３４２のゲートには上限閾値を示す上限電圧Ｖｈｉｇｈが印加され、Ｎ型トランジスタ３４４のゲートには下限閾値を示す下限電圧Ｖｌｏｗが印加される。
Ｐ型トランジスタ３４１およびＮ型トランジスタ３４２の接続点は、転送部３５０に接続され、この接続点の電圧が上限閾値との比較結果ＣＯＭＰ＋として出力される。Ｐ型トランジスタ３４３およびＮ型トランジスタ３４４の接続点も、転送部３５０に接続され、この接続点の電圧が下限閾値との比較結果ＣＯＭＰ−として出力される。このような接続により、微分信号Ｖｏｕｔが上限電圧Ｖｈｉｇｈより高い場合にコンパレータ３４０は、ハイレベルの比較結果ＣＯＭＰ＋を出力し、微分信号Ｖｏｕｔが下限電圧Ｖｌｏｗより低い場合にローレベルの比較結果ＣＯＭＰ−を出力する。比較結果ＣＯＭＰは、これらの比較結果ＣＯＭＰ＋およびＣＯＭＰ−からなる信号である。
上述したように、イネーブル情報ＥＮにより有効に設定された場合にスイッチ３１７が閉状態に移行する。これにより、アドレスイベントの検出処理が実行される。一方、イネーブル情報ＥＮにより無効に設定された場合にスイッチ３１７は開状態に移行する。この状態においては、光電変換素子３１１が後段の回路から遮断されて検出処理が実行されない。そして、アドレスイベントが生じないこと（言い換えれば、入射光量の変化量が閾値を超えない旨）を示す特定の値に検出信号が固定される。
なお、スイッチ３１７を光電変換素子３１１と電流電圧変換部３１６との間に挿入しているが、スイッチ３１７の挿入箇所は、この位置に限定されない。後述するように、スイッチ３１７を電流電圧変換部３１６以降の経路に挿入することもできる。
また、コンパレータ３４０は、上限閾値および下限閾値の両方を、微分信号Ｖｏｕｔと比較しているが、一方のみを微分信号Ｖｏｕｔと比較してもよい。この場合には、不要なトランジスタを削減することができる。例えば、上限閾値とのみ比較する際には、Ｐ型トランジスタ３４１およびＮ型トランジスタ３４２のみが配置される。
また、微分回路３３０に容量３３４を配置しているが、図６に例示するように容量３３４を削減することができる。
［信号処理部の構成例］
図７は、本技術の第１の実施の形態における信号処理部２２０の一構成例を示すブロック図である。この信号処理部２２０は、列ごとに設けられたセレクタ２２１と、信号処理回路２２２とを備える。
セレクタ２２１は、画素アレイ部２１４内の対応する列からの検出信号ＤＥＴの出力先をモード信号ＭＯＤＥに従って切り替えるものである。このセレクタ２２１は、検出モードにおいて信号処理回路２２２に検出信号ＤＥＴを出力し、異常判定モードにおいて異常画素判定部２３０に検出信号ＤＥＴを出力する。
信号処理回路２２２は、検出信号ＤＥＴに対して所定の信号処理を行い、処理後のデータを記録部１２０に出力するものである。
［異常画素判定部の構成例］
図８は、本技術の第１の実施の形態における異常画素判定部２３０の一構成例を示すブロック図である。この異常画素判定部２３０は、検出回数計数部２３１および閾値比較部２３２を備える。
検出回数計数部２３１は、異常判定モードにおいて、画素毎にアドレスイベントがあると検出された回数を計数するものである。この異常判定モードにおいて、固体撮像素子２００は、入射光量の変化が無い状態（例えば、遮光された状態）で、一定期間に亘って画素毎にアドレスイベントの有無の検出を行う。検出回数計数部２３１は、この期間内に計数を行い、画素毎の検出回数を閾値比較部２３２に供給する。
閾値比較部２３２は、画素毎に、対応する検出回数と所定の判定閾値とを比較するものである。前述したように、入射光量の変化が無い状態ではアドレスイベントが生じないはずであるため、この状態でアドレスイベントの検出回数が判定閾値を超える画素は異常があると判断することができる。閾値比較部２３２は、検出回数が判定閾値を超えるか否か（すなわち、異常の有無）を画素毎に判定し、画素毎の判定結果を示す情報を設定情報として設定情報保持部２４０に保持させる。
なお、異常画素判定部２３０内に検出回数計数部２３１および閾値比較部２３２を設けているが、これらの代わりに複数のカウンタ２３３を配置することもできる。この場合、例えば、図９に例示するように画素毎にＮ（Ｎは、整数）ビットのカウンタ２３３が配置される。カウンタ２３３内には、第ｎ（ｎは、０乃至Ｎ−１の整数）桁を出力するＮ段の第ｎ桁出力部２３４と、Ｎ個のスイッチ２３５とが配置される。最下位桁の第ｎ桁出力部２３４に、対応する画素の検出信号ＤＥＴ＋が入力される。同図では、オンイベントのみを検出する場合を想定している。また、Ｎ個のスイッチ２３５は、異常判定モード開始時にＮ桁をいずれも出力せず、一定時間が経過すると制御信号ＳＷに従ってＮ桁のいずれかを、その画素のイネーブル情報ＥＮとして設定情報保持部２４０に出力する。第ｎ桁は、バイナリカウンタの場合、計数値が２ｎとなったときにハイレベルになる。スイッチ２３５が第ｎ桁を出力する際には、２ｎが閾値に該当する。
［固体撮像素子の動作例］
図１０は、本技術の第１の実施の形態における異常判定処理の一例を示すフローチャートである。この異常判定処理は、異常判定モードを示すモード信号ＭＯＤＥが入力された際に開始される。
異常判定モードにおいて画素３００のそれぞれは、アドレスイベントの有無を検出し（ステップＳ９０１）、異常画素判定部２３０は、画素毎にアドレスイベントの検出回数を計数する（ステップＳ９０２）。そして、固体撮像素子２００は、アドレスイベントの検出を開始した時刻からの経過時間が、所定の設定時間より長くなったか否かを判断する（ステップＳ９０３）。経過時間が設定時間以下である場合（ステップＳ９０３：Ｎｏ）、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。
一方、経過時間が、所定の設定時間より長い場合に（ステップＳ９０３：Ｙｅｓ）、異常画素判定部２３０は、ある画素に着目し、その画素の計数値が判定閾値を超える（すなわち、画素が異常である）か否かを判定する（ステップＳ９０４）。計数値が判定閾値を超える場合（ステップＳ９０４：Ｙｅｓ）、異常画素判定部２３０は、設定情報において、その着目画素をディセーブルに設定する（ステップＳ９０５）。
一方、計数値が判定閾値以下の場合（ステップＳ９０４：Ｎｏ）、異常画素判定部２３０は、設定情報において、その着目画素をイネーブルに設定する（ステップＳ９０６）。ステップＳ９０５またはＳ９０６の後に、異常画素判定部２３０は、全画素について異常の有無の判定を終了したか否かを判断する（ステップＳ９０７）。全画素の判定が終了していない場合に（ステップＳ９０７：Ｎｏ）、異常画素判定部２３０は、ステップＳ９０４以降を繰り返す。一方、全画素の判定が終了した場合に（ステップＳ９０７：Ｙｅｓ）、異常画素判定部２３０は、設定情報を保持させ、異常判定処理を終了する。
図１１は、本技術の第１の実施の形態における検出処理の一例を示すフローチャートである。この検出処理は、検出モードを示すモード信号ＭＯＤＥが入力された際に開始される。
画素３００内のスイッチ３１７は、イネーブル情報ＥＮが有効であるか否かを判断する（ステップＳ９１１）。イネーブル情報ＥＮが無効である場合（ステップＳ９１１：Ｎｏ）、スイッチ３１７は、開状態に移行してステップＳ９１１以降を繰り返す。
一方、イネーブル情報ＥＮが有効である場合（ステップＳ９１１：Ｙｅｓ）、スイッチ３１７は閉状態に移行し、対数応答部３１０は、光電流を画素電圧に電流電圧変換する（ステップＳ９１２）。微分回路３３０は、輝度の変化量に応じた出力電圧Ｖｏｕｔを出力する（ステップＳ９１３）。コンパレータ３４０は、出力電圧Ｖｏｕｔと上限閾値とを比較して、輝度の変化量が上限閾値を超えたか否かを判断する（ステップＳ９１４）。
変化量が上限閾値を超えた場合に（ステップＳ９１４：Ｙｅｓ）、コンパレータ３４０は、オンイベントを検出する（ステップＳ９１５）。一方、変化量が上限閾値以下の場合に（ステップＳ９１４：Ｎｏ）、コンパレータ３４０は、微分信号Ｖｏｕｔと下限閾値とを比較して、輝度の変化量が下限閾値を下回った否かを判断する（ステップＳ９１７）。
変化量が下限閾値を下回った場合に（ステップＳ９１７：Ｙｅｓ）、コンパレータ３４０は、オフイベントを検出する（ステップＳ９１８）。一方、変化量が下限閾値以上の場合に（ステップＳ９１７：Ｎｏ）、画素３００は、ステップＳ９１２以降を繰り返す。
ステップＳ９１５またはＳ９１８の後に転送部３５０は、検出結果を転送し（ステップＳ９１６）、ステップＳ９１２以降を繰り返し実行する。
垂直同期信号などに同期して撮像する同期型の固体撮像素子では、点滅点や白点などの異常画素の出力は、正常な画素と同じ量で、読出しに対する影響は特に無い。しかし、固体撮像素子２００のようなＤＶＳでは、異常画素の検出信号を出力すると、その信号が出力用のインターフェースの帯域の一部を占拠して、正常な画素の検出信号と混在して出力される。また、異常画素の検出信号（言い換えれば、ノイズ）により、固体撮像素子２００の消費電力が増大し、ノイズの増加に起因して画像認識などの処理において認識精度が低下してしまう。
仮に、画素数を１２８０×７２０画素（すなわち、０．９メガピクセル）とし、それらの０．５パーセント（％）を異常画素とすると、異常画素は、４６００画素となる。また、１秒間に異常画素が平均で２回点滅し、１回の点滅により、１０回のアドレスイベントが生じるものとする。この場合には、９２０００イベント毎秒分の帯域が無駄になる。また、１つのアドレスイベント発生時の消費電力を０．１７ナノワット（ｎＷ）とすると、異常画素による消費電力は、０．０１６ミリワット（ｍＷ）となる。１つのアドレスイベント発生時の消費電力を２７０ナノワット（ｎＷ）とした場合、異常画素による消費電力が、２４．８ミリワット（ｍＷ）となる。
これに対して上述の固体撮像素子２００では、異常画素を無効に設定してアドレスイベントの誤検出を抑制するため、消費電力を削減し、正常な画素の検出信号を転送する帯域を広くすることができる。
このように、本技術の第１の実施の形態によれば、異常のある画素の検出信号の値をアドレスイベントが生じないことを示す特定の値に固定するため、異常画素によるアドレスイベントの誤検出を抑制することができる。
［第１の変形例］
上述の第１の実施の形態では、光電変換素子３１１およびスイッチ３１７を受光チップ２０１に設けていたが、この構成では、画素数が多くなるほど、回路チップ２０２の回路規模が増大する。この第１の実施の形態の第１の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路の一部を受光チップ２０１にさらに設けた点において第１の実施の形態と異なる。
図１２は、本技術の第１の実施の形態の第１の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の画素３００は、Ｎ型トランジスタ３１２および３１５と容量３１３とがさらに受光チップ２０１に設けられる点において第１の実施の形態と異なる。Ｎ型のＭＯＳトランジスタをスイッチ３１７として用いる場合、受光チップ２０１内のトランジスタをＮ型のみにすることができる。これにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を少なくし、受光チップ２０１の製造コストを削減することができる。
このように、本技術の第１の実施の形態の第１の変形例によれば、Ｎ型トランジスタ３１２および３１５と容量３１３とをさらに受光チップ２０１に設けたため、その分、回路チップ２０２の回路規模を削減することができる。
［第２の変形例］
上述の第１の実施の形態では、光電変換素子３１１およびスイッチ３１７を受光チップ２０１に設けていたが、この構成では、画素数が多くなるほど、回路チップ２０２の回路規模が増大する。この第１の実施の形態の第２の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路の一部を受光チップ２０１にさらに設けた点において第１の実施の形態と異なる。
図１３は、本技術の第１の実施の形態の第２の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の画素３００は、電流電圧変換部３１６とバッファ３２０内のＰ型トランジスタ３２２とがさらに受光チップ２０１に設けられる点において第１の実施の形態と異なる。
このように、本技術の第１の実施の形態の第２の変形例によれば、電流電圧変換部３１６とバッファ３２０内のＰ型トランジスタ３２２とをさらに受光チップ２０１に設けたため、その分、回路チップ２０２の回路規模を削減することができる。
［第３の変形例］
上述の第１の実施の形態では、光電変換素子３１１およびスイッチ３１７を受光チップ２０１に設けていたが、この構成では、画素数が多くなるほど、回路チップ２０２の回路規模が増大する。この第１の実施の形態の第３の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路の一部を受光チップ２０１にさらに設けた点において第１の実施の形態と異なる。
図１４は、本技術の第１の実施の形態の第３の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第１の実施の形態の第３の変形例の画素３００は、電流電圧変換部３１６とバッファ３２０とがさらに受光チップ２０１に設けられる点において第１の実施の形態と異なる。
このように、本技術の第１の実施の形態の第３の変形例によれば、電流電圧変換部３１６とバッファ３２０とをさらに受光チップ２０１に設けたため、その分、回路チップ２０２の回路規模を削減することができる。
［第４の変形例］
上述の第１の実施の形態では、光電変換素子３１１およびスイッチ３１７を受光チップ２０１に設けていたが、この構成では、画素数が多くなるほど、回路チップ２０２の回路規模が増大する。この第１の実施の形態の第４の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路の一部を受光チップ２０１にさらに設けた点において第１の実施の形態と異なる。
図１５は、本技術の第１の実施の形態の第４の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第１の実施の形態の第４の変形例の画素３００は、電流電圧変換部３１６およびバッファ３２０と、微分回路３３０内の容量３３１とがさらに受光チップ２０１に設けられる点において第１の実施の形態と異なる。
このように、本技術の第１の実施の形態の第４の変形例によれば、電流電圧変換部３１６およびバッファ３２０と、容量３３１とをさらに受光チップ２０１に設けたため、その分、回路チップ２０２の回路規模を削減することができる。
［第５の変形例］
上述の第１の実施の形態では、光電変換素子３１１およびスイッチ３１７を受光チップ２０１に設けていたが、この構成では、画素数が多くなるほど、回路チップ２０２の回路規模が増大する。この第１の実施の形態の第５の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路の一部を受光チップ２０１にさらに設けた点において第１の実施の形態と異なる。
図１６は、本技術の第１の実施の形態の第５の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第１の実施の形態の第５の変形例の画素３００は、電流電圧変換部３１６およびバッファ３２０と、微分回路３３０内のＮ型トランジスタ３３５以外の素子とがさらに受光チップ２０１に設けられる点において第１の実施の形態と異なる。
このように、本技術の第１の実施の形態の第５の変形例によれば、電流電圧変換部３１６およびバッファ３２０と、微分回路３３０の一部とをさらに受光チップ２０１に設けたため、その分、回路チップ２０２の回路規模を削減することができる。
［第６の変形例］
上述の第１の実施の形態では、光電変換素子３１１およびスイッチ３１７を受光チップ２０１に設けていたが、この構成では、画素数が多くなるほど、回路チップ２０２の回路規模が増大する。この第１の実施の形態の第６の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路の一部を受光チップ２０１にさらに設けた点において第１の実施の形態と異なる。
図１７は、本技術の第１の実施の形態の第６の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第１の実施の形態の第６の変形例の画素３００は、電流電圧変換部３１６、バッファ３２０および微分回路３３０がさらに受光チップ２０１に設けられる点において第１の実施の形態と異なる。
このように、本技術の第１の実施の形態の第３の変形例によれば、電流電圧変換部３１６、バッファ３２０および微分回路３３０をさらに受光チップ２０１に設けたため、その分、回路チップ２０２の回路規模を削減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、スイッチ３１７により光電変換素子３１１を後段の回路から遮断していたが、その後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第２の実施の形態の固体撮像素子２００は、光電変換素子３１１の後段の回路にスイッチを挿入した点において第１の実施の形態と異なる。
図１８は、本技術の第２の実施の形態における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第２の実施の形態の画素３００は、電流電圧変換部３１６内にスイッチ３１８がさらに設けられる点において第１の実施の形態と異なる。また、第２の実施の形態のスイッチ３１７は、ループ回路内において、光電変換素子３１１とＮ型トランジスタ３１２との間の経路に挿入される。スイッチ３１８は、ループ回路内のＮ型トランジスタ３１２と電源端子との間に挿入される。このスイッチ３１８は、イネーブル情報ＥＮにより無効に設定された場合に開状態に移行し、有効に設定された場合に閉状態に移行する。スイッチ３１７や３１８が開状態に移行することにより、電源からの電流が遮断され、アドレスイベントの誤検出をより確実に抑制することができる。
なお、第２の実施の形態の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。また、スイッチ３１７とスイッチ３１８との両方を挿入しているが、これらのうち一方のみを配置する構成であってもよい。スイッチ３１７のみを配置していもよいし、スイッチ３１８のみを配置してもよい。
このように、本技術の第２の実施の形態によれば、Ｎ型トランジスタ３１２と電源端子との間にスイッチ３１８をさらに挿入しため、電源からの電流をさらに遮断し、アドレスイベントの誤検出をより確実に抑制することができる。
［第１の変形例］
上述の第２の実施の形態では、スイッチ３１７およびスイッチ３１８により電流を遮断していたが、バッファ３２０以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第２の実施の形態の第１の変形例の固体撮像素子２００は、バッファ３２０以降の回路にスイッチを挿入した点において第２の実施の形態と異なる。
図１９は、本技術の第２の実施の形態の第１の変形例における対数応答部３１０、バッファ３２０および微分回路３３０の一構成例を示す回路図である。この第２の実施の形態の第１の変形例の画素３００は、スイッチ３１７および３１８の代わりに、スイッチ３２３および３２４が設けられた点において第２の実施の形態と異なる。
スイッチ３２３は、バッファ３２０内のＰ型トランジスタ３２１および３２２の間に挿入される。また、スイッチ３２４は、Ｐ型トランジスタ３２１およびスイッチ３２３の接続点と、微分回路３３０との間に挿入される。なお、Ｐ型トランジスタ３２１は、特許請求の範囲に記載の第１のトランジスタの一例であり、Ｐ型トランジスタ３２２は、特許請求の範囲に記載の第２のトランジスタの一例である。
スイッチ３２３および３２４は、イネーブル情報ＥＮにより無効に設定された場合に開状態に移行し、有効に設定された場合に閉状態に移行する。スイッチ３２３および３２４が開状態に移行することにより、対数応答部３１０からの画素電圧Ｖｐを遮断し、アドレスイベントの誤検出を抑制することができる。
なお、スイッチ３２３および３２４の両方を配置しているが、これらの一方のみを配置することもできる。また、第２の実施の形態の第１の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように本技術の第２の実施の形態の第１の変形例によれば、バッファ３２０内にスイッチ３２３および３２４を設けたため、バッファ３２０の前段の対数応答部３１０からの画素電圧Ｖｐを遮断することができる。これにより、アドレスイベントの誤検出を抑制することができる。
［第２の変形例］
上述の第２の実施の形態では、スイッチ３１７およびスイッチ３１８により電流を遮断していたが、バッファ３２０以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第２の実施の形態の第２の変形例の固体撮像素子２００は、バッファ３２０以降の回路にスイッチを挿入した点において第２の実施の形態と異なる。
図２０は、本技術の第２の実施の形態の第２の変形例における対数応答部３１０、バッファ３２０および微分回路３３０の一構成例を示す回路図である。この第２の実施の形態の第２の変形例の画素３００は、スイッチ３１７および３１８の代わりに、スイッチ３３６が設けられた点において第２の実施の形態と異なる。
スイッチ３３６は、微分回路３３０内の容量３３１と反転回路の入力端子３９１との間に挿入される。スイッチ３３６は、イネーブル情報ＥＮにより無効に設定された場合に開状態に移行し、有効に設定された場合に閉状態に移行する。スイッチ３３６が開状態に移行することにより、微分信号Ｖｏｕｔを遮断し、アドレスイベントの誤検出を抑制することができる。
なお、第２の実施の形態の第２の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように本技術の第２の実施の形態の第２の変形例によれば、微分回路３３０内にスイッチ３３６を設けたため、微分信号Ｖｏｕｔを遮断することができる。これにより、アドレスイベントの誤検出を抑制することができる。
［第３の変形例］
上述の第２の実施の形態では、スイッチ３１７およびスイッチ３１８により電流を遮断していたが、バッファ３２０以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第２の実施の形態の第３の変形例の固体撮像素子２００は、バッファ３２０以降の回路にスイッチを挿入した点において第２の実施の形態と異なる。
図２１は、本技術の第２の実施の形態の第３の変形例における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第２の実施の形態の第３の変形例の画素３００は、スイッチ３１７および３１８の代わりに、スイッチ３４５および３４６が設けられた点において第２の実施の形態と異なる。
スイッチ３４６は、Ｐ型トランジスタ３４１およびＮ型トランジスタ３４２の接続点（言い換えればコンパレータ３４０の出力ノード）と、転送部３５０との間に挿入される。スイッチ３４５は、Ｐ型トランジスタ３４３およびＮ型トランジスタ３４４の接続点（コンパレータ３４０の出力ノード）と、転送部３５０との間に挿入される。
スイッチ３４５および３４６は、イネーブル情報ＥＮにより無効に設定された場合に開状態に移行し、有効に設定された場合に閉状態に移行する。スイッチ３４５および３４６が開状態に移行することにより、コンパレータ３４０の比較結果を遮断し、アドレスイベントの誤検出を抑制することができる。
なお、画素３００は、オンイベントおよびオフイベントの両方を検出しているが、一方のみを検出することもできる。この場合に他方を検出するための素子は削減される。例えば、オンイベントのみを検出する場合には、Ｐ型トランジスタ３４３およびＮ型トランジスタ３４４と、スイッチ３４５とが不要となる。
また、第２の実施の形態の第３の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように本技術の第２の実施の形態の第３の変形例によれば、コンパレータ３４０の出力側にスイッチ３４５および３４６を挿入したため、コンパレータ３４０の比較結果を遮断することができる。これにより、アドレスイベントの誤検出を抑制することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、無効な画素内のスイッチ３１７を開状態にして、検出信号の値を固定していた。しかし、この構成では、有効な画素内のスイッチ３１７を閉状態にした際に、そのスイッチ３１７のオン抵抗により、電流や電圧の値が若干低下するおそれがある。この第３の実施の形態の固体撮像素子２００は、有効に設定された際に開状態になるスイッチを挿入した点において第１の実施の形態と異なる。
図２２は、本技術の第３の実施の形態における対数応答部３１０、バッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第３の実施の形態の対数応答部３１０には、スイッチ３１７の代わりにスイッチ３１８が設けられる。
スイッチ３１８は、光電変換素子３１１および電流電圧変換部３１６の接続点と、基準端子（接地端子など）との間に挿入される。スイッチ３１８は、イネーブル情報ＥＮにより無効に設定された場合に閉状態に移行し、有効に設定された場合に開状態に移行する。スイッチ３１８が閉状態に移行することにより、電流電圧変換部３１６の入力側に光電流が流れなくなるため、アドレスイベントの誤検出を抑制することができる。また、スイッチ３１８は光電流の流れる経路に挿入されないため、有効に設定された際に、電流や電圧の値に影響を与えない。
なお、第３の実施の形態の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように、本技術の第３の実施の形態によれば、光電変換素子３１１および電流電圧変換部３１６の接続点と基準端子との間に、有効時に開状態になるスイッチ３１８を挿入したため、有効時のスイッチ３１８による電流減少を抑制することができる。
［第１の変形例］
上述の第３の実施の形態では、電流電圧変換部３１６の入力側にスイッチ３１８を設けていたが、電流電圧変換部３１６以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第３の実施の形態の第１の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路にスイッチを挿入した点において第３の実施の形態と異なる。
図２３は、本技術の第３の実施の形態の第１の変形例における対数応答部３１０、バッファ３２０および微分回路３３０の一構成例を示す回路図である。この第３の実施の形態の第１の変形例の対数応答部３１０には、スイッチ３１８の代わりにスイッチ３１９が設けられる。
スイッチ３１９は、電流電圧変換部３１６およびバッファ３２０の接続点と、基準端子との間に挿入される。スイッチ３１９は、イネーブル情報ＥＮにより無効に設定された場合に閉状態に移行し、有効に設定された場合に開状態に移行する。スイッチ３１９が閉状態に移行することにより、バッファ３２０に入力される画素電圧Ｖｐが基準電位（接地電位など）となるため、アドレスイベントの誤検出を抑制することができる。
なお、第３の実施の形態の第１の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように、本技術の第３の実施の形態の第１の変形例によれば、電流電圧変換部３１６およびバッファ３２０の接続点と、基準端子との間にスイッチ３１９を挿入したため、電流電圧変換部３１６で生じたノイズによる誤検出を抑制することができる。
［第２の変形例］
上述の第３の実施の形態では、電流電圧変換部３１６の入力側にスイッチ３１８を設けていたが、電流電圧変換部３１６以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第３の実施の形態の第２の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路にスイッチを挿入した点において第３の実施の形態と異なる。
図２４は、本技術の第３の実施の形態の第２の変形例における対数応答部３１０、バッファ３２０および微分回路３３０の一構成例を示す回路図である。この第３の実施の形態の第２の変形例の画素３００は、スイッチ３１８の代わりにスイッチ３２３が設けられる点において第３の実施の形態と異なる。
スイッチ３２３は、バッファ３２０および微分回路３３０の接続点と、基準端子との間に挿入される。スイッチ３２３は、イネーブル情報ＥＮにより無効に設定された場合に閉状態に移行し、有効に設定された場合に開状態に移行する。スイッチ３２３が閉状態に移行することにより、バッファ３２０から出力される画素電圧Ｖｐが基準電位（接地電位など）となるため、アドレスイベントの誤検出を抑制することができる。
なお、第３の実施の形態の第２の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように、本技術の第３の実施の形態の第２の変形例によれば、バッファ３２０および微分回路３３０の接続点と、基準端子との間にスイッチ３２３を挿入したため、電流電圧変換部３１６やバッファ３２０で生じたノイズによる誤検出を抑制することができる。
［第３の変形例］
上述の第３の実施の形態では、電流電圧変換部３１６の入力側にスイッチ３１８を設けていたが、電流電圧変換部３１６以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第３の実施の形態の第３の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路にスイッチを挿入した点において第３の実施の形態と異なる。
図２５は、本技術の第３の実施の形態の第３の変形例における対数応答部３１０、バッファ３２０および微分回路３３０の一構成例を示す回路図である。この第３の実施の形態の第３の変形例の画素３００は、スイッチ３１８の代わりにスイッチ３３６が設けられる点において第３の実施の形態と異なる。
スイッチ３３６は、反転回路の入力端子３９１と出力端子３９２との間に挿入される。スイッチ３３６は、イネーブル情報ＥＮにより無効に設定された場合に閉状態に移行し、有効に設定された場合に開状態に移行する。スイッチ３３６が閉状態に移行することにより、微分回路３３０が初期化されるため、アドレスイベントの誤検出を抑制することができる。
なお、第３の実施の形態の第３の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。また、図２６に例示するように、スイッチ３３６の代わりにＡＮＤゲート３３７を配置することもできる。このＡＮＤゲート３３７は、イネーブル情報ＥＮとオートゼロ信号ＸＡＺとの論理積をＰ型トランジスタ３３２のゲートに供給する。ＡＮＤゲート３３７は、特許請求の範囲に記載のスイッチの一例であり、Ｐ型トランジスタ３３２は、特許請求の範囲に記載の短絡トランジスタの一例である。
このように、本技術の第３の実施の形態の第３の変形例によれば、反転回路の入力端子３９１と出力端子３９２との間にスイッチ３３６を挿入したため、電流電圧変換部３１６やバッファ３２０で生じたノイズによる誤検出を抑制することができる。
［第４の変形例］
上述の第３の実施の形態では、電流電圧変換部３１６の入力側にスイッチ３１８を設けていたが、電流電圧変換部３１６以降の後段の回路においてノイズが生じ、アドレスイベントが誤検出されるおそれがある。この第３の実施の形態の第４の変形例の固体撮像素子２００は、電流電圧変換部３１６以降の回路にスイッチを挿入した点において第３の実施の形態と異なる。
図２７は、本技術の第３の実施の形態の第４の変形例におけるバッファ３２０、微分回路３３０およびコンパレータ３４０の一構成例を示す回路図である。この第３の実施の形態の第４の変形例の画素３００は、スイッチ３１８の代わりにスイッチ３４５および３４６が設けられる点において第３の実施の形態と異なる。
スイッチ３４５は、比較結果ＣＯＭＰ＋を出力するコンパレータ３４０の出力端子と基準端子との間に挿入される。スイッチ３４６は、比較結果ＣＯＭＰ−を出力するコンパレータ３４０の出力端子と電源端子との間に挿入される。スイッチ３４５および３４６は、イネーブル情報ＥＮにより無効に設定された場合に閉状態に移行し、有効に設定された場合に開状態に移行する。スイッチ３４５および３４６が閉状態に移行することにより、比較結果ＣＯＭＰ＋およびＣＯＭＰ−がローレベルおよびハイレベルに固定されるため、アドレスイベントの誤検出を抑制することができる。
なお、画素３００は、オンイベントおよびオフイベントの両方を検出しているが、一方のみを検出することもできる。この場合に他方を検出するための素子は削減される。例えば、オンイベントのみを検出する場合には、Ｎ型トランジスタ３４３およびＰ型トランジスタ３４４と、スイッチ３４５とが不要となる。
なお、第３の実施の形態の第４の変形例の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。
このように、本技術の第３の実施の形態の第４の変形例によれば、コンパレータ３４０の出力端子と接地端子との間にスイッチ３４５および３４６を挿入したため、コンパレータ３４０の前段で生じたノイズによる誤検出を抑制することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、異常画素判定部２３０がアドレスイベントの検出処理前に予め異常の有無を判定しておくことにより、素子の不良などの静的な要因によるアドレスイベントの誤検出を抑制していた。しかし、フリッカ光源照射などの動的な要因によりアドレスイベントの誤検出が生じるおそれがある。この第４の実施の形態の固体撮像素子２００は、アドレスイベントの検出中に異常の有無を判定して動的な要因によるアドレスイベントの誤検出を抑制する点において第１の実施の形態と異なる。
図２８は、本技術の第４の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第４の実施の形態の固体撮像素子２００は、画素アレイ部２１４の外部に異常画素判定部２３０および設定情報保持部２４０が設けられない点において第１の実施の形態と異なる。第４の実施の形態において、異常画素判定部２３０および設定情報保持部２４０内の回路は、画素３００のそれぞれに分散して配置されている。
また、第４の実施の形態の信号処理部２２０にはモード信号ＭＯＤＥが入力されない。第４の実施の形態では、アドレスイベントの検出処理中に異常の有無が判定される。信号処理部２２０は、検出信号に対して信号処理を行って、処理後のデータを記録部１２０に供給する。
図２９は、本技術の第４の実施の形態における画素３００の一構成例を示すブロック図である。第４の実施の形態の画素３００は、画素回路３０１に加えて、異常画素判定回路３６０およびイネーブル保持回路３７０を備える点において第１の実施の形態と異なる。また、第４の実施の形態の転送部３５０は、検出信号ＤＥＴを異常画素判定回路３６０にも供給する。
異常画素判定回路３６０は、画素３００が異常であるか否かを判定するものである。異常画素判定回路３６０は、アドレスイベントの検出処理中において、第１の実施の形態と同様に検出回数を計数し、その計数値が閾値を超えるか否かにより異常の有無を判定する。異常画素判定回路３６０は、１ビットのイネーブル情報をイネーブル保持回路３７０に保持させる。
イネーブル保持回路３７０は、イネーブル情報を保持するものである。このイネーブル保持回路３７０は、例えば、書き換え可能なメモリにより構成される。書き換え可能なメモリとして、ラッチ回路やＳＲＡＭなどが用いられる。また、イネーブル保持回路３７０は、画素回路３０１にイネーブル情報を供給する。なお、イネーブル保持回路３７０は、特許請求の範囲に記載の制御回路の一例である。
異常画素判定回路３６０がアドレスイベントの検出処理中に異常の有無を判定することにより、経年劣化やフリッカ光源などの動的な要因によるアドレスイベントの誤検出を抑制することができる。なお、異常画素判定回路３６０は、検出処理中の異常の有無判定に加えて、第１の実施の形態のように検出処理前にさらに異常の有無を判定することもできる。
なお、画素毎に異常画素判定回路３６０およびイネーブル保持回路３７０を配置しているが、第１の実施の形態と同様に、これらをまとめて画素アレイ部２１４の外部に配置することもできる。
また、第４の実施の形態の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。また、第４の実施の形態の固体撮像素子２００に、第２または第３の実施の形態や、それらの変形例を適用することができる。
このように、本技術の第４の実施の形態によれば、異常画素判定回路３６０がアドレスイベントの検出中に異常の有無を判定するため、動的な要因によるアドレスイベントの誤検出を抑制することができる。
＜５．第５の実施の形態＞
上述の第１の実施の形態では、固体撮像素子２００内の回路が異常の有無を判定していたが、コンピュータがプログラムを実行することにより、異常の有無の判定機能を実現することもできる。この第５の実施の形態の固体撮像素子２００は、異常の有無を判定する手順を実行するプログラムを用いる点において第１の実施の形態と異なる。
図３０は、本技術の第５の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、異常画素判定部１４０をさらに備える点において第１の実施の形態と異なる。
異常画素判定部１４０は、画素毎に異常の有無を判定するものである。異常画素の判定方法は、動的に異常の有無を判定する第４の実施の形態と同様である。なお、異常画素判定部１４０は、第１の実施の形態のように、静的に異常の有無を判定することもできる。
また、異常画素判定部１４０は、ＣＰＵなどの処理装置が所定のプログラムを実行することにより実現される。このため、異常の有無を判定する回路を固体撮像素子２００内に設ける必要が無くなり、その分、回路規模を削減することができる。
図３１は、本技術の第５の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第５の実施の形態の固体撮像素子２００は、異常画素判定部２３０が設けられない点において第１の実施の形態と異なる。
第５の実施の形態の信号処理部２２０は、異常判定モードにおいて検出信号を異常画素判定部１４０に供給する。また、設定情報保持部２４０には、異常画素判定部１４０からの設定情報が入力される。
なお、第５の実施の形態の固体撮像素子２００に、第１の実施の形態の第１乃至第６の変形例のそれぞれを適用することができる。また、第５の実施の形態の固体撮像素子２００に、第２または第３の実施の形態や、それらの変形例を適用することができる。
このように、本技術の第５の実施の形態によれば、異常の有無を判定する手順を実行するプログラムを用いるため、異常の有無を判定するための回路を設ける必要が無くなり、固体撮像素子２００の回路規模を削減することができる。
＜６．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３３は、撮像部１２０３１の設置位置の例を示す図である。
図３３では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、アドレスイベントの誤検出を抑制することができるため、システムの信頼性を向上させることができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を各々が実行する複数の画素回路と、
前記複数の画素回路のそれぞれについて異常があるか否かを判定して前記異常の無い画素回路を有効に設定し、前記異常のある画素回路を無効に設定する異常画素判定部と、
前記有効に設定された画素回路に前記検出処理を実行させる制御と前記無効に設定された画素回路の前記検出結果を特定の値に固定する制御とを行う制御部と
を具備する固体撮像素子。
（２）前記複数の画素回路のそれぞれは、
光電変換により光電流を生成する光電変換素子と前記光電流を電圧に変換する電流電圧変換部とが配置された対数応答部と、
前記電圧を出力するバッファと、
前記出力された電圧の変化量を示す微分信号を微分演算により生成する微分回路と、
前記微分信号と前記閾値とを比較するコンパレータと、
前記コンパレータの比較結果を前記検出結果として転送する転送部と
を備え、
前記対数応答部、前記バッファ、前記微分回路および前記コンパレータのいずれかは、所定の経路を前記制御部の制御に従って開閉するスイッチを備える
前記（１）記載の固体撮像素子。
（３）前記制御部は、前記無効に設定された画素回路の前記スイッチを開状態に制御する
前記（２）記載の固体撮像素子。
（４）前記スイッチは、前記光電変換素子と前記電流電圧変換部との間に挿入される
前記（３）記載の固体撮像素子。
（５）前記電流電圧変換部は、前記光電変換素子に直列に接続されたトランジスタとスイッチとを備え、
前記スイッチは、前記光電変換素子および前記トランジスタの間の経路と前記トランジスタおよび電源端子の間の経路との少なくとも一方に挿入される
前記（３）記載の固体撮像素子。
（６）前記バッファは、直列に接続された第１および第２のトランジスタを備え、
前記スイッチは、前記第１および第２のトランジスタの間と、前記第１および第２のトランジスタの接続点から前記微分回路までの間との少なくとも１つに挿入される
前記（３）記載の固体撮像素子。
（７）前記微分回路は、
前記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、
前記入力端子の電圧を反転した信号を前記微分信号として出力する反転回路と
を備え、
前記スイッチは、前記容量および前記入力端子の間に挿入される
前記（３）記載の固体撮像素子。
（８）前記スイッチは、前記コンパレータの出力ノードと前記転送部との間に挿入される
前記（３）記載の固体撮像素子。
（９）前記スイッチは、前記無効に設定された画素回路の前記スイッチを閉状態に制御する
前記（２）記載の固体撮像素子。
（１０）前記スイッチは、前記電流電圧変換部および前記光電変換素子の接続点と所定の基準端子との間に挿入される
前記（９）記載の固体撮像素子。
（１１）前記スイッチは、前記電流電圧変換部および前記バッファの接続点と所定の基準端子との間に挿入される
前記（９）記載の固体撮像素子。
（１２）前記スイッチは、前記バッファおよび前記微分回路の接続点と所定の基準端子との間に挿入される
前記（９）記載の固体撮像素子。
（１３）前記微分回路は、
前記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、
前記入力端子の電圧を反転した信号を前記微分信号として出力する反転回路と
を備え、
前記スイッチは、前記反転回路の前記入力端子と出力端子との間に挿入される
前記（９）記載の固体撮像素子。
（１４）前記微分回路は、
前記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、
前記入力端子の電圧を反転した信号を前記微分信号として出力する反転回路と、
初期化を指示する前記転送部からのオートゼロ信号に従って前記反転回路の前記入力端子と出力端子との間を短絡する短絡トランジスタと
を備え、
前記スイッチは、前記短絡トランジスタのゲートと前記転送部との間に挿入される
前記（９）記載の固体撮像素子。
（１５）前記スイッチは、前記コンパレータの出力端子と所定端子との間に挿入される
前記（９）記載の固体撮像素子。
（１６）前記異常画素判定部は、前記検出処理の実行前に前記複数の画素回路のそれぞれについて異常があるか否かを判定しておく
前記（１）から（１５）のいずれかに記載の固体撮像素子。
（１７）前記異常画素判定部は、前記検出処理の実行中に前記複数の画素回路のそれぞれについて異常があるか否かを判定する
前記（１）から（１６）のいずれかに記載の固体撮像素子。
（１８）前記異常画素判定部は、複数の異常画素判定回路を備え、
前記複数の異常画素判定回路は、互いに異なる前記画素に配置され、
前記複数の画素回路は、互いに異なる画素に配置される
前記（１）から（１７）のいずれかに記載の固体撮像素子。
（１９）前記特定の値は、前記変化量が前記閾値を超えない旨を示す値である
前記（１）から（１８）のいずれかに記載の固体撮像素子。
（２０）入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を各々が実行する複数の画素回路と、
前記複数の画素回路のそれぞれについて異常があるか否かを判定して前記異常の無い画素回路を有効に設定し、前記異常のある画素回路を無効に設定する異常画素判定部と、
前記有効に設定された画素回路に前記検出処理を実行させる制御と前記無効に設定された画素回路の前記検出結果を特定の値に固定する制御とを行う制御部と、
前記検出結果を処理する信号処理部と
を具備する撮像装置。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
１４０、２３０ 異常画素判定部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 回路チップ
２１１ 駆動回路
２１３ アービタ
２１４ 画素アレイ部
２２０ 信号処理部
２２１ セレクタ
２２２ 信号処理回路
２３１ 検出回数計数部
２３２ 閾値比較部
２３３ カウンタ
２３４ 第ｎ桁出力部
２３５、３１７、３１８、３１９、３２３、３２４、３３６、３４５、３４６ スイッチ
２４０ 設定情報保持部
３００ 画素
３０１ 画素回路
３１０ 対数応答部
３１１ 光電変換素子
３１２、３１５、３３５、３４２、３４４ Ｎ型トランジスタ
３１３、３３１、３３４ 容量
３１４、３２１、３２２、３３２、３３３、３４１、３４３ Ｐ型トランジスタ
３１６ 電流電圧変換部
３２０ バッファ
３３０ 微分回路
３３７ ＡＮＤ（論理積）ゲート
３４０ コンパレータ
３５０ 転送部
３６０ 異常画素判定回路
３７０ イネーブル保持回路
１２０３１ 撮像部

Claims (20)

  1. 入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を各々が実行する複数の画素回路と、
    前記複数の画素回路のそれぞれについて異常があるか否かを判定して前記異常の無い画素回路を有効に設定し、前記異常のある画素回路を無効に設定する異常画素判定部と、
    前記有効に設定された画素回路に前記検出処理を実行させる制御と前記無効に設定された画素回路の前記検出結果を特定の値に固定する制御とを行う制御部と
    を具備する固体撮像素子。
  2. 前記複数の画素回路のそれぞれは、
    光電変換により光電流を生成する光電変換素子と前記光電流を電圧に変換する電流電圧変換部とが配置された対数応答部と、
    前記電圧を出力するバッファと、
    前記出力された電圧の変化量を示す微分信号を微分演算により生成する微分回路と、
    前記微分信号と前記閾値とを比較するコンパレータと、
    前記コンパレータの比較結果を前記検出結果として転送する転送部と
    を備え、
    前記対数応答部、前記バッファ、前記微分回路および前記コンパレータのいずれかは、所定の経路を前記制御部の制御に従って開閉するスイッチを備える
    請求項１記載の固体撮像素子。
  3. 前記制御部は、前記無効に設定された画素回路の前記スイッチを開状態に制御する
    請求項２記載の固体撮像素子。
  4. 前記スイッチは、前記光電変換素子と前記電流電圧変換部との間に挿入される
    請求項３記載の固体撮像素子。
  5. 前記電流電圧変換部は、前記光電変換素子に直列に接続されたトランジスタとスイッチとを備え、
    前記スイッチは、前記光電変換素子および前記トランジスタの間の経路と前記トランジスタおよび電源端子の間の経路との少なくとも一方に挿入される請求項３記載の固体撮像素子。
  6. 前記バッファは、直列に接続された第１および第２のトランジスタを備え、
    前記スイッチは、前記第１および第２のトランジスタの間と、前記第１および第２のトランジスタの接続点から前記微分回路までの間との少なくとも１つに挿入される
    請求項３記載の固体撮像素子。
  7. 前記微分回路は、
    前記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、
    前記入力端子の電圧を反転した信号を前記微分信号として出力する反転回路と
    を備え、
    前記スイッチは、前記容量および前記入力端子の間に挿入される
    請求項３記載の固体撮像素子。
  8. 前記スイッチは、前記コンパレータの出力ノードと前記転送部との間に挿入される
    請求項３記載の固体撮像素子。
  9. 前記スイッチは、前記無効に設定された画素回路の前記スイッチを閉状態に制御する
    請求項２記載の固体撮像素子。
  10. 前記スイッチは、前記電流電圧変換部および前記光電変換素子の接続点と所定の基準端子との間に挿入される
    請求項９記載の固体撮像素子。
  11. 前記スイッチは、前記電流電圧変換部および前記バッファの接続点と所定の基準端子との間に挿入される
    請求項９記載の固体撮像素子。
  12. 前記スイッチは、前記バッファおよび前記微分回路の接続点と所定の基準端子との間に挿入される
    請求項９記載の固体撮像素子。
  13. 前記微分回路は、
    前記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、
    前記入力端子の電圧を反転した信号を前記微分信号として出力する反転回路と
    を備え、
    前記スイッチは、前記反転回路の前記入力端子と出力端子との間に挿入される
    請求項９記載の固体撮像素子。
  14. 前記微分回路は、
    前記電圧の変化量に応じた電荷を所定の入力端子に出力する容量と、
    前記入力端子の電圧を反転した信号を前記微分信号として出力する反転回路と、
    初期化を指示する前記転送部からのオートゼロ信号に従って前記反転回路の前記入力端子と出力端子との間を短絡する短絡トランジスタと
    を備え、
    前記スイッチは、前記短絡トランジスタのゲートと前記転送部との間に挿入される
    請求項９記載の固体撮像素子。
  15. 前記スイッチは、前記コンパレータの出力端子と所定端子との間に挿入される
    請求項９記載の固体撮像素子。
  16. 前記異常画素判定部は、前記検出処理の実行前に前記複数の画素回路のそれぞれについて異常があるか否かを判定しておく
    請求項１記載の固体撮像素子。
  17. 前記異常画素判定部は、前記検出処理の実行中に前記複数の画素回路のそれぞれについて異常があるか否かを判定する
    請求項１記載の固体撮像素子。
  18. 前記異常画素判定部は、複数の異常画素判定回路を備え、
    前記複数の異常画素判定回路は、互いに異なる前記画素に配置され、
    前記複数の画素回路は、互いに異なる画素に配置される
    請求項１記載の固体撮像素子。
  19. 前記特定の値は、前記変化量が前記閾値を超えない旨を示す値である
    請求項１記載の固体撮像素子。
  20. 入射光量の変化量が所定の閾値を超えるか否かを検出して検出結果を出力する検出処理を各々が実行する複数の画素回路と、
    前記複数の画素回路のそれぞれについて異常があるか否かを判定して前記異常の無い画素回路を有効に設定し、前記異常のある画素回路を無効に設定する異常画素判定部と、
    前記有効に設定された画素回路に前記検出処理を実行させる制御と前記無効に設定された画素回路の前記検出結果を特定の値に固定する制御とを行う制御部と、
    前記検出結果を処理する信号処理部と
    を具備する撮像装置。
JP2018223479A 2018-11-29 2018-11-29 固体撮像素子、および、撮像装置 Pending JP2020088723A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018223479A JP2020088723A (ja) 2018-11-29 2018-11-29 固体撮像素子、および、撮像装置
PCT/JP2019/044089 WO2020110676A1 (ja) 2018-11-29 2019-11-11 固体撮像素子、および、撮像装置
EP19890790.9A EP3890311A1 (en) 2018-11-29 2019-11-11 Solid-state imaging element and imaging device
US17/290,035 US11632505B2 (en) 2018-11-29 2019-11-11 Solid-state image sensor and imaging device
CN201980077047.9A CN113170066A (zh) 2018-11-29 2019-11-11 固态成像元件和成像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018223479A JP2020088723A (ja) 2018-11-29 2018-11-29 固体撮像素子、および、撮像装置

Publications (1)

Publication Number Publication Date
JP2020088723A true JP2020088723A (ja) 2020-06-04

Family

ID=70852097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018223479A Pending JP2020088723A (ja) 2018-11-29 2018-11-29 固体撮像素子、および、撮像装置

Country Status (5)

Country Link
US (1) US11632505B2 (ja)
EP (1) EP3890311A1 (ja)
JP (1) JP2020088723A (ja)
CN (1) CN113170066A (ja)
WO (1) WO2020110676A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239345A1 (ja) * 2021-05-10 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び撮像素子の制御方法
WO2023026524A1 (ja) * 2021-08-26 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12034015B2 (en) * 2018-05-25 2024-07-09 Meta Platforms Technologies, Llc Programmable pixel array
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US12108141B2 (en) 2019-08-05 2024-10-01 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US12075175B1 (en) 2020-09-08 2024-08-27 Meta Platforms Technologies, Llc Programmable smart sensor with adaptive readout
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
CN114076889A (zh) * 2021-11-18 2022-02-22 长江存储科技有限责任公司 测试系统和测试方法
WO2024014561A1 (ja) * 2022-07-15 2024-01-18 国立大学法人奈良先端科学技術大学院大学 波長時間変調のイベント計測による分光計測装置及び分光計測方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021858A (ja) * 2008-07-11 2010-01-28 Olympus Corp 画素欠陥補正装置
JP5181982B2 (ja) * 2008-09-30 2013-04-10 ソニー株式会社 固体撮像装置及びカメラシステム
JP2013115547A (ja) * 2011-11-28 2013-06-10 Canon Inc 撮像装置及びその制御方法
US9631974B2 (en) * 2011-12-19 2017-04-25 Universität Zürich Photoarray, particularly for combining sampled brightness sensing with asynchronous detection of time-dependent image data
JP2013211603A (ja) * 2012-03-30 2013-10-10 Sony Corp 撮像装置、撮像方法およびプログラム
JP6218408B2 (ja) * 2013-03-22 2017-10-25 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
EP3047647B1 (en) * 2013-09-16 2020-05-27 Prophesee Dynamic, single photodiode pixel circuit and operating method thereof
KR102136055B1 (ko) * 2014-01-08 2020-07-21 삼성전자 주식회사 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
KR102337970B1 (ko) * 2016-04-04 2021-12-10 프로페시 샘플-앤드-홀드 기반 시간적 대비 비전 센서
GB2555713B (en) * 2016-09-30 2021-03-03 Canon Kk Imaging device, imaging system, moving body, and control method
CN108574793B (zh) * 2017-03-08 2022-05-10 三星电子株式会社 被配置为重新生成时间戳的图像处理设备及包括其在内的电子设备
CN107147856B (zh) * 2017-03-30 2019-11-22 深圳大学 一种像素单元及其去噪方法、动态视觉传感器、成像装置
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239345A1 (ja) * 2021-05-10 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び撮像素子の制御方法
WO2023026524A1 (ja) * 2021-08-26 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置

Also Published As

Publication number Publication date
US11632505B2 (en) 2023-04-18
WO2020110676A1 (ja) 2020-06-04
EP3890311A4 (en) 2021-10-06
EP3890311A1 (en) 2021-10-06
CN113170066A (zh) 2021-07-23
US20210409625A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
WO2020110676A1 (ja) 固体撮像素子、および、撮像装置
KR102606087B1 (ko) 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법
CN113170064B (zh) 固态成像元件、成像装置和用于控制固态成像元件的方法
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
JP2018186478A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11678078B2 (en) Solid-state imaging device, imaging apparatus, and method for controlling solid-state imaging device for detecting occurrence of an address event of pixels
JP2020072471A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7227926B2 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2018198691A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN111466114B (zh) 固态摄像元件、摄像装置和固态摄像元件的控制方法
JP2020088480A (ja) 固体撮像素子、および、撮像装置
WO2022064867A1 (ja) 固体撮像素子、および、撮像装置
WO2019187685A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2019135304A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021131831A1 (ja) 固体撮像素子、および、撮像装置
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
WO2020105301A1 (ja) 固体撮像素子、および、撮像装置
WO2020090311A1 (ja) 固体撮像素子
WO2024209800A1 (ja) 光検出素子および電子機器
US11711634B2 (en) Electronic circuit, solid-state image sensor, and method of controlling electronic circuit