CN114076889A - 测试系统和测试方法 - Google Patents
测试系统和测试方法 Download PDFInfo
- Publication number
- CN114076889A CN114076889A CN202111368340.6A CN202111368340A CN114076889A CN 114076889 A CN114076889 A CN 114076889A CN 202111368340 A CN202111368340 A CN 202111368340A CN 114076889 A CN114076889 A CN 114076889A
- Authority
- CN
- China
- Prior art keywords
- test
- signal
- units
- under test
- devices under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 299
- 238000010998 test method Methods 0.000 title claims description 9
- 230000002159 abnormal effect Effects 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims abstract description 25
- 238000012544 monitoring process Methods 0.000 claims abstract description 10
- 230000015654 memory Effects 0.000 claims description 32
- 230000004044 response Effects 0.000 claims description 6
- 230000002547 anomalous effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 230000032683 aging Effects 0.000 description 13
- 201000007902 Primary cutaneous amyloidosis Diseases 0.000 description 9
- 208000014670 posterior cortical atrophy Diseases 0.000 description 9
- 238000000513 principal component analysis Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 4
- 101150091805 DUT1 gene Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- -1 DUT2 Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供了一种测试系统，包括：信号源，用于提供测试信号；控制器，用于监控被测器件的测试结果；以及测试板，包括：信号接收部，与所述信号源电连接并接收所述测试信号；信号输出部，与多个所述被测器件连接以将所述测试信号传输到多个所述被测器件；多个开关单元，电连接于所述信号接收部和所述信号输出部之间；以及多个控制单元，响应于所述控制器监控到的所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号在所述信号接收部到所述异常器件之间的传输。
Description
技术领域
本申请涉及存储器件技术领域，更具体的，涉及一种用于存储器件的老化的测试系统和方法。
背景技术
在存储器制造行业，通常利用老化测试(Burn In Test)筛选出一些早期失效的存储器。老化测试的总体方案是给被测器件供给电源信号和测试信号，在高低温或常温下让被测器件连续不间断地工作设定的时间，由此来加速存储器件的失效，筛选出良品。老化测试需要用到老化测试板(BIB：Burn In Board)。目前，存储器所用的老化测试设备的测试通道较少，一般包含100个驱动通道和72个IO通道，而一块老化测试板上通常有两百多个被测器件，所以在被测器件的数量多于测试通道的数量的情况下，为了提高老化测试效率，多个被测器件不可避免的需要共享测试通道。
目前，存储器在老化测试的时候所采用的老化测试量产系统一般只有一个主控制器控制着整个老化测试系统，在一块老化测试板上，只要有一颗被测器件出现测试超时，整个测试系统和整块老化测试板上其他的所有被测器件都得等待超时结束才能继续下一个操作。而当出现这种情况时，测试时间就会非常长，这就是存储器在老化测试的时候经常会遇到的测试超时的问题。
尽管有些老化测试系统，例如爱德万(ADVANTEST)的B6700系列老化测试系统，可以通过软件的方式去切断超时的被测器件的测试信号，但是由于多个被测器件共享测试通道，如需在不影响其他被测器件的情况下只切断该超时的被测器件的测试信号，则需要将所有原先并行发送命令的语句全部改成串行发送，才能达到利用软件切断该超时的被测器件的测试信号的目的。然而，这种将全部命令由并行发送改成串行发送的方式不仅会导致总的测试时间增加，还会增加测试成本。
发明内容
一方面，本申请的实施方式提供了一种测试系统，信号源，用于提供测试信号；控制器，用于监控被测器件的测试结果；以及测试板，包括：信号接收部，与所述信号源电连接并接收所述测试信号；信号输出部，与多个所述被测器件连接以将所述测试信号传输到多个所述被测器件；多个开关单元，电连接于所述信号接收部和所述信号输出部之间；以及多个控制单元，响应于所述控制器监控到所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号在所述信号接收部到所述异常器件之间的传输。
在一个实施方式中，每个所述开关单元包括：第一端，电连接至所述信号接收部；第二端，电连接至所述信号输出部；以及连接部，根据来自所述控制单元的控制信号，将所述第一端与所述第二端电连接、或断开所述电连接。
在一个实施方式中，所述信号接收部包括用于接收所述测试信号的多个接收单元，所述信号输出部包括分别与多个所述被测器件电连接的多个输出单元，其中，所述多个开关单元、所述多个接收单元和所述多个输出单元形成多个输送所述测试信号到对应所述被测器件的电路。
在一个实施方式中，所述多个控制单元包括多个I2C器件。
在一个实施方式中，所述多个开关单元包括MUX器件。
在一个实施方式中，所述被测器件包括三维存储器，所述测试系统用于所述三维存储器的老化。
在一个实施方式中，所述测试信号包括WE信号、RE信号以及RB信号中的至少一种。
另一方面，本申请的实施方式提供了一种使用上述的测试系统进行测试的方法，包括：通过所述多个开关单元将所述测试信号分别与多个所述被测器件电连接；监控通过所述测试信号对多个所述被测器件的测试结果；以及响应于多个所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号到所述异常器件的传输。
在一个实施方式中，响应于多个所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号到所述异常器件的传输，包括：通过所述控制器监控多个所述被测器件中存在异常器件，并通过I2C器件有选择地控制所述多个开关单元以断开所述测试信号到所述异常器件的传输。
在一个实施方式中，所述多个开关单元设置为MUX器件。
在一个实施方式中，所述被测器件包括三维存储器。
在一个实施方式中，所述测试信号设置为WE信号、RE信号以及RB信号中的至少一种。
本申请的实施方式提供的老化测试系统，在老化测试板上增加多个开关单元和控制单元，控制单元响应于控制器的控制命令进而控制开关单元的通断，即，当存储器在老化测试的时候遇到被测器件测试超时的情况下，可以选择性地物理断开测试超时的被测试器件，以达到节省测试时间和提高老化效率的目的。此外，本申请的实施方式提供的老化测试系统的电路复杂度低，所采用的开关单元和控制单元的芯片的尺寸小，不会占用太多老化测试板的空间。
附图说明
通过阅读参照以下附图所作的对非限制性实施方式所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是两种老化测试时间设置的时间示意图。
图2是根据本申请的实施方式的一种测试系统的结构框图。
图3和图4分别是相关技术的三维存储器加载写操作信号和指示信号的示意性电路图。
图5和图6分别是根据本申请的实施方式的三维存储器加载写操作信号和指示信号的示意性电路图。
图7是根据本申请实施方式的三维存储器的老化测试电路的示意图。
图8是根据本申请的实施方式的一种测试方法的流程示意图。
图9是根据本申请的实施方式的三维存储器件的老化测试流程示意图。
图10是相关技术的三维存储器件的老化测试流程示意图。
图11根据本申请的实施方式的老化测试与图1中两种老化测试的时间对比示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的第一端也可被称作第二端，反之亦然。
如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
另外，在没有脱离发明构思的范围的情况下，一些示例性实施方式中的每个块、单元和/或模块可在物理上分离成两个或更多个交互且离散的块、单元和/或模块。此外，在没有脱离发明构思的范围的情况下，一些示例性实施方式中的块、单元和/或模块可在物理上组合成更复杂的块、单元和/或模块。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本申请。
在相关技术中，存储器所用的老化测试设备的测试通道较少，一般包含100个驱动通道和72个IO通道，而一块老化测试板上通常有两百多个被测器件，所以在被测器件的数量多于测试通道的数量的情况下，为了提高老化测试效率，多个被测器件不可避免的需要共享测试通道。在存储器的老化试验过程中，整个测试板上的两百多个被测器件都要经过很多次的循环测试，包括写操作、读操作、编程操作以及擦除操作等。发明人在研究中注意到，对于同一个操作，不同的存储器件所花费的时间并不相同，表1示出了编程时间与块擦除时间的最大值和典型值，其中编程时间的最大值为2500us，而典型值为1300us；擦除时间的最大值为10ms，而典型值为4ms。即，对于同一个操作，不同的存储器件所花费的时间差异很大，而典型值一般只有最大值的一半左右。所谓典型值是指有代表性的、能表证群体特性的(或某一亚群特点的)参数。
表1编程时间与块擦除时间
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
| 编程时间 | t<sub>PROG</sub> | - | 1300 | 2500 | us |
| 块擦除时间 | t<sub>BERS</sub> | - | 4 | 10 | ms |
由于存储器在老化测试中多个被测器件共享一个测试通道，为了保证每个被测器件都能完成各项操作测试，需要将测试时间设置成大于等于上述最大值。设置测试时间的方式有以下两种：第一种是直接将测试时间设置的足够长，确保大于上述最大值，这样可以保证每个存储器件都完成测试，但是却浪费了很大一部分时间。第二种是根据轮询(Polling)方法将轮询时间设置成被测器件中的最大值，该方式相对第一种方式节省时间。图1是两种老化测试时间设置的时间示意图，其中横轴代表时间，纵轴代表不同的被测器件，例如被测器件DUT1、DUT2和DUT3。T1代表被测器件DUT1、DUT2和DUT3接受命令(Command)、写操作(Write Buffer)和编程操作(Program)所用的时间，两种方式的这个阶段所用时间T1是相同的。被测器件DUT1、DUT2和DUT3在工作时间(Busy)阶段所用的时间不同，示例性地，被测器件DUT2所需要的工作时间T3是三个器件中的最大值，第一种方式是采用设置一个足够长的工作等待时间T2，并且T2>T3。第二种是根据轮询方法将测试时间设置成被测器件DUT2的所需要的工作时间T3。可以理解，T4是第二种轮询方式相对第一种方式所节省的时间，所以通常存储器在老化测试中会采用轮询的方式。
另外，存储器在老化测试的时候所采用的老化测试量产系统一般只有一个主控制器控制着整个测试系统，在一块老化测试板上，只要有一颗被测器件出现超时，整个测试系统和整块老化测试板上其他的所有被测器件都得等待超时结束才能继续下一个操作。这就是存储器在老化测试的时候经常会遇到的测试超时的问题，而当出现这种情况时，人们非常希望断掉该超时的被测器件，否则在整个老化的每一个测试循环周期内都会因为该超时的被测器件而将测试时间拖到最长。
发明人在研究中注意到，有些老化测试系统例如爱德万(ADVANTEST)的B6700系列老化测试系统，可以通过软件的方式去切断该超时的被测器件的测试信号。但是，由于多个被测器件共享测试通道，如需在不影响其他被测器件的情况下只切断该超时的被测器件的测试信号，则需要将所有原先并行发送命令的语句全部改成串行发送，才能达到利用软件切断该超时的被测器件的测试信号的目的。然而，发明人还发现，这种将全部命令由并行发送改成串行发送的方式并不能减少总的测试时间。表2示出了并行发送和串行发送的时间对比，对于测试一个ODP(8D_Package)封装的三维存储器芯片，编程(PGM)语句的并行发送所用时间为66min，而串行发送所用时间为71min；读取(READ)语句的并行发送所用时间为75min，串行发送所用时间为91min，ΔETT为串行发送时间与并行发送时间的差值，计算后发现改为串行发送后编程语句和读取语句所用的时间增加14.9％，如此长的测试时间极大地增加了测试成本。所以利用软件切断测试超时的被测器件并不是理想的方式。
表2并行发送和串行发送的时间对比
| 参数 | 并行发送 | 串行发送 | ΔETT |
| 编程(PGM) | 66分钟 | 71分钟 | 5分钟 |
| 读取(READ) | 75分钟 | 91分钟 | 16分钟 |
以下将结合图2至图7详细介绍本申请的实施方式提供的一种测试系统。图2是根据本申请的实施方式的一种测试系统的结构框图。根据本申请的实施方式的一种测试系统1000可以包括：信号源10、控制器20以及测试板30。信号源10用于提供测试信号；控制器20用于控制整个测试系统1000的运行和监控被测器件(未示出)的测试结果。
如图2所示，测试板30可以包括信号接收部31、信号输出部32、多个开关单元33以及多个控制单元34。图2中仅示意性示出一个开关单元33和一个控制单元34，但本申请不限于此。信号接收部31与信号源10电连接并接收测试信号。信号输出部32与多个被测器件连接以将测试信号传输到多个被测器件。多个开关单元33电连接于信号接收部31和信号输出部32之间，以及多个控制单元34响应于控制器20监控到的被测器件(未示出)中存在异常器件，有选择地控制多个开关单元33以断开测试信号在信号接收部31到异常器件之间的传输。根据本申请的实施方式提供的一种测试系统，可以选择性物理断开任意被测器件。
在示例性实施方式中，如图2所示，每个开关单元33可以包括第一端331、第二端332以及连接部333，其中第一端331电连接至信号接收部31，第二端332电连接至信号输出部32，连接部333连接至控制单元34，并根据来自控制单元34的控制信号，将第一端331与第二端332电连接、或断开第一端331与第二端332电连接。
在示例性实施方式中，如图2所示，信号接收部31可以包括用于接收测试信号的多个接收单元310，信号输出部32可以包括分别与多个被测器件电连接的多个输出单元320，其中，多个开关单元33、多个接收单元310和多个输出单元320形成多个输送测试信号到对应被测器件的电路。
在示例性实施方式中，被测器件可以是三维存储器，测试信号可以是WE信号、RE信号以及RB信号中的至少一种。其中WE信号为三维存储器的写操作信号，RE信号为三维存储器的读操作信号，RB信号为三维存储器是否完成各项操作的指示信号。
为了便于理解本发明，下面介绍相关技术的三维存储器的老化测试的电路示意图。图3和图4分别是相关技术的三维存储器加载写操作信号和指示信号的示意性电路图。
如图3所示，被测器件DUT可以加载写操作(WE)信号进行老化测试，具体地，WE信号可以经过串联电阻Rs和Rsk后连接到被测器件DUT的WE信号输入端口(未示出)，电阻Rs和Rsk可以起到分压和限制电流的作用。示例性地，电阻Rs为10Ω，电阻Rsk为390Ω，电阻Rs和Rsk之间的节点处还可以并联电容Cs，电容Cs具有滤波的作用。该电路还可以包括电阻Rt和电容Ct组成的后端电路。
如图4所示，被测器件DUT在老化测试的过程中还可以加载指示(RB)信号，RB信号用于监测三维存储器的各项操作命令是否完成。具体地，RB信号可以经过串联电阻Rs和Rsk后连接到被测器件DUT的RB信号输入端口(未示出)，电阻Rs和Rsk之间具有上拉电阻Rsm，上拉电阻Rsm接到电源Vs，上拉电阻Rs可以起到分压和限制电流的作用。示例性地，电阻Rs和Rsk的阻值为0Ω，电阻Rs和Rsk之间的节点处并联电容Cs，电容Cs具有滤波的作用。该电路还可以包括电阻Rt和电容Ct组成的后端电路。
图5和图6分别是根据本申请的实施方式的三维存储器加载写操作信号和指示信号的示意性电路图。如图5所示，在图3的串联电阻Rs与Rsk之间增加了一个开关单元33和一个控制单元34。作为一种选择，在根据本申请的其它实施方式中，开关单元33和控制单元34可以设置在被测器件DUT与WE信号之间的任意位置。示例性地，控制单元34为I2C器件，用于控制开关单元33的通断，当开关单元导通时，被测器件DUT与WE信号电连接；当开关单元断开时，被测器件DUT与WE信号断开电连接。
如图6所示，在图4的串联电阻Rs与Rsk之间增加了一个开关单元33和一个控制单元34。作为一种选择，在根据本申请的其它实施方式中，开关单元33和控制单元34可以设置在被测器件DUT与RB信号之间的任意位置。示例性地，控制单元34为I2C器件，用于控制开关单元33的通断，当开关单元导通时，被测器件DUT与RB信号电连接；当开关单元断开时，被测器件DUT与RB信号断开电连接。
在示例性实施方式中，开关单元可以是MUX器件，MUX(multiplexer)器件即数据选择器，其作用主要是用于信号的切换。MUX器件规格有4选1数据选择器、8选1数据选择器、16选1数据选择器等之分。以下结合图7仅示例性地以TMUX111四通道精密开关为例进行说明。
图7是根据本申请实施方式的三维存储器的老化测试电路的示意图。如图7所示，开关单元选用TMUX111四通道精密开关，TMUX1111是精密互补金属氧化物半导体(CMOS)器件，具有四个独立的可选的单极单投(SPST)开关。TMUX1111的四个通道的开关可通过在SEL端输入逻辑0的情况下关闭，而在SEL端输入逻辑1的情况下断开。
如图7所示，控制单元选用PCA9555，PCA9555具有四个地址位引脚：A0～A3，本领域技术人员应当理解，四个地址位引脚A0～A3可以分别设置逻辑0或1，即四个地址位可以设置为0000～1111共16种地址。
如图7所示，每个PCA9555的IO端口从IO0～IO15共16个，一个PCA9555可以控制4个TMUX111四通道精密开关，进而控制16个被测器件，图7中仅示意性地示出2个PCA9555、2个TMUX111以及8个被测器件DUT1～DUT8，实际使用中的被测器件的数量不限于此。可以理解，若被测器件为256个，则需要16个PCA9555和64个TMUX111，具体地，16个PCA9555共256个IO端口，可以控制64个TMUX111四通道精密开关，进而可以控制256个被测器件。当PCA9555的IO端口输出逻辑0到TMUX111的SEL端口时，该SEL端口对应的开关导通；当PCA9555的IO端口输出逻辑1到TMUX111的SEL端口时，该SEL端口对应的开关断开。其中16个PCA9555设置为不同的地址位，分别为0000～1111，16个PCA9555的串行时钟线SLC和串行数据线SDA分别并接为一根串行时钟线SLC总线和一根串行数据线SDA总线。SLC总线和SDA总线连接到测试机的控制器上，基于控制器的命令控制，当控制器监测到异常器件时，通过SLC总线和SDA总线通知该异常器件对应的地址位的IO端口为逻辑1，与该IO连接的TMUX111的对应的开关断开，进而断开该异常器件与测试信号的电连接。
TMUX111和PCA9555封装尺寸较小，不会占用太多测试板的空间。例如TEXASINSTRUMENTS公司生产的TMUX1111封装分两种，一种是TSSOP(16)(PW)，封装尺寸为5.00mm×4.40mm，另一种是UQFN(16)(RSV)，封装尺寸为2.60mm×1.80mm。TEXAS INSTRUMENTS公司生产的PCA9555的封装有多种，例如VQFN(RGE)的封装尺寸为4mm×4mm，TSSOP(PW)的封装尺寸为4.4mm×7.8mm。
应理解，本申请仅是以TMUX111和PCA9555为例进行说明，但是本申请不限于此，在不背离本申请的教导的情况下，本领域技术人员可以根据需要对开关单元和控制单元进行任何修改和改变。
本申请的另一方面还提供一种测试方法，是基于前述的测试系统实现的，图8是根据本申请的实施方式的一种测试方法2000的流程示意图。
S201：通过多个开关单元将测试信号分别与多个被测器件电连接。如图7所示，被测器件DUT可以为三维存储器件，测试信号WE通过多个开关单元与多个被测器件DUT连接。图7中仅示意性地示出被测器件DUT1～DUT8，实际使用中的被测器件的数量不限于此。
S202：监控通过测试信号对多个被测器件的测试结果。如图7所示，在测试系统中的控制器(未示出)一方面控制整个测试系统，提供命令程序，另一方面控制器可以监控被测器件的测试结果，例如通过三维存储器的RB信号可以监控三维存储器件是否完成各项操作命令(如写操作、读操作)。
S203：响应于多个被测器件中存在异常器件，有选择地控制多个开关单元以断开测试信号到异常器件的传输。
在示例性实施方式中，多个开关单元设置为MUX器件，通过I2C器件(例如PCA9555)有选择地控制多个MUX器件(例如TMUX111)以断开测试信号到异常器件的传输。图7中仅示意性地示出2个PCA9555、2个TMUX111以及8个被测器件DUT1～DUT8，实际使用中的被测器件的数量不限于此。可以理解，16个PCA9555和64个TMUX111可以控制256个被测器件，其中16个PCA9555具有不同的地址，分别为0000～1111，16个PCA9555的串行时钟线SLC和串行数据线SDA分别并接为一根串行时钟线SLC总线和一根串行数据线SDA总线。在测试系统中的控制器(未示出)监控到异常器件时，通过SLC总线和SDA总线通知该异常器件对应的地址位的IO端口为逻辑1，与该IO连接的TMUX111的对应的开关断开，进而断开该异常器件与测试信号的电连接。
在示例性实施方式中，如图9所示是根据本申请的实施方式的三维存储器件的老化测试流程示意图。首先是步骤S301：开始测试；然后在步骤S302中连接测试，其中连接测试可以包括将测试信号与测试板连接、被测器件与测试板连接等；连接测试还可以包括将测试机的软件设置相应的测试参数，例如测试时间等，待所有连接检验无误方可进行下一个步骤S303：循环测试，在循环测试过程中，需要进行步骤S304：判断测试是否进行到最后一次循环，若不是最后一次循环测试，则继续进行步骤S303；若是最后一次循环测试，则在完成最后一次循环后，执行步骤S307：结束测试。在循环测试过程中，还需要进行步骤S305：判断是否有异常器件，若没有则继续进行步骤S303；若有异常器件，则执行步骤S306：断开异常器件的测试信号，其它器件继续进行步骤S303。
一般三维存储器老化测试时，会测试很多个循环，图10是相关技术的三维存储器件的老化测试流程示意图。从图10中可以看出相关技术的三维存储器件的老化测试流程。首先是步骤S401：开始测试；然后在步骤S402中连接测试，其中连接测试可以包括将测试信号与测试板连接、被测器件与测试板连接等；连接测试还可以包括将测试机的软件设置相应的测试参数，例如测试时间等。待所有连接检验无误方可进行下一个步骤S403：循环测试，在循环测试过程中，需要进行步骤S404：判断测试是否进行到最后一次循环，若不是最后一次循环测试，则继续进行步骤S403；若是最后一次循环测试，则在完成最后一次循环后，执行步骤S405：结束测试。
如图10所示相关技术的三维存储器件的老化测试流程从开始到结束，中间没有判断是否存在异常器件的步骤。如果某个三维存储器的芯片在循环测试过程中失效，导致测试时间超时，由于多个芯片的引脚共用一个信号的原因，在相关技术中的老化测试系统的设计会对失效的芯片继续发送命令，失效的芯片会继续影响后续每一个循环的测试时间。而根据本申请实施方式的老化测试方法，当监控到某一个芯片是导致测试时间变长时，可以例如通过I2C器件和多路数据选择器物理断开失效芯片的WE信号或者RB信号，即使多个芯片的引脚共用一个信号，失效的芯片由于接收不到命令或者测试机接收不到失效芯片的RB信号而不会对测试时间有影响。
图11是根据本申请的实施方式的老化测试与图1中两种老化测试的时间对比示意图。示意性地，被测器件DUT2异常时，那么被测器件DUT2的测试时间T3最长，第一种方式是采用设置一个足够长的工作等待时间T2，T2>T3。第二种采用轮询方式老化测试中后续的每一个测试循环的时间也会受被测器件DUT2的影响而导致时间为T3。而采用本申请的实施方式的测试方法，可以物理断开被测器件DUT2，图11中Idle表示DUT2被断开，后续的每个测试循环不会受被测器件DUT2影响，后续的每个测试循环测试时间变成T5，从而相对于第二种节省了测试时间T6。采用本申请的实施方式提供的测试系统，对于发生由于个别器件发生超时引起的问题，测试时间通常可以节省约25％。
此外，在不背离本申请的技术构思和教导的情况下，不同实施方式之间的特征可以彼此组合。因此，在不背离本申请的技术构思和教导的情况下，基于以上实施方式的各种修改和变型均包括在本申请的保护范围内。
在结束详细描述时，本领域技术人员将理解，在基本上不脱离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，本发明的所公开的优选实施方式仅在一般性和描述性意义上使用，而不是出于限制的目的。
Claims (12)
1.一种测试系统，包括：
信号源，用于提供测试信号；
控制器，用于监控被测器件的测试结果；以及
测试板，包括：
信号接收部，与所述信号源电连接并接收所述测试信号；
信号输出部，与多个所述被测器件连接以将所述测试信号传输到多个所述被测器件；
多个开关单元，电连接于所述信号接收部和所述信号输出部之间；以及
多个控制单元，响应于所述控制器监控到所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号在所述信号接收部到所述异常器件之间的传输。
2.根据权利要求1所述的测试系统，其中，每个所述开关单元包括：
第一端，电连接至所述信号接收部；
第二端，电连接至所述信号输出部；以及
连接部，根据来自所述控制单元的控制信号，将所述第一端与所述第二端电连接、或断开所述电连接。
3.根据权利要求1所述的测试系统，其中，所述信号接收部包括用于接收所述测试信号的多个接收单元，所述信号输出部包括分别与多个所述被测器件电连接的多个输出单元，
其中，所述多个开关单元、所述多个接收单元和所述多个输出单元形成多个输送所述测试信号到对应所述被测器件的电路。
4.根据权利要求1所述的测试系统，其中，所述多个控制单元包括多个I2C器件。
5.根据权利要求1所述的测试系统，其中，所述多个开关单元包括MUX器件。
6.根据权利要求1-5任一项所述的测试系统，其中，所述被测器件包括三维存储器，所述测试系统用于所述三维存储器的老化。
7.根据权利要求6所述的测试系统，其中，所述测试信号包括WE信号、RE信号以及RB信号中的至少一种。
8.一种使用如权利要求1所述的测试系统进行测试的方法，其特征在于，包括：
通过所述多个开关单元将所述测试信号分别与多个所述被测器件电连接；
监控通过所述测试信号对多个所述被测器件的测试结果；以及
响应于多个所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号到所述异常器件的传输。
9.根据权利要求8所述的测试方法，其中，响应于多个所述被测器件中存在异常器件，有选择地控制所述多个开关单元以断开所述测试信号到所述异常器件的传输，包括：
通过所述控制器监控多个所述被测器件中存在异常器件，并通过I2C器件有选择地控制所述多个开关单元以断开所述测试信号到所述异常器件的传输。
10.根据权利要求8所述的测试方法，其中，所述多个开关单元设置为MUX器件。
11.根据权利要求8所述的测试方法，其中，所述被测器件包括三维存储器。
12.根据权利要求11所述的测试方法，其中，所述测试信号设置为WE信号、RE信号以及RB信号中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111368340.6A CN114076889A (zh) | 2021-11-18 | 2021-11-18 | 测试系统和测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111368340.6A CN114076889A (zh) | 2021-11-18 | 2021-11-18 | 测试系统和测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114076889A true CN114076889A (zh) | 2022-02-22 |
Family
ID=80284756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111368340.6A Pending CN114076889A (zh) | 2021-11-18 | 2021-11-18 | 测试系统和测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114076889A (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774472A (en) * | 1997-05-30 | 1998-06-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of realizing stable test mode operation |
| KR20020064014A (ko) * | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 번-인 테스트 기능을 구비한 반도체 메모리 장치 |
| US20030035333A1 (en) * | 1999-07-12 | 2003-02-20 | Samsung Electronics Co., Ltd. | Integrated circuit capable of being burn-in tested using an alternating current stress and a testing method using the same |
| CN1889192A (zh) * | 2005-06-27 | 2007-01-03 | 富士通株式会社 | 半导体存储器和半导体存储器的预烧测试方法 |
| CN101147206A (zh) * | 2005-12-08 | 2008-03-19 | 爱德万测试株式会社 | 测试装置和测试方法 |
| CN101464207A (zh) * | 2007-12-18 | 2009-06-24 | 深圳市大族激光科技股份有限公司 | 多工位光闸测试方法 |
| CN102023926A (zh) * | 2010-12-08 | 2011-04-20 | 杭州华三通信技术有限公司 | 一种数据超时老化处理方法及其装置 |
| CN104850499A (zh) * | 2015-06-10 | 2015-08-19 | 北京华力创通科技股份有限公司 | 基带软件的自动化测试方法及装置 |
| CN106443406A (zh) * | 2016-08-09 | 2017-02-22 | 北京航空航天大学 | 一种模拟集成电路加速试验数据自动采集与分析评估系统 |
| CN108880674A (zh) * | 2018-08-28 | 2018-11-23 | 成都新易盛通信技术股份有限公司 | 一种用于本地环回测试的光模块 |
| CN109406985A (zh) * | 2018-10-08 | 2019-03-01 | 北方电子研究院安徽有限公司 | 一种pcb模拟元件自动测试系统及测试方法 |
| CN111221694A (zh) * | 2020-01-13 | 2020-06-02 | 西安微电子技术研究所 | 一种面向以太网控制器收发通路的内建自测试方法及系统 |
| CN111831495A (zh) * | 2020-06-23 | 2020-10-27 | 惠州市博实结科技有限公司 | 生产自动化测试方法及系统 |
| CN112213581A (zh) * | 2020-09-28 | 2021-01-12 | 云谷（固安）科技有限公司 | 老化测试装置、方法及系统 |
| CN112444730A (zh) * | 2020-10-15 | 2021-03-05 | 绍兴网策科技有限公司 | 一种多Site模式测试装置防呆方法和测试机防呆方法 |
| CN113170066A (zh) * | 2018-11-29 | 2021-07-23 | 索尼半导体解决方案公司 | 固态成像元件和成像装置 |
-
2021
- 2021-11-18 CN CN202111368340.6A patent/CN114076889A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774472A (en) * | 1997-05-30 | 1998-06-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of realizing stable test mode operation |
| US20030035333A1 (en) * | 1999-07-12 | 2003-02-20 | Samsung Electronics Co., Ltd. | Integrated circuit capable of being burn-in tested using an alternating current stress and a testing method using the same |
| KR20020064014A (ko) * | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 번-인 테스트 기능을 구비한 반도체 메모리 장치 |
| CN1889192A (zh) * | 2005-06-27 | 2007-01-03 | 富士通株式会社 | 半导体存储器和半导体存储器的预烧测试方法 |
| CN101147206A (zh) * | 2005-12-08 | 2008-03-19 | 爱德万测试株式会社 | 测试装置和测试方法 |
| CN101464207A (zh) * | 2007-12-18 | 2009-06-24 | 深圳市大族激光科技股份有限公司 | 多工位光闸测试方法 |
| CN102023926A (zh) * | 2010-12-08 | 2011-04-20 | 杭州华三通信技术有限公司 | 一种数据超时老化处理方法及其装置 |
| CN104850499A (zh) * | 2015-06-10 | 2015-08-19 | 北京华力创通科技股份有限公司 | 基带软件的自动化测试方法及装置 |
| CN106443406A (zh) * | 2016-08-09 | 2017-02-22 | 北京航空航天大学 | 一种模拟集成电路加速试验数据自动采集与分析评估系统 |
| CN108880674A (zh) * | 2018-08-28 | 2018-11-23 | 成都新易盛通信技术股份有限公司 | 一种用于本地环回测试的光模块 |
| CN109406985A (zh) * | 2018-10-08 | 2019-03-01 | 北方电子研究院安徽有限公司 | 一种pcb模拟元件自动测试系统及测试方法 |
| CN113170066A (zh) * | 2018-11-29 | 2021-07-23 | 索尼半导体解决方案公司 | 固态成像元件和成像装置 |
| CN111221694A (zh) * | 2020-01-13 | 2020-06-02 | 西安微电子技术研究所 | 一种面向以太网控制器收发通路的内建自测试方法及系统 |
| CN111831495A (zh) * | 2020-06-23 | 2020-10-27 | 惠州市博实结科技有限公司 | 生产自动化测试方法及系统 |
| CN112213581A (zh) * | 2020-09-28 | 2021-01-12 | 云谷（固安）科技有限公司 | 老化测试装置、方法及系统 |
| CN112444730A (zh) * | 2020-10-15 | 2021-03-05 | 绍兴网策科技有限公司 | 一种多Site模式测试装置防呆方法和测试机防呆方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140253099A1 (en) | Semiconductor device on device interface board and test system using the same | |
| CN104965168A (zh) | 一种用于集成电路测试的fpga配置系统及方法 | |
| JP2008310955A (ja) | 不良な列にあるアドレスでプログラミングするのに時間を消費することを回避する方法 | |
| CN108919006A (zh) | 接口扩展模组、老化测试系统、老化测试方法及存储介质 | |
| KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
| EP0573816A2 (en) | Data output impedance control | |
| US7227351B2 (en) | Apparatus and method for performing parallel test on integrated circuit devices | |
| CN115267481A (zh) | 一种芯片测试电路和芯片测试装置 | |
| CN114076889A (zh) | 测试系统和测试方法 | |
| CN113433446A (zh) | 一种三温测试系统及控制方法 | |
| CN107490755B (zh) | Dut测试板及其使用方法 | |
| US6992576B2 (en) | Test device and test module | |
| KR101161809B1 (ko) | 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법 | |
| KR20140078170A (ko) | 제이택 인터페이스 보드 | |
| JP5013895B2 (ja) | 半導体集積回路装置 | |
| CN115469208A (zh) | 一种芯片扫描测试电路及芯片 | |
| CN102279356A (zh) | 集成电路测试方法 | |
| US7434124B2 (en) | Reduced pattern memory in digital test equipment | |
| CN108241117B (zh) | 用于测试半导体组件之系统及方法 | |
| CN220552940U (zh) | 芯片测试电路及测试系统 | |
| CN104979015A (zh) | 集成电路以及利用其测试半导体器件的方法 | |
| KR102242257B1 (ko) | 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법 | |
| CN110542825A (zh) | 一种产品布线完好性的测试设备和测试方法 | |
| JPH09269359A (ja) | 集積回路テスト装置 | |
| WO2010125793A1 (ja) | 試験装置および試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |