JP5013895B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP5013895B2
JP5013895B2 JP2007030917A JP2007030917A JP5013895B2 JP 5013895 B2 JP5013895 B2 JP 5013895B2 JP 2007030917 A JP2007030917 A JP 2007030917A JP 2007030917 A JP2007030917 A JP 2007030917A JP 5013895 B2 JP5013895 B2 JP 5013895B2
Authority
JP
Japan
Prior art keywords
power supply
internal power
circuit
circuits
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007030917A
Other languages
English (en)
Other versions
JP2007317345A (ja
Inventor
直喜 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007030917A priority Critical patent/JP5013895B2/ja
Priority to KR1020070030339A priority patent/KR20070105847A/ko
Priority to TW096111743A priority patent/TW200802374A/zh
Priority to US11/730,683 priority patent/US7779277B2/en
Publication of JP2007317345A publication Critical patent/JP2007317345A/ja
Application granted granted Critical
Publication of JP5013895B2 publication Critical patent/JP5013895B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Description

本発明は、例えばデジタル家電製品に搭載される、ダイナミックランダムアクセスメモリ等が搭載された半導体集積回路装置に関するものである。
システムＬＳＩは、価格競争が激しいデジタル家電製品等に搭載されるものが多いため、チップコストの削減要望が強く、パッド数を削減する必要性が高い。しかしながら、近年の半導体プロセスの微細化の加速に伴い、システムＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の半導体集積回路装置に必要とされるパッド数は、ロジック回路の規模の増大、およびアナログ回路やメモリ回路の混載によって増大している。
中でも特に、システムＬＳＩに搭載されるメモリの容量や数量がデジタル家電製品の高機能、高性能化に伴って増大しているため、メモリの検査に必要となるパッド数が増大している。したがって、メモリの検査に使用されるパッド、例えば、ダイナミックランダムアクセスメモリ等に内部電源回路から供給される内部電源電圧をモニタするためのパッドを削減することは急務である。
そこで、モニター用の外部パッドを削減するための手段として、特許文献１に示すように、メモリに電源電圧を供給するための複数の内部電源発生回路を備えた半導体集積回路装置において、モニター用パッドに接続される内部電源発生回路がスイッチによって切り替えられる技術が知られている。
なお、特許文献２には、１つの内部電源回路が出力する内部電源電圧が複数のメモリに共有されることによって、チップ面積が削減される技術について記載されている。
特開２００４−１８６４３５号公報 特開２００５−２５９２６７号公報
しかしながら、上記のように、複数の内部電源発生回路を備えた半導体集積回路装置は、電源電圧のモニタや外部電圧の印加に用いられるパッドを内部電源発生回路毎に備えたり、特許文献１に示される半導体集積回路装置のようにスイッチを備える必要があった。
本発明は、上記の点に鑑み、複数の内部電源発生回路を備えた半導体集積回路装置のパッド数を削減することを目的とする。
上記の課題を解決するため、請求項１の発明は、
同一チップ上に、複数の回路ブロックと、上記複数の回路ブロックに共通の電源電圧を供給する複数の内部電源回路とを備えた半導体集積回路装置であって、
上記複数の回路ブロックと上記複数の内部電源回路とを互いに接続する共通電源配線と、
上記共通電源配線に接続された外部パッドとを備え、
上記各内部電源回路は、所定の電源制御信号によって、上記電源電圧を供給するか否かが制御されるように構成され、
上記電源制御信号による制御は、上記複数の回路ブロックの少なくとも１つがテストモードである場合に行われ、
さらに、上記各回路ブロックにそれぞれ対応して設けられており、当該回路ブロックを上記テストモードにするときＨレベルになる回路ブロックテスト制御信号と、上記電源電圧の供給停止を指示するときＨレベルになる電源供給停止指示信号との論理積をそれぞれ出力する複数のＡＮＤ回路と、
上記各ＡＮＤ回路から出力された論理積の論理和を上記電源制御信号として出力するＯＲ回路とを備えていることを特徴とする。
請求項２の発明は、
同一チップ上に、複数の回路ブロックと、上記複数の回路ブロックに共通の電源電圧を供給する複数の内部電源回路とを備えた半導体集積回路装置であって、
上記複数の回路ブロックと上記複数の内部電源回路とを互いに接続する共通電源配線と、
上記共通電源配線に接続された外部パッドとを備え、
上記各内部電源回路は、所定の電源制御信号によって、上記電源電圧を供給するか否かが制御されるように構成され、
上記電源制御信号による制御は、上記複数の回路ブロックの少なくとも１つがテストモードである場合に行われ、
さらに、上記各回路ブロックをそれぞれ上記テストモードにするときＨレベルになる複数の回路ブロックテスト制御信号の論理和を出力するＯＲ回路と、
上記論理和と上記電源電圧の供給停止を指示する電源供給停止指示信号との論理積を上記電源制御信号として出力するＡＮＤ回路とを備えていることを特徴とする。
これらにより、複数の内部電源回路から複数の回路ブロックに供給される電源電圧を、共通電源配線に接続された１つの外部パッドによってモニタできる。さらに、テストモード時に、内部電源回路が電源電圧を供給するかどうかが制御される。さらに、回路ブロックテスト制御信号と電源供給停止指示信号によって、内部電源回路が電源電圧を供給するかどうかが容易に制御される。
請求項３の発明は、
請求項１または請求項２の半導体集積回路装置であって、
上記内部電源回路は、上記電源電圧を供給しない場合、出力をハイインピーダンス状態にするように構成されていることを特徴とする。
これにより、外部パッドから共通電源配線に電圧を容易に印加できる。
請求項４の発明は、
請求項１または請求項２の半導体集積回路装置であって、
上記各回路ブロックはメモリであり、かつ、同一チップ上に、上記メモリとは別に、論理回路ブロックを備え、
上記内部電源回路から上記メモリに供給される共通の電源電圧は、上記論理回路ブロックに供給される電源電圧以上の電圧であることを特徴とする。
本発明によると、複数の内部電源発生回路を備えた半導体集積回路装置のパッド数を削減できる。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
《実施形態》
図１は、本発明の実施形態に係る半導体集積回路装置の主要構成を示すブロック図である。同図に示すように、半導体集積回路装置は、メモリ１１ａ〜１１ｄ（複数の回路ブロック）、内部電源回路１２ａ、１２ｂ、ＯＲ回路１３（論理和回路）、および外部パッド１４を備えている。また、半導体集積回路装置は、さらに、図示しない論理回路ブロックを備えている。また、半導体集積回路装置は、１チップのシステムＬＳＩで構成されている。
メモリ１１ａ〜１１ｄには、各メモリをテスト状態（テストモード）にするメモリ選択入力信号ＴＥＳＴＩＮ（回路ブロックテスト制御信号）と内部電源回路１２ａ、１２ｂに電源電圧の供給停止を指示する電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとがそれぞれ入力されるようになっている。電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴがＨ（Ｈｉｇｈ）レベルの場合、内部電源回路１２ａ、１２ｂは電源電圧の供給を停止した状態となり、電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴがＬ（Ｌｏｗ）レベルの場合、内部電源回路１２ａ、１２ｂは電源電圧を供給する状態となる。ここで、メモリ選択入力信号ＴＥＳＴＩＮは、各メモリ１１ａ〜１１ｄに対応する個別の信号であり、電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴは、メモリ１１ａ〜１１ｄに共通の信号である。そして、メモリ１１ａ〜１１ｄは、モードレジスタ１５ａ〜１５ｄを備えている。モードレジスタ１５ａ〜１５ｄは、それぞれ、メモリ選択入力信号ＴＥＳＴＩＮと電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとの論理積を、信号ＴＥＳＴＶＰＰとして出力するＡＮＤ回路１６ａ〜１６ｄを含んでいる。また、モードレジスタ１５ａ〜１５ｄから出力された信号ＴＥＳＴＶＰＰは、メモリ１１ａ〜１１ｄの外部に出力される。メモリ選択入力信号ＴＥＳＴＩＮ、および電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴは、例えば、外部パッド１４以外の図示しない外部パッド等から入力されるように構成される。電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴは、外部パッド１４によって内部電源回路１２ａ、１２ｂの出力がモニタされる場合はＬレベル、外部パッド１４によってメモリ１１ａ〜１１ｄに電源電圧が印加される場合はＨレベルにされる。また、メモリ１１ａ〜１１ｄは、それぞれメモリ選択入力信号ＴＥＳＴＩＮによってテスト状態にされている場合には動作するが、そうでない場合はスタンバイ状態になるようになっている。なお、メモリ１１ａ〜１１ｄの種類は、ダイナミックランダムアクセスメモリである。
内部電源回路１２ａ、１２ｂは、共通の電源制御信号ＴＥＳＴＶＰＰＩＮによって、メモリ１１ａ〜１１ｄに共通の電源電圧ＶＰＰを供給するか否かが制御されるようになっている。例えば、電源制御信号ＴＥＳＴＶＰＰＩＮがＬレベルの場合は、メモリ１１ａ〜１１ｄに共通の電源電圧ＶＰＰを供給し、電源制御信号ＴＥＳＴＶＰＰＩＮがＨレベルの場合は、出力をハイインピーダンス状態にするようになっている。また、内部電源回路１２ａ、１２ｂは、出力電圧の電圧トリミングが可能である。
上記のように構成されたメモリ１１ａ〜１１ｄおよび内部電源回路１２ａ、１２ｂは、共通電源配線１７によって互いに接続されている。
ＯＲ回路１３は、各メモリ１１ａ〜１１ｄから出力される内部電源回路１２ａ、１２ｂを制御するための信号ＴＥＳＴＶＰＰの論理和を、電源制御信号ＴＥＳＴＶＰＰＩＮとして出力する。電源制御信号ＴＥＳＴＶＰＰＩＮは、内部電源回路１２ａ、１２ｂに、共通の制御信号として入力される。
図示しない論理回路ブロックは、外部パッド１４以外の外部パッドから直接入力される電源電圧で動作するようになっている。例えば、内部電源回路１２ａ、１２ｂからメモリ１１ａ〜１１ｄに供給される電源電圧ＶＰＰは、論理回路ブロックに供給される電源電圧と等しい電圧、または論理回路ブロックに供給される電源電圧より高い電圧（論理回路ブロックに供給される電源電圧以上の電圧）となるように構成される。
次に、上記のように構成された半導体集積回路装置の動作について説明する。
まず、半導体集積回路装置の検査時（テストモード時）に、メモリ選択入力信号ＴＥＳＴＩＮによってメモリ１１ａだけがテスト状態にされ、外部パッド１４によって内部電源回路１２ａ、１２ｂの出力がモニタされる場合の動作について説明する。この場合、電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴはＬレベルなので、メモリ１１ａのＡＮＤ回路１６ａによって出力される電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとメモリ選択入力信号ＴＥＳＴＩＮとの論理積、すなわち信号ＴＥＳＴＶＰＰは、Ｌレベルとなる。そして、Ｌレベルの信号ＴＥＳＴＶＰＰがモードレジスタ１５ａから出力され、メモリ１１ａの外部に出力される。また、このとき、メモリ１１ｂ〜１１ｄから出力される信号ＴＥＳＴＶＰＰもＬレベルとなっている。メモリ１１ａ〜１１ｄから出力された信号ＴＥＳＴＶＰＰは、ＯＲ回路１３に入力され、ＯＲ回路１３によって、内部電源回路１２ａ、１２ｂ両方にＬレベルの電源制御信号ＴＥＳＴＶＰＰＩＮが入力される。これにより、内部電源回路１２ａ、１２ｂ両方が、電源電圧ＶＰＰを供給する状態（活性状態）となり、メモリ１１ａ〜１１ｄに電源電圧ＶＰＰを供給する。そして、電源電圧ＶＰＰが出力される共通電源配線１７に接続された外部パッド１４からメモリテスタによって共通電源配線１７の電圧がモニタされる。なお、このとき内部電源回路１２ａと内部電源回路１２ｂは、それぞれ単独で電源電圧を出力した場合の電源電圧が等しくなるように構成されることが理想的であるが、プロセスのばらつきなどによってそれらが異なる場合、共通電源配線１７の電圧は目標電圧が高い方の内部電源回路が出力する電源電圧となり、目標電圧が低い方の内部電源回路の出力はハイインピーダンス状態になる。
なお、ここではメモリ１１ａだけがテスト状態にされる場合について説明したが、メモリ１１ａ〜１１ｄのうちの複数のメモリがメモリ選択入力信号ＴＥＳＴＩＮによってテスト状態にされる場合でも、同様に共通電源配線１７の電圧をモニタすることができる。
ここで、共通電源配線１７の電圧を所望の電圧に調整する方法としては、電圧モニタによって得られる電圧が所望の電圧になるように、内部電源回路１２ａ、１２ｂの両方に対して同じ電圧トリミングを行う方法がある。例えば、共通電源配線１７の電圧が所望の電圧より０．２Ｖ低かった場合に、内部電源回路１２ａ、１２ｂの両方に対して、目標電圧を０．２Ｖ高くするような電圧トリミングを行うことによって、共通電源配線１７の電圧を所望の電圧に調整することができる。ただし、このように両方の内部電源回路１２ａ、１２ｂに対して同じ電圧トリミングが行われる場合、トリミング前にプロセスのばらつきなどによって内部電源回路１２ａ、１２ｂの目標電圧が異なっており、目標電圧が低い方の内部電源回路の出力がハイインピーダンス状態になっていた場合は、トリミング後も、目標電圧が低い方の内部電源回路の出力はハイインピーダンス状態になる。
また、内部電源回路１２ａ、１２ｂのいずれか一方の出力電圧を調整する方法としては、調整対象ではない方の内部電源回路の目標電圧を電圧トリミング等により一時的に下げた状態で、共通電源配線１７の電圧をモニタし、調整対象の内部電源回路の出力電圧を調整する方法がある。調整対象ではない方の内部電源回路は、その目標電圧が下げられることにより、出力がハイインピーダンス状態になる。よって、共通電源配線１７の電圧は調整対象の内部電源回路の出力電圧となる。したがって、この状態で共通電源配線１７の電圧、すなわち調整対象の内部電源回路の出力電圧をモニタすることにより、モニタ対象の内部電源回路の出力電圧を電圧トリミング等によって調整できる。また、さらにモニタ対象の内部電源回路を切り替えて同様のモニタおよび調整を行うことによって、内部電源回路１２ａ、１２ｂ両方の出力電圧を調整できる。
また、上記の方法で、内部電源回路１２ａ、１２ｂ両方の出力電圧が互いに等しい所望の電圧になるように片方ずつ調整されることによって、メモリの動作により電流が消費される場合に、２つの（複数の）内部電源回路１２ａ、１２ｂが同じ電流供給特性を有するため、設計時に想定した電圧変動に対して、理想的な電流供給を実現できる。
次に、半導体集積回路装置の検査時（テストモード時）に、メモリ選択入力信号ＴＥＳＴＩＮによってメモリ１１ａだけがテスト状態にされ、外部パッド１４からメモリ１１ａに電源電圧が外部印加される場合の半導体集積回路装置の動作について説明する。この場合、電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴはＨレベルなので、メモリ１１ａのＡＮＤ回路１６ａによって出力される電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとメモリ選択入力信号ＴＥＳＴＩＮの論理積、すなわち信号ＴＥＳＴＶＰＰは、Ｈレベルとなる。そして、Ｈレベルの信号ＴＥＳＴＶＰＰがモードレジスタ１５ａから出力され、メモリ１１ａの外部に出力される。また、このとき、メモリ１１ｂ〜１１ｄから出力される信号ＴＥＳＴＶＰＰはＬレベルとなっている。メモリ１１ａ〜１１ｄから出力された信号ＴＥＳＴＶＰＰは、ＯＲ回路１３に入力され、ＯＲ回路１３によって、内部電源回路１２ａ、１２ｂ両方にＨレベルの電源制御信号ＴＥＳＴＶＰＰＩＮが入力される。これにより、内部電源回路１２ａ、１２ｂ両方の出力（電圧出力端子）がハイインピーダンス状態になる（内部電源回路１２ａ、１２ｂが非活性状態になる）。そして、外部パッド１４からメモリ１１ａに所定の電圧が印加される。このとき、メモリ１１ｂ〜１１ｄはスタンバイ状態のため、電流が消費されることはなく、検査上問題は発生しない。
上記のように、半導体集積回路装置の検査時に、メモリ選択入力信号ＴＥＳＴＩＮによってメモリ１１ａ〜１１ｄの動作が制御され、さらに、メモリ選択入力信号ＴＥＳＴＩＮと電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとによって内部電源回路１２ａ、１２ｂの動作が制御される。したがって、電源配線の電圧モニタ、電圧の調整（設定）、および電圧の印加を外部パッド１４から容易に行うことができる。
なお、ここではメモリ１１ａだけに外部パッド１４から電圧が印加される場合について説明したが、メモリ１１ａ〜１１ｄのうちの複数のメモリをメモリ選択入力信号ＴＥＳＴＩＮによってテスト状態にすることによって、複数のメモリに電圧を印加することもできる。
このように、本実施形態の半導体集積回路装置によれば、複数の内部電源回路１２ａ、１２ｂによって１つの外部パッド１４が共有されることにより、電源配線の電圧モニタ等に用いられる外部パッドが削減される。したがって、システムＬＳＩに多数のメモリが搭載された場合にも、駆動能力維持のために多数の内部電源回路が搭載されることによる外部パッドの数の増大が防止される。
また、本実施形態の半導体集積回路装置においては、ＴＥＳＴＶＰＰＩＮがＨレベルの場合は、内部電源回路１２ａ、１２ｂの出力がハイインピーダンス状態になるように構成されているので、テスト時を考慮して共通電源配線１７と各内部電源回路１２ａ、１２ｂとの間にスイッチ等の回路を設ける必要がない。したがって、スイッチ等の回路を設計する必要がない分、設計期間の短縮になる。
さらに、複数の内部電源回路１２ａ、１２ｂによって１つの外部パッド１４が共有されることは、特に、メモリ動作時に消費される電流が大きい回路のパッド数削減に有効な手段である。すなわち、メモリ動作時に消費される電流が大きい回路では、一般に、内部電源回路が多く備えられるので、本発明のように外部パッドが共有される場合の方が、内部電源回路毎に外部パッドが備えられるようにした場合よりも外部パッドの数が大分少なくなる。複数の内部電源回路１２ａ、１２ｂが、例えば、同一チップに混載されたロジック回路に使用する電圧レベルと同じ電圧もしくはメモリ動作に使う前記電圧レベルより昇圧された電圧を発生する内部電源回路である場合も、外部パッドの共有によって外部パッドが削減できることはいうまでもない。
なお、メモリ１１ａ〜１１ｄの種類は、ダイナミックランダムアクセスメモリに限らず、システムＬＳＩに複数搭載されるメモリであればその他の種類のメモリであってもよい。
また、本実施形態においては、メモリ選択入力信号ＴＥＳＴＩＮと電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとの論理積を出力するＡＮＤ回路１６ａ〜１６ｄと、それら論理積の論理和を出力するＯＲ回路１３によって電源制御信号ＴＥＳＴＶＰＰＩＮが生成されるように構成されていたが、電源制御信号ＴＥＳＴＶＰＰＩＮを生成する回路の構成はこれに限らない。例えば、各メモリのメモリ選択入力信号ＴＥＳＴＩＮの論理和を出力するＯＲ回路、およびその論理和、すなわちＯＲ回路の出力と電源供給停止指示信号ＴＥＳＴＶＰＰＣＮＴとの論理積を電源制御信号ＴＥＳＴＶＰＰＩＮとして出力するＡＮＤ回路によって電源制御信号ＴＥＳＴＶＰＰＩＮが生成される構成であってもよい。
《参考例１》
図２は、本発明の参考例１に係る半導体集積回路装置の主要構成を示すブロック図である。同図に示すように、本参考例１の半導体集積回路装置は、メモリ２１ａ〜２１ｄ（複数の回路ブロック）、内部電源回路２２ａ、２２ｂ、および外部パッド１４を備えている。また、メモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂの内部に、モードレジスタ２５ａ〜２５ｆを備えている。また、この半導体集積回路装置は、さらに、図示しない論理回路ブロックを備えている。また、この半導体集積回路装置は、１チップのシステムＬＳＩで構成されている。
メモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂには、各メモリ２１ａ〜２１ｄ、および各内部電源回路２２ａ、２２ｂに対応する個別のマクロ選択入力信号ＰＣＳ１〜ＰＣＳ６が入力される。また、メモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂには、メモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂに共通のテスト入力信号ＰＴＥＳＴおよびテスト入力クロック信号ＰＴＣＫが入力される。
各メモリ２１ａ〜２１ｄは、対応するモードレジスタ２５ａ〜２５ｄによって生成（保持）されたモード設定制御信号Ｍ１〜Ｍｎによって、テスト状態とスタンバイ状態とに制御される。なお、本明細書では、この２つのモードについてしか触れていないが、メモリ２１ａ〜２１ｄが、モード設定制御信号Ｍ１〜Ｍｎによって制御されることにより、より多種のモードの動作を行うようにしてもよい。
また、内部電源回路２２ａ、２２ｂは、それぞれ、対応するモードレジスタ２５ｅ、２５ｆによって生成（保持）されたモード設定制御信号Ｍ１〜Ｍｎによって、メモリ２１ａ〜２１ｄに内部電源電圧ＶＰＰを供給するか、または、出力をハイインピーダンス状態（Ｈｉ−Ｚ状態）にするかどうかが制御される。なお、本明細書では、この２つのモードについてしか触れていないが、内部電源回路２２ａ、２２ｂが、モード設定制御信号Ｍ１〜Ｍｎによって制御されることにより、より多種のモードの動作を行うようにしてもよい。また、内部電源回路２２ａ、２２ｂは、出力電圧の電圧トリミングが可能である。
つまり、メモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂは、それぞれ、モード設定制御信号Ｍ１〜Ｍｎに応じたモードで動作する。
モードレジスタ２５ａ〜２５ｆは、それぞれ、対応するメモリ２１ａ〜２１ｄ、または内部電源回路２２ａ、２２ｂに対してモード設定を行う機能を有する。具体的には、図３に示すように、複数のＤフリップフロップ２６、およびＡＮＤ回路２７を備えている。各モードレジスタ２５ａ〜２５ｆには、テスト入力信号ＰＴＥＳＴ、マクロ選択入力信号ＰＣＳ１〜ＰＣＳ６、およびテスト入力クロック信号ＰＴＣＫが入力される。そして、各モードレジスタ２５ａ〜２５ｆは、入力されるこれらの信号に基づいて、モード設定制御信号Ｍ１〜Ｍｎを生成するようになっている。各モードレジスタは、対応するマクロ選択入力信号ＰＣＳ１〜ＰＣＳ６がＨレベルの場合に、保持するモード設定制御信号Ｍ１〜Ｍｎが、テスト入力信号ＰＴＥＳＴに応じた値に更新される。マクロ選択入力信号ＰＣＳ１〜ＰＣＳ６によって選択されたすべてのメモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂにおいて、モード設定制御信号Ｍ１〜Ｍｎが、メモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂで共通のテスト入力信号ＰＴＥＳＴによって活性化される。
このように、機能が違うメモリ２１ａ〜２１ｄ、および内部電源回路２２ａ、２２ｂのモードが、共通の機能を有するモードレジスタ２５ａ〜２５ｆによって設定される。したがって、テスト時に、選択された回路ブロックと内部電源回路とで違うテストモードが、あるモード設定信号によって設定されること等によるテスト動作不具合が起こらない。
モードレジスタ２５ａ〜２５ｆを同じ構成にすることによって、モードレジスタの設計工数を短縮できる。しかし、モードレジスタの回路面積削減等のために、同じ機能を有するが回路構成の異なるモードレジスタを用いてもよい。
マクロ選択入力信号ＰＣＳ１〜ＰＣＳ６は、対応する内部電源回路２２ａ、２２ｂ、またはメモリ２１ａ〜２１ｄを選択（特定）する場合にはＨレベル（活性化状態）にされ、対応する内部電源回路２２ａ、２２ｂ、またはメモリ２１ａ〜２１ｄを選択（特定）しない場合にはＬレベルにされる。
以上のように構成された半導体集積回路装置において、内部電源回路２２ｂによって供給（発生）される内部電源電圧ＶＰＰのレベルがモニタされ、所望の電圧レベルに設定される時の回路動作について説明する。
このとき、各モードレジスタ２５ａ〜２５ｆには、内部電源回路２２ａ、２２ｂのいずれかを非活性状態にするモード、すなわち、内部電源回路２２ａ、２２ｂのいずれかからメモリ２１ａ〜２１ｄへの出力をハイインピーダンス状態にするモードを示すテスト入力信号ＰＴＥＳＴが、テスト入力クロック信号ＰＴＣＫに同期して１ビットずつシリアルに入力される。また、このとき同時に、マクロ選択入力信号ＰＣＳ５がＨレベルにされるので、モードレジスタ２５ｅにおいて、テスト入力クロック信号ＰＴＣＫがＤフリップフロップ２６にクロック信号として入力される。これにより、所定クロック周期分の時間の経過後、テスト入力信号ＰＴＥＳＴの信号値が、モード設定制御信号Ｍ１〜Ｍｎとして、パラレルに出力される。このモード設定制御信号Ｍ１〜Ｍｎに応じて、内部電源回路２２ａからメモリ２１ａ〜２１ｄへの出力がハイインピーダンス状態になる。この状態において、外部パッド１４には、内部電源回路２２ｂで生成された内部電源電圧ＶＰＰが出力されるので、この内部電源電圧ＶＰＰのレベルを、モニターすることによって所望の電圧レベルに設定できる。
このように、複数の内部電源回路がそれぞれモードレジスタを備え、個々の内部電源回路のモードが、内部電源回路を特定するためのマクロ選択入力信号と複数の各内部電源回路に共通に接続されたテスト入力信号とによって個別に制御される。したがって、パッド数削減効果を得られるとともに、特に、プロセスのばらつき等が原因で、内部電源回路毎に異なる内部電源電圧ＶＰＰが生成されている場合に、テスト入力信号によってモードを設定することにより、すべての内部電源回路によって生成される内部電源電圧ＶＰＰを所望の同じ電圧に設定できる。これによって、例えば、通常動作時にメモリ２１ａ〜２１ｄを動作させるために内部電源回路２２ａおよび内部電源回路２２ｂによって生成される内部電源電圧ＶＰＰの電圧レベルを、プロセスのばらつき等のばらつき要因に関わらず同じにできる。したがって、供給される内部電源電圧を設計値通りにでき、信頼性の高いＬＳＩを製造できる。
また、システムＬＳＩ内で、内部電源回路に関するテスト用回路を、配線を接続するだけの容易な設計によって設計できるため、テスト用回路設計工数を大幅に軽減することができる。
また、本参考例１の半導体集積回路装置では、テスト時に、内部電源電圧ＶＰＰを供給する内部電源回路の数が、テスト入力信号によって設定されるテストモードに応じて変更されるようになっている。したがって、内部電源電圧ＶＰＰを供給する内部電源回路の数をテスト入力信号によって変更することにより、動作するメモリ２１ａ〜２１ｄの数に応じた必要な内部電源回路数の評価等を容易にできる。したがって、最適な内部電源回路数を実デバイスを使って決定できる。
また、メモリ２１ａ〜２１ｄは、内部電源回路２２ａ、２２ｂをテストするモード等、メモリ２１ａ〜２１ｄをテストモードにする必要のないモード等においては、あるモード設定制御信号が活性化される等しても、モード設定制御信号によってモード設定されないようになっている。
また、テストモード時に、マクロ選択入力信号ＰＣＳ１〜ＰＣＳ６によって、メモリ２１ａ〜２１ｄと内部電源回路２２ａ、２２ｂのうちの１つまたは複数が選択されるようになっている。すなわち、マクロ選択入力信号ＰＣＳ１〜ＰＣＳ６のうち、Ｈレベルにされるのは、１つであってもよいし、複数のマクロ選択入力信号のどのような組合せであってもよい。
このように、メモリ２１ａ〜２１ｄと内部電源回路２２ａ、２２ｂのうちの一部をシステムＬＳＩの中の回路マクロとして任意に選択できるようになっているので、テストモードにされるメモリ２１ａ〜２１ｄの数と内部電源電圧ＶＰＰを供給する内部電源回路２２ａ、２２ｂの数との関係の評価を容易に行える。
また、内部電源回路２２ａ、２２ｂは、それぞれ、供給する内部電源電圧ＶＰＰのレベルをトリミングする機能を有している。このように、共通の電圧レベルに設定された内部電源電圧ＶＰＰで通常動作を行わせるためにフューズ（ｆｕｓｅ）等によってトリミングする機能を内部電源回路２２ａ、２２ｂに設けることによって、プロセスばらつき等のばらつき要因の影響が解消されたＬＳＩを製造できる。
《参考例２》
図４は、本発明の参考例２に係る半導体集積回路装置の主要構成を示すブロック図である。同図に示すように、本参考例２の半導体集積回路装置は、モードレジスタ３１（内部電源回路用モードレジスタ）を備え、内部電源回路２２ａ、２２ｂに代えて、内部電源回路３２ａ、３２ｂを備えている点で、参考例１の半導体集積回路装置と異なっている。また、この半導体集積回路装置は、参考例１の半導体集積回路装置と同様に、さらに、図示しない論理回路ブロックを備え、１チップのシステムＬＳＩで構成されている。
モードレジスタ３１は、モードレジスタ２５ａ〜２５ｄ（回路ブロック用モードレジスタ）と同様に、図３に示されるような回路構成を有する。しかし、モードレジスタ３１は、そのＡＮＤ回路２７のマクロ選択入力信号用の入力端子の電圧がＨレベルに固定される点で、モードレジスタ２５ａ〜２５ｄと異なっている。モードレジスタ３１は、モード設定制御信号Ｍ１〜Ｍｎに応じて、内部電源回路制御信号ＰＶＰＰＣＮＴを出力する。内部電源回路制御信号ＰＶＰＰＣＮＴは、内部電源回路３２ａ、３２ｂをハイインピーダンス状態にする場合にＨレベルになり（活性化され）、そうでない場合にはＬレベルになる。
また、内部電源回路３２ａ、３２ｂは、それぞれ、対応するマクロ選択入力信号ＰＣＳ５、ＰＣＳ６がＨレベルの場合に、モードレジスタ３１によって保持されたモード設定制御信号Ｍ１〜Ｍｎに応じたモードで動作する。具体的な構成としては、内部電源回路３２ａ、３２ｂは、内部に制御回路３５ａ、３５ｂを備えている。制御回路３５ａ、３５ｂは、それぞれ、モードレジスタ３１によって出力された内部電源回路制御信号ＰＶＰＰＣＮＴと対応するマクロ選択入力信号ＰＣＳ５、ＰＣＳ６との論理積を信号ＰＶＰＰとして出力するＡＮＤ回路を備えている。内部電源回路３２ａ、３２ｂは、対応する制御回路３５ａ、３５ｂのＡＮＤ回路によって出力された信号ＰＶＰＰがＨレベルの場合には、出力をハイインピーダンス状態にし、Ｌレベルの場合には、メモリ２１ａ〜２１ｄに内部電源電圧ＶＰＰを供給する。
以上のように構成された半導体集積回路装置において、内部電源回路３２ｂによって供給（発生）される内部電源電圧ＶＰＰのレベルがモニタされ、所望の電圧レベルに設定される時の回路動作について説明する。
このとき、内部電源回路３２ａ、３２ｂのいずれかを非活性状態にするモード、すなわち、内部電源回路３２ａ、３２ｂのいずれかからメモリ２１ａ〜２１ｄへの出力をハイインピーダンス状態にするモードを示すテスト入力信号ＰＴＥＳＴが、テスト入力クロック信号ＰＴＣＫに同期して、モードレジスタ２５ａ〜２５ｄ、３１にシリアルに入力される。このテスト入力信号ＰＴＥＳＴがモードレジスタ３１に入力されることにより、モードレジスタ３１において、内部電源回路３２ａ、３２ｂをハイインピーダンス状態にするための内部電源回路制御信号ＰＶＰＰＣＮＴがＨレベルになる。また、このとき同時に、マクロ選択入力信号ＰＣＳ５がＨレベルにされるので、制御回路３５ａのＡＮＤ回路によって出力される信号ＰＶＰＰがＨレベルになる。これにより、内部電源回路３２ａの出力がハイインピーダンス状態となる。この状態において、外部パッド１４には、内部電源回路３２ｂで生成された内部電源電圧ＶＰＰが出力されるので、この内部電源電圧ＶＰＰのレベルを、モニターすることによって所望の電圧レベルに設定できる。このように、複数の内部電源回路３２ａ、３２ｂを制御するために、１つのモードレジスタ３１が共通に使用されるので、モードレジスタの面積オーバーヘッドを削減でき、システムＬＳＩの面積を削減できる。
なお、さらに、メモリ２１ａ〜２１ｄに対応するモードレジスタ２５ａ〜２５ｄとモードレジスタ３１を１つに共通化してもよい。この場合には、モードレジスタの面積削減効果と、テスト設計時にモードレジスタからの出力信号等を通過させる配線を配置する領域のオーバーヘッドとを鑑みて面積優位な設計を行えばよい。
《参考例３》
図５は、本発明の参考例３に係る半導体集積回路装置の主要構成を示すブロック図である。同図に示すように、本参考例３の半導体集積回路装置は、内部電源回路２２ａ、２２ｂに代えて、内部電源回路４２ａ、４２ｂを備えている点で、参考例１の半導体集積回路装置と異なっている。また、この半導体集積回路装置は、参考例１の半導体集積回路装置と同様に、さらに、図示しない論理回路ブロックを備え、１チップのシステムＬＳＩで構成されている。
内部電源回路４２ａ、４２ｂは、モードレジスタ制御回路４５ａ、４５ｂを備えている。
モードレジスタ制御回路４５ａ、４５ｂは、図６に示すように、それぞれ、モードレジスタ４６と制御回路４８を備えている。モードレジスタ４６は、複数のＤフリップフロップ４７を備えている。制御回路４８は、ＡＮＤ回路を備え、回路制御信号を出力する。
内部電源回路４２ａ、４２ｂは、それぞれ、対応するモードレジスタ制御回路４５ａ、４５ｂによって出力される回路制御信号がＨレベルの場合には、出力をハイインピーダンス状態（Ｈｉ−Ｚ状態）にし、回路制御信号がＬレベルの場合には、メモリ２１ａ〜２１ｄに内部電源電圧ＶＰＰを供給する。
以上のように構成された半導体集積回路装置において、内部電源回路４２ｂによって供給（発生）される内部電源電圧ＶＰＰのレベルがモニタされ、所望の電圧レベルに設定される時の回路動作について説明する。
このとき、内部電源回路４２ａ、４２ｂのいずれかを非活性状態にするモード、すなわち、内部電源回路２２ａ、２２ｂのいずれかからメモリ２１ａ〜２１ｄへの出力をハイインピーダンス状態にするモードを示すテスト入力信号ＰＴＥＳＴ、内部電源回路２２ａを選択するか否かを示すマクロ選択入力信号ＰＣＳ５、および内部電源回路２２ａを選択するか否かを示すマクロ選択入力信号ＰＣＳ６が、一連のシリアル信号として、テスト入力クロック信号ＰＴＣＫに同期して、モードレジスタ制御回路４５ａ、４５ｂに１ビットずつ入力される。このとき、マクロ選択入力信号ＰＣＳ５がＨレベルにされている。したがって、これらの入力信号により、モードレジスタ制御回路４５ａ、４５ｂから出力されるモード設定出力信号Ｍｎとマクロ選択出力信号ＰＣＳＰ１がＨレベルになる。これにより、内部電源回路４２ａにおいては、回路制御信号がＨレベル（活性化状態）となり、内部電源回路４２ａの出力がハイインピーダンス状態になる。一方、モードレジスタ制御回路４５ｂ内では、制御回路４８にＬレベルのマクロ選択出力信号ＰＣＳＰ２が入力されているので、内部電源回路４２ｂは前記テストモードにならず、内部電源電圧ＶＰＰを出力する。このように、内部電源回路４２ａ、４２ｂは、それぞれ、対応するモードレジスタ４６に保持されたマクロ選択出力信号ＰＣＳＰ１、ＰＣＳＰ２（選択信号）が、その内部電源回路４２ａ、４２ｂを選択することを示している場合に、そのモードレジスタ４６に保持されたモード設定制御信号に応じたモードで動作する。
このように、本参考例３の半導体集積回路装置では、内部電源回路４２ａ、４２ｂを選択するマクロ選択入力信号が、テスト入力信号と連続するシリアル信号として入力されるので、マクロ選択入力信号用の配線を設ける必要がない。したがって、内部電源回路に接続される配線数が削減されるので、テスト用回路の設計がより容易になり、ＬＳＩの面積の削減が可能になる。
また、内部電源回路４２ａ、４２ｂを選択するマクロ選択入力信号ＰＣＳ５、ＰＣＳ６が、テスト信号ＰＴＥＳＴと同じ入力経路で内部電源回路４２ａ、４２ｂに入力され、内部電源回路４２ａ、４２ｂは、それぞれ、別個の信号経路で、マクロ選択出力信号ＰＣＳＰ１、ＰＣＳＰ２を出力する。そして、各内部電源回路４２ａ、４２ｂには、当該内部電源回路４２ａ、４２ｂから出力されたマクロ選択出力信号ＰＣＳＰ１、ＰＣＳＰ２のうち、当該内部電源回路４２ａ、４２ｂを選択する一方だけが入力され、制御回路４８内のＡＮＤ回路に入力される。
このように、モードレジスタ制御回路４５ａ、４５ｂを含む２つの内部電源回路４２ａ、４２ｂは、いずれも、マクロ選択入力信号ＰＣＳ５、ＰＣＳ６の両方を保持し、互いに同じ回路構成を有する回路ブロック（マクロ）となる。したがって、システムＬＳＩのテスト用回路の設計としては、１種類の内部電源回路を設計し、必要な配線を内部電源回路４２ａ、４２ｂの外部端子に接続すればよくなるので、内部電源回路４２ａ、４２ｂのマクロ設計工数を削減できる。また、マクロ選択入力信号ＰＣＳ５、ＰＣＳ６用の信号線をチップ内に引き回す必要がなくなるので、配線面積を削減できる。
以上のように、上記実施形態及び参考例１〜３においては、内部電源回路が２つ、メモリが４つの例について説明したが、内部電源回路やメモリがどのような個数の場合でも１つの外部パッドによって電圧モニタや電圧の印加を行うことができる。したがって、システムＬＳＩに搭載されるメモリの個数に応じて内部電源回路の個数を変更することが容易にできる。
また、複数の内部電源回路から複数のメモリではなく複数の論理回路ブロックに電源電圧が供給される構成においても本発明を適用できる。例えば、メモリ１１ａ〜１１ｄに代えて４つの論理回路ブロックに内部電源回路１２ａ、１２ｂから電源電圧が供給されるようにしても、パッド削減の効果を得ることができる。つまり、本発明の効果を得るためには、複数の回路ブロックに複数の内部電源回路から共通の電源電圧が供給される構成であればよい。
本発明に係る半導体集積回路装置は、複数の内部電源発生回路を備えた半導体集積回路装置のパッド数を削減できるという効果を有し、例えば、デジタル家電製品等に搭載される、ダイナミックランダムアクセスメモリ等が搭載された半導体集積回路装置等として有用である。
本発明の実施形態に係る半導体集積回路装置の主要構成を示すブロック図である。 本発明の参考例１に係る半導体集積回路装置の主要構成を示すブロック図である。 同、モードレジスタ２５ａ〜２５ｆの構成を示すブロック図である。 本発明の参考例２に係る半導体集積回路装置の主要構成を示すブロック図である。 本発明の参考例３に係る半導体集積回路装置の主要構成を示すブロック図である。 同、モードレジスタ制御回路４５ａ、４５ｂの構成を示すブロック図である。
１１ａ〜１１ｄ メモリ
１２ａ、１２ｂ 内部電源回路
１３ ＯＲ回路
１４ 外部パッド
１５ａ〜１５ｄ モードレジスタ
１６ａ〜１６ｄ ＡＮＤ回路
１７ 共通電源配線

Claims (4)

  1. 同一チップ上に、複数の回路ブロックと、上記複数の回路ブロックに共通の電源電圧を供給する複数の内部電源回路とを備えた半導体集積回路装置であって、
    上記複数の回路ブロックと上記複数の内部電源回路とを互いに接続する共通電源配線と、
    上記共通電源配線に接続された外部パッドとを備え、
    上記各内部電源回路は、所定の電源制御信号によって、上記電源電圧を供給するか否かが制御されるように構成され、
    上記電源制御信号による制御は、上記複数の回路ブロックの少なくとも１つがテストモードである場合に行われ、
    さらに、上記各回路ブロックにそれぞれ対応して設けられており、当該回路ブロックを上記テストモードにするときＨレベルになる回路ブロックテスト制御信号と、上記電源電圧の供給停止を指示するときＨレベルになる電源供給停止指示信号との論理積をそれぞれ出力する複数のＡＮＤ回路と、
    上記各ＡＮＤ回路から出力された論理積の論理和を上記電源制御信号として出力するＯＲ回路とを備えていることを特徴とする半導体集積回路装置。
  2. 同一チップ上に、複数の回路ブロックと、上記複数の回路ブロックに共通の電源電圧を供給する複数の内部電源回路とを備えた半導体集積回路装置であって、
    上記複数の回路ブロックと上記複数の内部電源回路とを互いに接続する共通電源配線と、
    上記共通電源配線に接続された外部パッドとを備え、
    上記各内部電源回路は、所定の電源制御信号によって、上記電源電圧を供給するか否かが制御されるように構成され、
    上記電源制御信号による制御は、上記複数の回路ブロックの少なくとも１つがテストモードである場合に行われ、
    さらに、上記各回路ブロックをそれぞれ上記テストモードにするときＨレベルになる複数の回路ブロックテスト制御信号の論理和を出力するＯＲ回路と、
    上記論理和と上記電源電圧の供給停止を指示する電源供給停止指示信号との論理積を上記電源制御信号として出力するＡＮＤ回路とを備えていることを特徴とする半導体集積回路装置。
  3. 請求項１または請求項２の半導体集積回路装置であって、
    上記内部電源回路は、上記電源電圧を供給しない場合、出力をハイインピーダンス状態にするように構成されていることを特徴とする半導体集積回路装置。
  4. 請求項１または請求項２の半導体集積回路装置であって、
    上記各回路ブロックはメモリであり、かつ、同一チップ上に、上記メモリとは別に、論理回路ブロックを備え、
    上記内部電源回路から上記メモリに供給される共通の電源電圧は、上記論理回路ブロックに供給される電源電圧以上の電圧であることを特徴とする半導体集積回路装置。
JP2007030917A 2006-04-27 2007-02-09 半導体集積回路装置 Expired - Fee Related JP5013895B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007030917A JP5013895B2 (ja) 2006-04-27 2007-02-09 半導体集積回路装置
KR1020070030339A KR20070105847A (ko) 2006-04-27 2007-03-28 반도체집적회로장치
TW096111743A TW200802374A (en) 2006-04-27 2007-04-03 Semiconductor integrated circuit
US11/730,683 US7779277B2 (en) 2006-04-27 2007-04-03 Power control for a plurality of internal power supply circuits of a semiconductor integrated circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006123768 2006-04-27
JP2006123768 2006-04-27
JP2007030917A JP5013895B2 (ja) 2006-04-27 2007-02-09 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2007317345A JP2007317345A (ja) 2007-12-06
JP5013895B2 true JP5013895B2 (ja) 2012-08-29

Family

ID=38648055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007030917A Expired - Fee Related JP5013895B2 (ja) 2006-04-27 2007-02-09 半導体集積回路装置

Country Status (4)

Country Link
US (1) US7779277B2 (ja)
JP (1) JP5013895B2 (ja)
KR (1) KR20070105847A (ja)
TW (1) TW200802374A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004851B4 (de) * 2006-02-02 2012-06-06 Qimonda Ag Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
KR20100019702A (ko) * 2008-08-11 2010-02-19 주식회사 하이닉스반도체 전원 공유가 가능한 반도체 집적회로 및 그 전원 공유 방법
FR3026206B1 (fr) * 2014-09-23 2017-12-01 Inside Secure Procede de contremesure contre une attaque par analyse de consommation electrique pour dispositif cryptographique

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139826A (ja) * 1984-07-28 1986-02-26 富士通株式会社 電源装置
JP3095586B2 (ja) * 1993-08-27 2000-10-03 株式会社東芝 電源容量報知装置
JPH09204240A (ja) * 1996-01-24 1997-08-05 Fujitsu Ltd 電力供給装置
JPH10201090A (ja) * 1996-12-27 1998-07-31 Nec Eng Ltd 電源装置
US6118323A (en) 1997-01-10 2000-09-12 Texas Instruments Incorporated Electrostatic discharge protection circuit and method
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP2002208275A (ja) * 2001-01-11 2002-07-26 Matsushita Electric Ind Co Ltd 半導体集積回路およびその検査方法
JP2003036673A (ja) 2001-07-24 2003-02-07 Mitsubishi Electric Corp 半導体記憶装置
JP4974202B2 (ja) * 2001-09-19 2012-07-11 ルネサスエレクトロニクス株式会社 半導体集積回路
JP3673245B2 (ja) * 2002-06-28 2005-07-20 株式会社東芝 情報処理装置および同装置における電源制御方法
JP3738001B2 (ja) 2002-12-03 2006-01-25 松下電器産業株式会社 半導体集積回路装置
JP2004280970A (ja) * 2003-03-17 2004-10-07 Renesas Technology Corp 半導体記憶装置
JP2005259267A (ja) 2004-03-11 2005-09-22 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP4666342B2 (ja) * 2004-07-26 2011-04-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100724564B1 (ko) * 2005-07-07 2007-06-04 삼성전자주식회사 반도체 메모리 장치
US7170811B1 (en) * 2005-08-31 2007-01-30 International Business Machines Corporation Separate variable power supply to on-chip memory using existing power supplies
JP4108705B2 (ja) * 2005-10-06 2008-06-25 エヌイーシーコンピュータテクノ株式会社 電源装置及び電源装置の制御方法

Also Published As

Publication number Publication date
US7779277B2 (en) 2010-08-17
US20070253125A1 (en) 2007-11-01
TW200802374A (en) 2008-01-01
KR20070105847A (ko) 2007-10-31
JP2007317345A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
US5978948A (en) Semiconductor circuit system, method for testing semiconductor integrated circuits, and method for generating a test sequence for testing thereof
US7002364B2 (en) Semiconductor device for reducing the number of probing pad used during wafer test and method for testing the same
US20040004876A1 (en) Circuit and method for selecting reference voltages in semiconductor memory device
US7102413B2 (en) Semiconductor integrated circuit device
US7256604B1 (en) Semiconductor device
JP3804733B2 (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路
JP5013895B2 (ja) 半導体集積回路装置
US7739571B2 (en) Semiconductor integrated circuit and system LSI having a test expected value programming circuit
JP7179165B2 (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
JP3597972B2 (ja) プログラマブルロジックデバイス及びその試験方法並びに試験用データ作成方法
US7284171B2 (en) Integrated circuit device
US20100225330A1 (en) Method of testing electric fuse, and electric fuse circuit
US6367044B1 (en) Semiconductor integrated circuit device
JP2009159509A (ja) 半導体集積回路装置及び半導体集積回路装置の試験方法
GB2520506A (en) Partial Scan Cell
JP2007188931A (ja) 半導体装置
US20160069956A1 (en) Channel control circuit and semiconductor device having the same
US20030115519A1 (en) Parallel testing system for semiconductor memory devices
US7269771B1 (en) Semiconductor device adapted for forming multiple scan chains
JP4690731B2 (ja) 半導体装置とそのテスト装置及びテスト方法。
KR100338825B1 (ko) 복합메모리소자의 테스트 장치
US6888367B1 (en) Method and apparatus for testing integrated circuit core modules
JP2001296334A (ja) 集積回路および故障検出方法
JP2021141204A (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
JP2006118995A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5013895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees