CN101147206A - 测试装置和测试方法 - Google Patents

测试装置和测试方法 Download PDF

Info

Publication number
CN101147206A
CN101147206A CNA2006800091004A CN200680009100A CN101147206A CN 101147206 A CN101147206 A CN 101147206A CN A2006800091004 A CNA2006800091004 A CN A2006800091004A CN 200680009100 A CN200680009100 A CN 200680009100A CN 101147206 A CN101147206 A CN 101147206A
Authority
CN
China
Prior art keywords
tested
test
data
test data
storeies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800091004A
Other languages
English (en)
Inventor
新岛启克
佐藤新哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101147206A publication Critical patent/CN101147206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明的目的在于比传统方法更有效地测试多个被测试存储器。本发明提供测试多个被测试存储器的测试装置。该测试装置包括：与多个被测试存储器的数据输入输出端子通过总线相连、与数据输入输出端子之间发送接收数据的数据输入输出部；经由数据输入输出部、向多个被测试存储器并行地提供测试数据的测试数据提供部；与测试数据的提供同步、向多个被测试存储器并行地提供可写入信号的写入控制部；为多个被测试存储器的每个连续地提供可读取信号的读取控制部；将从各个被测试存储器连续读出的测试数据与期待值进行比较的比较部；以某一测试数据与期待值不一致为条件，检测对输出了该测试数据的被测试存储器写入失败的检测部。

Description

测试装置和测试方法
技术领域
本发明涉及测试装置和测试方法。特别是本发明涉及并行地测试多个被测试存储器的测试装置以及测试方法。本申请与下述的日本申请有关。对于承认引用文献的参考的指定国家，通过参考下述的申请中所记载的内容，引用至本申请，成为本申请的一部分。
1.特愿2005-355024号申请日2005年12月8日
背景技术
以提高测试的效率为目的，设计了能够并行地测试多个被测试存储器的半导体存储器测试装置。具体地，半导体存储器测试装置向多个被测试存储器的每个写入测试数据，使写入的该测试数据从多个被测试存储器的每个输出。然后，通过判断各个输出的测试数据是否与期待值数据一致，判断各个被测试存储器的好坏。
此处，当被测试存储器为闪存时，由于读写错误的产生，这些多个被测试存储器的测试所需要的时间不同一。因此，对于测试失败已确定的被测试存储器，设计了控制其不进行之后的测试，以使不妨碍其它被测试存储器的测试等各种功能，以期获得测试的高效率。
另外，由于在现阶段，不知有关在先申请技术文献的存在，所以省略了关于在先技术文献的相关记载。
上述的半导体存储器测试装置包括分别和多个被测试存储器相对应，控制对于相应被测试存储器的测试数据的输入输出的电路(以下，称为输入输出电路)。因此，能分别从多个被测试存储器并行地读取测试数据，判断每个被测试存储器的好坏。当被测试存储器为闪存时，测试数据的读取顺序如下。首先，半导体存储器测试装置向各个被测试存储器发出读取开始的命令，直到闪存数据输出的准备结束为止等待规定的时间。接着，半导体存储器测试装置从各个被测试存储器中并行地依次读取多个测试数据。
此处，支配测试数据读取所需时间的是从发出读取开始命令开始至最初的数据被读出为止的等待时间。因此，即使是从多个被测试存储器并行地读取测试数据，由此减少的读取所需要的时间却很少。进一步，在测试数据写入时可以向多个被测试存储器同时写入同一数据的情况也很多。这样，存在这些多个输入输出电路没有被有效应地用于测试效率提高的情况。
对此，如果能够省略一部分没有被有效利用的输入输出电路，减少其数量，就能够节约测试装置的规模和设置费用。此结果，例如使可以同时并行地进行测试的被测试存储器的数量增加，能提高测试整体的能率。还有，优选即使省略一部分输入输出电路，也不会破坏并行地测试闪存的各种功能。
发明内容
因此，本发明的目的在于提供能够解决上述问题的测试装置以及测试方法。此目的通过专利申请范围内独立权项中所记载的特征的组合来实现。另外，丛属权项规定了本发明更有利的具体例。
根据本发明的第1技术方案，提供测试多个被测试存储器的测试装置，包括：与所述多个被测试存储器的数据输入输出端子通过总线相连，与所述输入输出端子间发送接收数据的输入输出部；经由所述输入输出部，向所述多个被测试存储器并行地提供测试数据的测试数据提供部；与所述测试数据的提供同步，通过向所述多个被测试存储器并行地提供可写入信号，向所述多个被测试存储器并行地写入所述测试数据的写入控制部；通过分别对所述多个被测试存储器连续地提供可读取信号，经由所述数据输入输出部，分别从所述多个被测试存储器连续地读取所述测试数据的读取控制部；将从各个所述被测试存储器连续地读取的所述测试数据与期待值进行比较的比较部；以某一所述测试数据与期待值不一致为条件，检测对输出了该测试数据的所述被测试存储器的写入不良的检测部。
另外，所述被测试存储器也可以是对于某一读取命令，输出1个存储器块大小的多个所述测试数据的存储器，所述读取控制部对所述多个被测试存储器并行地提供读取命令，通过对各个所述被测试存储器依次提供所述可读取信号，从所述多个被测试存储器并行地读取1个存储器块大小的所述测试数据。
另外，也可以进一步包括：当所述检测部检测出写入失败时，所述测试数据提供部以及所述写入控制部对发生了写入失败的所述被测试存储器再次写入测试数据，当所述检测部对同一个所述被测试存储器检测出预先设定次数的写入失败时，屏蔽该被测试存储器的测试，进行其它所述被测试存储器的测试的测试屏蔽部。
另外，也可以进一步包括：以所述检测部检测出写入失败为条件，将表示存在所述写入失败的存储器块为坏块的失败信息进行存储的存储部；当测试各个所述多个被测试存储器所具有的某一存储器块时，基于所述存储部所存储的失败信息，屏蔽该存储器块为坏块的所述被测试存储器的测试，进行其它的所述被测试存储器的测试的测试屏蔽部。
根据本发明的第2形态是提供测试多个被测试存储器的测试方法，包括：经由与所述多个被测试存储器的数据输入输出端子通过总线相连、与所述数据输入输出端子之间发送接收数据的数据输入输出部，向所述多个被测试存储器并行地提供测试数据的测试数据提供步骤；与所述测试数据的提供同步，通过向所述多个被测试存储器并行地提供可写入信号，对所述多个被测试存储器并行地写入所述测试数据的写入控制步骤；通过分别对所述多个被测试存储器连续地提供可读取信号，经由所述数据输入输出部，分别从所述多个被测试存储器连续地读取所述测试数据的读取控制步骤；将从各个所述被测试存储器连续读取的所述测试数据和期待值进行比较的比较步骤；以某一所述测试数据与期待值不一致为条件，检测对输出了该测试数据的所述被测试存储器的写入失败的检测步骤的测试方法。
还有，上述的发明概要并没有列举出本发明必要特征的全部，这些特征的各种组合当然也构成发明。
根据本发明，能比现有方法更高效地测试多个被测试存储器。
附图说明
图1表示测试装置10的全体构成。
图2是被测试存储器100-1～2周围的连接电路的图。
图3表示读出控制器140以及失效存储器150的功能构成。
图4表示关于本发明的实施方式的测试装置10在数据写入时的动作时序。
图5表示关于本发明的实施方式的测试装置10在数据读取时的动作时序。
图6表示本实施方式的变形例中的读出控制器140以及失效存储器150的功能构成。
10：测试装置               100：被测试存储器
110：时序发生器            120：模式发生器
130：波形成形器            132：数据输出部
135：时间输出部            138：时间输出部
140：读出控制器            150：失效存储器
152：坏块存储器            154：地址失效存储器
160：数据输入输出部        170：驱动器
180：电压提供部            200：端子侧测量电路
210：时间比较部            220：逻辑比较部
230：匹配检测部            232：解多路选择器
234：解多路选择器          240：DUT侧测量电路
242：全部路径检测部        245：计数器部
248：或门          250：多路选择器
256：多路选择器    258：多路选择器
260：测试屏蔽部    262：或门
272：解多路选择器  280：多路选择器
290：选择部
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并不用于限定权利要求内的发明。另外，在实施方式中说明的特征的组合对于发明的解决方法来说并非全部是必须的。
图1表示测试装置10的全体构成。测试装置10测试被测试装置100-1～2的存储器功能。此处，被测试存储器100-1～2可以分别是例如半导体存储器或者增加了存储器功能的SoC(芯片系统System on Chip))等，作为一例，可以是闪存。在闪存中，读取数据所需要的时间包括从发出读取开始命令开始，至读取最初的数据为止的等待时间和实际传送数据的时间之和。此等待时间要远远大于数据的传送所需要的时间，此等待时间对于数据读取所需要的时间长短起支配作用。因此，即使在每个被测试存储器中设置了数据输入输出所需要的电路，由此缩短的所需要的时间却很少。对此，在本实施例中，测试装置10通过代替每个被测试存储器的输入输出电路，对于多个被测试存储器设置1个输入输出电路(在本实施例中是数据输入输出部160)，在不降低测试效率的情况下，达到简化测试装置10的构成的目的。另外，在写入测试数据时，通过从1个输入输出电路对多个被测试存储器并行地写入同一个测试数据，达到减少测试所需要的时间的目的。
测试装置10包括：时序发生器110、模式发生器120、波形成形器130、读出控制器140、失效存储器150、数据输入输出部160、驱动器170-1～2、电压提供部180和测试屏蔽部260。时序发生器110基于从模式发生器120输出的测试速率信号，生成表示测试的1周期的周期时钟，提供给波形生成器130。另外，时序发生器110对读出控制器140输出选通信号。此选通信号是控制比较从被测试存储器100-1～2输出的输出模式与期待值模式的时间的信号。模式发生器120生成为被测试存储器100-1～2提供的测试模式，提供给波形生成器130。另外，模式发生器120对读出控制器140输出为了向被测试存储器100-1～2写入测试数据的命令以及为了从被测试存储器100-1～2读取测试数据的命令。
波形成形器130基于接收了提供的周期时钟以及测试模式，形成测试模式的波形，向数据输入输出部160以及驱动器170-1～2输出。读出控制器140是关于本发明的检测部的一例，将从数据输入输出部160取得的测试数据与从模式发生器120取得的期待值模式进行比较。然后，读出控制器140以某一测试数据与期待值不一致为条件，检测对于输出了该测试数据的被测试存储器的写入失败，将此检测结果写入失效存储器150。失效存储器150围绕构成被测试存储器100-1～2的多个块的每个，存储此块是否是包含规定数量以上的数据错误的坏块。
数据输入输出部160与被测试存储器100-1～2的数据输入输出端子相连，在和此数据输入输出端子之间发送接收数据。各个驱动器170-1～2与被测试存储器100-1～2的各个相对应设置。然后，各个驱动器170-1～2通过对对应的被测试存储器输出可写入信号或者可读取信号，读取或者写入被测试存储器100-1～2。
电压提供部180输出对被测试存储器100-1～2的输入信号的基准电压(VI)。即，例如从波形成形器130输出的输入信号由数据输入输出部160内的驱动器基于基准电压(VI)进行放大，输入至被测试存储器100-1～2。另外，电压提供部180输出作为比较从被测试存储器100-1～2输出的输出信号的电压的对象的基准电压(VO)。即，例如来自被测试存储器100-1～2的输出通过数据输入输出部160内的比较器与基准电压(VO)进行比较，与从模式发生器120输出的期待值模式在读出控制器140中进行比较。比较的结果是，当检测出被测试存储器不良的情况下，表示此不良意思的信息被存储在失效存储器150中。另外，测试屏蔽部260在读出控制器140对于同一个被测试存储器检测出预先设定次数的写入不良时，屏蔽该被测试存储器的测试，进行其它被测试存储器的测试。
图2是被测试存储器100-1～2周围的连接电路的图。波形成形器130包括数据输出部132、时间输出部135-1～2、时间输出部138-1～2。数据输出部132经由数据输入输出部160向被测试存储器100-1～2并行地提供测试数据。即，数据输出部132对于被测试存储器100-1～2只提供一组测试数据，数据输入输出部160将接收了提供的测试数据向与被测试存储器100-1～2的任何一个通过总线相连的信号线输出。
时间输出部135-1～2作为关于本发明的写入控制部发挥作用。即，时间输出部135-1与被测试存储器100-1相对应设置，与测试数据的提供同步，通过向被测试存储器100-1提供可写入信号，对被测试存储器100-1写入测试数据。另外，时间输出部135-2与被测试存储器100-2相对应设置，与时间输出部135～1并行地、与测试数据的提供同步，向被测试存储器100-2提供可写入信号。此结果是时间输出部135-2与时间输出部135-1能够并行地对被测试存储器100-2写入测试数据。
另外，当被测试存储器100-1～2例如是闪存等的情况下，如果由于一次的写入/读取不良的检测，被测试存储器未被认为不合格，则直到能够正确读取为止的重试次数成为问题。因此，测试装置10在即使检测出瞬间不良的情况下，也反复写入直到重试次数达到上限次数为止。
具体说数据输出部132以及时间输出部135-1～2在由后述的读出控制器140检测出写入失败的情况下，对于发生了此写入失败的被测试存储器再次写入测试数据。更详细地说，数据输出部132以及时间输出部135-1～2当由后述的匹配检测部230输出了匹配信号的情况下，输出下一个测试数据，只要不输出匹配信号，便基于规定的测试周期，不断地写入同一个测试数据。
时间输出部138-1～2具有本发明涉及的读取控制部的功能。即，时间输出部138-1与被测试存储器100-1相对应设置，通过对被测试存储器100-1连续地提供可读取信号，经由数据输入输出部160分别从被测试存储器100-1～2连续地读取测试数据。另外，时间输出部138-2与被测试存储器100-2相对应设置，通过对被测试存储器100-2连续地提供可读取信号，经由数据输入输出部160分别从被测试存储器100-1～2连续地读取测试数据。
数据输入输出部160与被测试存储器100-1以及被测试存储器100-2的数据输入输出端子通过总线相连。然后，数据输入输出部160从数据输出部132将接收了提供的测试数据对这些数据输入输出端子输出。另外，数据输入输出端子160将从被测试存储器100-1～2输出的测试数据向读出控制器140输出。
各个驱动器170-1～2与被测试存储器100-1～2分别对应设置。驱动器170-1将从时间输出部135-1输出的可写入信号基于输入信号的基准电压(VI)调整为规定的电压电平，施加到被测试存储器100-1的可写入信号输入用的端子(WE)。另外，驱动器170-1将从时间输出部138-1输出的可读取信号基于基准电压(VI)调整为规定的电压电平，施加到被测试存储器100-1的可读取信号输入用的端子(RE)。
同样地，驱动器170-2将从时间输出部135-2输出的可写入信号基于基准电压(VI)调整为规定的电压电平，施加到被测试存储器100-1的端子(WE)。另外，驱动器170-2将从时间输出部138-2输出的可读取信号基于基准电压(VI)调整为规定的电压电平，施加到被测试存储器100-2的端子(RE)。
图3表示读出控制器140以及失效存储器150的功能构成。读出控制器140在被测试存储器100-1～2的每个数据输入输出端子上具有测量电路与数据输入输出端子IO1～IOn分别对应的测量电路，分别为不同端子的测量电路200-1～n。即，读出控制器140具有端子测量电路200-1～n。在图3中，作为这些测量电路的代表，对于和IO1对应的不同端子测量电路200-1进行说明。
不同端子测量电路200-1包括：时间比较部210；逻辑比较部220；匹配检测部230；解多路选择器232-1～2；DUT不同测量电路240-1～2；多路选择器250-1～2；多路选择器256；多路选择器258和选择部290。时间比较部210对于分别从被测试存储器100-1～2连续地读取的测试数据，测试表示其测试数据的信号的输出时间。在此测试中，采用了从数据输入输出部160提供的选通信号。逻辑比较部220将分别从被测试存储器100-1～2连续读取的测试数据与从模式发生器120提供的期待值进行比较。
匹配检测部230对于从数据输入输出端子IO1～n输出的各个测试数据，将由逻辑比较部220比较的比较结果作为输入。然后，匹配检测部230在输入的全部比较结果表示测试数据与期待值一致的情况下，将表示此意思的匹配信号向模式发生器120以及解多路选择器231-1输出。另外，匹配检测部230在从多路选择器258接收了强制匹配信号时，与比较结果无关，输出匹配信号。
解多路选择器232-1基于表示正在测试哪个被测试存储器的选择信号(SELCMD)，向DUT侧测量电路240-1或者DUT侧测量电路240-2输出匹配信号。另外，解多路选择器232-2基于选择信号(SELCMD)，将测试数据和期待值的比较结果向DUT侧测量电路240-1或者DUT侧测量电路240-2输出。DUT侧测量电路240-1～2分别和被测试存储器100-1～2的各个相对应设置。
在各个DUT侧测量电路240-1～2中，判断各个被测试存储器的好坏的方法被周知。但当被测试存储器100-1～2为闪存的情况下，DUT侧测量电路240-1～2大致采用以下这样的构成。DUT分别的测量电路249-1～2分别具有全路径(all pass)检测部242-1～2的每个；计数器部245-1～2的每个；或门248-1～2的每个。全路径检测部242-1对于被测试存储器100-1内作为测试对象的块，在从此块经由IO1输出的全部测试数据被正确读取的情况下，将表示此意思的信号向多路选择器250-1以及或门248-1输出。同样地，全路径检测部242-2对于被测试存储器内作为测试对象的块，在从此块经由1O1输出的全部测试数据被正确读取的情况下，将表示此意思的信号向多路选择器250-1以及或门248-2输出。
或门248-1将表示不良的检测次数达到上限次数的信号，以及表示从测试对象的块经由IO1输出的全部测试数据被正确读取的信号作为输入，将这些信号的逻辑和向或门262-1输出。或门248-2将表示不良的检测次数达到上限次数的信号，以及表示从测试对象的块经由IO1输出的全部测试数据被正确读取的信号作为输入，将这些信号的逻辑和向或门262-2输出。
计数器部245-1对于被测试存储器100-1直到在全部数据输入输出端子上的测试数据和期待值一致为止，重复读取的次数进行计数。另外，此次数达到预先设定的上限次数时，计数器部245-1向多路选择器250-2输出此次数，将表示达到了上限次数意思的控制信号向或门248-1输出。同样地，计数器部245-2对于被测试存储器100-2直到在全部数据输入输出端子上的测试数据和期待值一致为止，重复读取的次数进行计数。另外，此次数达到预先设定的上限次数时，计数器部245-2向多路选择器250-2输出此次数，将表示达到了上限次数意思的控制信号向或门248-2输出。
多路选择器250-1基于选择信号(SELCMD)选择全部路径检测部242-1或者全部路径检测部242-2的输出信号，向多路选择器256输出。多路选择器252-2基于选择信号(SELCMD)选择计数器部245-1或者计数器部245-2的输出信号，向多路选择器256输出。多路选择器256将逻辑比较部220的比较结果、多路选择器250-1的输出信号以及多路选择器252-2的输出信号并串行发送至失效存储器150。
多路选择器258基于选择信号(SELCMD)选择和被测试存储器100-1对应的写入禁止信号或者和被测试存储器100-2对应的写入禁止信号，作为强制匹配信号向匹配检测部230输出。选择部290与分别由时间输出部138-1～2输出的可读取信号同步，输出选择信号(SELCMD)。此选择信号被输出至解多路选择器232-1～2、多路选择器252-1～2、多路选择器258以及解多路选择器272-1～2。
另外，失效存储器150具有坏块存储器152-1～2、地址失效存储器154-1～2、解多路选择器272-1～2。坏块存储器152-1～2是本发明的存储部的一例，以读出控制器140检测出写入失败为条件，将表示存在此写入失败的存储器块作为坏块的失败信息进行存储。更具体说，坏块存储器152-1存储被测试存储器100-1的失败信息，坏块存储器152-2存储被测试存储器100-2的失败信息。然后，解多路选择器272-1根据选择信号(SELCMD)选择坏块存储器152-1或者坏块存储器152-2，对于选择的坏块存储器，存储由读出控制器140提供的失败信息。代之以将由1个地址空间构成的存储器的一部分区域作为坏块存储器152-1发挥功能，其它的区域作为坏块存储器152-2发挥功能，根据对应于SELCMD的地址，存取此存储器也可以。
地址失效存储器154-1～2将被测试存储器100-1～2输出的数据和期待值不一致的结果存储于和该数据对应的地址。更具体说，地址失效存储器154-1对于被测试存储器100-1输出的数据，存储其数据和期待值不一致的结果，地址失效存储器154-2对于被测试存储器100-2输出的数据，存储其数据和期待值不一致的结果。然后，解多路选择器272-2对于根据选择信号(SELCMD)选择的地址失效存储器，将由读出控制器140提供的、表示失败的数据进行存储。代之以将由1个地址空间构成的存储器的一部分区域作为地址失效存储器154-1发挥功能，其它的区域作为地址失效存储器154-2发挥功能也可以。
测试屏蔽部260在对被测试存储器100-1～2分别具有的某一存储器块进行测试时，基于在坏块存储器152中所存储的失败信息，将其存储器块为坏块的被测试存储器的测试屏蔽，进行其它的被测试存储器的测试。具体说，测试屏蔽部260具有或门262-1～2。或门262-1将作为测试对象的块中，表示失败检测次数达到了上限次数的信号以及表示从此块开始经由IO1输出的全部测试数据被正确地读取的信号的逻辑和从或门248-1输入。另外，或门262-1将在坏块存储器152-1中存储的失败信息作为输入。在任何一个输入信号为真的情况下，或门262-1使对被测试存储器100-1以后的测试变为无效，输出写入禁止信号。
同样地，或门262-2将表示失败检测次数达到了上限次数的信号，以及表示从此块开始经由IO1输出的全部测试数据被正确地读取的信号的逻辑和从或门248-2输入。另外，或门262-2将在坏块存储器152-2中存储的失败信息作为输入。在任何一个输入信号为真的情况下，或门262-2为使对被测试存储器100-2以后的测试变为无效，输出写入禁止信号。多路选择器258接收此写入禁止信号，向匹配检测部230输出强制匹配信号。此结果是，在以后的测试中，使测试数据与期待值通常一致这样进行控制。由此，可将已经被判断为失败的被测试存储器的测试加以屏蔽，使其它的被测试存储器的测试能够进行，进一步，能防止向已经被判断为正常的块的多余的数据写入，使测试效率提高。
选择部290输出选择信号(SELCMD)，为了选择作为测试对象的被测试存储器100-1或者被测试存储器100-2。此选择信号与为了从被测试存储器100-1～2读取测试数据的可读取信号同步，在从被测试存储器100-1～2读取测试数据的时间输出。还有，根据图3所示的功能构成，有必要和被测试存储器100-1～2的每个分别对应设置DUT的测量电路240-1～2，还可增加电路的必要面积。但是，根据近年的ASIC的技术革新，电路的贴装密度变得极高，该程度的电路增加所带来的电路规模的增加微乎其微。另一方面，使测试装置10的输入输出端子减少，在测试装置10的导入、管理成本削减方面是有效果的，通过对多个被测试存储器只设置1个数据输入输出部160，可以实现此目的。
图4表示本发明的实施方式的测试装置10在数据写入时的动作时序。在第0周期至第x+l周期的每个周期中，时间输出部135-1～2分别对被测试存储器100-1～2并行地提供可写入信号。与此同步，数据输出部132经由数据输入输出部160向被测试存储器100-1～2并行地提供测试数据。
提供的测试数据的格式由被测试存储器100-1～2的标准规定。在图4的例子中，具体说，数据输出部132首先输出用于指示数据的写入的命令(CMD)(第0周期)。接着，数据输出部132将作为指定写入对象的列和行的数据连续地输出(第1至第3周期)。进一步，数据输出部132作为写入对象的数据将测试数据连续输出(第4至第x周期）。最后，数据输出部132输出表示作为写入对象的数据输出结束的意思的命令(CMD)(第x+1周期)。
接收此写入处理，被测试存储器100-1使表示处于写入处理中的信号R/B为“0”，被测试存储器100-2使表示处于写入处理中的信号R/B为“0”。在两个被测试存储器中，在信号R/B为“1”的时刻，结束由测试装置10对被测试装置100-1～2的测试数据的写入。
以上，如本图的例子，测试装置10分别对被测试存储器100-1～2进行测试数据的写入。在此写入处理中，测试装置10利用1个数据输入输出部160，能够分别对被测试存储器100-1～2并行地同时写入同一个测试数据。
图5表示关于本发明的实施方式的测试装置10在数据读取时的动作时序。在第0周期开始至第3周期的各个周期中，时间输出部135-1～2为了向被测试存储器100-1～2发送读取数据的命令，输出可写入信号。与此同步，数据输出部132输出指示从被测试存储器读取1个存储器块数据的命令(CMD)(第0周期）。接着，数据输出部132输出作为读取对象的地址(从第1周期至第3周期)。根据此命令，可以输出位于指定地址的、1个存储器块的测试数据。
如果指定了作为读取对象的地址，被测试存储器100-1～2开始进行可以输出其地址中的数据的状态的处理。在此处理的处理中，R/B信号为“0”。在图5的例子中，因为指示了对被测试存储器100-1～2并行地进行读取，所以被测试存储器100-1的R/B以及被测试存储器100-2的R/B都为“0”。然后，在第x+1周期中，被测试存储器100-1的处理结束，在第x+2周期中，被测试存储器100-2的处理结束。
接着，数据输出部132对被测试存储器100-1～2并行地提供读取命令。在图5的例子中，数据输出部132首先对被测试存储器100-1输出读取第n个列的数据的命令，接着，对被测试存储器100-2输出读取第n个列的数据的命令。然后，数据输出部132对被测试存储器100-1输出读取第n+1个列的数据的命令，接着，对被测试存储器100-2输出读取第n+1个列的数据的命令。
与此同步，时间输出部138-1～2依次对各个被测试存储器100-1～2提供可读取信号。例如，首先，时间输出部138-1对被测试存储器100-1提供可读取信号(第x+1～2个周期)。接着，时间输出部138-2对被测试存储器100-2提供可读取信号(第x+3～4个周期)。然后，时间输出部138-1对被测试存储器100-1提供可读取信号(第x+5～6个周期)。接着，时间输出部138-2对被测试存储器100-2提供可读取信号(第x+7～8个周期)。这样，通过时间输出部138-1～2对被测试存储器100-1～2依次交互地输出可读取信号，可以分别从被测试存储器100-1～2并行地读取1个存储器块大小的测试数据。
还有，这样分别从被测试存储器100-1～2交互地读取测试数据的情况和分别从被测试存储器100-1～2并行地读取测试数据的情况相比较，需要2倍的时间。但是，如前所述，支配测试数据读取所需要时间的是从发出读取命令开始至读取最初的测试数据为止所需要的时间。进一步，测试数据的读取可以和测试周期的周期分别进行，例如，也可以用至此为止的读取周期的1/2周期进行测试数据的读取。此结果是即使在从被测试存储器100-1～2交互地读取测试数据的情况下，也可以用至此为止相同的处理时间以及功率消耗结束处理。
图6表示本实施方式的变形例中的读出控制器140以及失效存储器150的功能构成。本变形例的目的在于对各个被测试存储器100-1～2并行地进行时间测试以及逻辑测试。本变形例中，读出控制器140与图3所示的读出控制器140同样地具有端子不同的测量电路200-1～n。在本变形例中，端子分别的测量电路200-1～n与图3中所示的端子分别的测量电路200-1不同，代替逻辑比较部220，包括逻辑比较部220-1～2；代替匹配检测部230，包括匹配检测部230-1～2。另外，端子分别的测量电路200-1也可以不包括解多路选择器232-1～2，代之以具有多路选择器280。
另外，本变形例中，时间比较部210从测试装置10输入和各个被测试存储器100-1～2对应的选通信号。然后，时间比较部210基于输入的选通信号，相对于各个被测试存储器100-1～2独立地，测试表示测试数据的信号的输出时间。逻辑比较部220-1和被测试存储器100-1相对应地设置，将从被测试存储器100-1连续地读取的测试数据和期待值依次相比较，将比较结果向匹配检测部230-1发送。另外，逻辑比较部220-1在从或门262-1输入了写入禁止信号时，即使测试数据和期待值不一致的情况下，也输出表示它们一致的比较结果。
同样地，逻辑比较部220-2和被测试存储器100-2相对应地设置，将从被测试存储器100-2连续地读取的测试数据和期待值依次相比较，将比较结果向匹配检测部230-2发送。另外，逻辑比较部220-2在从或门262-2输入了写入禁止信号时，即使测试数据和期待值不一致的情况下，也输出表示它们一致的比较结果。
匹配检测部230-1和被测试存储器100-1相对应设置，对于从被测试存储器100-1的数据输入输出端子IO1～n输出的各个测试数据，将由逻辑比较部220-1进行了比较的比较结果作为输入。然后，匹配检测部230-1在输入的全部比较结果表示测试数据和期待值一致的情况下，将表示此意思的匹配信号向DUT侧测量电路240-1以及DUT侧测量电路240-2输出。
同样地，匹配检测部230-2和被测试存储器100-2相对应设置，对于从被测试存储器100-2的数据输入输出端子IO1～n输出的各个测试数据，将由逻辑比较部220-2进行了比较的比较结果作为输入。然后，匹配检测部230-2在输入的全部比较结果表示测试数据和期待值一致的情况下，将表示此意思的匹配信号向DUT侧测量电路240-1以及DUT侧测量电路240-2输出。
多路选择器280将由逻辑比较部220-1以及逻辑比较部220-2的比较结果向多路选择器256串行发送。多路选择器256将从多路选择器280接收的比较结果和从多路选择器250-1～2接收的比较结果并串行地向失效存储器150输出。
这样，根据本变形例，不需要每个被测试存储器的输入输出电路，能够减小测试装置10的电路必要的面积等。
以上，利用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式中所记载的范围。本领域的技术人员明白对上述实施方式可以进行各种变更或者改良。施加了这种变更或者改良的实施方式也包含在本发明的技术范围之内，这点从权利要求的记载中可以清晰明了。

Claims (5)

1.一种测试装置，是测试多个被测试存储器的测试装置，其特征在于包括：
与所述多个被测试存储器的输入输出端子通过总线相连、与所述数据输入输出端子之间发送接收数据的输入输出部；
经由所述数据输入输出部，向所述多个被测试存储器并行地提供测试数据的测试数据提供部；
通过与所述测试数据的提供同步，向所述多个被测试存储器并行地提供可写入信号，对所述多个被测试存储器并行地写入所述测试数据的写入控制部；
通过分别对所述多个被测试存储器连续地提供可读取信号，经由所述数据输入输出部，分别从所述多个被测试存储器连续地读取所述测试数据的读取控制部；
分别从多个被测试存储器连续地读取的所述测试数据和期待值相比较的比较部；
以某一所述测试数据与期待值不一致为条件，检测对输出了该测试数据的所述被测试存储器的写入不良的检测部。
2.根据权利要求1所述的测试装置，其特征在于，
所述被测试存储器对于某一读取命令，输出1个存储器块大小的多个所述测试数据；
所述读取控制部对所述多个被测试存储器并行地提供读取命令，通过对各个所述被测试存储器依次提供所述可读取信号，从所述多个被测试存储器并行地读取1个存储器块大小的所述测试数据。
3.根据权利要求1所述的测试装置，其特征在于，进一步包括：
所述检测部检测出写入失败时，所述测试数据提供部以及所述写入控制部对发生了写入失败的所述被测试存储器再次写入测试数据；
当所述检测部对同一个所述被测试存储器检测出预先设定的次数的写入失败时，屏蔽该被测试存储器的测试，进行其它所述被测试存储器的测试的测试屏蔽部。
4.根据权利要求1所述的测试装置，其特征在于，进一步包括：
以所述检测部检测出写入失败为条件，将存在所述写入失败的存储器块表示为坏块的失败信息进行存储的存储部；
当测试各个所述多个被测试存储器所具有的某一存储器块时，基于所述存储部中所存储的失败信息，屏蔽该存储器块为坏块的所述被测试存储器的测试，进行其它的所述被测试存储器的测试的测试屏蔽部。
5.一种测试方法，是测试多个被测试存储器的测试方法；其特征在于包含：
与所述多个被测试存储器的数据输入输出端子通过总线相连、与所述数据输入输出端子之间经由数据输入输出部发送接收数据，向所述多个被测试存储器并行地提供测试数据的测试数据提供步骤；
与所述测试数据的提供同步，通过向所述多个被测试存储器并行地提供可写入信号，对所述多个被测试存储器并行地写入所述测试数据的写入控制步骤；
通过分别对所述多个被测试存储器连续地提供可读取信号，经由所述数据输入输出部，分别从所述多个被测试存储器连续地读取所述测试数据的读取控制步骤；
将分别从所述被测试存储器中连续地读取的所述测试数据与期待值相比较的比较步骤；
以某一所述测试数据与期待值不一致为条件，检测对输出了该测试数据的所述被测试存储器的写入失败的检测步骤。
CNA2006800091004A 2005-12-08 2006-11-28 测试装置和测试方法 Pending CN101147206A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005355024A JP2007157303A (ja) 2005-12-08 2005-12-08 試験装置および試験方法
JP355024/2005 2005-12-08

Publications (1)

Publication Number Publication Date
CN101147206A true CN101147206A (zh) 2008-03-19

Family

ID=38122689

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800091004A Pending CN101147206A (zh) 2005-12-08 2006-11-28 测试装置和测试方法

Country Status (7)

Country Link
US (1) US20080229163A1 (zh)
EP (1) EP1959456A1 (zh)
JP (1) JP2007157303A (zh)
KR (1) KR20070114291A (zh)
CN (1) CN101147206A (zh)
TW (1) TW200731273A (zh)
WO (1) WO2007066541A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193055A (zh) * 2010-01-26 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102338848A (zh) * 2010-07-16 2012-02-01 英飞凌科技股份有限公司 用于半导体芯片的晶片级测试的方法和系统
CN102800367A (zh) * 2011-05-27 2012-11-28 爱德万测试株式会社 测试装置及测试方法
CN102890968A (zh) * 2011-07-22 2013-01-23 南亚科技股份有限公司 执行测试模式操作的管芯及其实施测试模式操作的方法
CN103366831A (zh) * 2013-07-25 2013-10-23 上海宏力半导体制造有限公司 存储器的检测方法
CN101853692B (zh) * 2009-04-03 2014-06-18 群联电子股份有限公司 具闪存测试功能的控制器及其储存系统与测试方法
CN104217765A (zh) * 2014-09-09 2014-12-17 武汉新芯集成电路制造有限公司 闪存芯片操作时间的测量方法
CN104299653A (zh) * 2013-07-16 2015-01-21 拉碧斯半导体株式会社 半导体装置及其测试方法
CN104425041A (zh) * 2013-08-29 2015-03-18 韩商联测股份有限公司 能够对多个存储器进行独立控制的测试装置
CN104916321A (zh) * 2014-03-14 2015-09-16 恩智浦有限公司 可再编程存储器中的一次编程
CN109147860A (zh) * 2017-06-27 2019-01-04 华邦电子股份有限公司 存储器存储装置及其测试方法
CN113009315A (zh) * 2021-02-20 2021-06-22 上海燧原科技有限公司 接口转换电路、芯片、芯片测试系统及方法
CN113009317A (zh) * 2021-02-20 2021-06-22 上海燧原科技有限公司 接口转换电路、芯片、芯片测试系统及方法
CN113009316A (zh) * 2021-02-20 2021-06-22 上海燧原科技有限公司 接口转换电路、多芯片互联系统及其测试方法
CN113961405A (zh) * 2021-09-30 2022-01-21 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN114076889A (zh) * 2021-11-18 2022-02-22 长江存储科技有限责任公司 测试系统和测试方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008020555A1 (fr) * 2006-08-14 2008-02-21 Advantest Corporation Dispositif de test et procédé de test
US7802166B2 (en) 2006-09-27 2010-09-21 Qimonda Ag Memory controller, memory circuit and memory system with a memory controller and a memory circuit
KR101150961B1 (ko) * 2007-06-12 2012-05-30 가부시키가이샤 어드밴티스트 시험 장치
JP5190288B2 (ja) * 2008-03-28 2013-04-24 株式会社アドバンテスト 試験装置および試験方法
JP2013045481A (ja) * 2011-08-24 2013-03-04 Fujitsu Ltd 集積回路，集積回路の試験装置および集積回路の試験方法
KR101955212B1 (ko) * 2012-01-06 2019-05-30 에스케이하이닉스 주식회사 반도체 장치
CN103617810A (zh) * 2013-11-26 2014-03-05 中国科学院嘉兴微电子与系统工程中心 嵌入式存储器的测试结构及方法
US10896106B2 (en) * 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
US11990197B2 (en) * 2020-12-21 2024-05-21 Micron Technology, Inc. Peak power management connectivity check in a memory device
CN114167258B (zh) * 2021-11-29 2024-03-22 上海御渡半导体科技有限公司 一种ate测试系统的数据存储和读取装置及方法
JP2023084421A (ja) 2021-12-07 2023-06-19 キオクシア株式会社 半導体装置及びその試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871384B2 (ja) * 1996-11-01 2007-01-24 株式会社アドバンテスト 半導体メモリ試験装置用不良解析メモリ
JP2000137996A (ja) * 1998-10-29 2000-05-16 Ando Electric Co Ltd メモリｉｃテストシステム
US7073106B2 (en) * 2003-03-19 2006-07-04 International Business Machines Corporation Test method for guaranteeing full stuck-at-fault coverage of a memory array
JP2005332506A (ja) * 2004-05-20 2005-12-02 Sharp Corp メモリテスト装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853692B (zh) * 2009-04-03 2014-06-18 群联电子股份有限公司 具闪存测试功能的控制器及其储存系统与测试方法
CN102193055B (zh) * 2010-01-26 2013-08-21 爱德万测试株式会社 测试装置及测试方法
CN102193055A (zh) * 2010-01-26 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102338848B (zh) * 2010-07-16 2015-12-16 英飞凌科技股份有限公司 用于半导体芯片的晶片级测试的方法和系统
CN102338848A (zh) * 2010-07-16 2012-02-01 英飞凌科技股份有限公司 用于半导体芯片的晶片级测试的方法和系统
US9304166B2 (en) 2010-07-16 2016-04-05 Infineon Technologies Ag Method and system for wafer level testing of semiconductor chips
CN102800367A (zh) * 2011-05-27 2012-11-28 爱德万测试株式会社 测试装置及测试方法
CN102800367B (zh) * 2011-05-27 2016-03-09 爱德万测试株式会社 测试装置及测试方法
CN102890968A (zh) * 2011-07-22 2013-01-23 南亚科技股份有限公司 执行测试模式操作的管芯及其实施测试模式操作的方法
CN102890968B (zh) * 2011-07-22 2015-04-08 南亚科技股份有限公司 执行测试模式操作的管芯及其实施测试模式操作的方法
CN104299653A (zh) * 2013-07-16 2015-01-21 拉碧斯半导体株式会社 半导体装置及其测试方法
CN103366831A (zh) * 2013-07-25 2013-10-23 上海宏力半导体制造有限公司 存储器的检测方法
CN104425041A (zh) * 2013-08-29 2015-03-18 韩商联测股份有限公司 能够对多个存储器进行独立控制的测试装置
CN104425041B (zh) * 2013-08-29 2017-12-26 韩商联测股份有限公司 能够对多个存储器进行独立控制的测试装置
CN104916321B (zh) * 2014-03-14 2019-01-29 恩智浦有限公司 可再编程存储器中的一次编程
CN104916321A (zh) * 2014-03-14 2015-09-16 恩智浦有限公司 可再编程存储器中的一次编程
CN104217765A (zh) * 2014-09-09 2014-12-17 武汉新芯集成电路制造有限公司 闪存芯片操作时间的测量方法
CN104217765B (zh) * 2014-09-09 2017-11-24 武汉新芯集成电路制造有限公司 闪存芯片操作时间的测量方法
CN109147860B (zh) * 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
CN109147860A (zh) * 2017-06-27 2019-01-04 华邦电子股份有限公司 存储器存储装置及其测试方法
CN113009315A (zh) * 2021-02-20 2021-06-22 上海燧原科技有限公司 接口转换电路、芯片、芯片测试系统及方法
CN113009317A (zh) * 2021-02-20 2021-06-22 上海燧原科技有限公司 接口转换电路、芯片、芯片测试系统及方法
CN113009316A (zh) * 2021-02-20 2021-06-22 上海燧原科技有限公司 接口转换电路、多芯片互联系统及其测试方法
CN113009317B (zh) * 2021-02-20 2024-03-29 上海燧原科技股份有限公司 接口转换电路、芯片、芯片测试系统及方法
CN113961405A (zh) * 2021-09-30 2022-01-21 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN113961405B (zh) * 2021-09-30 2022-10-28 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN114076889A (zh) * 2021-11-18 2022-02-22 长江存储科技有限责任公司 测试系统和测试方法

Also Published As

Publication number Publication date
KR20070114291A (ko) 2007-11-30
US20080229163A1 (en) 2008-09-18
EP1959456A1 (en) 2008-08-20
JP2007157303A (ja) 2007-06-21
WO2007066541A1 (ja) 2007-06-14
TW200731273A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
CN101147206A (zh) 测试装置和测试方法
CN100375198C (zh) 装有存储器和逻辑芯片的可测试存储器芯片的半导体器件
EP1684082B1 (en) Test apparatus and method
KR100681363B1 (ko) 테스트 시스템
US20100008170A1 (en) Semiconductor tester and testing method of semiconductor memory
CN101075482B (zh) 半导体存储器及其测试方法
US5936900A (en) Integrated circuit memory device having built-in self test circuit with monitor and tester modes
EP0472266A2 (en) A semiconductor memory with improved test mode
US20030233604A1 (en) Memory device test system and method
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US7911861B2 (en) Semiconductor memory device and method of testing semiconductor memory device
CN1741196B (zh) 非易失性存储器的试验方法
CN104094357B (zh) 执行并行存储测试的装置和方法
US20080052570A1 (en) Memory device testable without using data and dataless test method
US20050262401A1 (en) Central processing unit and micro computer
US20020138802A1 (en) Built-in test support for an integrated circuit
WO2008020555A1 (fr) Dispositif de test et procédé de test
EP1411435A2 (en) Command set for a software programmable verification tool having built-in selftest (bist) for testing and debugging an embedded device under test (dut)
KR19980032494A (ko) 메모리 시험장치
EP1411434A2 (en) A software programmable verification tool having a single built-in self-test (bist) module for testing and debugging multiple memory modules in a device under test (dut)
US6438048B1 (en) Nonvolatile memory and high speed memory test method
CN101000795A (zh) 半导体存储装置
US6785174B2 (en) Testing method and device for non-volatile memories having a LPC (low pin count) communication serial interface
JP4704131B2 (ja) 試験装置、及び試験方法
US20040001366A1 (en) Device and method for reading non-volatile memories having at least one pseudo-parallel communication interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication