CN104916321A - 可再编程存储器中的一次编程 - Google Patents

可再编程存储器中的一次编程 Download PDF

Info

Publication number
CN104916321A
CN104916321A CN201510111801.XA CN201510111801A CN104916321A CN 104916321 A CN104916321 A CN 104916321A CN 201510111801 A CN201510111801 A CN 201510111801A CN 104916321 A CN104916321 A CN 104916321A
Authority
CN
China
Prior art keywords
write
memory element
data value
memory
write operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510111801.XA
Other languages
English (en)
Other versions
CN104916321B (zh
Inventor
马克·沃克莱尔
菲利普·特温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104916321A publication Critical patent/CN104916321A/zh
Application granted granted Critical
Publication of CN104916321B publication Critical patent/CN104916321B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

使用可再编程存储设备的一部分来实现永久数据存储。存储设备包括多个电可擦存储元件和控制器。多个电可擦存储元件配置为存储数据。每个存储元件在达到写入故障状态之前可编程多个写入周期。控制器耦合到所述多个存储元件。控制器包括接收机和写入引擎。接收机配接收用于将所选的存储元件驱动到写入故障状态的指令。写入引擎在多个写入操作中将数据值重复写入所选的存储元件，直到建立所选的存储元件的写入故障状态为止。

Description

可再编程存储器中的一次编程
背景技术
电子存储设备一般可以分为一次可编程(OTP)存储设备或可再编程存储设备。还存在另一种称作多次可编程(MTP)存储设备的专用存储设备，这涉及了对晶片生产工艺的改变。
OTP存储设备具有伴随有熔丝和反熔丝的存储元件。一旦将数据值编程到OTP存储元件中，熔丝被烧断以创建永久开路电路，或者反熔丝被编程以创建永久闭合电路。这防止OTP存储元件被再编程为存储不同的数据值。OTP存储元件无限期保持所写入的数据值，或者只要所存储的状态能够被存储元件物理保持就保持所写入的数据值(可以通过经由绝缘体的电子漂移将数据保持限制在例如浮栅晶体管中)。
可再编程存储设备允许随时间擦除和/或重写独立的数据块(例如，字节、页或其他分段)。按照这种方式，可以用新数据盖写可再编程存储设备上的数据。将数据写入或重写入存储元件的每一个操作被指定为写入周期。通常，这些设备能够承受几千个(例如，3000-5000个或更多)写入周期，同时仍然确保能够准确地从独立的存储元件读取数据。
电可擦可编程只读存储器(EEPROM)和闪存是当前可用类型的可再编程存储设备的示例。EEPROM和闪存介质具有独立可擦分段，所述独立可擦分段在变得不可靠之前能够被多次重写。一些可再编程存储设备跟踪并存储数据写入信息，以便跟踪独立存储元件、块或分段上的累积使用或耗损。因此，这种信息也称作耗损信息。一些存储设备还使用耗损均衡技术来在存储元件的不同块或分段上分布写入操作，以避免存储器的一个块或分段比相同设备上的其他块或分段更快被用坏。
在传统电路设计中，存储设备专门用作OTP或可再编程存储设备。因此，需要两个单独的专用存储设备以便在相同的电路设计中实现OTP和可再编程存储器两者。存储设备的复制可能在设计时间和芯片尺寸方面消耗非常大。此外，与某些类型的可再编程存储设备相比，OTP存储设备消耗相对大的硅面积。此外，OTP存储设备容易遭受硬件调查(investigation)和未授权的比特恢复(例如，使用电子显微镜)，而至少一些类型的可再编程存储设备不能够被轻易调查或读取。
发明内容
公开了存储设备的示例。在一个实施例中，存储设备包括多个电可擦存储元件和控制器。所述多个电可擦存储元件配置为存储数据。每个存储元件在达到写入故障状态之前可编程多个写入周期。控制器耦合到所述多个存储元件。控制器包括接收机和写入引擎。接收机接收用于将所选的存储元件驱动到写入故障状态的指令。写入引擎在多个写入操作中将数据值重复写入所选的存储元件，直到建立所选的存储元件的写入故障状态为止。还描述了存储设备和相应系统的其他实施例。
还描述方法的实施例。在一个实施例中，所述方法包括：接收指令以将所选的存储元件块驱动到写入故障状态，以永久存储数据值的指令。所述方法还包括：执行多个重复的写入操作以向多个电可擦存储元件中的所选的存储元件块写入数据值。所述方法还包括：确认不同的写入操作不会改变数据值。还描述了方法的其他实施例。
附图说明
通过以本发明的原理的示例结合附图来说明的以下详细描述，根据本发明的其他方面将变得清楚。
图1示出了具有数据存储能力的计算机设备的一个实施例的示意框图。
图2示出了图1的存储设备的控制器的更详细实施例的示意框图。
图3示出了针对永久写入操作来使用可再编程存储设备的一部分的方法的一个实施例的流程图。
图4示出了向可再编程存储设备内的存储位置重复写入数据值的方法的一个实施例的流程图。
图5示出了对永久写入可再编程存储器内的存储位置的数据值的状态进行确认的方法的一个实施例的流程图。
贯穿说明书，相似的参考数字可以用于表示相似的元素。
具体实施方式
将容易理解，本文一般性描述并在附图中示出的实施例的部分是可以以多种不同配置来布置和设计的。因此，如图所示，以下对各个实施例的更详细描述不旨在限制本公开的范围，而仅仅是说明了各个实施例。尽管图中示出了实施例的多个方面，然而除非专门指出，否则附图不必按比例绘制。
在不脱离本发明的精神和基本特点的前提下，可以以其他特定形式来体现本发明。描述的实施例在各个方面都被看作是说明性的而非限制性的。因此本发明的范围由所附权利要求来指定，而不是由该详细描述来指定。权利要求的等价物的含义和范围之内的所有改变都涵盖在权利要求的范围内。
贯穿本说明书对特征、优点的引述或类似语言并不意味着本发明实现的所有特征和优点应当在或就在本发明的任意单个实施例中。而是，将引述特征和优点的语言理解为意味着结合实施例描述的特定特征、优点或特性包含在本发明的至少一个实施例中。因此，贯穿本说明书对对特征和优点的论述以及类似的语言可以但不是必须指的是相同的实施例。
此外，描述的本发明的特征、优点和特性可以以任意合适的方式组合在一个或多个实施例中。通过本文的描述，相关领域技术人员将认识到，没有特定实施例的某些特征或优点中的一个或多个也可以实现本发明。在其他实例中，特定实施例中可以认识到附加的特征和优点，这些附加的特征和优点可以不是在本发明的全部实施例中都存在的。
贯穿本说明书对“一个实施例”、“实施例”的引述或类似语言意味着结合指定实施例而描述的具体特征、结构或特性包含在本发明的至少一个实施例中。因此贯穿本说明书的短语“在一个实施例中”、“在实施例中”或类似语言可以但不是必须全都指的是相同的实施例。
尽管本文描述了多个实施例，然而所描述的实施例中的至少一些在可再编程存储设备中实现了等同的OTP功能。不将熔丝(或反熔丝)实现到存储器芯片设计中，而是通过将数据值写入所需的次数以将对应的存储元件强制为写入故障状态来在可再编程存储设备中实现永久存储能力。通过将存储元件驱动到写入故障状态，写入的数据值变成被烧入或熔断到存储元件中。这防止了后续的写入操作改变所存储的数据值。
本文使用的术语“永久”用于描述存储不能被后续写入操作改变的数据值。然而应理解，存储位置处存储的实际电子可以因为诸如保持故障等其他因素而随时间改变。保持故障可以由于存储的电子迁移通过相邻绝缘体而引起，这导致随时间流逝存储的电子越来越少。因此，本文中对于将数据“永久”写入存储位置的描述指的是能够在新位置写入新数据，而不意味着对任何具体存储技术的保持能力的任何限制。
此外，尽管本说明书中经常提到EEPROM及其功能，然而其他类型的存储设备和技术也可以实现该功能(或等同的功能)。一些实施例可以利用对闪存(块可寻址，而不是字节可寻址)的特定引述来实现，一些实施例可以利用诸如SmartMedia或xD Picture Card存储格式等外部存储器来实现。尽管每种类型的可再编程存储器可以以不同方式存储数据，然而本文中的描述以存储元件作为数据的单一比特的基本存储大小(或以对应的技术可实现的最小原子大小)。存储元件可以操作为块或其他成组的分段，以便于在存储设备上读取、写入和/或擦除数据。
本文描述的永久存储功能的实施例可以实现在存储设备内的一部分或一小部分存储元件上。对于实现模块的设备，这意味着可以使用模块中的一些来永久存储数据值，而可以使用其余模块进行数据值的再编程。可以使用映射图或其他跟踪数据结构来存储关于以下的指定：保留哪些模块(或其他分段)以用于存储永久数据值。相反，跟踪数据结构可以指定可再编程模块，而其余模块用于永久数据存储。备选地，在一些实施例中，可以使用存储设备内的所有存储元件来存储永久数据值(这在某种意义上等同于专用OTP存储设备)。
可以利用多种类型的存储器通过改变设计参数来促使在存储设备的部分或小部分上实现本文描述的功能。当前正在开发多种类型的潜在存储技术，以便与EEPROM竞争，提出的这些设计旨在通过允许数百万或数十亿或更多的写入周期来最小化老化问题。在一些实施例中，可以改变设计参数和/或制造技术，以便有目的地仅在存储设备中的少许存储元件上再引入潜在的老化问题。按照这种方式，受影响的存储元件可以用于OTP存储器存储，而不影响已有存储设备设计上的其他存储元件的增加的老化和可写入性。
图1示出了具有数据存储能力的计算机设备100的一个实施例的示意框图。所示的计算机设备100包括处理器(CPU)102、输入/输出(I/O)管理器104、储存设备(storage device)106和电子存储设备(electronicmemory device)108。尽管本文中以特定的组件示出并以特定功能描述了所示的计算机设备100，然而计算机设备和系统的其他实施例可以包括更少或更多的组件以实现相同的、更少的或更多的功能。
计算机设备100可以包括典型计算设备中的其他典型组件，包括但不限于促进贯穿计算机设备100以及在计算机设备100内的多个组件之间的数据通信的电路(总线、桥接器等)。通常，计算机设备100可以是任意类型的计算设备，包括但不限于个人电脑、平板电脑、移动设备、外围设备、工作站、网络服务器、路由器、交换机或包括存储设备108的任何其他设备，如以下所述。在一些实施例中，计算机设备100可以不包含本文描述的附加组件的一些或全部，存储设备108或者用于存储能够被再编程的数据以及无法被再编程的数据的等同硬件设备除外。
通常，处理器102是任意类型的数据处理设备或数据处理设备的组合。处理器102执行指令以使计算机设备100实现操作。在一些实施例中，处理器102加载并执行操作系统，所述操作系统提供了用于用户交互的界面。处理器102还可以加载文件或其他数据结构管理系统，以管理计算机设备100上存储的文件或其他数据结构。计算机设备100在处理器102的类型和/或能够由处理器102执行的处理功能102方面没有限制。
在一个实施例中，I/O管理器104促进接收至计算设备100的输入并将来自计算设备100的输出提供至用户和/或另一计算设备接收。I/O管理器104可以与一个或多个外围设备(未示出)接口连接，如，键盘、鼠标、轨迹球、触摸板、显示屏、电话、无线收发机、指示灯和扬声器等。计算机设备100在能够由I/O管理器104管理的I/O功能方面没有限制。
在一个实施例中，储存设备106将文件和/或其他数据结构或信息存储在非易失性储存设备中。储存设备106可以针对所存储的信息实现文件系统或其他阻止结构。在一些实施例中，处理器102可以访问储存设备106上存储的信息，以便获取和执行与计算机设备的操作相关的一个或多个指令。此外，储存设备106可以存储可以由处理器102执行的一个或多个软件程序或应用或其一部分。计算机设备100在储存设备106的类型、可以存储的信息的类型和/或储存设备106的组织结构或其他功能方面没有限制。
描述的存储设备108包括控制器110和多个存储元件112。存储元件112中的至少一些被指定用于永久数据存储。本文中将指定的存储元件112称作OTP存储元件114，因为这些存储元件114提供了与传统OTP存储元件类似的永久存储功能，区别在于是在可再编程存储环境中。然而，在OTP存储元件处对这些存储元件的指定不需要使用熔丝或反熔丝或者可能在传统OTP存储元件中使用的其他传统技术。备选地，这些指定的存储元件114可以称作永久存储元件、保留存储元件或其他类似指定。在任何情况下，用于这些存储元件114的指定不需要除了本文各个实施例中描述的之外的任何传统或特殊功能。
本文描述的实施例中的至少一些在EEPROM存储设备内实现了OTP存储元件。尽管不同的实施例可以呈现多种特性，然而与使用熔丝和反熔丝的传统技术相比，使用EEPROM技术的实施例允许以实质上更小的硅面积来实现OTP功能。闪存的一些实施例可以在传统OTP存储设备中针对1比特所需的相同面积上实现大约100比特。EEPROM和闪存设备的容量优势可以导致对OTP存储元件的附加使用。此外，使用EEPROM技术来实现OTP功能的实施例可以比传统OTP设备更安全，因为使用EEPROM实现的OTP比特不能通过使用电子显微镜或其他入侵技术被容易地读取。出于类似的原因，EEPROM技术不易于遭受未授权的硬件调查。这些特性使得EEPROM成为一个合适选择以便在可再编程存储设备中实现OTP功能，而不是使用专用OTP存储设备或尝试以另一提出的可再编程技术实现OTP功能。
控制器110耦接到存储元件112以允许控制器110从存储元件112读取数据、从存储元件112擦除数据以及向存储元件112写入数据。下文中，具体地在参考图2的描述中，提供了控制器110的实施例的详细内容。
尽管存储设备108被示为具有控制器110和存储元件112，然而其他实施例可以将控制器110的功能与存储元件112分开。例如，可以将存储元件112实现在外部存储设备上，而可以将控制器110实现在与所述外部存储设备分离但是与所述外部存储设备通信的另一设备上。
存储元件112可以是任何类型的可再编程存储元件。在一个实施例中，存储元件112是浮栅晶体管。其他实施例可以基于诸如电荷撷取闪存(charge trap flash)、磁阻随机存取存储器(MRAM)、铁电RAM、相位变化存储器(PCM)、硅-氧化物-氮化物-氧化物-硅(SONOS)、可编程金属化单元、电阻性RAM、忆阻器(memristor)、NvSRAM、迹线轨道存储器、纳米RAM、多节存储器(Millipede memory)、浮置结栅(FJG)RAM、磁泡存储器(bubble memory)或其他类似存储技术等技术来实现存储元件的版本。
在一些实施例中，保留或指定一小部分或一部分存储元件112以用作OTP存储元件114。按照这种方式，经存储元件112是可再编程的，然而可以允许控制器110将OTP存储元件114驱动到OTP存储元件114不再可再编程的状况。在一个实施例中，可以通过将OPT存储元件114强制到写入故障状态或模式来实现这一点。一旦实现了写入故障状态，后续的写入操作对存储的数据值将具有很小影响或没有影响。换言之，附加的写入周期不显著改变所存储的数据值或者根据存储的信号或条件解释的数据值。即使存储元件的实际电子、信号或其他条件特性可以略微改变，这种略微改变不会被解释为由所存储的信号表示的比特值的改变。
对于某些类型的存储技术，可以通过将OTP存储元件144再编程多于写入周期数目的次数来实现写入故障。通常，写入周期的数目是可以已知的或估计的。此外，本文描述的方法可以用于确认OTP存储元件114中的一个或多个已达到写入故障状态。
在备选实施例中，除了写入周期的总数以外，或者取代写入周期的总数，可以使用其他方法。例如，在一些实施例中，可以增加向OTP存储元件施加的写入电压，以使用更少数目的写入周期向写入故障状态加速。在另一示例中，延长一些或全部写入周期的写入时间可以更快地向写入故障状态加速。
图2示出了图1的存储设备108的控制器100的更详细实施例的示意框图。所示的控制器110包括收发机120、地址转换器122、写入引擎124和读取引擎126。控制器110还包括数据值产生器130、比较器132、映射图134以及一个或多个寄存器138。尽管将控制器110示出和描述为具有特定的组件和功能，然而控制器100的其他实施例可以包括更少或更多的组件以实现相同、更少或更多的功能。
在一个实施例中，收发机120包括用于从其他计算机组件接收信号的硬件(例如，接收机)。例如，收发机120可以包括接收机，以便从处理器102接收用于将数据存储在存储设备108中的指令。在一些实施例中，这些指令还可以指定为在OTP存储元件114之一中永久存储数据或者在其他存储元件112之一中暂时存储数据。此外，这些指令可以提供将哪些存储元件112指定为OTP存储元件114的指示。在更特定的示例中，接收机可以接收将所选的OPT存储元件114驱动到写入故障状态的指令。
收发机120还可以包括用于向其他计算机组件发送信号的硬件(即，发射机)。例如，收发机120可以响应于读取操作来发送从存储元件112中的一个或多个获取的数据。此外，收发机120可以发送指令确认，以确认指令的执行，例如读取指令或者将特定存储元件112指定为OPT存储元件114的指令。
在一个实施例中，地址转换器122将存储地址从一个寻址方案转换到另一个寻址方案。例如，处理器102可以使用逻辑地址(例如，逻辑块地址(LBA))来参考存储位置，地址转换器122可以将这些逻辑地址转换成物理地址(例如，物理块地址(PBA)以参考存储设备108内的特定我物理存储位置。在其他实施例中，可以实现多于两种寻址方案，地址转换器122可以在两个或更多个寻址层之间转换。
通常，写入引擎124促使将数据写入存储设备108内的存储位置。在一些实施例中，写入引擎124向存储元件112的阵列的行和/或列施加特定的电压电平，以便将电压信号(即，电子)存储在存储设备108内的特定位置。这种电压电平和用于向特定存储元件写入的技术对于已知的浮栅晶体管特性而言是技术中已知的。在其他实施例中，写入引擎124可以使用与用于实现存储设备108的特定类型的技术相对应的其他技术将表示比特值、字节值或其他数据值的信号或状态存储在存储位置。
在一些实施例中，写入引擎124用于写入数据值以便永久存储在OTP存储元件中。为了实现该操作，写入引擎124可以在多次写入操作过程中将数据值重复写入所选的存储元件、块或其他分段位置，直到所选的存储元件、块或其他分段位置的写入故障状态成立。
对于电可擦存储元件，每个存储元件在达到写入故障状态之前可编程多个写入周期。用于实现写入故障状态的写入周期的近似数目可以依赖于所使用的存储设备108的类型。因此，在一些实施例中，写入引擎124执行预定数目的写入操作以将数据值写入所选的存储元件。写入引擎124可以重复多组写入操作直到确认已达到写入故障状态。本文公开了一些测试写入故障状态的方法。
在一些实施例中，读取引擎126促使从存储设备108内的存储位置读取数据。这可以需要从在存储设备108中的存储元件112的阵列的行和列相交处的存储位置读取特定的电压电平。通过读出不同存储位置的电压电平，然后可以确定分配给相应电压电平的数字比特值，并将所述数字比特值提供给请求方组件，如，控制器110和/或处理器102。
在一些实施例中，作为确认过程的一部分，读取引擎126用于从所选的存储位置读取所存储的数据值，以验证在所选的存储位置存储的数据被永久写入。本文描述了确认过程中写入和读取数据值的其他细节。
在一个实施例中，擦除引擎128促使从存储设备108内的存储位置擦除数据。在一些实施例中，擦除数据包括：向所选的存储位置施加复位或擦除电压，以便将这些存储位置处的电压电平复位到具体状态。按照约定，在每个存储位置被配置为表示单一比特值的约定下，擦除状态可以与比特值“0”或“1”相关。在其他实施例中，可以使用其他约定。
在一些实施例中，擦除操作与每个写入操作配对。例如，擦出操作可以在每个写入操作之前。按照这种方式，每个写入周期可以包括至少一个擦除操作。备选地，一个或更多个擦除操作可以与协作操作分开执行。
在一个实施例中，数据值产生器130测试产生可以在写入操作中使用的测试数据值。尽管存储设备108中存储的数据可以典型地由处理器102或其他组件来定向，然而在一些实施例中，控制器110可以尝试将测试数据值写入存储设备108内的特定存储元件或位置。这些测试数据值可以是任意值或预定值。尝试将测试数据值写入存储位置的一个目的是确定各个存储位置中已存储的数据是否能够被测试数据值盖写。因此，测试数据值应当与已经存储在存储位置处的数据值不同，控制器可以进行比较以确保测试数据值是唯一的和/或有区别的。
在一个实施例中，比较器132将尝试写入存储位置的测试数据值130与从相同存储位置读取的实际数据值相比较。如果存储的数据值与测试数据值相同，则确定测试数据值被成功写入存储位置。因此，可以推断在写入测试数据值之前存储在存储位置的先前数据值没有被永久存储在存储位置。反之，如果存储的数据值与尝试写入的测试数据值不同，则可以推断先前数据值被永久写入存储位置。在一些实施例中，甚至在中间尝试将测试数据值写入存储位置之后，可以执行附加的比较以确定存储的数据值是否与先前数据值相同。
在其他实施例中，比较器132产生所选存储元件的存储数据值与测试数据值的比较的比较结果。如上所述，比较结果表示测试数据值是否被存储在所选的存储元件中，这可以进一步表示先前数据值是否被永久存储在存储位置中。
在一些实施例中，控制器110可以保持映射图134或其他数据结构以指定哪些存储元件、存储元件的块或存储元件的其他分段被指定为OPT存储元件114。按照这种方式，映射图134或其他数据结构指示可以将OPT存储元件114驱动到写入故障状态以存储不能被后续写入操作改变的熔断数据值。
在一个实施例中，越权(override)引擎136防止在映射图134中指定用于存储熔断数据值的存储元件或存储元件块的耗损均衡(wearleveling)过程。如果没有针对OPT存储元件114防止耗损均衡过程，则耗损均衡过程会将连续写入操作分布到不同的存储位置，目的在于避免写入故障状态。通过防止针对OPT存储元件114的耗损均衡过程，重复的写入操作可以更快地将OPT存储元件114驱动到写入故障状态。在其他实施例中，控制器110可以使用其他技术将耗损均衡技术限制到没有被指定为OPT存储元件114的存储元件112。
可以在不同等级实现计算设备100的耗损均衡功能。在一些实施例中，耗损均衡功能由控制器110实现。在其他实施例中，耗损均衡功能由处理器102结合操作系统(OS)闪速驱动器(未示出)来实现。在其他实施例中，耗损均衡功能由处理器102结合文件系统(例如，JFFS、YAFFS、UBIFS等)来实现。
在一个实施例中，控制器可以使用一个或更多个寄存器138来存储状态信息、数据值(例如，写入的数据值和测试数据值)或在将数据值永久写入OPT存储元件114的过程中可以有用的其他信息。
图3示出了针对永久写入操作使用可再编程存储设备的一部分的方法140的实施例的流程图。为了方便起见，可以利用上述计算机设备100和控制器110的实施例来实现所示方法140。备选地，可以利用其他可再编程存储设备和/或可再编程存储设备的控制器来实现方法140。
描述的方法140开始于控制器110接收142将数据值熔断或永久写入存储位置的指令。如上所述，本上下文中术语“熔断”和“永久写入”指的是能够写入不被后续写入操作改变的数据。
然后，控制器110指示写入引擎124执行144初始的写入操作集合，以将数据值写入存储位置。初始的写入操作集合可以包括指定的写入操作数目，可以基于针对该类型存储设备108估计或发布的可靠写入周期次数来建立所述写入操作数目。图4示出了将数据值多次写入存储位置的方法的更详细示例。
在初始的写入操作集合之后，控制器110执行146测试以确定(来自初始的写入操作集合的)先前写入的数据值是否被永久写入相应的存储位置。图5示出了测试存储位置的方法的更详细示例。
如果先前写入的数据值没有被永久写入存储位置，则控制器110执行150另一测试操作集合以将相同的数据值写入存储位置。该后续的写入操作集合可以与初始的写入操作集合具有相同或不同的写入操作数目。在一个实施例中，该后续的写入操作集合比初始的写入操作集合小大约1个数量级。在另一实施例中，后续的写入操作集合在大约50-300个写入操作之间。在另一实施例中，后续的集合在大约100-200个写入操作之间。其他实施例可以实现其他数量的写入操作。在其他实施例中，写入操作的数目可以至少部分地依赖于为了测试写入位置而执行的写入操作的精度——测试写入操作的精度越高，附加写入操作的数目越低，反之亦然。
在一些实施例中，控制器110控制写入引擎124、读取引擎126和比较器132(以及所需的其他组件)重复写入测试数据值的写入操作、比较和附加的写入操作集合，直到比较结果表明存储的数据值不等于测试数据值，因此迭代写入的数据值被永久存储在存储位置。
一旦确定148迭代写入的数据值被永久存储在存储位置，控制器110就可以指示写入引擎124执行最终的写入操作集合，以将数据值写入存储位置。该最终的写入操作集合可以包括其他数目的写入操作。在其他实施例中，该最终的写入操作集合可以被省略。
在一些实施例中，控制器110执行第一写入操作序列，以将数据值重复写入所选的存储元件或块。第一写入操作序列包括的写入操作的数目等于或大于第一写入周期阈值数目。然后控制器110响应于确定所选的存储元件能够存储新写入的数据值，来重复第二写入操作序列以将数据值写入所选的存储位置。
在其他实施例中，读取引擎126在每一个写入操作序列之后从所选的存储元件读取所存储的数据值。写入引擎124还配置为响应于随后确定所选的存储元件能够存储另一新写入的数据值来重复第二写入操作序列。然后所述方法140结束。
图4示出了将数据值重复写入可再编程存储设备内的存储位置的方法160的一个实施例的流程图。为了方便起见，可以利用上述计算机设备100和控制器110的实施例来实现所示的方法160。备选地，可以利用其他可再编程存储设备和/或可再编程存储设备的控制器来实现方法160。
所示的方法160可以用于实现上述写入操作集合中的任意或全部。所示方法160开始于控制器110重置写入计数。在一些实施例中，将写入计数保持在寄存器138之一中。备选地，可以将写入计数存储在另一位置。
然后控制器110检查164以查看写入计数是否超过计数阈值。还可以将计数阈值存储在寄存器138中或其他位置。可以使用比较器132将写入计数和阈值相比较。
如果写入计数没有超过阈值，则控制器110递增166写入计数并执行168写入操作以将数据值写入存储位置。这说明了存储位置的一个写入周期。在一些实施例中，每个写入周期伴随有前面的擦除操作。
控制器110继续将写入计数与阈值相比较并执行附加的写入操作，直到满足或超过阈值(依赖于使用的数学运算符)为止。一旦满足或超过阈值，则比较器132能够向控制器110返回对完成了当前写入操作集合的指示。然后，所示方法160结束。
图5示出了确认数据值被永久写入可再编程存储设备内的存储位置的状态的方法180的一个实施例的流程图。为了方便起见，可以利用上述计算机设备100和控制器110的实施例来实现所示的方法180。备选地，可以利用其他可再编程存储设备和/或可再编程存储设备的控制器来实现方法180。
所示的方法180可以用于实现上述测试功能。所示的方法180开始于控制器110指示数据值产生器130产生182测试数据值。可以将测试数据值提供给写入引擎124并且还将测试数据值存储在寄存器138之一中。然后，控制器110使用写入引擎124来尝试184将测试数据值写入正在被测试的存储位置。
在尝试将测试数据值写入存储位置之后，控制器110使用读取引擎126来读取指定的存储位置中当前存储的数据值。控制器110依靠比较器132将所选的存储元件的存储数据值与数据值产生器130产生的测试数据值相比较188。
如果从存储位置读取的存储数据值与测试数据值相同，则可以确定先前写入的数据(在测试数据之前)没有被永久存储在存储位置。这意味着存储位置尚未进入写入故障模式，而是仍然处于正常写入模式。比较器132可以返回190存储位置的正常写入模式的指示。
反之，如果从存储位置读取的存储数据值与测试数据值不同，则可以确定先前写入的数据可以被永久存储在存储位置。这意味着存储位置已进入写入故障模式，后续的写入操作不会改变存储数据值的代表值。在这种情况下，比较器132可以返回192存储位置的写入故障模式的指示。然后所示方法180结束。
在另一实施例中，可以使用软读取机制来实现非破坏性的但是非对称的读取操作。例如，OTP存储功能在使存储设备从“调试”模式进入“释放”模式时可以是有用的。在这种转变中，调试能力中的一些可能被熔断掉，使得这些调试能力在退出调试模式之后不可用。在示例中，存储器的字节可以用在调试模式中以存储值0x55(0b01010101)。为了从调试模式切换到释放模式，可以多次写入反值0xAA(0b10101010)，直到达到写入故障状态。在这种情况下，简单读取EEPROM可以得知设备是否仍然处于调试模式，或者是否处于释放模式。该方法是非对称的，因为攻击者能够容易地将可再编程EEPROM值改变成并非0x55的另一值，以在EEPROM尚未烧断时假装处于释放模式。然而在本文描述的实施例中，存储元件中存储的值的熔断状态不能被改变，因此存储设备不能从释放模式变回调试模式。因此在该设置中，设备能够处于调试模式并上千次被测试，而不用担心过早熔断EEPROM，熔断EEPROM意味着决定性地切换到释放模式。
在其他实施例中，可以有用的是，建立算法以找到存储设备内的弱单体(weak cell)并将弱单体中的一些或全部指定为OPT存储元件114。对于给定的技术，弱单体可以表征为可靠性特性低于期望的可靠性特性。例如，如果一些单体被标识为在达到写入故障状态之前有可能具有较少的写入周期，则可以将这些单体指定为弱单体，从而指定为存储设备的OPT存储元件114。在一些实施例中，应用幅度和/或时间可以使特定存储元件表现为较弱，从而更适合于OPT存储元件114的实现。
本文描述的实施例可以包括至少一个存储控制器，所述存储控制器通过诸如数据总线、地址总线和/或控制总线等系统总线直接或间接耦合到存储元件。存储元件可以包括：在程序代码的实际执行期间采用的本地存储器；体存储装置；以及高速缓存存储器，所述高速缓存存储器提供对至少一些程序代码的临时存储以减小执行期间必须从体存储装置获取代码的次数。
还应注意，可以使用存储在计算机可读存储介质上以便由计算机执行的软件指令来实现本文描述的方法的操作中的至少一些。作为示例，计算机程序产品的实施例包括一种计算机可使用存储介质，用于存储计算机可读程序，所述计算机可读程序在计算机上执行时使计算机执行本文描述的操作。
在以上描述中提供了多个实施例的特定细节。然而不必用这些特定细节的全部也可以实现一些实施例。在其他实例中，为了简要和清楚，没有更详细描述某些方法、过程、组件、结构和/或功能来实现本发明的各个实施例。
尽管以特定顺序示出和描述了本文的方法的操作，然而每个方法的操作的顺序是可以改变的，使得某些操作可以按照相反顺序执行或者使得某些操作可以至少部分地与其他操作同时执行。在另一实施例中，可以以间歇和/或交替的方式来实现不同操作的指令或子操作。
尽管描述和示出了本发明目的特定实施例，然而本发明不限于这些特定形式以及如此描述和示出的部分的布置。本发明的范围由所附在此的权利要求及其等同物来限定。

Claims (20)

1.一种存储设备，包括：
多个电可擦存储元件，配置为存储数据，其中每个存储元件在达到写入故障状态之前可编程多个写入周期；以及
控制器，耦合到所述多个存储元件，其中所述控制器包括：
接收机，配置为接收用于将所选的存储元件驱动到写入故障状态的指令；以及
写入引擎，在多个写入操作中将数据值重复地写入所选的存储元件，直到建立所选的存储元件的写入故障状态为止。
2.根据权利要求1所述的存储设备，其中所述写入引擎还配置为执行预定数目的写入操作以将数据值写入所选的存储元件，并发起写入操作以将测试数据值写入所选的存储元件，其中所述测试数据值与所述数据值不同；并且
所述控制器还包括比较器，所述比较器配置为产生将所选的存储元件存储的数据值与测试数据值相比较的比较结果，其中所述比较结果表示测试数据值是否被存储在所选的存储元件中。
3.根据权利要求2所述的存储设备，其中所述写入引擎还配置为响应于确定所存储的数据值等于测试数据值来执行附加的写入操作以将数据值写入所选的存储元件。
4.根据权利要求3所述的存储设备，其中所述控制器还配置为控制所述写入引擎和所述比较器来重复：
写入操作以写入测试数据值；
比较；以及
附加的写入操作，
直到比较结果表明存储的数据值不等于测试数据值为止。
5.根据权利要求2所述的存储设备，其中所述写入引擎还配置为响应于确定所存储的数据值不等于测试数据值，执行最终的附加写入操作集合，以将数据值写入所选的存储元件。
6.根据权利要求1所述的存储设备，其中所述写入引擎还配置为：
执行第一写入操作序列，以将数据值重复地写入所选的存储元件，其中所述第一写入操作序列包括与写入周期的第一阈值数目相等或比写入周期的第一阈值数目大的写入操作数目；以及
响应于确定所选的存储元件能够存储新写入的数据值，执行第二写入操作序列以将数据值写入所选的存储元件。
7.根据权利要求6所述的存储设备，其中所述控制器还包括：
读取引擎，配置为在每个写入操作序列之后从所选的存储元件读取所存储的数据值；
其中所述写入引擎还配置为响应于后续确定所选的存储元件能够存储另一新写入的数据值来重复第二写入操作序列。
8.根据权利要求7所述的存储设备，其中所述控制器还包括：
数据值产生器，产生任意数据值，
其中所述写入引擎还配置为在所述读取引擎读取所存储的数据值之前将所述任意数据值写入所选的存储元件；以及
比较器，配置为将所选的存储元件的所存储的数据值与所述任意数据值相比较以确定所述任意数据值是否存储在所选的存储元件中。
9.根据权利要求1所述的存储设备，其中所述控制器还配置为管理所述多个存储元件的映射图，其中所述映射图指定要驱动到写入故障状态的存储元件的块，用于存储不能被后续写入操作改变的熔断数据值。
10.根据权利要求9所述的存储设备，其中所述控制器还包括
越权引擎，其中所述越权引擎防止在映射图中指定用于存储熔断数据值的存储元件的块的耗损均衡过程。
11.一种方法，包括：
接收用于将所选的存储元件块驱动到写入故障状态以永久存储数据值的指令；
执行多个重复的写入操作以向多个电可擦存储元件中所选的存储元件块写入数据值；以及
确认不同的写入操作不会改变数据值。
12.根据权利要求11所述的方法，其中执行多个重复的写入操作还包括：将数据值重写到所选的存储元件块，直到所选的存储元件块实现了写入故障状态为止。
13.根据权利要求11所述的方法，其中确认不同的写入操作不会改变数据值还包括：
发起写入操作以将测试数据值写入所选的存储元件块，其中所述测试数据值与所述数据值不同；以及
产生将所选的存储元件块所存储的数据值与测试数据值相比较的比较结果，其中所述比较结果表示测试数据值是否存储在所选的存储元件块中。
14.根据权利要求11所述的方法，还包括：
确定所存储的数据值不等于测试数据值；以及
执行最终写入操作序列以将数据值写入所选的存储元件块，从而强制实施所选的存储元件块的写入故障状态。
15.根据权利要求11所述的方法，还包括：
确定存储的数据值等于测试数据值；以及
执行附加的写入操作序列以将数据值写入所选的存储元件块，从而实现所选的存储元件块的写入故障模式。
16.根据权利要求11所述的方法，还包括：保留所述多个电可擦存储元件的一部分以驱动到写入故障状态，并存储不能被后续写入操作改变的数据。
17.根据权利要求11所述的方法，还包括：防止对所选的存储元件块施加耗损均衡技术。
18.一种系统，包括：
存储设备内的多个可重写存储元件，其中所述存储元件中的至少一些被指定为在所指定的存储元件不能被重写的状态下使用；以及
控制器，耦合到所述多个存储元件，其中所述控制器配置为将数据值多次写入指定的存储元件内的块，直到所述数据值在指定的存储元件内的块中熔断为止。
19.根据权利要求18所述的系统，其中所述控制器包括：
写入引擎，将数据值多次写入指定的存储元件内的块，然后尝试将测试数据值写入指定的存储元件内的块；
读取引擎，从指定的存储元件内的块读取所存储的数据值；以及
比较器，提供表示所存储的数据值是否等于测试数据值的比较结果。
20.根据权利要求19所述的系统，其中，控制器还配置为存储以下指定：将指定的存储元件内的块指定为存储不能被后续写入操作改变的熔断数据值。
CN201510111801.XA 2014-03-14 2015-03-13 可再编程存储器中的一次编程 Expired - Fee Related CN104916321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/213,732 US9823860B2 (en) 2014-03-14 2014-03-14 One-time programming in reprogrammable memory
US14/213,732 2014-03-14

Publications (2)

Publication Number Publication Date
CN104916321A true CN104916321A (zh) 2015-09-16
CN104916321B CN104916321B (zh) 2019-01-29

Family

ID=52595221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510111801.XA Expired - Fee Related CN104916321B (zh) 2014-03-14 2015-03-13 可再编程存储器中的一次编程

Country Status (3)

Country Link
US (1) US9823860B2 (zh)
EP (1) EP2919236A1 (zh)
CN (1) CN104916321B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN111949208A (zh) * 2019-05-16 2020-11-17 西部数据技术公司 数据存储装置的存储器的虚拟物理擦除
CN116206659A (zh) * 2023-02-07 2023-06-02 南京模砾半导体有限责任公司 一种otp存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240600B (zh) * 2020-01-19 2023-09-22 杭州晋旗电子科技有限公司 一种电子雷管芯片otp存储器可靠存储方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050120186A1 (en) * 2003-11-28 2005-06-02 Infineon Technologies Ag Memory system and process for controlling a memory component to achieve different kinds of memory characteristics on one and the same memory component
CN101147206A (zh) * 2005-12-08 2008-03-19 爱德万测试株式会社 测试装置和测试方法
CN101288169A (zh) * 2005-09-28 2008-10-15 桑迪士克3D公司 使用包含具可调式电阻的可切换半导体存储器元件的存储器单元的方法
US20100217917A1 (en) * 2009-02-26 2010-08-26 Sandisk Il Ltd. System and method of finalizing semiconductor memory
US20110035535A1 (en) * 2009-08-07 2011-02-10 Locasio Victor W Tracking a lifetime of write operations to a non-volatile memory storage
CN102597975A (zh) * 2009-10-29 2012-07-18 飞思卡尔半导体公司 一次可编程存储器装置及其方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JPH10125092A (ja) * 1996-10-22 1998-05-15 Advantest Corp フラッシュメモリ試験装置
US7937631B2 (en) * 2007-08-28 2011-05-03 Qimonda Ag Method for self-test and self-repair in a multi-chip package environment
EP2045814A1 (en) 2007-10-03 2009-04-08 STMicroelectronics S.r.l. Method and device for irreversibly programming and reading nonvolatile memory cells
US8010738B1 (en) * 2008-06-27 2011-08-30 Emc Corporation Techniques for obtaining a specified lifetime for a data storage device
CN101859604B (zh) * 2009-04-10 2012-10-24 国民技术股份有限公司 闪存坏块的利用方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050120186A1 (en) * 2003-11-28 2005-06-02 Infineon Technologies Ag Memory system and process for controlling a memory component to achieve different kinds of memory characteristics on one and the same memory component
CN101288169A (zh) * 2005-09-28 2008-10-15 桑迪士克3D公司 使用包含具可调式电阻的可切换半导体存储器元件的存储器单元的方法
CN101147206A (zh) * 2005-12-08 2008-03-19 爱德万测试株式会社 测试装置和测试方法
US20100217917A1 (en) * 2009-02-26 2010-08-26 Sandisk Il Ltd. System and method of finalizing semiconductor memory
US20110035535A1 (en) * 2009-08-07 2011-02-10 Locasio Victor W Tracking a lifetime of write operations to a non-volatile memory storage
CN102597975A (zh) * 2009-10-29 2012-07-18 飞思卡尔半导体公司 一次可编程存储器装置及其方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN111949208A (zh) * 2019-05-16 2020-11-17 西部数据技术公司 数据存储装置的存储器的虚拟物理擦除
CN111949208B (zh) * 2019-05-16 2024-06-07 西部数据技术公司 数据存储装置的存储器的虚拟物理擦除
CN116206659A (zh) * 2023-02-07 2023-06-02 南京模砾半导体有限责任公司 一种otp存储器
CN116206659B (zh) * 2023-02-07 2024-05-03 南京模砾半导体有限责任公司 一种otp存储器

Also Published As

Publication number Publication date
US9823860B2 (en) 2017-11-21
US20150261458A1 (en) 2015-09-17
EP2919236A1 (en) 2015-09-16
CN104916321B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
US10303370B2 (en) Flash memory system
CN113168291B (zh) 用于在传统ssd和开放沟道ssd之间切换而没有数据丢失的方法
US11334294B2 (en) Microcontroller architecture for non-volatile memory
US20150254015A1 (en) Method of operating a flash memory system using a migration operation
US20190179568A1 (en) Microcontroller instruction memory architecture for non-volatile memory
US10908817B2 (en) Signal reduction in a microcontroller architecture for non-volatile memory
US20190180824A1 (en) Hybrid microcontroller architecture for non-volatile memory
US10558576B2 (en) Storage device with rapid overlay access
CN104285256A (zh) 非易失性存储器中不插入擦除的多个写入操作
US11163494B2 (en) Memory system, memory controller and operating method
CN104916321A (zh) 可再编程存储器中的一次编程
CN107958687B (zh) 存储器编程方法、存储器控制电路单元及其存储装置
US9507710B2 (en) Command execution using existing address information
Feng et al. Mapping granularity adaptive ftl based on flash page re-programming
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US10181356B2 (en) Flash memory counter
US10777240B1 (en) Efficient control of memory core circuits
KR20220118004A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20240091426A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210113743A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230094622A (ko) 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190129

CF01 Termination of patent right due to non-payment of annual fee