CN102597975A - 一次可编程存储器装置及其方法 - Google Patents

Abstract

将可编程存储器装置(104)的一部分配置为一次性可编程(OTP)存储器，其中响应于针对存储器装置的写入访问，存储器控制器(118)确定该写入访问是否与指定为OTP存储器位置的存储器位置相关联(404)。如果是，则该存储器控制器执行对该存储器位置的读取(408)，并且只有在该存储器位置的每一个存储器单元处于未编程状态时才允许该写入访问(410)。由此，仅准许针对OTP存储器位置的单一写入访问，而不允许随后的写入尝试。而且，为增强对已编程单元的检测，对该OTP存储器位置的读取以比和针对非OTP存储器位置的写入访问(407)相关联的读取电压低的读取电压来执行，由此改进对该OTP存储器位置中的已编程存储器单元的检测。

Description

一次可编程存储器装置及其方法

技术领域

本公开内容总体上涉及包括存储器的电子装置，并且更具体地说，涉及包括可编程存储器装置的电子装置。

背景技术

数据处理装置有时采用一次性可编程(OTP)存储器元件来存储被假定成不太可能改变的信息，如修整信息、安全信息、产品标识符信息等。OTP存储器元件的示例是可以通过电荷或施加激光而烧断的可编程熔丝(fuse)。然而，这种熔丝可能较昂贵，并且这种熔丝的编程处理可能较困难。

附图说明

图1是根据本公开内容的一个实施例的数据处理装置的框图。

图2是图1的闪存阵列的特定实施例的电路图。

图3是例示与图2的闪存阵列相关联的示例阈值电压的图形。

图4是例示根据本公开内容的一个实施例、在图1的闪速存储器处执行写入访问的方法的流程图。

图5是根据本公开内容的另一实施例的数据处理装置的框图。

图6是例示根据本公开内容的一个实施例、在图6的闪速存储器处执行写入访问的方法的流程图。

具体实施方式

图1-6例示了用于采用可编程存储器装置作为OTP存储器的示例技术，其中，响应于针对该可编程存储器装置的写入访问，存储器控制器确定该写入访问是否与指定为OTP存储器位置的存储器位置相关联。如果是这样，则该存储器控制器执行对该存储器位置的读取，并且只有在该存储器位置的每一个存储器单元处于未编程状态的情况下才允许该写入访问。由此，仅准许针对OTP存储器位置的单一写入访问，而不允许随后的写入尝试。而且，为增强对已编程单元的检测，对该OTP存储器位置的读取以比和针对非OTP存储器位置的写入访问相关联的读取电压低的读取电压来执行，由此改进了对该OTP存储器位置中的已编程存储器单元的检测。

图1例示了根据本公开内容的一个实施例的数据处理装置100的框图。该数据处理装置100包括处理器102和闪速存储器104。处理器102可以是可操作成执行指令集、由此执行指定的任务的通用或专用处理器。协同于指令集的执行，处理器102可以向和从闪速存储器104传递数据信息。为了传递数据信息，处理器102经由一个或多个总线向闪速存储器104提供信号传输(signaling)，包括经由总线DATA的数据信号传输103、经由总线ADDR的地址信号传输105，以及经由总线CTRL的控制信号传输107。响应于由处理器102提供的信号传输，闪速存储器104经由总线ERROR通过错误信号传输109提供错误信息，以及通过数据信号传输103提供数据信息。

处理器102可操作成通过存储器访问来传递数据信息，其中，传递来自处理器102的数据信息被称为写入访问，而向处理器102传递数据信息被称为读取访问。作为例示，为了执行写入访问，处理器102经由数据信号传输103传送要被存储的数据信号，并且经由地址信号传输105传送指示数据信息将要存储至的存储器位置的地址信息。在一实施例中，处理器102还经由控制信号传输107提供控制信息，以指示写入访问。作为响应，闪速存储器104将存储经由数据信号传输103提供的信息。为了执行读取访问，处理器102经由地址信号传输105提供与要检索该数据的存储器位置相对应的地址信息，并且经由控制信号传输107提供控制信息，以指示该读取访问。作为响应，闪速存储器104将提供在总线DATA处读取的信息。

如以下更详细描述的，闪速存储器104包括能够存储数据信息的多个存储器位置。在一实施例中，每一个存储器位置都包括一个或多个存储器单元，其中，每一个存储器单元都存储单个比特的数据信息。每一个存储器单元都配置成要设置成两个数字状态(分别对应于逻辑值“1”和“0”)中的一个。如下进一步描述的，闪速存储器104的每一个存储器单元都可以通过被称为编程操作的操作而设置成两个数字状态中的一个。已经进行编程操作的单元称为处于已编程状态，没有被编程的单元被称为处于未编程状态或擦除状态。由此，已编程存储器单元存储了与两个逻辑状态中的第一逻辑状态相对应的信息，而未编程存储器单元存储了与两个逻辑状态中的另一逻辑状态相对应的信息。例如，在一个实施例中，每一个已编程存储器单元都存储了逻辑值“1”，而每一个未编程单元存储了逻辑值“0”。闪速存储器104被配置成使得即使数据处理装置100处于未加电状态，也保持特定单元的已编程或未编程状态。

闪速存储器104还被配置成分别响应于写入访问和读取访问，将数据信息存储在其存储器位置处或者从其存储器位置处检索数据信息。作为例示，经由控制信号传输107来指示针对闪速存储器104的读取和写入访问。每一个读取或写入访问还都伴随有由地址信号传输105提供的地址信息，指示与该访问相关联的存储器位置。每一个写入访问还都伴随有要存储的数据信息。响应于写入访问，闪速存储器104存储将经由数据信号传输103接收到的数据信息存储在由该地址信息指示的存储器位置处。响应于读取访问，闪速存储器104从由所接收地址信息所指示的存储器位置检索数据信息，并且经由数据信号传输103传送该数据信息。如以下进一步描述的，闪速存储器104还可操作成确定写入访问或读取访问无法根据请求执行，以及作为响应经由错误信号传输109提供错误消息。

在所示实施例中，闪速存储器104包括：行解码模块110、数据接口112、锁存器114、列解码和读出(sense)放大器模块116、闪存控制器118，以及闪存阵列120。行解码模块包括用于接收地址信号传输105的输入部、用于接收电压控制信号传输121的输入部、以及连接至多条字线122的输出部，所述字线包括字线123到第N字线125。

数据接口112包括用于接收数据信号传输103的第一输入部、第二输入部、以及输出部。锁存器114包括输入部和连接至数据接口112的第二输入部的输出部。列解码器和读出放大器模块116包括耦接至总线ADDR以接收地址信号传输105的输入部、连接至锁存器114的输入部的输出部、连接至数据接口112的输出部的输入部、用于接收写入/擦除信号传输145的输入部、以及连接至对应的多条位线130的输入/输出端子，所述多条位线包括位线131到第N位线135。闪存控制器118包括用于接收控制信号传输107的输入部、连接至锁存器114的输出部的输入部、用于接收地址信号传输105的输入部、用于提供错误信号传输109的输出部、用于提供电压控制信号传输121的输出部、以及用于提供写入/擦除信号传输145的输出部。闪存阵列120包括多个输入端子，所述多个输入端子中的每一个都连接至所述多条字线122中的对应一条。

闪速存储器104的模块被配置成分别响应于写入和读取访问，存储并根据闪存阵列120处的信息检索数据。作为例示，行解码模块110被配置成解码所接收地址信息，以通过在所选择字线中的每一条处提供电压来选择所述多条字线122中的一条或多条。提供给不同字线的电压基于是否执行读取或写入访问，并且在写入访问的情况下基于与字线相关联的特定存储器单元是否正在被编程，而通过电压控制信号传输121来提供的。

列解码和读出放大器模块116被配置成确定写入操作、擦除操作或读取操作中的一个的实现要基于来自闪存控制器118的写入/擦除信号传输145控制信息来执行。响应于执行写入操作，列解码和读出放大器模块116基于经由地址信号传输105接收到的地址信息，来选择所述多条位线130中的一条或多条。在一实施例中，列解码和读出放大器模块116基于数据信号传输103和地址信号传输105驱动与要编程成编程状态的存储器单元相关联的位线。例如，列解码和读出放大器模块116经由要编程的每一条位线和要保持擦除的针对每一条位线的不同电压状态，来断言所限定电平下的电压(在此称为编程电压)。响应于确定要执行擦除操作，列解码和读出放大器模块116基于地址信号传输105驱动与要被擦除成擦除状态的存储器单元相关联的位线。例如，列解码和读出放大器模块116经由选定位线中的每一条，来断言所限定电平下的电压(在此被称为擦除电压)。

响应于确定读取操作，列解码和读出放大器模块116基于经由地址信号传输105接收到的地址信息，来选择所述多条位线130中的一条或多条。列解码和读出放大器模块116将经由每一条位线提供的电流转换成关联的电压电平，比较针对每一条所选择位线的电压电平与基准电压，并且基于对应比较来确定每一条位线的状态。基于所确定的每一条位线的状态，列解码和读出放大器模块116确定数据信息，并将所确定的数据信息存储在锁存器114处。

数据接口112被配置成在数据信号传输103、锁存器114，以及列解码和读出放大器模块116之间提供接口。具体来说，响应于确定数据信息已经被存储在锁存器114处，数据接口112经由数据信号传输103传送该数据信息。响应于确定经由数据信号传输103接收到数据信息，数据接口112向列解码和读出放大器模块116提供所接收的数据信息。

闪存控制器118被配置成基于经由控制信号传输107接收到的控制信息，来控制闪速存储器104的操作。具体来说，闪存控制器118可以响应于写入访问而实现写入操作，以将数据信息存储在闪速存储器104处，而响应于读取访问实现读取操作，以从与和该写入访问相关联的地址相对应的存储器位置检索数据信息。

作为例示，响应于确定控制信号传输107指示读取访问，闪存控制器118经由写入/擦除信号传输145指示读取操作，并且经由电压控制信号传输121提供电压控制信息，以指示被称为读取电压的电压，该电压被用于通过行解码模块110偏置连接至所述选择写入线的存储器单元。在一实施例中，闪存控制器118可以执行至少两种类型的读取操作，在此被称为极限(margin)读取和正常读取，每一种都利用经由电压控制信号传输121传送的对应电压。类似的是，响应于确定控制信号传输107指示写入访问，闪存控制器经由写入/擦除信号传输145指示写入操作，并且经由电压控制信号传输121提供电压控制信息，以指示与写入操作相对应的、被称为写入电压的电压。

闪存阵列120包括多个存储器单元，这些存储器单元被配置成基于字线组122中的每一条字线和位线组130中的每一条位线处的电压，在所述多个存储器单元中的一个或多个处存储或提供数据信息。每一个存储器单元都可基于施加在与存储器单元相关联的位线和字线处的电压，而单独地访问以进行读取和写入操作。这可以参照图2更好地理解。具体来说，图2例示了与闪存阵列120的特定实施例相对应的闪存阵列220。在所示实施例中，闪存阵列220包括第一列浮置栅极晶体管，其包括晶体管250、晶体管252以及晶体管254。闪存阵列220还包括第二列浮置栅极晶体管，其包括晶体管260、晶体管262以及晶体管264。应当清楚，闪存阵列220可以包括与所示列相似地配置的附加晶体管列，并且每一列都可以包括与所示晶体管相似地配置的附加浮置栅极晶体管。

在所示实施例中，晶体管250包括连接至位线231的第一电流电极、第二电流电极、以及连接至字线123的控制电极。晶体管252包括连接至晶体管250的第二电流电极的第一电流电极、连接至该列中另一晶体管(未示出)的电流电极的第二电流电极、以及连接至字线124的控制电极。晶体管254包括连接至该列中另一晶体管(未示出)的电流电极的第一电流电极、连接至电源线的第二电流电极、以及连接至字线125的控制电极。在所示实施例中，假定电源线被设置成用于数据处理装置100的标称地电压。

晶体管260包括连接至位线233的第一电流电极、第二电流电极、以及连接至字线123的控制电极。晶体管262包括连接至晶体管260的第二电流电极的第一电流电极、连接至该列中另一晶体管(未示出)的电流电极的第二电流电极、以及连接至字线124的控制电极。晶体管264包括连接至该列中另一晶体管(未示出)的电流电极的第一电流电极、连接至电源线的第二电流电极、以及连接至字线125的控制电极。

出于讨论的目的，与公共字线相关联的晶体管被称为一行晶体管。类似的是，与公共位线相关联的晶体管被称为一列晶体管。一存储器位置与共用一公共行的一个或多个晶体管相关联。而且，闪存阵列220的每一个晶体管都被配置为单一存储器单元，以存储单一信息位。作为例示，晶体管250-254和260-264中的每一个都具有基于位于对应晶体管的浮置栅极上的电子数的关联阈值电压。晶体管的浮置栅极上的电子数(以及由此阈值电压)可以通过跨该晶体管的电流电极施加足够量值的电压(在此称为编程电压)来改变。响应于在晶体管的控制电极处施加的电压，跨该晶体管的电流电极汲取电流。所汲取电流的量取决于施加在晶体管的栅极处的电压与该晶体管的阈值电压之间的关系。因此，假定施加在晶体管的栅极处的电压(通称为读取电压)处于一限定范围内，可以通过设置与读取电压范围相关的对应阈值电压，来将信息存储在该晶体管处。这可以参照图3更好地理解，其例示了示出针对闪存阵列220的示例阈值电压的图300。

具体来说，图3例示了阈值电压范围302、303以及304。阈值电压范围302表示闪存阵列220的晶体管的、在将编程电压施加在该晶体管处之前的可能阈值电压范围。电压范围304表示晶体管的、紧接在施加编程电压之后的可能电压范围。而且，电压范围303表示晶体管的、在施加编程电压之后相对较大时间量的可能电压范围。因此，在所示实施例中，晶体管的阈值电压范围在编程操作之后随着时间减小。另外，应当明白，图300的y轴指示阈值电压处于由x轴所指示的电压的概率。

图300还例示了在此被称为正常读取电压的电压307。该电压表示正常读取操作期间施加在晶体管的栅极处的电压的量。在所示实施例中，阈值电压范围302低于正常读取电压。由此，当晶体管250处于未编程状态时，施加正常读取电压将导致相对高的电流量经由晶体管的电流电极传导。类似的是，因为阈值电压范围303和304高于正常读取电压，所以晶体管250将响应于在该晶体管处于已编程状态时施加在其控制电极处的读取电压，而提供相对低的电流量。存储在晶体管250处的信息由此可以通过设置该晶体管的阈值电压来设置。

作为例示，再次参照图2，晶体管250可以基于施加在该晶体管的控制和电流电极处的电压而编程和读取。具体来说，为编程晶体管250，列解码和读出放大器模块116经由位线231施加指定电压。行解码模块110向字线123施加限定电压，而经由该列的每一条其它字线施加另一限定电压，从而跨晶体管250的电流电极施加编程电压。作为响应，晶体管250的阈值电压设置在阈值电压范围304(图3)内。

为基于正常读取操作来读取存储在晶体管250处的信息，行解码模块110经由字线123施加正常读取电压，而向该列的其它字线施加被称为通过电压的限定电压。因此，电流将基于晶体管250的正常读取电压与阈值电压之间的关系的电流量而沿位线231流动。由此，如果晶体管250处于未编程状态，则将经由位线231提供相对大的电流量，而如果晶体管250处于已编程状态，则将提供相对小的电流量。列解码和读出放大器模块116将所提供电流转换成电压，并且比较该电压与阈值电压，以确定与晶体管250相关联的存储器单元的状态。按类似方式，晶体管250的极限读取可以通过向晶体管的控制电极施加例示为电压309(图3)的极限读取电压并且比较所得电压与阈值电压来执行。

在一实施例中，与已编程单元相关联的阈值电压可能随着时间而降低。例如，在图3的所示示例中，晶体管250的阈值电压可以经由编程操作而设置在阈值电压范围304内。随着时间的推移，该阈值电压可能降低，使得其落入阈值电压范围303内。如图3所示，电压范围304包括低于极限读取电压309的电压。因此，对与晶体管250相关联的存储器单元的极限读取可能错误地导致该单元被标识为处于未编程状态。由此，对一单元的正常读取更可能给出对该单元的状态的准确读取。

再次参照图1，闪速存储器104可以被配置成使得闪存阵列120的一个或多个存储器位置被配置为OTP存储器。作为例示，闪存控制器118可以确定所接收地址信息是否指示写入访问与存储器地址的限定或可编程范围(在此称为OTP区域)相关联。如果该写入访问是针对该OTP区域，则闪存控制器118在尝试写入操作之前，针对闪存阵列120的与该地址信息相关联的每一个存储器位置，执行正常读取。该读取操作导致存储在每一个存储器位置处的数据信息被传递至锁存器114。闪存控制器118基于锁存器114处的数据信息，确定该存储器位置的任何存储器单元是否处于已编程状态。如果是这样，则闪存控制器118经由错误信号传输109指示不能实现写入操作，并且不尝试将与该写入访问相关联的数据信息写入至闪存阵列120。如果与该地址信息相关联的存储器位置都没有被编程，则闪存控制器118实现写入操作。由此，只有在闪速存储器104的存储器位置的单个存储器单元先前都没有被编程时，该存储器位置才操作为可以被编程的OTP区域，由此将该存储器位置配置为一次性可编程的。

如果闪存控制器118确定写入访问与闪存阵列120的非OTP区域相关联，则闪存控制器118在尝试写入操作之前，针对闪存阵列120的与该地址信息相关联的每一个存储器位置，执行极限读取而非正常读取，以检索所存储的数据信息。闪存控制器118基于读取操作来确定是否编程这些存储器位置中的任一个，并且如果是这样，则确定已编程位置是否对应于被指定成通过写入访问编程的存储器位置。如果被指定成通过写入访问编程的存储器单元通过极限读取指示为已经处于已编程状态下，则闪存控制器118确保该存储器单元未重新编程，由此保存电力。闪存控制器118还编程被指定成通过写入访问编程的所有未编程存储器单元。

应当清楚，该极限读取操作可以将某些已编程存储器单元指示成为未编程，如前所述。这种已编程存储器位置如果被指定成根据写入访问编程，则将被重新编程成，具有超过极限读取电压的更高阈值电压。作为例示，具有处于阈值电压范围303(图3)内的阈值电压的存储器位置可以通过极限读取操作指示为处于未编程状态。如果该存储器位置被指定成根据写入访问来编程，则该存储器单元将被编程为使得其阈值电压被设置在阈值电压范围304内。

数据处理装置100的操作可以参照图4更好地理解，其例示了在闪速存储器104处执行写入访问的方法的特定实施例的流程图。在框402，在闪速存储器104处接收与指定为Adddress 1的一地址相关联的写入访问。在框404，闪存控制器118确定Address 1是否与闪存阵列120的OTP区域相关联。如果不关联，则该方法流程进行至框405，并且闪存控制器118执行极限读取操作，以确定与Address 1相关联的任何存储器单元是否处于已编程状态。因为在已编程单元的阈值电压已经降低到低于极限读取电压的情况下该已编程单元随后被“重新编程”以设置其电压超过该极限读取电压，所以关于针对非OTP区域的写入访问执行极限读取。这减小了已编程单元的阈值电压将降低到低于正常读取电压的可能性。

该方法流程进行至框406，并且闪存控制器118执行写入操作，以如与写入访问相关联的数据信息所指示地，写入被指定编程的未编程存储器单元。该方法流程进行至框407，其中，闪存控制器118执行对存储器位置的极限读取，并且比较该结果与和写入访问相关联的数据信息。基于该比较，在框409，闪存控制器确定该存储器位置的所有单元是否处于由写入访问所指定的状态。如果不是这样，则该方法流程返回至框406，并且闪存控制器118重复写入操作。一旦该存储器位置的所有存储器单元处于由写入访问所指示的状态，则该方法流程进行至框414，如下进一步描述的。

返回至框404，如果闪存控制器118确定Address 1与OTP区域相关联，则该方法流程进行至框408。在框408，闪存控制器118向行解码模块110传送电压控制信息，以向由与Address 1相关联的解码地址信息所指示的字线施加正常读取电压。施加正常读取电压导致正常读取由Address 1所指示的存储器位置，由此向锁存器114传递存储在该存储器位置处的数据信息。在框410，闪存控制器118基于存储在锁存器114处的数据信息确定与该存储器位置相关联的任何存储器单元是否已经被编程。如果不是这样，则该方法流程进行至框406，并且闪存控制器118执行用于将所接收数据信息写入至该存储器位置的写入操作。

返回至框410，如果该存储器位置的至少一个存储器单元处于已编程状态，则该方法流程移动至框412，并且闪存控制器118经由错误信号传输部109指示不能实现写入访问。该方法流程进行至框414，并且闪速存储器104接收针对Address 1的读取访问。作为响应，在框416，闪存控制器118导致针对由Address 1所指示的存储器位置的存储器单元的正常读取电压。

图5例示了根据本公开内容的一个实施例的数据处理装置500的框图。数据处理装置500包括处理器502和闪速存储器504，每一个都与图1的数据处理装置100的对应模块相似地配置。另外，数据处理装置500包括状态指示器550。状态指示器550包括一组存储元件，其可以存储与闪速存储器504相关联的状态信息。由此，状态指示器550可以是存储器、一个或多个寄存器、一致锁存器、或其任何组合。

数据处理装置500的操作可以参照图6更好地理解，其例示根据本公开内容一个实施例的、执行写入访问的方法的流程图。在框602，处理器502经由信号RESET接收重置指示。作为响应，处理器502向闪速存储器504提供控制信号传输，以指示重置。在框604，响应于该重置，闪存控制器518针对闪速存储器504的闪存阵列(未示出)的OTP区域中的每一个位置执行正常读取。基于每一个极限读取，闪存控制器518确定每一个存储器位置的存储器单元是否处于已编程状态。在框606，闪存控制器针对OTP区域中的、包括至少一个已编程存储器单元的每一个存储器位置，在状态指示器550处设置状态指示器。

在框608，在数据处理装置500的操作期间，闪速存储器504确定已经接收到针对指定地址的写入访问。作为响应，在框601，闪存控制器518确定已经设置针对与该地址相关联的存储器位置的状态指示器。如果不是这样，则该方法流程进行至框612，并且闪存控制器518执行用于将所接收数据信息写入至由该地址所指示的存储器位置的写入操作。如果在框610，闪存控制器518确定已经设置针对该存储器位置的状态指示器，则该方法流程移动至框614，并且闪速存储器504经由错误信号传输指示不能实现写入访问。

因而，在图5和6的所示实施例中，数据处理装置500响应于每一个重置位置而非响应于针对OTP区域的每一个写入访问，确定OTP区域中的每一个存储器位置的状态。如果OTP区域中的存储器位置的数量相对较小，则这可以改进写入访问的总体效率，而基本上不会增加用于处理数据处理装置500处的重置操作的时间。

如在此使用的术语“另一”被定义为至少第二或更多。如在此使用的术语“包括(including)”、“具有(having)”或其任何变型被定义为包含(comprising)。如在此参照光电技术使用的术语“耦接”被定义为连接，但不必是直接地连接，也不必是机械地连接。

根据对在此所公开的本公开内容的说明书和实践的考虑，本领域技术人员将清楚本公开内容的其它实施例、用途以及优点。例如，应当清楚，闪存阵列120(图1)的多于一个的晶体管可以同时通过沿位线组135中的多于一条的位线施加合适电压来编程。而且，闪存阵列120的多于一个的晶体管可以通过测量由每一条位线所提供的电流的量，而在读取操作期间读取，其中，每一条位线都指示所关联列中的晶体管的状态。

本说明书和附图应当仅被视为示例性的，并且本公开内容的范围由此仅通过所附权利要求书及其等同物来限定。

Claims (20)

1.一种方法，该方法包括：

接收指示可编程存储器的第一存储器位置的第一地址，所述第一存储器位置包括多个存储器单元；

响应于确定所述第一地址与一次性可编程(OTP)存储器位置相关联，向所述多个存储器单元中的第一存储器单元施加第一读取电压，以确定所述第一存储器单元的第一状态；以及

响应于确定所述第一地址不与所述OTP存储器位置相关联，向所述第一存储器单元施加第二读取电压，以确定所述第一存储器单元的第一状态，所述第二电压不同于所述第一电压。

2.根据权利要求1所述的方法，还包括：

响应于确定所述第一地址与所述OTP存储器位置相关联并且响应于确定所述第一状态指示未编程状态，向所述第一存储器单元施加写入电压，以编程所述第一存储器单元。

3.根据权利要求2所述的方法，其中，响应于第一写入请求而接收所述第一地址，并且所述方法还包括：

响应于确定所述第一地址与所述OTP存储器位置相关联并且响应于确定所述第一状态指示已编程状态，而不执行所述第一写入请求。

4.根据权利要求2所述的方法，还包括：

响应于向所述第一存储器单元施加所述写入电压，向所述第一存储器单元施加所述第二读取电压，以确定所述存储器单元的第二状态。

5.根据权利要求4所述的方法，所述方法还包括以下步骤：

响应于确定所述第二状态指示未编程状态：

向所述第一存储器单元施加所述写入电压；

向所述第一存储器单元施加所述第二读取电压，以确定所述存储器单元的第三状态。

6.根据权利要求1所述的方法，还包括：基于所述第一地址是否处于第一地址范围中，来确定所述第一地址是否与所述OTP存储器位置相关联。

7.根据权利要求1所述的方法，还包括：

响应于确定与所述OTP存储器位置相关联，将状态指示器设置成第一状态。

8.根据权利要求7所述的方法，其中，接收所述第一地址包括基于在第一时间接收到的第一写入访问来接收所述第一地址，并且所述方法还包括：

基于在所述第一时间之后的第二时间接收到的第二写入访问来接收所述第一地址；以及

响应于确定第一状态指示器处于所述第二状态，来提供对不能实现所述第二写入访问的指示。

9.根据权利要求1所述的方法，其中，所述可编程存储器包括闪速存储器。

10.一种方法，包括：

在第一时间接收指示闪速存储器的第一存储器位置的第一地址，所述第一存储器位置包括多个存储器单元；

响应于在所述第一时间接收到所述第一地址，向所述多个存储器单元中的第一存储器单元施加第一读取电压，以确定所述第一存储器单元的第一状态；

响应于确定所述第一状态指示已编程状态，将第一状态指示器设置成第一状态；

在所述第一时间之后的第二时间接收与所述第一存储器位置相关联的写入请求；

响应于接收到所述写入请求，确定所述第一状态指示器的状态；

响应于确定所述第一状态指示器的状态为第二状态：

向所述第一存储器单元施加写入电压，以编程所述第一存储器单元；

向所述第一存储器单元施加第二读取电压，以确定所述存储器单元的第二状态，所述第二读取电压不同于所述第一读取电压。

11.根据权利要求10所述的方法，还包括：

响应于确定所述第一状态指示器的状态为所述第一状态，而不执行所述写入请求。

12.根据权利要求10所述的方法，还包括：

响应于在所述第一时间接收到所述第一地址，向所述多个存储器单元中的第二存储器单元施加所述第一读取电压，以确定所述第二存储器单元的第二状态；

响应于确定所述第二状态指示已编程状态，将所述第一状态指示器设置成所述第一状态。

13.根据权利要求10所述的方法，还包括响应于所述写入请求：

响应于确定所述第一状态指示器处于第二状态，将所述第一状态指示器设置成所述第一状态。

14.根据权利要求10所述的方法，其中，向所述第一存储器单元施加所述第一读取电压包括：响应于确定所述第一地址与所述闪速存储器的第一区域相关联，而向所述存储器单元施加所述第一读取电压。

15.一种装置，包括：

可编程存储器阵列，该可编程存储器阵列包括存储器位置，所述存储器位置包括多个存储器单元；

存储器控制器，该存储器控制器耦接至闪速存储器阵列，并且包括用于接收第一地址的输入部，所述存储器控制器可操作成：

响应于在第一时间接收到所述第一地址而在所述多个存储器单元中的每一个存储器单元处施加第一读取电压，以确定所述多个存储器单元中的每一个存储器单元的对应状态；以及

响应于确定所述多个存储器单元中的每一个存储器单元处于未编程状态：

在所述多个存储器单元中的第一存储器单元处施加写入电压；以及

在所述多个存储器单元中的所述每一个存储器单元处施加第二读取电压，所述第二读取电压不同于所述第一读取电压。

16.根据权利要求15所述的装置，其中，所述第一地址与第一写入访问相关联，并且其中，所述存储器控制器可操作成响应于确定所述多个存储器单元中的至少一个存储器单元处于已编程状态而拒绝所述第一写入访问。

17.根据权利要求15所述的装置，其中，所述存储器控制器可操作成响应于确定所述第一存储器位置与一次性可编程(OTP)存储器位置相关联，而施加所述第一读取电压，并且所述存储器控制器还可操作成：

响应于确定所述第一存储器位置不与OTP存储器位置相关联，在所述多个存储器单元中的每一个存储器单元处施加所述第二读取电压。

18.根据权利要求15所述的装置，还包括：

第一状态指示器，该第一状态指示器耦接至所述存储器控制器，所述存储器控制器被配置成响应于在所述第一时间接收到所述第一地址，而将所述第一状态指示器设置成第一状态。

19.根据权利要求18所述的装置，其中，所述存储器控制器还可操作成：

响应于在所述第一时间之后的第二时间接收到所述第一地址，提供对不能实现与所述第一地址相关联的写入访问的指示。

20.根据权利要求15所述的装置，其中，所述可编程存储器阵列包括闪速存储器。

Images