CN101042936A - 降低编程边界的可编程非易失性存储元件与其测试方法 - Google Patents

降低编程边界的可编程非易失性存储元件与其测试方法 Download PDF

Info

Publication number
CN101042936A
CN101042936A CNA2006101543015A CN200610154301A CN101042936A CN 101042936 A CN101042936 A CN 101042936A CN A2006101543015 A CNA2006101543015 A CN A2006101543015A CN 200610154301 A CN200610154301 A CN 200610154301A CN 101042936 A CN101042936 A CN 101042936A
Authority
CN
China
Prior art keywords
user
programming
memory element
storage unit
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101543015A
Other languages
English (en)
Other versions
CN101042936B (zh
Inventor
陈重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101042936A publication Critical patent/CN101042936A/zh
Application granted granted Critical
Publication of CN101042936B publication Critical patent/CN101042936B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明是提出一种可降低使用者编程操作的编程边界的可编程非易失性存储元件与其测试方法。此存储元件包括多个存储单元，每个存储单元具有初始临界电压。在测试编程操作中，每个存储单元被编程至具有大于初始临界电压最大值的第一临界电压，使得使用者编程操作所需的编程边界(program margin)即可降低，存储元件的大小与成本亦可降低。当存储元件测试合格时，存储元件是直接用于使用者编程操作，毋须进行抹除操作。

Description

降低编程边界的可编程非易失性存储元件与其测试方法
技术领域
本发明是有关于一种存储器元件与其测试方法，且特别是有关于一种可降低使用者编程操作的编程边界的存储器元件与其测试方法，其对存储元件进行测试编程操作(program operation)，降低使用者编程操作所需的编程边界以检测存储元件，使得存储元件的大小与成本得以降低，且测试合格的存储元件毋须抹除操作(erase operation)即可直接提供给使用者。
背景技术
对于可编程非易失性存储器产品，例如可重复编程的非易失性存储器，或是单次编程的非易失性存储器(One Time Programmable Non-volatileMemory)，不管其结构为氮化物只读存储器(NROM)元件或是浮动栅极存储器元件(Floating Gate Memory Device)，工程师通常需使用一般编程算法，以检测整个芯片上每一存储单元(memory cell)是否运作正常。其中，一种测试存储元件的方法是编程芯片上其中一行与一列的测试存储单元。若在编程过程中，数据可被成功地写入测试存储单元时，整个存储器阵列即判定为合格。虽然此测试方法可节省时间，但由于此方法无法验证芯片上所有存储单元，使得测试结果不甚可靠。
另一种测试存储元件的方法是对全部存储单元进行测试编程操作。在进行测试操作编程操作之后，对芯片进行抹除操作，以清除存于存储单元的数据，方便使用者接下来的使用者编程操作。通常为达到测试目的需要两到三个编程/抹除的周期。抹除操作是增加在编程时的电荷流失，并导致NROM元件进行编程操作时需要十倍的周期边界(cycling margin)，从而降低存储元件的质量。同时芯片上执行抹除操作所需的额外电路亦会增加存储元件的大小与成本。
发明内容
有鉴于此，本发明的目的就是在提供一种可降低使用者编程操作的编程边界的可编程非易失性存储器元件与其测试方法，此方法对进行编程初始化的存储单元进行测试编程操作，降低使用者编程操作所需要的编程边界，并且在使用者进行使用者编程操作写入数据至存储元件前，不需要对已经完成编程初始化的存储单元执行抹除操作，便能够对存储器元件进行使用者编程操作。
根据本发明的目的，提出一种可降低使用者编程操作的编程边界的可编程非易失性存储元件的测试方法。此存储元件包括数个存储单元，每个存储单元具有初始临界电压。本方法包括：对所有存储单元进行测试编程操作，使存储元件具有大于初始临界电压最大值的第一临界电压；对存储元件进行读取操作，以测试存储元件合格与否，若存储元件测试合格，存储元件是直接用于使用者编程操作。
根据本发明的目的，提出一种可编程非易失性存储器的操作方法，该存储元件包括多个存储单元，各该些存储单元具有初始临界电压以及编程临界电压，该方法包括：对该存储元件记进行测试编程操作，使得各该些存储单元具有第一临界电压，其中该第一临界电压是大于该初始临界电压但小于该编程临界电压；以及对该存储元件进行编程操作，使该些存储单元具有第二临界电压，其中该第二临界电压大于或等于该编程临界电压。
根据本发明的目的，提出一种可降低使用者编程操作的编程边界的可编程非易失性存储器元件，包括：多个存储单元，各该些存储单元具有初始临界电压，其中各该些存储单元经测试编程操作后具有第一临界电压，该些第一临界电压是大于该些初始临界电压的最大值，且经该测试编程操作的该些存储单元是直接进行使用者编程操作。
根据本发明的目的，提出一种可降低使用者编程操作的编程边界的可编程非易失性存储器元件。每一存储单元具有初始临界电压。每一存储单元经测试编程后具有第一临界电压。所有第一临界电压是大于上述初始临界电压的最大值，且使用者可直接对经测试编程的存储单元进行使用者编程操作。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示依照本发明一较佳实施例的可降低使用者编程操作的编程边界的可编程非易失性存储器元件的示意图。
图2绘示依照本发明一较佳实施例的测试方法流程图。
图3绘示依照本发明一较佳实施例的相关于临界电压的位数分布示意图。
[主要元件标号说明]
100：OTP存储元件
110：存储单元
F-PGM：第一编程操作
S-PGM：第二编程操作
Vt0：初始临界电压
FB1：最小初始临界电压值
FB2：最大初始临界电压值
D0：初始位数分布
TW：测试窗口
SB1：S-PGM操作中未编程存储单元的最小临界电压值
SB2：在S-PGM操作中未编程存储单元的最大临界电压值
PM：编程边界
具体实施方式
请参照图1，其绘示依照可代表本发明一较佳实施例的一种可降低使用者编程操作的编程边界的可编程非易失性存储器元件的示意图。存储元件100，例如是一种氮化物只读存储器(Nitride ROM，NROM)元件、浮置栅极元件(floating gate device)其可为可重复编程的非易失性存储器，或是单次编程的非易失性存储器，包括数个用以储存数据的存储单元(memorycell)110。每一存储单元110是通过水平方向的字线(word line)W耦接至其它存储单元110，并通过垂直方向的位线(bit line)B耦接至其它存储单元110以传送数据。
本发明书中所叙述的使用者编程操作是发生于使用者主导的操作，测试编程操作是发生于机器主动控制存储器的操作。与传统存储元件在进行编程初始化操作不同的是，本发明的存储元件100在进行编程初始化操作时，进行测试编程操作(test program operation)，使得存储单元110具有较高且较窄的临界电压(VT)分布，以测试存储单元110。此测试编程操作于可重复编程的非易失性存储器时，加入于每次重复编程前的使用者抹除操作之后，以完成编程初始化操作，接着让使用者进行下一次的使用者编程操作；同时，当此测试编程操作于单次编程的非易失性存储器时，加入于给予使用者操作前的编程初始化操作。当存储元件100测试合格，即直接供以使用者编程(user program)操作，让编程后的存储单元的电压大于该第一临界电压的一个编程临界电压，完成存储器元件100的编程。在测试编程操作之后，存储单元110不需进行抹除操作。因此，使用者编程操作所需的编程边界(programmargin)即可降低，存储元件100的大小与成本亦可降低。
请同时参考图2与图3，其分别绘示依照本发明较佳实施例的测试方法流程图，以及与临界电压相关的位数(bit-number，BN)分布示意图。每个存储单元110具有初始临界电压Vt0，且与存储单元110的初始临界电压Vt0相关的位数是形成图3中的初始位数分布D0。初始临界电压Vt0的最小值FB1与最大值FB2例如是分别为1伏特与1.5伏特。如图2所示，首先，于步骤200中，进行第一编程(F-PGM)操作，以测试存储单元110的良窳。存储单元110经编程后具有第一临界电压Vt1，且这些第一临界电压Vt1形成如图3所示的第一位数分布D1。第一临界电压Vt1的最小值FB3是大于初始临界电压Vt0的最大值FB2。
如图3所绘示，相关于存储单元110的第一临界电压Vt1的位数是形成第一位数分布D1。在第一位数分布D1与初始位数D0之间存在测试窗口(testing window)TW，例如是宽度0.1V的电荷流失烘烤测试(charge lossbake testing)窗口。测试窗口TW的宽度通常与存储单元110的特性相关，在某些情况下，测试窗口TW可以为零宽度。
此外，第一临界电压Vt1的最大值FB4与最小值FB3的差值，例如是0.3V，是小于初始临界电压Vt0的最大值FB2与最小值FB1的差值，例如是0.5V。因此，从图3可看出，第一位数分布D1的形状是比初始位数分布D0的形状来得狭长。用以测试存储元件100的F-PGM运算是对存储单元110进行编程，以使存储单元110相较于初始临界电压范围(FB1，FB2)，具有较小的临界电压范围(FB3，FB4)，且较狭长的第一位数分布D1可提供使用者编程操作较大的编程边界。
接着，在步骤210中，进行读取操作，以决定在F-PGM运算中写入存储单元110的数据可被读取与否，并据以判定存储单元110的良窳。上述测试窗口TW的设计是确保测试操作中可进行正确的验证。在测试操作后，测试者可找出存储单元110中的不良品，以及确定芯片编程无误。当存储元件110测试合格时，存储元件100可直接提供使用者进行使用者编程(S-PGM)操作，而不需执行抹除操作。
如图3所绘示，当使用者储存数据至存储元件100时，用以储存数据的存储单元110被编程，使得存储单元110具有第二临界电压Vt2，且相关于第二临界电压Vt2的位数形成第二与第三位数分布D2与D3。对应位数分布D3的临界电压值具有最小值SB3，且此最小值SB3大于第一临界电压Vt1的最大值FB4，也同时大于或等于存储单元的编程临界电压。在S-PGM运算中，未编程存储单元110的第一临界电压范围是稍微偏移，偏移后的第一临界电压最大值为SB2(大于FB4)，且最小值为SB1(大于FB3)。相关于偏移后的第一临界电压范围(SB1，SB2)的位数即形成上述的第二位数分布D2。形成于位数分布D2与D3之间的编程边界PM，例如是具有0.6V的宽度，用以提供电路窗口(0.5V)与电荷流失窗口(0.1V)。上述的测试窗口TW是小于编程边界PM。
此外，由于F-PGM运算对每个存储单元110进行编程，使每一存储单元110具有大于初始临界电压Vt0最大值FB2的第一临界电压Vt1，使得经F-PGM运算后，存储单元110具有较低的读取及编程干扰效应(program disturbeffect)。
如上所述，可通过进行F-PGM运算，测试存储元件100，且当测试合格后，用于使用者编程操作时，不需执行抹除操作。因此，在S-PGM操作的周期边界以及电荷流失窗口可大幅缩小，且存储单元110可被编程至具有小于传统技术的临界电压值(Vt2)。因此传统技术中需要大周期边界的问题可被解决以提升存储单元110的质量。
可降低使用者编程操作的编程边界的非易失性存储元件与其测试方法具有以下优点：
1.测试编程操作中合格的存储元件可直接用于使用者编程操作，毋须执行抹除操作。因此，周期边界与电荷流失边界可以缩小，且存储单元的质量可以有效提升。
2.在测试编程操作中不需进行抹除操作，因而不需要额外的抹除功能电路，因此存储元件的大小与成本可以有效降低。
3.本发明不限使用于单次可编程存储元件(OTP MEMORY DEVICE)，更可以推展到一般可编程存储元件，使得其在编程操作上具有降低编程边界的优点。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (23)

1.一种可降低使用者编程操作的编程边界的可编程非易失性存储器元件，包括：
多个存储单元，各该些存储单元具有初始临界电压，其中各该些存储单元经测试编程操作后具有第一临界电压，该些第一临界电压是大于该些初始临界电压的最大值，且经该测试编程操作的该些存储单元是直接进行使用者编程操作。
2.根据权利要求1所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该些经该测试编程操作的存储单元是经由读取操作，以测试合格与否。
3.根据权利要求2所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该第一临界电压的最小值与该初始临界电压的最大值之间具有临界电压测试窗口，用以进行该读取操作。
4.根据权利要求3所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该测试窗口是小于该使用者编程操作的编程边界。
5.根据权利要求3所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中在该使用者编程操作中，各该些经该使用者编程操作的存储单元具有第二临界电压，且该些第二临界电压大于该些第一临界电压的最大值。
6.根据权利要求1所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该些第一临界电压的最大值与最小值的差值是小于该些初始临界电压值的最大值与最小值的差值。
7.根据权利要求1所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该存储元件为可重复编程的非易失性存储器，或为单次编程的非易失性存储器。
8.根据权利要求7所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该存储元件为氮化物只读存储器元件。
9.根据权利要求7所述的可降低使用者编程操作的编程边界的可编程非易失性存储元件，其中该存储器元件为浮置栅极元件。
10.一种测试方法，用以测试可降低使用者编程操作的编程边界的可编程非易失性存储元件，该存储元件包括多个存储单元，各该些存储单元具有初始临界电压，该方法包括：
对该存储元件记进行测试编程操作，使得各该些存储单元具有第一临界电压，其中该些第一临界电压大于该些初始临界电压的最大值；以及
对该存储元件进行读取操作，以测试该些存储单元合格与否，其中当该存储元件测试合格时，该存储元件是直接用于使用者编程操作。
11.根据权利要求10所述的测试方法，其中对该存储元件进行该测试编程操作的步骤，还包括：
在该些初始临界电压的最大值与该些第一临界电压值的最小值之间，形成测试窗口，以进行该读取操作。
12.根据权利要求11所述的测试方法，其中该测试窗口是小于该使用者编程操作的编程边界。
13.根据权利要求10所述的测试方法，其中该使用者编程操作中，各该些经编程的存储单元具有第二临界电压，且该些第二临界电压大于该些第一临界电压的最大值。
14.根据权利要求10所述的测试方法，其中对该存储元件进行该测试编程操作的该步骤还包括对编程该些存储单元，使得该些第一临界电压的最大值与最小值的差值小于该初始临界电压的最大值与最小值的差值。
15.根据权利要求10所述的测试方法，其中该存储元件为可重复编程的非易失性存储器时，该测试编程加入于重复编程前的使用者抹除操作之后，接着让使用者进行下一次的使用者编程操作。
16.根据权利要求10所述的测试方法，其中该存储元件为单次编程的非易失性存储器时，该测试编程加入于给予使用者操作前的编程初始化操作，接着让使用者进行使用者编程操作。
17.一种可编程非易失性存储器的操作方法，该存储元件包括多个存储单元，各该些存储单元具有初始临界电压以及编程临界电压，该方法包括：
对该存储元件进行测试编程操作，使得各该些存储单元具有第一临界电压，其中该第一临界电压是大于该初始临界电压但小于该编程临界电压；以及
对该存储元件进行编程操作，使该些存储单元具有第二临界电压，其中该第二临界电压大于或等于该编程临界电压。
18.根据权利要求17所述的操作方法，还包括在该编程操作步骤前对该存储元件进行读取操作，其中当该存储元件测试合格时，该存储元件是直接用于使用者编程操作。
19.根据权利要求18所述的操作方法，其中对该存储元件进行该测试编程操作的步骤，还包括：
在该些初始临界电压的最大值与该些第一临界电压值的最小值之间，形成测试窗口，以进行该读取操作。
20.根据权利要求19所述的操作方法，其中该测试窗口是小于该使用者编程操作的编程边界。
21.根据权利要求17所述的操作方法，其中对该存储元件进行该测试编程操作的该步骤还包括编程该些存储单元，使得该些第一临界电压的最大值与最小值的差值小于该初始临界电压的最大值与最小值的差值。
22.根据权利要求17所述的操作方法，其中该存储元件为可重复编程的非易失性存储器时，该测试编程加入于重复编程前的使用者抹除操作之后，接着让使用者进行下一次的使用者编程操作。
23.根据权利要求17所述的操作方法，其中该存储元件为单次编程的非易失性存储器时，该测试编程加入于给予使用者操作前的编程初始化操作，接着让使用者进行使用者编程操作。
CN2006101543015A 2006-03-24 2006-09-20 可编程非易失性存储元件与其测试及操作方法 Expired - Fee Related CN101042936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/388,905 US7508693B2 (en) 2006-03-24 2006-03-24 One-time-programmable (OTP) memory device and method for testing the same
US11/388,905 2006-03-24

Publications (2)

Publication Number Publication Date
CN101042936A true CN101042936A (zh) 2007-09-26
CN101042936B CN101042936B (zh) 2010-09-15

Family

ID=38533196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101543015A Expired - Fee Related CN101042936B (zh) 2006-03-24 2006-09-20 可编程非易失性存储元件与其测试及操作方法

Country Status (3)

Country Link
US (1) US7508693B2 (zh)
CN (1) CN101042936B (zh)
TW (1) TWI307894B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597975A (zh) * 2009-10-29 2012-07-18 飞思卡尔半导体公司 一次可编程存储器装置及其方法
CN104272122A (zh) * 2011-11-08 2015-01-07 赛登斯公司 用于未被编程的otp存储器阵列的测试单元
CN104599710A (zh) * 2008-07-02 2015-05-06 考文森智财管理公司 具有极性控制的每单元多比特(mbc)的非易失性存储器设备和系统及其编程方法
CN106297882A (zh) * 2015-06-25 2017-01-04 旺宏电子股份有限公司 编程非挥发性存储器装置以降低位线干扰的方法及装置
CN106802767A (zh) * 2015-11-25 2017-06-06 旺宏电子股份有限公司 数据配置方法及应用其的电子系统
CN110033818A (zh) * 2019-03-20 2019-07-19 上海华虹宏力半导体制造有限公司 Sonos闪存芯片编程电压筛选方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9349773B2 (en) 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US8422303B2 (en) * 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9135978B2 (en) 2012-07-11 2015-09-15 Micron Technology, Inc. Memory programming methods and memory systems
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9293196B2 (en) 2013-03-15 2016-03-22 Micron Technology, Inc. Memory cells, memory systems, and memory programming methods
EP3327724B1 (en) * 2013-09-21 2020-10-28 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
KR20170016108A (ko) 2015-08-03 2017-02-13 삼성전자주식회사 오티피 메모리 장치의 프로그램 방법 및 이를 포함하는 반도체 집적 회로의 테스트 방법
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10991433B2 (en) 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469431B (en) * 1998-12-01 2001-12-21 Koninkl Philips Electronics Nv Semiconductor device comprising a non-volatile memory which is erasable by means of UV irradiation
US6714448B2 (en) 2002-07-02 2004-03-30 Atmel Corporation Method of programming a multi-level memory device
KR100558004B1 (ko) 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
US7342829B2 (en) * 2005-09-30 2008-03-11 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating a memory device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599710A (zh) * 2008-07-02 2015-05-06 考文森智财管理公司 具有极性控制的每单元多比特(mbc)的非易失性存储器设备和系统及其编程方法
CN104599710B (zh) * 2008-07-02 2018-01-16 考文森智财管理公司 具有极性控制的每单元多比特(mbc)的非易失性存储器设备和系统及其编程方法
CN102597975A (zh) * 2009-10-29 2012-07-18 飞思卡尔半导体公司 一次可编程存储器装置及其方法
CN102597975B (zh) * 2009-10-29 2015-06-17 飞思卡尔半导体公司 一次可编程存储器装置及其方法
CN104272122A (zh) * 2011-11-08 2015-01-07 赛登斯公司 用于未被编程的otp存储器阵列的测试单元
CN106297882A (zh) * 2015-06-25 2017-01-04 旺宏电子股份有限公司 编程非挥发性存储器装置以降低位线干扰的方法及装置
CN106297882B (zh) * 2015-06-25 2019-07-12 旺宏电子股份有限公司 编程非挥发性存储器装置以降低位线干扰的方法及装置
CN106802767A (zh) * 2015-11-25 2017-06-06 旺宏电子股份有限公司 数据配置方法及应用其的电子系统
CN106802767B (zh) * 2015-11-25 2019-11-05 旺宏电子股份有限公司 数据配置方法及应用其的电子系统
CN110033818A (zh) * 2019-03-20 2019-07-19 上海华虹宏力半导体制造有限公司 Sonos闪存芯片编程电压筛选方法
CN110033818B (zh) * 2019-03-20 2021-01-22 上海华虹宏力半导体制造有限公司 Sonos闪存芯片编程电压筛选方法

Also Published As

Publication number Publication date
CN101042936B (zh) 2010-09-15
US20070223266A1 (en) 2007-09-27
US7508693B2 (en) 2009-03-24
TW200737211A (en) 2007-10-01
TWI307894B (en) 2009-03-21

Similar Documents

Publication Publication Date Title
CN101042936A (zh) 降低编程边界的可编程非易失性存储元件与其测试方法
DE102018116915B4 (de) Betriebsverfahren einer nichtflüchtigen Speichervorrichtung
CN108364667B (zh) 非易失性存储器器件及其编程方法
US10353598B2 (en) System and method for refreshing data in a memory device
US7558114B2 (en) Flash memory device capable of improving reliability
US7567461B2 (en) Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
US7599223B2 (en) Non-volatile memory with linear estimation of initial programming voltage
US7652928B2 (en) Semiconductor memory device and control method of the same
US7397706B2 (en) Methods of erasing flash memory devices by applying wordline bias voltages having multiple levels and related flash memory devices
US10304543B2 (en) Semiconductor memory device for improving high temperature data retention
CN101335048B (zh) 多阶存储单元非易失性存储器的双重编程方法
US20090164871A1 (en) Semiconductor Memory Devices that are Configured to Analyze Read Failures and Related Methods of Operating Such Devices
CN107068190A (zh) 修正编程电压的存储器设备编程方法
CN1949393A (zh) 闪存器件的编程方法
CN1855304A (zh) 支持虚拟页存储的非易失性存储器件及其编程方法
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
US20090010071A1 (en) Nonvolatile memory device and erasing method
CN1853241A (zh) 识别具有较差的亚阈斜率或较弱的跨导的非易失存储器元件的方法
US20100124126A1 (en) Erase voltage reduction in a non-volatile memory device
US20150254132A1 (en) Semiconductor memory device
CN104282339A (zh) 读取电压设定方法、控制电路与存储器储存装置
US20070140017A1 (en) Nonvolatile semiconductor memory device
US8072802B2 (en) Memory employing redundant cell array of multi-bit cells
CN1216388A (zh) 非易失存储装置及退化检测方法
US6842376B2 (en) Non-volatile semiconductor memory device for selectively re-checking word lines

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100915