KR100487031B1 - 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리 - Google Patents

누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리 Download PDF

Info

Publication number
KR100487031B1
KR100487031B1 KR10-2002-7002382A KR20027002382A KR100487031B1 KR 100487031 B1 KR100487031 B1 KR 100487031B1 KR 20027002382 A KR20027002382 A KR 20027002382A KR 100487031 B1 KR100487031 B1 KR 100487031B1
Authority
KR
South Korea
Prior art keywords
flash
flash memory
cell
memory device
initiating
Prior art date
Application number
KR10-2002-7002382A
Other languages
English (en)
Other versions
KR20030009288A (ko
Inventor
크리스토프 제이. 체밸리어
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20030009288A publication Critical patent/KR20030009288A/ko
Application granted granted Critical
Publication of KR100487031B1 publication Critical patent/KR100487031B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Examining Or Testing Airtightness (AREA)
  • Cable Accessories (AREA)
  • Measuring And Recording Apparatus For Diagnosis (AREA)
  • Investigating Or Analysing Biological Materials (AREA)
  • Electrotherapy Devices (AREA)

Abstract

플래시 메모리 장치에 있어서 외부적으로 트리거된 누설의 검출 및 복구. 본 발명의 일시시예에 따른 방법은, 다수의 플래시 셀내에 데이터를 저장하기 위해 플래시 메모리 장치를 동작시키는 단계, 및 플래시 메모리 장치의 외부에의 소스로부터 하나 이상의 선택된 신호를 플래시 메모리 장치에 인가시킴으로써, 플래시 메모리 장치내의 누설 플래시 셀을 검출 또는 복구하는 동작을 개시하는 단계를 포함한다. 본 발명의 다른 실시예에 따르는 시스템은, 인터페이스 신호, 어드레스 신호, 및 데이터 신호를 교환하도록 결합된 다수의 플래시 셀 및 다수의 핀을 구비하는 플래시 메모리 장치를 포함한다. 시스템은, 플래시 메모리 장치의 핀에 결합되어 인터페이스 신호, 어드레스 신호, 및 데이터 신호를 플래시 메모리 장치와 교환하는 제어기를 포함한다. 제어기는, 플래시 셀내에 데이터를 저장하기 위한 명령, 및 플래시 메모리 장치의 핀에 하나 이상의 선택된 신호를 인가함으로써, 플래시 메모리 장치내의 누설 플래시 셀을 검출 또는 복구하는 동작을 개시하기 위한 명령을 포함한다.

Description

누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시 메모리{FLASH MEMORY WITH EXTERNALLY TRIGGERED DETECTION AND REPAIR OF LEAKY CELLS}
본 발명은 일반적으로 메모리 장치에 관한 것으로, 특히 플래시 메모리 장치에 있어서 누설의 검출 및 복구를 외부에서 트리거하는 것에 관한 것이다.
'플래시 셀'로 알려진 어레이를 갖는 전기적으로 소거가능하고 프로그래밍가능한 판독 전용 메모리 장치(소위 '플래시 EEPROM' 또는 '플래시 메모리 장치'라 함)는 다양한 전기 장치에서 광범위하게 발견되고 있다. 플래시 메모리 장치는 전형적으로 집적회로내에 형성된다. 종래의 플래시 셀(소위 '플로팅 게이트 트랜지스터 메모리 셀'이라 함)은, 기판내에 소스와 드레인 사이에 채널 영역 및 그 채널 영역 위쪽에 제어 게이트를 갖고 있는 전계 효과 트랜지스터와 유사하다. 또한, 그 플래시 셀은 제어 게이트와 채널 영역 사이에 플로팅 게이트를 더 가지고 있다. 플로팅 게이트는 게이트 산화막에 의해 채널 영역으로부터 분리되어 있고, 인터-폴리 절연막이 그 플로팅 게이트로부터 제어 게이트를 분리하고 있다. 제어 게이트와 플로팅 게이트 모두는 도핑된 폴리실리콘으로 형성된다. 플로팅 게이트는 플로팅, 즉 전기적으로 분리되어 있다. 플래시 메모리 장치는 하나의 어레이내에 수 많은 개수의 플래시 셀을 가지고 있고, 각각의 플래시 셀의 제어 게이트는 워드 라인에 접속되어 있고 드레인은 비트 라인에 접속되어 있으며, 그 플래시 셀은 워드 라인과 비트 라인의 격자에 배치되어 있다.
플래시 셀은, 제어 게이트에 약 10V를 인가하고 드레인에 5로부터 7V까지를 인가하고 소스 및 기판을 접지함으로써 채널 영역으로부터 플로팅 게이트로 게이트 산화물을 통하여 핫 전자(hot electron)를 트리거시키도록 프로그래밍된다. 제어 게이트에서의 전압은 프로그래밍후에 플로팅 게이트 상에 상주하는 전하량을 판정한다. 플래시 셀로 하여금 소스와 드레인 사이에 전류를 도통하게 하도록 하기 위해 제어 게이트에 인가되어야 하는 전압을 판정함으로써, 이 전하는 채널 영역내의 전류에 영향을 준다. 이 전압은 플래시 셀의 임계 전압으로 명명되며, 플래시 셀내에 저장된 데이터의 물리적 형성체이다. 플로팅 게이트의 전하가 증가함에 따라, 임계 전압도 증가한다.
일 타입의 플래시 메모리 장치는 다중-비트 또는 다중-상태 플래시 셀들의 어레이를 포함하고 있다. 다중-상태 플래시 셀은 통상의 플래시 셀과 동일한 구조를 가지고 있고, 단일의 셀내에 다수의 데이터 비트를 저장할 수 있다. 다중-비트 또는 다중-상태 플래시 셀은 어떤 전압 범위에 대하여 다수의 개별(distinct) 임계 전압 레벨을 가지고 있다. 각각의 개별 임계 전압 레벨은 일 세트의 데이터 비트에 대응하며, 그 비트의 개수는 다중-상태 플래시 셀내에 저장될 수 있는 데이터의 양을 나타낸다.
종래의 플래시 메모리 장치에는, 미리 소거되어 있는 플래시 셀을 프로그래밍함으로써 데이터가 저장된다. 플래시 셀은, 약 -10V를 제어 게이트에 인가하고 5V를 소스에 인가하고 기판을 접지하고 드레인을 플로팅하게 함으로써 소거된다. 대체적인 소거 방법에 있어서는, 제어 게이트가 접지되고 소스에 12V가 인가된다. 플로팅 게이트내의 전자는 파울러-노드하임 터널링(Fowler-Nordheim tunneling)에 의해 게이트 산화물로부터 소스로 통과하도록 트리거되어, 플로팅 게이트내의 전하가 감소되고 플래시 셀의 임계 전압이 감소하게 된다. 플래시 메모리 장치의 어레이내의 플래시 셀들은 블록들로 그룹지어지고, 각각의 블록내의 셀들은 함께 소거된다.
플래시 셀은, 제어 게이트에 약 5V를 인가하고 드레인에 약 1V를 인가하고 소스 및 기판을 접지함으로써 판독된다. 플래시 셀은 도통상태로 되고, 셀내의 전류는 감지되어 플래시 셀의 상태에 저장된 데이터를 판정한다. 그 전하는 전압으로 변환되고, 그것은 플래시 셀을 판정하기 위해 감지 증폭기내에서 하나 이상의 기준 전압과 비교된다. 판독되고 있는 플래시 셀에 의해 인출되는 전류는 플로팅 게이트내에 저장된 전하량에 의존한다.
데이터를 저장하는 플래시 메모리 장치의 용량은, 각각의 집적회로내의 플래시 셀들의 크기를 감소시키고 그 개수를 증가시킴으로써 증가된다. 이러한 플래시 셀의 크기의 감소는 이들을 누설에 더욱 취약하게 되도록 한다. 이 누설은 플래시 셀의 플로팅 게이트로부터 전하의 원치 않는 손실이며, 여러 가지 원인에 의해 야기될 수 있다. 플래시 메모리 장치의 동작 수명인 10 내지 100년에 걸쳐 플로팅 게이트로부터 전하가 서서히 유출됨에 따라, 데이터 유지는 악화될 수도 있다. 플래시 메모리 장치가 동작하고 있는 온도와 같은 환경적 조건은 이러한 누설에 영향을 줄 수도 있다. 이러한 누설은 또한, 다음과 같은 방식으로 플래시 셀이 교란되는 경우에 일어날 수도 있다. 플래시 셀이 프로그래밍되거나 소거되거나 판독되는 경우에, 워드 라인, 비트 라인, 또는 양쪽 모두가 양의 방향 또는 음의 방향으로 상승되는 전압에 결합될 수도 있다. 동일한 워드 라인 또는 비트 라인을 공유하는 인접한 플래시 셀들은 또한, 인접한 플래시 셀들의 제어 게이트들, 드레인들, 및 소스들 사이의 전압차를 교란할 수 있는 그 상승된 전압을 수신하게 될 것이다. 이러한 교란은, 몇몇 인접한 플래시 셀의 플로팅 게이트로부터 전하가 누설되는 것을 야기할 수도 있다. 어레이 구조에 따라서는, 하나의 블록내의 플래시 셀들의 복수 사이클의 프로그래밍 또는 소거가 그 어레이 내의 다른 블록내의 셀에서 누설을 야기할 수 있게 된다. 프로그래밍된 플래시 셀내에서 그 수명에 걸쳐 충분한 누설이 야기된다면, 그것은 판독 동작이 플래시 셀이 소거되어 있다라고 지시하게 될 상태로 점차적으로 이동하게 될 수도 있다. 이것은 비트 고장(bit failure)이라고 불리운다. 플래시 셀이 더욱 더 작아지고 하나의 실리콘 칩내의 주어진 영역내에 더 많은 플래시 셀이 실장됨에 따라, 플래시 셀이 교란되고 누설을 겪게 되는 경향이 증가되게 된다.
따라서, 누설이 있는 플래시 셀을 검출하고 복구하는 향상된 방법의 필요가 있게 되었다.
발명의 요약
전술한 및 다른 결함들은 다음의 상세한 설명에서 설명된다. 본 발명의 일 실시예에 따르는 방법은, 다수의 플래시 셀내에 데이터를 저장하기 위해 플래시 메모리 장치를 동작시키는 단계, 및 플래시 메모리 장치의 외부에의 소스로부터 하나 이상의 선택된 신호를 플래시 메모리 장치에 인가함으로써, 플래시 메모리 장치내의 누설 플래시 셀을 검출 또는 복구하는 동작을 개시하는 단계를 포함한다. 본 발명의 다른 실시예에 따르는 시스템은, 인터페이스 신호, 어드레스 신호, 및 데이터 신호를 교환하도록 결합된 다수의 플래시 셀 및 다수의 핀을 구비하는 플래시 메모리 장치를 포함한다. 시스템은, 플래시 메모리 장치의 핀에 결합되어 인터페이스 신호, 어드레스 신호, 및 데이터 신호를 플래시 메모리 장치와 교환하는 제어기를 포함한다. 제어기는, 플래시 셀내에 데이터를 저장하기 위한 명령, 및 플래시 메모리 장치의 핀에 하나 이상의 선택된 신호를 인가함으로써, 플래시 메모리 장치내의 누설 플래시 셀을 검출 또는 복구하는 동작을 개시하기 위한 명령을 포함한다.
본 발명의 이점들은 상세한 설명의 조사에 따라 당해기술분야의 숙련된 전문가에게 분명하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 시스템의 개략도이다.
도 2는 도 1의 메모리 시스템에 있어서의 일 블록의 플래시 셀의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 플래시 셀의 누설을 테스트하고 누설 플래시 셀을 복구하는 방법의 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 플래시 셀의 누설을 테스트하고 방법의 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 플래시 셀의 누설을 테스트하는 회로의 전기적 개략도이다.
도 6은 본 발명의 일 실시예에 따른 플래시 메모리 시스템의 개략도이다.
도 7은 본 발명의 일 실시예에 따른 플래시 메모리 시스템의 개략도이다.
도 8은 본 발명의 일 실시예에 따른 집적회로 칩의 블록도이다.
도 9는 본 발명의 일 실시예에 따른 콤팩트한 플래시 메모리 카드의 블록도이다.
도 10은 본 발명의 일 실시예에 따른 정보 처리 시스템의 블록도이다.
발명의 상세한 설명
본 발명의 바람직한 실시예의 후술하는 상세한 설명에 있어서, 이 상세한 설명의 일부를 형성하는 첨부된 도면이 참조되며, 그에는 본 발명이 실시될 수도 있는 특정의 바람직한 실시예가 예시적인 방식으로 도시되어 있다. 이러한 실시예는 당해기술분야에 있어서의 숙련된 전문가가 본 발명을 실시할 수 있도록 충분히 상세하게 설명되어 있고, 다른 실시예도 이용될 수 있다는 것과 논리적, 기계적 및 전기적 그 밖의 다른 변형이 본 발명의 사상 내지 범위를 벗어나지 않고도 가능하다는 것은 이해되어야 한다. 그러므로, 후술하는 상세한 설명은 제한적 의미로 하여진 것이 아니며, 본 발명의 범위는 청구의 범위에 의해서만 정하여 진다.
본 상세한 설명에 있어서, 임계 전압을 초과하는 제어 게이트 전압에 의해 플래시 셀이 도통상태로 되는 경우에 플래시 셀은 활성화 내지 스위치-온으로 되는 것으로서 설명되고, 제어 게이트 전압이 임계 전압 미만이고 플래시 셀이 비도통상태로 되는 경우에 비활성화 내지 스위치-오프로 되는 것으로서 설명된다. 디지털 신호 1은 또는 '하이 신호'라 불릴 수도 있고, 디지털 신호 0는 또는 '로우 신호'라 불릴 수도 있다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 시스템(100)을 나타내는 개략도이다. 메모리 시스템(100)은 메모리 제어기(105) 및 플래시 메모리 집적회로(IC)(110)를 포함한다. 제어기(105)는 IC(110)에게 인터페이스 신호를 제공하는 마이크로프로세서와 같은 제어 장치를 포함한다. 인터페이스 신호는 어드레스 버퍼 및 래치(116)에게 다수의 어드레스 라인(115)을 통하여 제공되는 어드레스 신호, 및 다수의 데이터 라인(117)을 통하여 통신되는 데이터 신호를 포함한다. 데이터 라인(117)은, 다수의 내부 데이터 라인(120)을 통하여 입력 데이터 래치(119)에 전송될 데이터 신호를 저장하고 있는 입력 버퍼(118)에 결합되어 있다. 제어기(105)에 의해 제공되는 다른 인터페이스 신호는, 노드(121)에서의 기입 인에이블 신호 WE*, 노드(122)에서의 칩 인에이블 신호 CE*, 노드(123)에서의 리세트/파워다운 신호 RP*, 노드(124)에서의 출력 인에이블 신호 OE*, 노드(125)에서의 기입 보호 신호 WP*를 포함하며, 이들 신호들은 모두 로우 신호에서 활성화된다. IC(110)는 노드(128)에서 제어기(105)에게 상태 신호 RY/BY*를 제공하여, 내부 상태기(130)의 상태를 지시한다. IC(110)는 또한 노드(132)에서 양의 전원 전압 Vcc를, 노드(134)에서 기입/소거 공급 또는 프로그래밍 전압 Vpp를, 노드(136)에서 약 0V인 기판 접지 전압 Vss와 같은 기준 전압을 수신한다. 어드레스 라인(115), 데이터 라인(117) 및 노드(121 - 128) 각각은, 하나의 라인에 의해 제어기(105)에 결합될 수도 있는 IC(110)내의 하나의 핀에서 종단되어 있다.
IC(110)는 32개의 플래시 셀 블록에 배치된 플로팅 게이트 트랜지스터 메모리 셀 또는 플래시 셀의 어레이(138)를 포함한다. 어레이(138)내의 각각의 블록은 64킬로바이트의 플래시 셀들을 포함하고 있다. 각각의 블록내의 플래시 셀은 동시에 하나의 그룹으로서 소거된다. 커맨드 실행 논리 모듈(140)은 제어기(105)로부터 전술한 인터페이스 신호를 수신한다. 모듈(140)은 어레이(138)내의 플래시 셀들을 프로그래밍하고 판독하고 소거하는데 필요한 개개의 동작을 제어하는 상태기(130)를 제어한다. 특히, 그 상태기(130)는, 어레이(138)에게 X-인터페이스 회로(145) 및 Y-인터페이스(150)를 통하여 기입 및 블록 소거 타이밍 시퀀스를 제공하는 것과 같은 IC(110)의 세부적 동작을 제어한다.
Y-인터페이스(150)는 어레이(138)내의 데이터 라인을 통하여 개개의 플래시 셀에의 액세스를 제공한다. Y-인터페이스(150)내의 데이터 라인은 비트 라인 구동 회로(도시하지 않음)에 접속되어 있다. Y-인터페이스(150)는 Y-디코더 회로(152), Y-선택 게이트(154), 및 감지 증폭기 및 기입/소거 비트 비교 및 확인 회로(156)를 포함한다. X-인터페이스 회로(145)는 어레이(138)내의 워드 라인을 통하여 플래시 셀의 로우(row)에의 액세스를 제공하며, 그것은 그 어레이(138)내의 플래시 셀의 제어 게이트에 전기적으로 접속되어 있다. X-인터페이스 회로(145)는, 어레이(138)내의 플래시 셀의 블록을 소거하기 위한 디코딩 및 제어 회로들을 포함한다. 기입/소거 비트 비교 및 확인 회로(156)는 일 세트의 내부 데이터 라인(158)을 통하여 입력 데이터 래치(119)와 데이터를 교환하도록 결합되어 있다.
IC(110)는, 어레이(138)내의 플래시 셀을 프로그래밍하거나 소거하거나 또는 판독하기 위한 상승된 전압 Vpump을 생성하는 차지 펌프 회로(160)를 포함한다. 이 펌프 회로(160)는 노드(132)로부터 양의 전원 전압 Vcc를 수신하도록 결합되어 있고, 복수의 라인을 통하여 X-인터페이스 회로(145), Y-디코더 회로(152), 및 상태기(130)에게 전압 Vpump를 제공한다. 본 발명의 대체 실시예에 있어서는, 이 펌프 회로(160)는 도 1에 도시된 라인들 각각을 통하여 서로상이한 상승된 전압을 제공할 수도 있다. 상태기(130)는 어드레스 버퍼 및 래치(116), X-인터페이스 회로(145) 및 Y-디코더(152) 사이에 결합된 어드레스 라인(164)의 내부 세트 상으로 어드레스의 시퀀스를 제공할 수 있는 어드레스 카운터(162)를 제어한다.
IC(110)는 또한 상태기(130), 모듈(140) 및 펌프 회로(160)로부터 신호를 수신하도록 결합된 상태 레지스터(170)를 포함한다. 상태 레지스터(170)내의 비트는 IC(110)의 상태를 지시하고, 그 상태 레지스터(170)는 제어기(105)에 의해 판독된다.
도 2는 본 발명에 따른 어레이(138)내의 플래시 셀(210A - 210S)의 블록(200)의 전기적 개략도이다. 블록(200)내의 일부의 플래시 셀은 간략화를 위해 도 2로부터 생략되어 있다. 플래시 셀(210)은 로우와 칼럼으로 배치되어 있다. 특정의 칼럼내의 모든 플래시 셀(210)은 공통 비트 라인 BL에 접속된 드레인 D를 가지고 있고, 특정의 로우내의 모든 플래시 셀(210)은 공통 워드 라인 WL에 접속된 제어 게이트를 가지고 있다. 비트 라인 BL은 BL0 - BLN으로서 식별되고, 워드 라인 WL은 WL0 - WLN으로서 식별된다. 블록(200)내의 모든 플래시 셀(210)은 공통 소스 라인 SL에 접속된 소스 S를 가지고 있다. 어레이(138)내의 나머지 플래시 셀은 별도의 소스 라인을 갖는 별도의 블록으로 배열되어 있다. 다른 블록내의 플래시 셀은 그 요구된 소거 전류를 감소시키기 위하여 독립적으로 소거된다.
플래시 셀(210)은 칼럼쌍으로 배열되어 있고, 그 쌍의 각각의 플래시 셀(210)은 그 공통 소스 S를 공유하고 있다. 예를 들면, 플래시 셀 쌍(210J 및 210K)은 소스 라인 SL에 접속된 공통 소스 S를 가지고 있다. 그 플래시 셀(210)의 드레인 D는, 그 플래시 셀(210)이 위치되어 있는 칼럼과 연계된 비트 라인 BL에 접속되어 있다. 예를 들면, 플래시 셀 쌍(210J 및 210K)은 공통 비트 라인 BL1에 접속된 그들의 드레인 D를 가지고 있다.
블록(200)내의 플래시 셀(210A - 210S)중의 선택된 하나는, 소스 라인 SL을 접지 또는 0V로 유지하고, 그 플래시 셀에 접속된 비트 라인 BL에 약 5 - 7V를 인가하고 그 플래시 셀의 워드 라인 WL에 약 10V의 양의 고전압 프로그래밍 펄스를 인가함으로써, 프로그래밍된다. 본 상세한 설명에 있어서, 프로그래밍 펄스가 플래시 셀에 인가되는 것으로서 설명되는 경우에, 당해기술분야의 숙련된 전문가는 그 플래시 셀이 전술한 방법에 따라 프로그래밍되고 있다는 것을 이해할 것이다.
블록(200)내의 플래시 셀(210A - 210S)중의 선택된 하나는 소스 라인 SL을 접지로 유지하고, 그 플래시 셀에 접속된 비트 라인 BL에 약 1V를 인가하고 그 플래시 셀의 워드 라인 WL에 약 5.4V의 전압을 인가하고 그 비트 라인 BL을 통하여 플래시 셀내의 전류를 감지함으로써 판독된다. 이 전류는, 비트 라인 BL에 결합되어 있는 감지 증폭기(156)중의 하나에 의해 감지된다. 그 감지된 전류는 역으로 그 플래시 셀의 임계 전압에 관련된다. 임계 전압이 높아지면 질수록, 플래시 내에서 전류는 더 작아지며, 그 역도 성립한다.
블록(200)내의 플래시 셀(210A - 210S)은, 워드 라인 WL0 - WLN을 접지로 유지하고, 비트 라인 BL0 - BLM으로 하여금 플로팅하게 하고, 소스 라인 SL을 통하여 소스 S에 약 12V의 양의 고전압 소거 펄스를 인가함으로써 소거된다. 플래시 셀이 소거되는 때에, 그 플래시 셀의 플로팅 게이트로부터 전하가 제거된다.
용어 '펄스'는 본 상세한 설명에서는 넓은 의미로서 사용되며, 유한의 시간 주기동안 단자에의 어떤 선택된 전압 레벨의 인가를 의미한다. 본 상세한 설명으로부터 이익을 얻는 당해기술분야의 숙련된 전문가는, 소거 펄스와 같은 단일의 펄스가 유한의 시간 주기동안에 연속적으로 인가될 수도 있고, 또는 시퀀스로 인가되며 그 유한의 시간 주기와 동일한 합산 또는 총 시간 주기를 갖는 더욱 더 이산적인 펄스의 시리즈를 포함할 수도 있다는 것을 이해할 것이다.
여기서 설명되고 있는 본 발명의 실시예에 있어서, 플래시 셀은, 그것이 약 3V보다 더 큰 임계 전압을 가지면, 소거되는 것으로 간주된다. 어떤 플래시 셀은, 그것이 약 5V보다 더 큰 임계 전압을 가지면, 소거되는 것으로 간주된다. 어떤 플래시 셀은, 그것이 스위치-온되는 것을 보장하기 위해 그의 제어 게이트에 약 5.4V를 인가함으로써 판독된다. 플래시 셀의 채널 영역내의 전류량은 그의 임계 전압을 지시한다. 플로팅 게이트로부터 전하를 누설시키고 있거나, 원하지 않는 전하 손실 또는 누설을 겪고 있는 플래시 셀이 '누설 플래시 셀'이다. 이 누설 플래시 셀은 그 플로팅 게이트에 전하를 부가하는 프로그래밍 펄스, 소위 '복구 펄스'에 의해 복구된다. 복구된 플래시 셀은 프로그래밍된 플래시 셀의 임계 전압을 가진다. 프로그래밍된 플래시 셀만이 누설되고 있는 것으로 식별될 수 있다. 소거된 플래시 셀은, 그의 임계 전압이 약 3V보다 더 낮게 유지되기 때문에, 만약 그것이 그의 플로팅 게이트부터 전하를 손실시키고 있더라 할지라도, 누설하고 있는 것으로 식별되지 않게 될 것이며, 그것이 저장하고 있는 데이터는 변하지 않을 것이다.
본 발명의 실시예에 따르면, 누설 플래시 셀을 검출하고 복구하는 동작은, 제어기와 같은 외부 소스로부터 플래시 메모리 집적회로에 인가된 신호 또는 일세트의 신호에 의해 개시되거나 트리거된다. 본 발명의 실시예는, 누설 플래시 셀을 검출하고 복구하는 동작을 수행할 시기를 선택하는데에 있어서의 유연성을 메모리 시스템의 사용자나 설계자에 준다. 누설 플래시 셀을 검출하고 복구하는 동작을 수행하기 위한 방법 및 회로는 그 동작을 트리거하기 위한 방법에 의해 이제 이하에서 설명될 것이다.
어레이(138)내의 플래시 셀을 누설에 대해 테스트하고 누설 플래시 셀을 복구하는 방법(300)은 도 3에 도시되어 있다. 방법(300)에 있어서, 어레이(138)내의 플래시 셀 각각은 누설에 대해 체크되고, 복구 펄스가 그 누설 플래시 셀에 인가된다. 누설 검출 및 복구 동작은 IC(110)의 외부에의 소스로부터 310에서 트리거된다. 펄스 카운터가 다음에 312에서 리세트된다. 어레이(138)내의 제1 칼럼의 제1 로우내의 플래시 셀이 314에서 선택되고, 그 선택된 플래시 셀은 이하에서 더욱 상세히 설명되는 방식으로 316에서 누설에 대해 테스트된다. 방법(300)은 318에서 그 선택된 플래시 셀이 누설인지 여부를 판정하고, 만약 그것이 누설이면 펄스 카운터는 320에서 증분된다. 펄스 카운터는 322에서 체크되고, 만약 펄스 카운터가 어떤 선택된 한계 N보다 더 크면(이것은, 너무 많은 복구 펄스가 그 선택된 플래시 셀에 인가되어 있다는 것을 지시함), 방법(300)은 324에서 에러로서 종료된다. 324에서의 에러는 그 선택된 플래시 셀이 고장이라는 것을 지시한다. 만약 펄스 카운터가 N보다 작거나 같으면, 복구 펄스가 326에서 그 선택된 플래시 셀에 인가되고, 그 선택된 플래시 셀의 임계 전압이 충분히 상승하거나 324에서 에러가 야기될 때까지 동작(316 - 326)이 반복된다. 복구 펄스는, 데이터의 손실을 방지하기 위해 누설 플래시 셀에 인가된다. 318에서 그 선택된 플래시 셀이 누설이 아니라고 판정된다면, 그 칼럼의 다음 로우내의 새로운 플래시 셀이 330에서 선택되고 332에서 펄스 카운터가 리세트된다. 방법(300)은 330에서, 그 새롭게 선택된 플래시 셀이 그 칼럼내의 최종 로우를 넘는지 여부를 판정한다. 만약 그 새롭게 선택된 플래시 셀이 그 칼럼의 어느 로우에 있다면, 동작(316 - 326)이 그 새롭게 선택된 플래시 셀에 대해 수행된다. 만약 334에서 그 새롭게 선택된 플래시 셀의 로우가 그 칼럼내의 최종 로우를 넘는다라고 판정되면, 방법(300)은 340에서, 그 칼럼이 어레이(138)내의 최종 칼럼인지 여부를 판정한다. 만약 그렇다면, 방법(300)은 종료한다. 만약 어레이(138)내에 부가적인 칼럼이 존재한다면, 어레이(138)내의 다음 칼럼내의 제1 로우에 있는 플래시 셀이 314에서 선택되고, 동작(316 - 326)이 그 새롭게 선택된 플래시 셀에 대해 수행된다. 이로써, 방법(300)은 어레이(138)내의 모든 플래시 셀을 테스트하고, 누설이 발견된 플래시 셀들을 복구한다.
본 발명의 실시예에 따른 플래시 셀을 누설에 대해 테스트하는 방법(400)이 도 4에 도시되어 있다. 방법(400)은 누설에 대해 플래시 셀을 테스트하는 방법(300)의 316에서 이용될 수도 있다. 플래시 셀은 410에서, 그 제어 게이트에 약 5.4V를 인가하고 플래시 셀내의 전류를 감지함으로써 판독된다. 412에서 그 감지된 전류는, 만약 그의 임계 전압이 약 4V이라면 그 플래시 셀에서의 가능성있는 제1 기준 전류와 비교된다. 만약 그 감지된 전류가 제1 기준 전류보다 크다면, 4V보다 낮은 임계 전압을 갖는 플래시 셀은 414에서 소거된 것으로서 식별된다. 그 감지된 전류가 제1 기준 전압보다 낮으면, 플래시 셀은, 4V보다 더 큰 임계 전압을 갖도록 프로그래밍된다. 그 감지된 전류는 다음에 416에서, 만약 그의 임계 전압이 약 4.5V이라면 그 플래시 셀에서의 가능성있는 제2 기준 전류와 비교된다. 임계 전압은, 그 프로그래밍 상태를 유지하면서, 플로팅 게이트가 약간의 전하를 손실하였는지 여부를 지시하기 위하여 4.5V로 선택된다. 만약 그 감지된 전류가 제2 기준 전류보다 크다면, 플로팅 게이트로부터의 원치 않는 전하의 손실에 기인하여 그 임계전압이 4.5V 아래로 떨어지기 때문에, 플래시 셀은 418에서 누설되고 있다는 것으로서 식별된다. 복구 펄스가, 420에서 플래시 셀이 그 임계 전압을 복구하기 위해 요구된다. 420에서의 복구 펄스의 요구는 상태 레지스터(170)에 어떤 비트를 설정함으로써 이루어질 수도 있다. 그 감지된 전류가 제2 기준 전류보다 적으면, 플래시 셀은 422에서 프로그래밍되고 있고 누설되고 있지 않은 것으로서 식별된다. 물론, 본 상세한 설명으로부터 이점을 얻을 수 있는 당해기술분야의 수련된 전문가는, 임계 전압의 다른 조합이 누설 플래시 셀을 식별하기 위해 기준점으로서 이용될 수 있다는 것을 인식할 것이다.
본 발명의 실시예에 따라 플래시 셀을 판독하고 누설에 대해 플래시 셀을 테스트하기 위한 회로(500)가 도 5에 도시되어 있다. 회로(500)는 누설에 대해 플래시 셀을 테스트하기 위한 방법(300)의 316에서 이용될 수도 있다. 회로(500)는 IC(110)에 위치되고, 도 1에 도시된 감지 증폭기(156)내에 존재할 수도 있다. 판독되고 있는 플래시 셀로부터의 전류 I가 라인(510) 상에서 수신되고, 전류-전압 변환 회로(512)에 의해 전압 신호(소위 '판독 신호'라 함)로 변환된다. 전류-전압 변환 회로(512)는, 전류 I가 '하이'이면 '로우' 판독 신호를 생성하고, 전류 I가 '로우'이면 '하이' 판독 신호를 생성한다. 판독 신호는 제1 감지 증폭기(514) 및 제2 감지 증폭기(516)의 반전 입력에 결합되어 있다. 본 발명의 이 실시예에 있어서, 제1 및 제2 감지 증폭기(514, 516)는 비교기이다.
제1 기준 전류 I1은 제1 전류원(520)에서, 만약 플래시 셀이 4.0V의 임계 전압을 갖는다면 그 플래시 셀내의 전류와 대략 동일하도록 생성된다. 본 발명의 일실시예에 있어서, I1은 30㎂이다. I1은, 제1 감지 증폭기(514)의 비반전 입력에 결합되어 있는 제2 전류-전압 변환회로(522)에 의해 제1 기준 신호로 변환된다. 제2 기준 전류 I2는 제2 전류원(524)에서, 만약 플래시 셀이 4.5V의 임계 전압을 갖는다면 그 플래시 셀내의 전류와 대략 동일하도록 생성된다. 본 발명의 일실시예에 있어서, I1은 20㎂이다. I2는, 제2 감지 증폭기(516)의 비반전 입력에 인가되어 있는 제3 전류-전압 변환회로(526)에 의해 제2 기준 신호로 변환된다.
판독 신호는, 제1 감지 증폭기(514)의 출력에서 데이터 신호를 생성하기 위하여 제1 감지 증폭기(514)에서 제1 기준 신호와 비교된다. 그 데이터 신호는 제1 인버터(530)에 의해 반전되고, 다시 제2 인버터(532)에 의해 반전되어, 그 플래시 셀이 프로그래밍되고 있는지 또는 소거되는지 여부를 지시하는 데이터 신호를 IC(110)에 출력한다. 판독 신호는, 플래시 셀이 누설인지 여부를 판정하기 위하여 제2 감지 증폭기(516)에서 제2 기준 신호와 비교된다. 제2 감지 증폭기(516)의 출력은 NAND 게이트(524)의 일 입력에 결합되고, 그 NAND 게이트(540)의 제2 입력은 NAND 게이트(530)의 일 입력에 접속되어, NAND 게이트(540)가 그 출력에서 제3 인버터(542)에 의해 반전되는 신호를, 그 플래시 셀이 누설인지와 복구 펄스를 필요로 하는지 여부를 지시하는 복구 신호로 생성한다. 회로(500)의 동작은 표 1을 참조하며 설명된다.
플래시 셀 전류 I (㎂) 플래시 셀 조건 데이터 신호 복구 신호
I > I1 소거됨 1 0
I2 < I < I1 로우 프로그래밍됨 0 1
I < I2 프로그래밍됨 0 0
표 1에 도시된 바와 같이, 회로(500)는 다음의 방식으로 동작한다. 만약 I가 I1보다 크면, 플래시 셀의 임계 전압은 4V보다 작게 되고, 그 플래시 셀은 소거되며, 데이터 신호는 '하이'로 된다. '로우' 반전된 데이터 신호는, 복구 신호가 '로우'로 되고 플래시 셀이 복구 신호를 수신하지 않는 것을 보장하기 위해 NAND 게이트(540)의 제2 입력에 인가된다. I가 I2보다 작은 경우에, 플래시 셀의 임계 전압은 4.5V보다 크게 되고, 그 플래시 셀은 프로그래밍되며, 데이터 신호는 '로우'로 된다. 제2 감지 증폭기(516)의 출력은 또한 '로우'로 되어, 그 복구 신호가 '로우'로 되고 그 플래시 셀이 복구 신호를 수신하지 않도록 하게 한다. 만약 I가 I1과 I2사이에 있다면, 플래시 셀의 임계 전압은 4와 4.5V 사이에 있게 되고, 그래서 플래시 셀은 누설로 된다. 다시 말하면, 플래시 셀은 프로그래밍되었지만, 그러나 전하는 손실하게 되고 그 임계 전압은 약간 강하된다. 데이터 신호는 '로우'이지만, 그러나 제2 감지 증폭기의 출력은 '하이'로 되고, 그래서 NAND 게이트(540)는 2개의 하이 입력을 수신하고 제3 인버터(542)로부터 하이 복구 신호를 생성한다. 복구 신호가 '하이'인 경우에, 플로팅 게이트에 전하를 회복시키고 플래시 셀에 저장된 데이터를 보존하기 위해 복구 신호가 플래시 셀에 인가된다.
본 상세한 설명으로부터 이점을 얻을 수 있는 당해기술분야의 숙련된 전문가는 기준 전류 I1과 I2는 플래시 셀의 개별적인 특성과, 플래시 셀이 판독되고 누설에 대하여 테스트될 소망하는 기준점들에 따라 선택될 것이라는 것을 인식할 것이다.
방법(300 및 400)은 제어기(105)내에 저장되고 실행되는 일련의 프로그래밍가능한 명령들로서 실행될 수도 있다. 제1 및 제2 기준 신호는 IC(110)에서 펌프 회로(160)와 같은 프로그래밍가능한 전압 생성기에 의해 생성될 수도 있다. 방법(300 및 400)은 또한 상태기(130)내에서 실행될 수도 있다. 상태기(130)는, 하드웨어에서 직접적으로 알고리즘을 실행하도록 설계된 논리 게이트와 저장 소자 모두를 포함하는 순차 논리 회로이다. 상태기(130)는, IC(110)에 외부적으로 일어나는 300의 트리거는 제외한 방법(300 및 400)의 각각의 동작을 수행하도록 논리 게이트와 저장 소자를 포함할 수도 있다. IC(110)의 다른 부분은 또한 방법(300 및 400)을 실행하는데에 이용될 수 있다. 예를 들면, 펌프 회로(160)는, 플래시 셀을 판독하는데 필요한 어떤 전압과 제1 및 제2 기준 신호를 제공하는데 이용될 수도 있다. 플래시 셀은 제2 감지 증폭기들(156)내의 하나의 감지 증폭기에 의해서 판독될 수도 있고, 그 판독 데이터는 입력 데이터 래치(119)내에 저장될 수도 있다. 플래시 셀은 또한 도 5에 도시되고 IC(110)내에 위치된 회로(500)에 의해 누설에 대하여 테스트될 수도 있다. 방법(300 및 400)은 본 상세한 설명으로부터 이점을 얻을 수 있는 당해기술분야의 숙련된 전문가에게 알려져 있는 다른 방식으로 실행될 수도 있다.
본 발명의 실시예에 따르면, 방법(300)에 따라 실행된 누설 플래시 셀을 검출하고 복구하는 방법은, 제어기(105)와 같은 외부 소스로부터 IC(110)에 인가된 신호 또는 일세트의 신호에 의해 개시되거나 트리거된다. 전술한 바와 같이, 제어기(105)는 마이크로프로세서일 수도 있다. 그 동작은 도 3에 도시된 방법(300)의 310에서 트리거된다.
본 발명의 일 실시예에 따르면, 제어기(105)는, 도 1에 도시된 IC(110)의 어드레스 라인(115) 중의 하나 또는 노드(121 - 125) 중의 하나에 예로서 12V의 수퍼 전압을 인가함으로써 방법(300)을 트리거시키도록 실행되고 저장된 명령들을 포함한다. 그 수퍼 전압은, 방법(300)을 위한 트리거로서 검출될 수도 있는, 전원 전압 Vcc, 프로그래밍 전압 Vpp 및 기준 전압 Vss와 같은 IC에 인가되는 다른 전압들보다 높다.
본 발명의 다른 실시예에 따르면, 인터페이스 신호의 선택된 세트는 제어기(105)에 의해 일시에 어써트되어, 방법(300)을 트리거시킬 수도 있다. 예를 들면, 도 1에 도시되어 있는 노드(121)에서의 기입 인에이블 신호 WE*, 노드(122)에서의 칩 인에이블 신호 CE*, 및 노드(124)에서의 출력 인에이블 신호 OE* 모두가 방법(300)을 위한 트리거로서 동시에 '로우'로 어써트될 수도 있다.
본 발명의 다른 실시예에 따르면, 제어기(105)는, 클럭에 따라 정기적인 간격으로 방법(300)을 트리거시키도록 실행되고 저장된 명령들을 포함한다. 예를 들면, 방법(300)은 매 24시간마다 한번씩 트리거될 수도 있다. 방법(300)은, 하나 이상의 인터페이스 신호를 어써트함으로써 또는 여기서 설명되는 본 발명의 다른 실시예중 어떤 것을 따름으로써 정기적인 간격으로 트리거될 수도 있다.
본 발명의 다른 실시예에 따르면, 방법(300)은, IC(110)가 수행하도록 명령되는 다른 동작과 일치하여 트리거될 수도 있다. 예를 들면, IC(110)는, 노드(123)에서 리세트/파워다운 신호 RP*가 '로우'로 어써트된 후에 파워다운 모드로 들어간다. 파워다운 모드에 있어서는 어떠한 기입 또는 판독도 일어나지 아니하며, IC(110)는 미량의 전력을 흡수한다. 방법(300)은, 리세트/파워다운 신호 RP*가 그 파워다운 모드이전에 '로우'로 어써트되는 때에 트리거될 수도 있다. 본 발명의 대체 실시예에 있어서, 방법(300)은, 다른 인터페이스들 중의 하나가 어써트되는 때에 트리거될 수도 있다.
본 발명의 다른 실시예에 따르면, 제어기(105)는 IC(110)의 단일의 노드에 전압 시퀀스를 인가함으로써 방법(300)을 트리거하기 위해 저장되고 실행되는 명령을 포함한다. 예를 들면, 하이 전압 및 로우 전압의 특정 시퀀스가, 방법(300)을 트리거하기 위해 모듈(140)에 의해 인식되어 있는 노드(124)에 인가될 수도 있다.
본 발명의 다른 실시예에 따르면, 제어기(105)는 데이터 라인(117)에 걸쳐서 IC(110)에 커맨드를 발송함으로써 그 방법을 트리거하기 위해 저장되고 실행되는 명령을 포함한다. 커맨드들 및 그들의 사용법은 플래시 셀에 대한 '마이크론 메모리 데이터북 1999'에 정의되어 있다. 이 커맨드들은 하나의 커맨드 세트로 조직되고, 각각의 커맨드는 IC(110)에 일세트의 신호로서 인가되는 8-비트 16진수 값으로 표현된다. 각각의 커맨드는, 그 커맨드를 수행하는 모듈(140)에 의해 수신되도록 하기 위해 제어기(105)로부터 데이터 라인(117), 입력 버퍼(118), 및 내부 데이터 라인(120)에 결합되어 있다. 각각의 커맨드는, 노드(121)에 인가된 기입 인에이블 신호 WE*의 상승 에지에서 또는 노드(122)에 인가된 칩 인에이블 신호 CE*의 상승 에지에서 래치된다. 30H와 같은 새로운 커맨드는, 방법(300)을 트리거하기 위해 정의되고 그 커맨드 세트에 부가된다. 그 커맨드 세트에서 아직 정의되지 않은 다른 16진수 값이 또한, 그 방법(300)을 트리거하기 위해 이용될 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 플래시 메모리 시스템(600)을 나타내는 개략도이다. 이 메모리 시스템(600)은 도 1에 도시된 메모리 시스템(100)과 유사하며, 유사한 구성요소에는 동일한 참조번호를 붙이며 간략화를 위해 그 설명을 하지 않을 것이다. 메모리 시스템(600)은, 누설 검출 신호 LD*와 복구 신호 R*을 각각 수신하기 위한 2개의 부가적인 노드(612, 614)를 갖는 플래시 메모리 집적회로(IC)(610)를 포함한다. 이들 노드(612, 614)는, 제어기(105)에 결합되도록 IC(610)의 핀들에 종단되어 있다. 누설 검출 신호 LD*는, 누설 플래시 셀이 검출되어 있지만 복구되지 않는 누설 검출 동작을 트리거하기 위해 어써트된다. 이러한 동작은, 복구 펄스가 각각의 누설 플래시 셀에 인가되는 동작들(320 - 326)을 제외하고 도 3에 도시된 방법(300)의 모든 동작을 포함할 수도 있다. 만약 플래시 셀이 검출된다면, 그 누설 플래시 셀이 복구가 필요하다라는 것을 지시하기 위해 어떤 비트가 상태 레지스터(170)에 설정될 수도 있다. 상태 레지스터(170)의 이용은 도 4의 동작(420)을 참조하며, 이하에서 설명될 것이다. 복구는, 누설 플래시 셀로 들어가게 데이터를 프로그래밍함으로써 수행될 수도 있다. 본 발명의 다른 실시예에 있어서, 복구 신호 R*는, 방법(300)에 따라 누설 플래시 셀이 검출되고 복구되는 복구 동작을 트리거하기 위해 어써트된다.
도 7은 본 발명의 다른 실시예에 따른 플래시 메모리 시스템(700)의 개략도이다. 이 메모리 시스템(600)은 도 1에 도시된 메모리 시스템(100)과 유사하며, 유사한 구성요소에는 동일한 참조번호를 붙이며 간략화를 위해 그 설명을 하지 않을 것이다. 메모리 시스템(700)은, 누설 검출 및 복구 신호 LD/R*을 수신하기 위한 부가적인 노드(712)를 갖는 플래시 메모리 집적회로(IC)(710)를 포함한다. 이 노드(712)는, 제어기(105)에 결합되도록 IC(710)의 핀에 종단되어 있다. 누설 검출 및 복구 신호 LD/R*는, 방법(300)에 따라 누설 플래시 셀이 검출되고 복구되는 누설 검출 및 복구 동작을 트리거하기 위해 어써트된다.
전술한 본 발명의 실시예 각각은 IC(110)에서 누설 검출 동작, 복구 동작, 또는 누설 검출 및 복구 동작을 트리거하는데 이용될 수 있다.
본 발명의 일실시예에 따른 집적회로 칩(800)이 도 8에 도시되어 있다. 칩(800)은 플래시 메모리 집적회로(110, 610, 710)와 같은 내장된 플래시 메모리(810)를 포함하고, 회로(500)를 포함할 수도 있으며, 전술한 본 발명의 실시예에 따른 방법들(300, 400)을 실행할 수도 있다. 내장된 플래시 메모리(810)는, 프로세서 또는 가능성있는 몇몇 다른 집적회로와 같은 다른 집적회로(820)와 그 칩(800)을 공유한다. 내장된 플래시 셀(810) 및 프로세서(820)를 포함하고 있는 칩(800)은 메모리 시스템들(100, 600, 700) 중의 하나를 포함할 수도 있다. 내장된 플래시 메모리(810) 및 집적회로(820)는 적절한 통신 라인 또는 버스(830)에 의해 서로 결합되어 있다.
본 상세한 설명으로부터 이점을 얻을 수 있는 당해기술분야의 숙련된 전문가는, 전술한 본 발명의 실시예에 따른 플래시 메모리 집적회로(110, 610, 710)는 다양한 패키지 구성에 포함될 수도 있다는 것을 이해할 것이다. 예로서, 본 발명의 실시예에 따르는 콤팩트한 플래시 메모리 카드(900)가 도 9에 도시되어 있다. 카드(900)는, 그 각각이 도 1, 6, 및 7에 각각 도시된 플래시 메모리 집적회로(110, 610, 710)와 유사한 복수의 플래시 메모리 집적회로(910(1) - 910(X))를 포함한다. 카드(900)는 플래시 메모리 집적회로(910(1) - 910(X))가 내장되어 있는 단일의 집적회로로 될 수도 있다.
도 10은 본 발명의 실시예에 따른 정보 처리 시스템(1000)의 블록도이다. 이 정보 처리 시스템(1000)은 메모리 시스템(1008), 프로세서(1010), 디스플레이 유니트(1020), 및 입력/출력(I/O) 서브시스템(1030)을 포함한다. 프로세서(1010)는 예로서 마이크로프로세서일 수도 있다. 메모리 시스템(1008)은 플래시 메모리 집적회로(110, 610, 710)중의 하나를 포함하고, 회로(500)를 포함할 수도 있으며, 전술한 본 발명의 실시예에 따른 방법들(300, 400)을 실행할 수도 있다. 프로세서(1010) 및 메모리 시스템(1008)은 도 8에 도시된 칩(800)과 같이 단일의 집적회로 칩에 내장될 수도 있다. 프로세서(1010), 디스플레이 유니트(1020), 및 I/O 서브시스템(1030), 및 메모리 시스템(1008)은 적절한 통신 라인 또는 버스(1040)에 의해 서로 결합되어 있다.
본 발명의 다른 실시예에 따르면, 사용자가, 방법(300)을 트리거하기 위해 I/O 서브시스템(1030)을 통해 프로세서(1010) 또는 메모리 시스템(1008)으로 명령을 입력할 수도 있다. 이 I/O 서브시스템(1030)은, 사용자로 하여금 그 시스템(1000)과 통신할 수 있도록 하게 하는 키보드 또는 다른 장치일 수도 있다.
본 발명의 다양한 실시예 있어서, 정보 처리 시스템(1000)은 컴퓨터 시스템(예를 들면, 비디오 게임, 휴대용 계산기, 텔레비젼 수상기, 고정 화상 전화기, 스마트 이동 전화기, 개인 휴대 정보 단말기(Personal Digital Assistant: PDA), 네트워크 컴퓨터(NC), 휴대용 컴퓨터, 개인용 컴퓨터, 또는 멀티프로세서 수퍼컴퓨터 등), 정보 장치(예를 들면, 셀룰러 폰, 호출기, 일일계획관리기 또는 오거나이저 등), 정보 컴포넌트(예를 들면, 자기 디스크 드라이버, 통신 모뎀 등), 또는 그 밖의 장치(예를 들면, 전자제어기를 구비하고 있는 보청기, 세탁기, 또는 전자렌지(Microwave Oven) 등)이다.
전술한 본 발명의 실시예들에 있어서, 누설 플래시 셀을 검출하고 복구하는 동작은, 제어기와 같은 외부 소스로부터 플래시 메모리 집적회로에 인가되는 단일의 신호 또는 일세트의 신호에 의해 개시 또는 트리거되고 있다. 본 발명의 실시예는, 누설 플래시 셀을 검출하고 복구하는 동작을 수행할 시기를 선택하는 데에 있어서의 유연성을 메모리 시스템의 사용자나 설계자에 준다.
여기서 특정의 실시예가 예시되고 설명되어 있지만, 본 명세서로부터의 이점을 얻을 수 있는 당해기술분야의 숙련된 전문가는, 어떤 균등한 구성이 본 개시된 특정의 실시예를 대체할 수도 있는 것을 인식할 것이다. 그래서, 본 발명은 청구의 범위와 그 균등물에 의해서만 제한된다.

Claims (40)

  1. 복수의 플래시 셀 내에 데이터를 저장하도록 플래시 메모리 장치를 동작시키는 방법에 있어서,
    상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하고,
    상기 검출 및 복구 동작은,
    상기 셀을 판독하고 상기 셀 내의 전류를 측정하는 단계, 상기 전류를 기준 전류 레벨과 비교하는 단계, 및 상기 전류가 상기 기준 전류 레벨을 초과하는 경우에 누설 셀을 식별하는 단계를 포함하는 검출 동작을 수행하는 단계; 및
    누설 셀의 표시에 응답하여, 상기 플래시 메모리 셀에 복구 펄스를 인가하는 단계, 상기 플래시 메모리 셀 내의 전류를 기준 전류 레벨과 비교함으로써, 상기 셀이 누설인지를 결정하는 단계, 상기 복구 펄스를 인가하는 단계와 상기 셀이 누설인지를 결정하는 단계를 반복하는 단계, 및 상기 셀이 누설이 아닌 것으로 결정되는 경우, 상기 복구를 중단하는 단계를 포함하는 복구 동작을 개시하는 단계
    를 포함하고,
    상기 검출 및 복구 동작은 기입 또는 출력 기능이 디스에이블된 때 또는 상기 장치가 디스에이블된 때에 상기 플래시 메모리 장치 외부의 소스에 의해 선택된 시간에, 상기 소스로부터 상기 플래시 메모리 장치로 하나 이상의 선택된 신호를 인가함으로써 개시되고,
    상기 메모리 셀이 누설인 것으로 결정될 때마다 카운터가 증분되며, 상기 셀에 공급된 복구 펄스의 수가 미리 정해진 수를 초과하면, 상기 복구가 종료되고 상기 메모리 셀이 고장난 것으로 결정되는 방법.
  2. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치 내의 선택된 핀 또는 어드레스 라인에 수퍼전압(supervoltage)을 인가함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  3. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치에 인가된 선택된 복수의 인터페이스 신호를 어써트(assert)함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치에 인가된 기입 인에이블 신호, 칩 인에이블 신호 및 출력 인에이블 신호를 어써트함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  5. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 클럭에 따라 정기적인 간격으로 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  6. 제5항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 클럭에 따라 매 24시간마다 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  7. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치에 인가된 인터페이스 신호를 어써트함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치에 인가된 리셋/파워다운 신호를 어써트함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  9. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치 내의 핀에 선택된 시퀀스의 전압을 인가함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  10. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치 내의 데이터 라인에 커맨드를 인가함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  11. 제10항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치 내의 데이터 라인에 커맨드를 인가하고, 상기 플래시 메모리 장치에 인가된 기입 인에이블 신호의 상승 에지에서 상기 커맨드를 래치함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  12. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 상기 플래시 메모리 장치 내의 누설 검출 및 복구 핀에 누설 검출 및 복구 신호를 인가함으로써, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는, 입출력 서브시스템으로부터 수신된 신호에 기초하여, 상기 플래시 메모리 장치 내의 누설 플래시 셀의 검출 및 복구 동작을 개시하는 단계를 포함하는 방법.
  17. 제1항에 있어서,
    상기 검출 및 복구 동작을 개시하는 단계는,
    상기 플래시 메모리 장치 내의 각각의 플래시 셀에 대하여,
    상기 플래시 셀을 판독하여 판독 신호를 생성하는 단계;
    상기 판독 신호를 제1 기준 신호와 비교하여, 상기 플래시 셀에 저장된 데이터를 표시하는 단계;
    상기 판독 신호를 제2 기준 신호와 비교하여, 상기 플래시 셀이 누설인지를 표시하는 단계; 및
    상기 플래시 셀이 누설인 경우, 상기 플래시 셀에 복구 펄스를 인가하는 단계
    를 포함하는 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR10-2002-7002382A 1999-08-23 2000-08-23 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리 KR100487031B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37915599A 1999-08-23 1999-08-23
US09/379,155 1999-08-23
PCT/US2000/023138 WO2001015172A2 (en) 1999-08-23 2000-08-23 Flash memory with externally triggered detection and repair of leaky cells

Publications (2)

Publication Number Publication Date
KR20030009288A KR20030009288A (ko) 2003-01-29
KR100487031B1 true KR100487031B1 (ko) 2005-05-03

Family

ID=23496045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7002382A KR100487031B1 (ko) 1999-08-23 2000-08-23 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리

Country Status (8)

Country Link
US (1) US6813183B2 (ko)
EP (1) EP1206775B1 (ko)
JP (1) JP3653248B2 (ko)
KR (1) KR100487031B1 (ko)
AT (1) ATE282239T1 (ko)
AU (1) AU6929300A (ko)
DE (1) DE60015770T2 (ko)
WO (1) WO2001015172A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057935B2 (en) * 2001-08-30 2006-06-06 Micron Technology, Inc. Erase verify for non-volatile memory
DE60205389D1 (de) 2002-11-28 2005-09-08 St Microelectronics Srl Einzelzelllöschverfahren der Rückgewinnung von progammiergestörte Zellen in nichtflüchtige Speichervorrichtung
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
EP1453062B1 (en) * 2003-02-27 2006-06-28 STMicroelectronics S.r.l. Built-in testing methodology in flash memory
US20040209309A1 (en) * 2003-02-27 2004-10-21 Muldoon Mark Thomas Compositions and methods for the specific detection of mammalian muscle proteins
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US7944747B2 (en) 2008-03-17 2011-05-17 Samsung Electronics Co., Ltd. Flash memory device and method for programming flash memory device having leakage bit lines
JP5422984B2 (ja) * 2008-12-08 2014-02-19 富士通株式会社 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
JP6084520B2 (ja) * 2013-06-13 2017-02-22 サイプレス セミコンダクター コーポレーション 半導体メモリおよび半導体メモリの試験方法
KR102252692B1 (ko) 2014-07-15 2021-05-17 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US9330783B1 (en) 2014-12-17 2016-05-03 Apple Inc. Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
US9390809B1 (en) 2015-02-10 2016-07-12 Apple Inc. Data storage in a memory block following WL-WL short
US9529663B1 (en) 2015-12-20 2016-12-27 Apple Inc. Detection and localization of failures in 3D NAND flash memory
US9996417B2 (en) 2016-04-12 2018-06-12 Apple Inc. Data recovery in memory having multiple failure modes
US9711227B1 (en) 2016-04-28 2017-07-18 Sandisk Technologies Llc Non-volatile memory with in field failure prediction using leakage detection
US10446246B2 (en) 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US10762967B2 (en) 2018-06-28 2020-09-01 Apple Inc. Recovering from failure in programming a nonvolatile memory
US10755787B2 (en) 2018-06-28 2020-08-25 Apple Inc. Efficient post programming verification in a nonvolatile memory
US10936455B2 (en) 2019-02-11 2021-03-02 Apple Inc. Recovery of data failing due to impairment whose severity depends on bit-significance value
US10915394B1 (en) 2019-09-22 2021-02-09 Apple Inc. Schemes for protecting data in NVM device using small storage footprint
US11550657B1 (en) 2021-09-01 2023-01-10 Apple Inc. Efficient programming schemes in a nonvolatile memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719598A (en) * 1985-05-31 1988-01-12 Harris Corporation Bit addressable programming arrangement
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
US5526364A (en) 1995-02-10 1996-06-11 Micron Quantum Devices, Inc. Apparatus for entering and executing test mode operations for memory
US5682496A (en) * 1995-02-10 1997-10-28 Micron Quantum Devices, Inc. Filtered serial event controlled command port for memory
US5723990A (en) 1995-06-21 1998-03-03 Micron Quantum Devices, Inc. Integrated circuit having high voltage detection circuit
US5619461A (en) 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having internal state monitoring circuit
US5751944A (en) 1995-07-28 1998-05-12 Micron Quantum Devices, Inc. Non-volatile memory system having automatic cycling test function
US5619453A (en) 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having programmable flow control register
US5790459A (en) 1995-08-04 1998-08-04 Micron Quantum Devices, Inc. Memory circuit for performing threshold voltage tests on cells of a memory array
US5675540A (en) 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
US5793775A (en) 1996-01-26 1998-08-11 Micron Quantum Devices, Inc. Low voltage test mode operation enable scheme with hardware safeguard
FR2745114B1 (fr) * 1996-02-20 1998-04-17 Sgs Thomson Microelectronics Memoire non volatile multiniveau modifiable electriquement avec rafraichissement autonome
JP3596989B2 (ja) * 1996-10-03 2004-12-02 邦博 浅田 半導体記憶装置
JP2914346B2 (ja) * 1997-05-29 1999-06-28 日本電気株式会社 半導体装置
US6496027B1 (en) 1997-08-21 2002-12-17 Micron Technology, Inc. System for testing integrated circuit devices
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US6115291A (en) 1998-12-29 2000-09-05 Micron Technology, Inc. Healing cells in a memory device
US6108241A (en) 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell

Also Published As

Publication number Publication date
DE60015770D1 (de) 2004-12-16
WO2001015172A3 (en) 2001-09-20
EP1206775A2 (en) 2002-05-22
KR20030009288A (ko) 2003-01-29
ATE282239T1 (de) 2004-11-15
JP3653248B2 (ja) 2005-05-25
US20020191440A1 (en) 2002-12-19
WO2001015172A2 (en) 2001-03-01
US6813183B2 (en) 2004-11-02
DE60015770T2 (de) 2005-12-08
AU6929300A (en) 2001-03-19
JP2003507840A (ja) 2003-02-25
EP1206775B1 (en) 2004-11-10

Similar Documents

Publication Publication Date Title
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
US6493270B2 (en) Leakage detection in programming algorithm for a flash memory device
US6584019B1 (en) Leakage detection in flash memory cell
JP5735543B2 (ja) データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧
US8971126B2 (en) Charge loss compensation methods and apparatus
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
CN114758689A (zh) 用于非易失性存储器的擦除方法和上电修复方法
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
US6459619B1 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
KR19980071781A (ko) 모든 메모리셀에 대해 소거 베리파이 동작이 일괄적으로 정확히 행해질 수 있는 반도체기억장치
JP4251717B2 (ja) 不揮発性半導体記憶装置
KR0172437B1 (ko) 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치
KR20150045642A (ko) 반도체 장치 및 그 동작 방법
EP3428921A1 (en) Memory sector retirement in a non-volatile memory
JP2001189085A (ja) フラッシュメモリ素子における記憶情報の消去方法
CN116798500A (zh) 存储芯片的测试方法及设备
CN115705908A (zh) 存储设置数据的存储器件及其操作方法
KR20000038067A (ko) 프로그램 수행 시간을 단축할 수 있는 불휘발성 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee