KR20150045642A - 반도체 장치 및 그 동작 방법 - Google Patents

반도체 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20150045642A
KR20150045642A KR20130125143A KR20130125143A KR20150045642A KR 20150045642 A KR20150045642 A KR 20150045642A KR 20130125143 A KR20130125143 A KR 20130125143A KR 20130125143 A KR20130125143 A KR 20130125143A KR 20150045642 A KR20150045642 A KR 20150045642A
Authority
KR
South Korea
Prior art keywords
data
cam
semiconductor device
cell array
voltage
Prior art date
Application number
KR20130125143A
Other languages
English (en)
Other versions
KR102119179B1 (ko
Inventor
성진용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130125143A priority Critical patent/KR102119179B1/ko
Priority to US14/166,677 priority patent/US9230650B2/en
Publication of KR20150045642A publication Critical patent/KR20150045642A/ko
Application granted granted Critical
Publication of KR102119179B1 publication Critical patent/KR102119179B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 반도체 장치 및 그 동작 방법에 관한 것으로, 특히 반도체 장치의 데이터 유지(Retention) 특성을 향상시킬 수 있도록 하는 기술이다. 이러한 본 발명은 내부 동작 조건용 데이터를 저장하는 캠 셀 어레이, 내부 동작 조건용 데이터를 리드하여 캠 데이터를 저장하는 제어 로직, 및 제어 로직에 저장된 캠 데이터를 캠 셀 어레이에 재프로그래밍하도록 제어하는 마이크로 프로세서를 포함하는 것을 특징으로 한다.

Description

반도체 장치 및 그 동작 방법{Semiconductor device and operating method thereof}
본 발명은 반도체 장치 및 그 동작 방법에 관한 것으로, 특히 반도체 장치의 데이터 유지(Retention) 특성을 향상시킬 수 있도록 하는 기술이다.
플래시 메모리 장치는 복수의 메모리 영역들이 한 번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM(Electrically Erasable and Programmable ROM)이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 한다.
이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 만약 칩에 공급되는 전원이 차단되면 전원의 소모 없이 정보가 유지됨을 의미한다.
추가로, 플래시 메모리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징들 때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 사용되고 있다.
플래시 메모리 장치는 각 저장 소자에 사용되는 로직 게이트의 형태에 따라 2가지 종류 즉, 노어 플래시 메모리 장치와 낸드 플래시 메모리 장치로 이루어진다.
플래시 메모리 장치는 셀이라 불리는 트랜지스터들의 어레이에 정보를 저장하며, 각 셀은 1-비트 정보를 저장한다. 멀티-레벨 셀 장치라 불리는 보다 새로운 플래시 메모리 장치들은 셀의 플로팅 게이트 상에 놓인 전하량을 가변시킴으로써 셀 당 1 비트보다 많이 저장할 수 있다.
플로팅 게이트 기술들을 이용하는 플래시 메모리 장치에 있어서, 데이터 보유 특성(data-retention characteristics) 및 질적 저하 없는 프로그램/소거 사이클 수(또는 내구성)은 가장 중요한 신뢰성 관심사이다.
셀에 저장된 전하(또는, 전자들)는 결함 인터폴리 절연막을 통한 열 이온 방출 및 전하 확산, 이온 불순물, 프로그램 디스터브 스트레스, 등과 같은 다양한 페일 메카니즘들을 통해 플로팅 게이트로부터 누설될 수 있다. 이는 문턱 전압의 감소를 야기할 것이다.
그리고, 제어 게이트가 전원 전압으로 유지된 상태에서 플로팅 게이트가 서서히 전하들을 얻을 때 전하 획득의 반대 효과가 생길 수 있다. 이는 문턱 전압의 증가를 야기한다.
반복적인 프로그램/소거 사이클들은 메모리 트랜지스터 산화막들을 스트레스 받게 한다. 그리고, 플래시 메모리 장치에 대한 터널 산화막 브레이크 다운과 같은 패일을 야기할 수도 있다.
메모리 셀의 문턱 전압은 그러한 스트레스로 인해 점차 적으로 낮아지게 될 것이다. 즉, 프로그램된 메모리 셀의 플로팅 게이트로부터 전자들이 누설될 것이다.
결과적으로, 프로그램된 메모리 셀 들의 문턱 전압 분포가 낮은 전압 쪽으로 이동되며, 그 결과 프로그램 검증 전압보다 낮은 문턱 전압을 갖는 메모리 셀 들이 생기게 된다. 이는 읽기 마진의 감소로 인해 읽기 패일이 유발될 수 있음을 의미한다.
이러한 종래의 반도체 장치의 메모리 셀은 비휘발성 특성을 갖지만, 실제 상황에서 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 데이터 유지(Retention) 수명에 한계가 있다. 이에 따라, 데이터 유지 특성이 저하되어 오랜 시간 동안 영구적으로 비휘발성 셀 저장 특성을 최상으로 유지하는 것이 어렵다.
비휘발성 메모리에 저장된 데이터가 데이터 유지 특성에 의해 영향을 받게 되면, 내부 데이터의 리드 마진이 감소하여 미세 선폭이 감소되고 시간에 따른 전하 이동의 문제가 발생한다. 이러한 경우 내부에 저장된 데이터가 변경되어 유저 입력(User input)에 의한 반도체 칩의 동작시 오동작이 발생할 수 있다.
특히, 내부 동작에 필요한 조건을 저장하는 비휘발성 메모리가 데이터 유지 특성에 의해 변경된다면 기 세팅된 조건이 변경될 수 있으므로 원치 않는 동작이 발생할 수 있다.
본 발명은 반도체 장치에서 재프로그래밍(Re-programing) 방식을 통해 내부 동작 조건용 데이터의 유지(Retention) 특성을 향상시킬 수 있도록 하는데 그 특징이 있다.
본 발명의 실시예에 따른 반도체 장치는, 내부 동작 조건용 데이터를 저장하는 캠 셀 어레이; 내부 동작 조건용 데이터를 리드하여 캠 데이터를 저장하는 제어 로직; 및 제어 로직에 저장된 캠 데이터를 캠 셀 어레이에 재프로그래밍하도록 제어하는 마이크로 프로세서를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법은, 내부 동작 조건용 데이터를 저장하는 캠 셀 어레이의 데이터를 리드하여 페이지 버퍼에 저장하는 단계; 페이지 버퍼에 저장된 캠 데이터를 리드하여 제어 로직에 전달하는 단계; 캠 데이터의 에러를 체크하여 레지스터에 저장하는 단계; 및 페이지 버퍼에 리페어 데이터를 입력하고 캠 셀 어레이에 데이터를 재프로그래밍하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 내부 동작 조건용 데이터의 유지(Retention) 특성을 향상시켜 내부 동작 조건의 정보를 저장하는 데이터 영역의 신뢰성을 향상시킬 수 있도록 한다.
둘째, 유저(User)의 도움없이 또는 유저(User)의 명령 신호에 따라 재프로그래밍 동작을 수행하여 미세 선폭 감소시 발생하는 오동작의 발생 가능성을 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 2는 본 발명의 실시예에 따른 반도체 장치의 동작 방법에 관한 흐름도.
도 3은 본 발명의 실시예에 따른 반도체 장치에서 데이터 복원 상태를 나타낸 도면.
도 4는 본 발명의 실시예에 따른 반도체 장치를 포함한 컴퓨팅 시스템을 개략적으로 나타낸 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 메모리 블록(100), 컬럼 디코더(200), 제어 로직(300), 로오 디코더(400), 전압 발생기(500), 마이크로 프로세서(600), 전압 검출기(700) 및 커맨드 인터페이스부(800)를 포함한다. 여기서, 메모리 블록(100)은 메모리 셀 어레이(110), 캠 셀 어레이(120) 및 페이지 버퍼(130)를 포함한다. 그리고, 제어 로직(300)은 레지스터(310), 에러 체크부(320)를 포함한다.
메모리 블록(100)은 메모리 셀 어레이(110)와 캠 셀 어레이(120)를 포함한다. 여기서, 메모리 셀 어레이(110)와 캠 셀 어레이(120)는 동일한 구조 및 특성을 갖는다.
메모리 셀 어레이(110)는 프로그렘 데이터를 저장하는 다수의 메모리 셀들을 포함한다. 다수의 메모리 셀들은 워드라인과 비트라인으로 연결된다. 메모리 셀 어레이(110)는 낸드 스트링 구조를 가질 수 있다.
그리고, 캠 셀 어레이(120)는 비휘발성 메모리 소자의 정보 데이터가 저장된다. 즉, 캠 셀 어레이(120)는 반도체 메모리 장치가 동작하기 위해 필요한 옵션 정보, 예를 들면 프로그램 전압 정보와, 리드전압 정보, 소거 전압 정보 또는 셀의 게이트 산화막 두께 정보 등이 저장되는 회로이다. 그리고, 캠 셀 어레이(120)에는 리페어 정보 및 배드 블록의 어드레스 정보가 저장될 수 있다.
페이지 버퍼(130)는 메모리 셀 어레이(110)의 다수의 비트라인과 연결된다. 페이지 버퍼(130)는 메모리 셀 어레이(110)의 리드 동작시 다수의 비트라인 전위를 센싱하고, 센싱 전위에 대응하는 리드 데이터를 컬럼 디코더(130)에 출력한다. 즉, 페이지 버퍼(130)는 선택된 메모리 셀 어레이(110)에 프로그램할 데이터를 임시 저장하거나, 선택된 메모리 셀 어레이(110)에 프로그램 된 데이터를 독출하여 저장한다.
페이지 버퍼(130)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작한다. 예를 들면, 페이지 버퍼(130)는 읽기 동작 모드에서 감지 증폭기로서 동작하고 프로그램 동작 모드에서 기입 드라이버로서 동작한다.
여기서, 페이지 버퍼(130)는 1 비트 데이터를 읽거나 프로그램하는데 적합하게 구성될 수 있다. 또는, 페이지 버퍼(130)는 2 비트 데이터를 읽거나 프로그램하는데 적합하게 구성될 수 있다.
하지만, 페이지 버퍼(130)가 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 페이지 버퍼(130)는 3 비트 이상의 데이터를 읽거나 프로그램하기에 적합하게 구성될 수 있다.
컬럼 디코더(200)는 페이지 버퍼(130)들을 미리 결정된 단위로 선택하도록 한다. 즉, 컬럼 디코더(200)는 컬럼 어드레스에 응답하여 선택되는 열들을 일정 단위로 선택한다.
비휘발성 특성을 이용한 메모리 소자는 특정한 조건을 비휘발성 메모리에 저장한다. 여기서, 특정한 조건은 여러 종류의 바이어스 레벨 또는 옵션 정보 등이다.
그리고, 비휘발성 메모리에 저장된 데이터는 특정 구간 또는 특정 명령에 동기하여 리드 된 후 리드 된 값이 해당하는 레지스터(310)에 저장된다. 여기서, 특정 구간은 파워 온 동작 구간을 의미한다. 레지스터(310)에 저장된 각각의 데이터는 추후에 유저 입력(User input)에 동기되어 내부 동작시 사용된다.
그리고, 레지스터(310)는 에러 체크부(320)에서 체크된 에러 데이터와 리페어 데이터를 저장할 수 있다. 에러 체크부(320)는 메모리 블록(100)에서 리드된 셀 데이터 또는 캠 데이터의 에러를 검출한다. 본 발명의 실시예에 따른 에러 체크부(310)는 다수 비트 결정(Majority Decision) 방식을 이용하여 에러를 체크할 수 있다.
로오 디코더(400)는 메모리 블록들 중 하나를 선택하고 선택된 메모리 블록(100)의 행들(또는 페이지들) 중 하나를 선택하도록 한다. 즉, 로오 디코더(400)는 로오 어드레스에 응답하여 메모리 블록(100)의 워드라인을 선택한다.
그리고, 로오 디코더(400)는 전압 발생기(500)의 구동 전압에 따라 선택된 워드라인으로 프로그램 및 검증 전압들을 제공한다. 즉, 로오 디코더(400)는 프로그램 동작시 선택된 워드라인에 프로그램 전압을 공급하고, 비선택된 워드라인에 패스 전압을 전달한다.
또한, 로오 디코더(400)는 리드 동작시 읽기 전압들을 선택된 워드라인에 제공한다. 선택된 행(페이지)은 전압 발생기(500)로부터 제공되는 구동전압에 따라 로오 디코더(400)에 의해 구동된다.
전압 발생기(500)는 다양한 구동전압들을 발생하도록 구성된다. 여기서, 구동전압은 프로그램 전압, 소거 전압, 읽기 전압, 프로그램/소거 검증 전압, 리프레쉬 검증 전압 등을 포함할 수 있다.
전압 발생기(500)는 제어 로직(300)의 제어에 따라 상이한 레벨을 갖는 전압을 발생할 수 있다. 예를 들면, 리프레쉬 동작이 요구되는 메모리 블록(100)이 어떤 메모리 영역에 속하는 지의 여부에 따라 리프레쉬 검증 전압이 결정될 수 있다.
마이크로 프로세서(600)는 리드 동작시 커맨드 인터페이스부(800)로부터 인가되는 동작 명령신호와 전압 검출기(700)로부터 인가되는 검출신호에 따라 메모리 블록(100)과 제어 로직(300)의 동작을 제어하기 위한 제어 신호를 출력한다. 메모리 블록(100), 제어 로직(300)은 마이크로 프로세서(600)에 의해 그 동작이 제어된다.
본 발명의 실시예에서 마이크로 프로세서(600)는 전압 검출기(700)로부터 파워 온 동작 신호가 인가되면 캠 셀 어레이(120)의 캠 데이터를 데이터를 리드하여 레지스터(310)에 저장되도록 제어한다. 그리고, 마이크로 프로세서(600)는 레지스터(310)에 저장된 리페어 데이터를 기초로 하여 캠 셀 어레이(120)에 데이터를 재프로그래밍하도록 제어한다.
전압 검출기(700)는 반도체 장치의 내부 전압을 검출하여 마이크로 프로세서(600)에 출력한다. 즉, 전압 검출기(700)는 반도체 장치에 전원이 인가되면 파워 온 동작 이후에 내부 전압을 검출하여 파워 온 동작이 시작 되었음을 나타내는 신호를 마이크로 프로세서(600)에 출력한다. 검출된 내부 전압이 일정 레벨 이상으로 설정되면 내부 회로들이 정상적인 동작을 시작하도록 파워 온 리셋 신호를 생성하여 마이크로 프로세서(600)에 출력한다.
커맨드 인터페이스부(800)는 외부의 메모리 컨트롤러, 호스트 시스템 또는 컴퓨팅 시스템과 인터페이스하여 명령신호 CMD를 입력받는다. 본 발명의 실시예는 커맨드 인터페이스부(800)를 통해 인가되는 명령신호 CMD에 의해 재프로그래밍 동작이 수행될 수도 있다.
이러한 구성을 갖는 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 도 2를 참조하여 설명하면 다음과 같다.
먼저, 파워 온 동작이 수행되면(단계 S1), 반도체 장치의 내부 동작이 시작되어 메모리 블록(100)이 동작을 수행하는 비지(BUSY) 상태가 된다.(단계 S2) 여기서, 파워 온 동작은 반도체 장치를 초기화시키기 위한 동작이다.
즉, 전압 검출기(700)는 파워 온 동작 이후에 내부 전압을 검출하여 파워 온 동작이 시작 되었음을 나타내는 신호를 마이크로 프로세서(600)에 출력한다. 그러면, 마이크로 프로세서(600)의 제어에 따라 캠 셀 어레이(120)에 저장된 내부 동작 조건용 데이터가 리드되어 페이지 버퍼(130)에 저장된다.(단계 S3)
반도체 메모리 장치는, 동작에 있어서 필요한 각종 부가 정보를 저장하기 위하여 퓨즈부 등을 사용하였다. 위의 부가 정보로는 메모리 셀의 특성에 따른 고유 특성 값, 프로그램 동작, 소거 동작 등에 사용되는 프로그램 펄스, 소거 펄스값에 대한 정보, 리페어 정보 등 반도체 메모리 장치의 동작에 필수적인 각종 정보 등이 포함된다.
그러나, 퓨즈부는 그 사이즈가 비대하고, 데이터를 한번 저장한 후 패키지 공정을 수행한 후에는 해당 데이터를 다시 수정할 수 없는 단점이 있다. 이에 따라, 퓨즈부를 대신하여 메모리 셀 어레이(110)와 동일한 구조를 갖는 캠(CAM; Content Addressable Memory) 셀 어레이(120)를 사용한다. 캠 셀 어레이(120)에 부가정보를 저장하면, 패키지 공정 이후에도 부가정보의 추가가 용이하다.
이후에, 마이크로 프로세서(600)의 제어에 따라 페이지 버퍼(130)에 저장된 캠 데이터가 컬럼 디코더(200)를 거쳐 제어 로직(300)에 전달된다.(단계 S4) 그러면, 제어 로직(300)의 에러 체크부(320)는 캠 데이터의 에러를 체크하여(단계 S5) 체크된 에러 정보를 레지스터(310)에 저장한다.(단계 S6)
여기서, 에러 체크부(320)는 다수 비트 결정(Majority Decision) 방식을 이용하여 에러를 체크할 수 있다. 즉, 다수 비트 결정 방식에 의해서 유효/무효 여부 및 리페어 어드레스 비트가 결정된다.
예를 들어, 다수 비트 결정(Majority Decision) 방식은 4 개의 셀 그룹에서 리드된 데이터가 1101인 경우, 하나의 0 을 무시하고 세 개의 1을 기반으로 비트 정보를 1로서 인식하는 방식이다. 즉, 4개의 비트 값들 중 결함 셀 또는 노이즈에 의해 에러가 발생하더라도 다수 비트 결정(Majority Decision) 알고리즘에 의해 복원이 가능하다.
그리고, 마이크로 프로세서(600)는 커맨드 인터페이스부(800)를 통해 명령신호 CMD 등의 유저 입력(User input)을 받기 이전에 캠 셀 어레이(120)의 데이터를 리드하여 레지스터(310)에 저장하게 된다. 그리고, 향후 레지스터(310)에 저장된 데이터를 이용하여 유저 입력에 대응한 동작을 수행하게 된다.
본 발명의 실시예에서는 유저 입력을 받기 이전에 캠 셀 어레이(120)의 데이터를 리드하는 것을 그 일 예로 설명하였다. 본 발명의 실시예는 이에 한정되는 것이 아니라 파워 온 이후 구간에서 유저에서 제공하는 특정 명령 CMD에 선택적으로 동기하여 캠 셀 어레이(120)의 데이터를 리드할 수도 있다.
예를 들어, 커맨드 인터페이스부(800)를 통해 입력되는 명령신호 CMD에 따라 마이크로 프로세서(600)가 캠 셀 어레이(120)의 데이터를 리드하여 이를 다시 재프로그래밍할 수 있도록 한다.
이후에, 제어 로직(300)은 컬럼 디코더(200)를 거쳐 페이지 버퍼(130)에 리페어 데이터를 입력한다.(단계 S7) 예를 들어, 페이지 단위로 동작하는 낸드 타입 비휘발성 메모리를 사용하는 경우 리페어 데이터를 입력하게 된다. 즉, 제조사의 제조 단계에서 발생한 패일이 이후 진행될 프로그램 단계에 영향을 줄 수 있으므로 이를 방지하기 위해 리페어 데이터를 입력하게 된다.
그리고, 마이크로 프로세서(600)의 제어에 따라 동일한 캠 셀 어레이(120)에 재프로그래밍 동작이 수행된다.(단계 S8) 즉, 비휘발성 메모리의 동작에 필요한 내부 동작 조건용 셀 데이터를 셀의 제조 이후에 다시 재프로그래밍하게 된다.
레지스터(310)에 저장된 내부 동작 조건용 셀 데이터를 근거로 하여 전압 발생기(500)의 구동 전압이 결정된다. 그리고, 전압 발생기(500)에서 생성된 고전압에 대응하여 로오 디코더(400)는 메모리 블록(100)에서 선택된 로오 라인에 구동 전압을 공급된다. 그리고, 마이크로 프로세서(600)의 제어에 따라 레지스터(310)에 저장된 데이터를 캠 셀 어레이(120)에 전달하여 재프로그래밍 동작을 수행한다.
캠 셀 어레이(120)의 데이터를 재프로그래밍하는 경우 셀에 저장되었다가 유실된 전하 만큼을 보상할 수 있게 되므로 시간과 무관하게 안정적인 데이터 저장 조건을 계속 유지할 수 있게 된다. 이때, 재프로그래밍 동작은 유저(User)가 동작 명령 신호 CMD를 입력하지 않는 비지(BUSY) 상태에서 수행된다.
즉, 제조사에서 캠 셀 어레이(120)에 세팅한 내부 동작 조건용 데이터가 일정 시간이 지난 이후에 변경되는 것을 방지하기 위해 파워 온 이후의 특정 구간에서 재프로그래밍을 수행하게 된다. 해당 셀에 액세스하는 엔트리(Entry)가 유저(User)에게 공개되는 것을 방지하기 위해 내부 동작 조건용 데이터는 공개되지 않는다. 이에 따라, 본 발명의 실시예에서 내부 동작 조건용 데이터의 신뢰성 확보는 매우 필수적이다.
이어서, 재프로그래밍 동작이 완료되면 내부 동작이 종료되어 아이들(IDLE) 상태가 된다.(단계 S9) 여기서, 아이들(IDLE) 상태는 외부의 명령어 입력을 기다리는 대기 상태이다.
도 3은 본 발명의 실시예에 따른 반도체 장치에서 데이터 복원 상태를 나타낸 도면이다.
메모리 셀의 문턱 전압은 스트레스로 인해 점차 적으로 낮아지게 되고, 프로그램된 메모리 셀의 플로팅 게이트로부터 전자들이 누설된다. 이에 따라, 프로그램된 메모리 셀 들의 문턱 전압 분포가 낮은 전압 쪽으로 이동되며, 그 결과 프로그램 검증 전압보다 낮은 문턱 전압을 갖는 메모리 셀 들이 생기게 된다.
예를 들어, t1 시간에서는 정상적인 문턱전압 특성을 갖고 있지만, 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 t2 시간에서는 데이터 유지(Retention) 수명이 저하되는 것을 알 수 있다. 내부 데이터에 대한 전압 마진을 나타내는 델타 Delta_2는 델타 delta_1으로 감소된다.
본 발명의 실시예에 따른 반도체 장치는 t3 시간에서 재프로그래밍 방식을 통해 내부 동작 조건용 데이터의 유지(Retention) 특성을 향상시켜 신뢰성을 향상시킬 수 있도록 한다. 여기서, t1 시간은 t2 시간보다 짧으며, t2 시간은 t3 시간보다 짧다. 그리고, 내부 데이터에 대한 전압 마진을 나타내는 델타 Delta_2는 델타 delta_1 보다 크다.
한편, 본 발명의 실시예에 따른 반도체 장치는 플래시 메모리 장치를 포함할 수 있다. 플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불 휘발성 메모리 장치이다.
셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
본 발명의 실시예에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템이 도 4에 개략적으로 도시되어 있다. 본 발명의 실시예에 따른 컴퓨팅 시스템은 버스(1001)에 전기적으로 연결된 마이크로프로세서, 중앙처리장치, 등과 같은 프로세싱부(3000), 사용자 인터페이스(4000), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(5000), 메모리 컨트롤러(2000), 그리고 플래시 메모리 장치(1000)를 포함한다.
플래시 메모리 장치(1000)는 앞서 언급된 것과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 장치(1000)에는 프로세싱부(3000)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러(2000)를 통해 저장될 것이다.
본 발명의 실시예에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(6000)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명의 실시예에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

Claims (19)

  1. 내부 동작 조건용 데이터를 저장하는 캠 셀 어레이;
    상기 내부 동작 조건용 데이터를 리드하여 캠 데이터를 저장하는 제어 로직; 및
    상기 제어 로직에 저장된 상기 캠 데이터를 상기 캠 셀 어레이에 재프로그래밍하도록 제어하는 마이크로 프로세서를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 상기 내부 동작 조건용 데이터는 프로그램 전압 정보와, 리드전압 정보, 소거 전압 정보 및 셀의 게이트 산화막 두께 정보 중 적어도 어느 하나 이상의 정보를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서, 상기 캠 셀 어레이의 데이터를 리드하여 저장하는 페이지 버퍼를 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서, 상기 제어 로직은
    상기 캠 데이터에서 에러를 체크하는 에러 체크부; 및
    상기 캠 데이터를 저장하고, 상기 에러 체크부에서 검출된 에러 데이터를 저장하는 레지스터를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 4항에 있어서, 상기 에러 체크부는 다수 비트 결정 방식에 의해 에러를 검출하는 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서, 파워 온 동작시 전압 레벨을 검출하여 상기 마이크로 프로세서에 공급하는 전압 검출기를 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서, 상기 마이크로 프로세서는 파워 온 동작 이후에 상기 재프로그래밍 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  8. 제 1항에 있어서, 외부로부터 상기 재프로그래밍 동작을 수행하기 위한 명령 신호가 인가되어 상기 마이크로 프로세서에 전달하는 커맨드 인터페이스부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 1항에 있어서, 상기 마이크로 프로세서는 외부의 특정 명령신호에 따라 상기 재프로그래밍 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  10. 제 1항에 있어서, 상기 제어 로직에 저장된 데이터에 따라 전압을 생성하는 전압 발생기를 더 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제 1항에 있어서,
    상기 캠 셀 어레이의 로오 라인을 선택하는 로오 디코더; 및
    상기 캘 셀 어레이의 컬럼 라인을 선택하는 컬럼 디코더를 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 1항에 있어서, 상기 캠 셀 어레이는 상기 마이크로 프로세서의 제어에 따라 동일한 캠 셀 어레이에 재프로그래밍 동작이 수행되는 것을 특징으로 하는 반도체 장치.
  13. 제 1항에 있어서, 상기 마이크로 프로세서는 상기 제어 로직의 레지스터에 저장된 리페어 데이터에 대응하여 상기 캠 셀 어레이에 데이터를 재프로그래밍하는 것을 특징으로 하는 반도체 장치.
  14. 내부 동작 조건용 데이터를 저장하는 캠 셀 어레이의 데이터를 리드하여 페이지 버퍼에 저장하는 단계;
    상기 페이지 버퍼에 저장된 캠 데이터를 리드하여 제어 로직에 전달하는 단계;
    상기 캠 데이터의 에러를 체크하여 레지스터에 저장하는 단계; 및
    상기 페이지 버퍼에 리페어 데이터를 입력하고 상기 캠 셀 어레이에 데이터를 재프로그래밍하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  15. 제 14항에 있어서, 파워 온 동작시 상기 캠 셀 어레이의 데이터를 리드하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  16. 제 14항에 있어서, 상기 내부 동작 조건용 데이터는 프로그램 전압 정보와, 리드전압 정보, 소거 전압 정보 및 셀의 게이트 산화막 두께 정보 중 적어도 어느 하나 이상의 정보를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  17. 제 14항에 있어서, 다수 비트 결정 방식에 의해 상기 캠 데이터의 에러를 검출하는 것을 특징으로 하는 반도체 장치의 동작 방법.
  18. 제 14항에 있어서, 외부의 특정 명령신호에 따라 상기 재프로그래밍 동작이 수행되는 것을 특징으로 하는 반도체 장치의 동작 방법.
  19. 제 1항에 있어서, 상기 캠 셀 어레이는 동일한 캠 셀 어레이에 재프로그래밍 동작이 수행되는 것을 특징으로 하는 반도체 장치의 동작 방법.
KR1020130125143A 2013-10-21 2013-10-21 반도체 장치 및 그 동작 방법 KR102119179B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130125143A KR102119179B1 (ko) 2013-10-21 2013-10-21 반도체 장치 및 그 동작 방법
US14/166,677 US9230650B2 (en) 2013-10-21 2014-01-28 Semiconductor device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130125143A KR102119179B1 (ko) 2013-10-21 2013-10-21 반도체 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20150045642A true KR20150045642A (ko) 2015-04-29
KR102119179B1 KR102119179B1 (ko) 2020-06-05

Family

ID=52826023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125143A KR102119179B1 (ko) 2013-10-21 2013-10-21 반도체 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US9230650B2 (ko)
KR (1) KR102119179B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672913B1 (en) 2016-02-19 2017-06-06 SK Hynix Inc. Semiconductor memory device and operating method thereof
US10452277B2 (en) 2016-04-07 2019-10-22 SK Hynix Inc. Memory device and operating method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978523B1 (en) * 2022-11-08 2024-05-07 Hewlett Packard Enterprise Development Lp Error-detection schemes for analog content-addressable memories

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090943A1 (en) * 2001-11-12 2003-05-15 Fujitsu Limited Semiconductor memory
US6978343B1 (en) * 2002-08-05 2005-12-20 Netlogic Microsystems, Inc. Error-correcting content addressable memory
US7885111B2 (en) * 2007-03-26 2011-02-08 Samsung Electronics Co., Ltd. Flash memory device and method for providing initialization data
US20120117419A1 (en) * 2010-10-28 2012-05-10 Maxwell Technologies, Inc. System, method and apparatus for error correction in multi-processor systems
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US20120250412A1 (en) * 2011-03-28 2012-10-04 Hynix Semiconductor Inc. Flash memory apparatus and method for generating read voltage thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614685B2 (en) * 2001-08-09 2003-09-02 Multi Level Memory Technology Flash memory array partitioning architectures
US7304875B1 (en) * 2003-12-17 2007-12-04 Integrated Device Technology. Inc. Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same
KR100764748B1 (ko) 2006-09-19 2007-10-08 삼성전자주식회사 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치
KR100904423B1 (ko) * 2007-12-27 2009-06-26 주식회사 하이닉스반도체 반도체 메모리 소자
US8161355B2 (en) 2009-02-11 2012-04-17 Mosys, Inc. Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process
KR101184305B1 (ko) 2010-12-30 2012-09-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
GB2508435B (en) * 2012-12-03 2015-05-27 Canon Kk Method and device for improving decoding of data received from one source by several receivers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090943A1 (en) * 2001-11-12 2003-05-15 Fujitsu Limited Semiconductor memory
US6978343B1 (en) * 2002-08-05 2005-12-20 Netlogic Microsystems, Inc. Error-correcting content addressable memory
US7885111B2 (en) * 2007-03-26 2011-02-08 Samsung Electronics Co., Ltd. Flash memory device and method for providing initialization data
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US20120117419A1 (en) * 2010-10-28 2012-05-10 Maxwell Technologies, Inc. System, method and apparatus for error correction in multi-processor systems
US20120250412A1 (en) * 2011-03-28 2012-10-04 Hynix Semiconductor Inc. Flash memory apparatus and method for generating read voltage thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672913B1 (en) 2016-02-19 2017-06-06 SK Hynix Inc. Semiconductor memory device and operating method thereof
KR20170097990A (ko) * 2016-02-19 2017-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10452277B2 (en) 2016-04-07 2019-10-22 SK Hynix Inc. Memory device and operating method thereof

Also Published As

Publication number Publication date
US20150109840A1 (en) 2015-04-23
KR102119179B1 (ko) 2020-06-05
US9230650B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
US8125827B2 (en) Flash memory systems and operating methods using adaptive read voltage levels
KR100875292B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100794664B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
US10304543B2 (en) Semiconductor memory device for improving high temperature data retention
US7542354B2 (en) Reprogrammable nonvolatile memory devices and methods
US10545691B2 (en) Memory system and method of controlling nonvolatile memory
WO2008134396A1 (en) Programming and/or erasing a memory device in response to its program and/or erase history
US9183070B2 (en) Resting blocks of memory cells in response to the blocks being deemed to fail
KR102121951B1 (ko) 반도체 장치 및 그 동작 방법
US9245644B2 (en) Method and apparatus for reducing erase disturb of memory by using recovery bias
US20120155171A1 (en) Memory system
US8072802B2 (en) Memory employing redundant cell array of multi-bit cells
TWI533303B (zh) Nonvolatile memory and memory systems
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
JP5868381B2 (ja) 半導体記憶装置
US9478294B2 (en) Dummy memory erase or program method protected against detection
KR100764748B1 (ko) 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치
JP2013218758A (ja) 不揮発性半導体記憶装置
CN108511018B (zh) 半导体存储装置以及数据读出方法
US8923068B2 (en) Low margin read operation with CRC comparision
KR100927119B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right