JP5735543B2 - データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧 - Google Patents
データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧Info
- Publication number
- JP5735543B2 JP5735543B2 JP2012551286A JP2012551286A JP5735543B2 JP 5735543 B2 JP5735543 B2 JP 5735543B2 JP 2012551286 A JP2012551286 A JP 2012551286A JP 2012551286 A JP2012551286 A JP 2012551286A JP 5735543 B2 JP5735543 B2 JP 5735543B2
- Authority
- JP
- Japan
- Prior art keywords
- subset
- data
- state
- storage elements
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 60
- 238000011084 recovery Methods 0.000 title claims description 36
- 238000003860 storage Methods 0.000 claims description 350
- 238000012795 verification Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 13
- 238000007726 management method Methods 0.000 description 11
- 238000007667 floating Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Claims (15)
- 不揮発性記憶システム内の1組の記憶素子をプログラムするための方法であって、
書き込みデータに基づいて、1組(300)の中の第1の部分集合内にあり、消去状態に保たれる記憶素子と関連付けられたデータラッチ(194〜197)内、および前記1組の中の第2の部分集合内にあり、それぞれの目標データ状態(A、B、C)にプログラムされる記憶素子と関連付けられたデータラッチ内のデータを構成するステップと、
前記第2の部分集合内の前記記憶素子をプログラムしている間、前記第1の部分集合内の前記記憶素子がプログラムされることを禁止し、前記プログラミング中、前記第2の部分集合内の前記記憶素子の進捗に基づいて前記第2の部分集合内の前記記憶素子の前記関連付けられたデータラッチを更新するステップと、
それぞれの目標データ状態に達していない記憶素子数が前記第2の部分集合内の記憶素子の最大数(THRESHOLD)に満たず、その結果、前記第2の部分集合内の前記記憶素子の前記プログラミングが正常に完了したとみなされると判断するステップと、
前記第2の部分集合内の前記記憶素子の前記プログラミングの前記正常な完了を受けて、前記消去状態と前記目標データ状態の隣接する状態とを区別する前記第1の部分集合内の前記記憶素子に対して読み出し動作を実行することにより、エラーを有する前記第1の部分集合内の記憶素子の数を判断するステップと、
を備える方法。 - エラーを有する前記第1の部分集合内の前記記憶素子の数が十分に多い場合に、前記書き込みデータを復旧させるために復旧動作を実行するステップを備え、
前記復旧動作が、各目標データ状態を区別する前記第2の部分集合内の前記記憶素子に対して追加読み出し動作を実行する、請求項1に記載の方法。 - 前記第2の部分集合内の前記記憶素子が、前記隣接する状態である第1の目標データ状態(A)と、前記第1の目標データ状態に隣接する第2の目標データ状態(B)と、前記第2の目標データ状態に隣接する第3の目標データ状態(C)とを含む、少なくとも3つの目標データ状態にプログラムされ、
前記追加読み出し動作が、前記第2の目標データ状態と前記第3の目標データ状態とを区別し、その後前記第1の目標データ状態と前記第2の目標データ状態とを区別する、
請求項2に記載の方法。 - プログラミングを正常に完了した前記第2の部分集合内の各記憶素子が、自身の関連付けられたデータラッチのうちの1つに第1の値を有しており、
前記第1の部分集合内の各記憶素子が、自身の関連付けられたデータラッチのうちの1つにおける前記第1の値とは異なる値によって特定され、
前記エラーを有する前記第1の部分集合内の前記記憶素子の数を判断する前記ステップが、前記第1の部分集合内の各記憶素子の前記関連付けられたデータラッチの1つと前記読み出し動作の結果とを使用して論理演算を実行することを含む、
請求項1〜3のいずれか一項に記載の方法。 - 各記憶素子と関連付けられた前記データラッチが、第1のデータラッチ(QDL)と、第2のデータラッチ(UDL)と、第3のデータラッチ(LDL)とを含み、
前記プログラミングが、前記第2の部分集合内の前記記憶素子のうちの少なくとも一部をオフセット検証レベルおよび目標検証レベルと照合して、前記目標データ状態のうちの少なくとも1つが存在するかどうかを検証することを含み、
前記オフセット検証レベルおよび前記目標検証レベルと照合して、前記目標データ状態のうちの前記少なくとも1つが存在するかどうかが検証される前記第2の部分集合内の前記記憶素子の各々について、前記第1のデータラッチ(QDL)が、前記記憶素子が前記オフセット検証レベルに達したかどうかを示し、前記第2のデータラッチ(UDL)が上位ページデータを提供し、前記第3のデータラッチ(LDL)が下位ページデータを提供し、
前記第1の部分集合内の前記記憶素子の各々について、前記第1のデータラッチが、プログラミングを正常に完了した前記第2の部分集合内の前記記憶素子の前記第1のデータラッチ内の値とは異なる値を有し、
前記エラーを有する前記第1の部分集合内の前記記憶素子の数を判断する前記ステップが、前記第1の部分集合内の前記記憶素子の前記第1のデータラッチと前記読み出し動作の結果とを使用して論理演算を実行することを含む、
請求項1〜4のいずれか一項に記載の方法。 - 自身のそれぞれの目標データ状態に達していない記憶素子数が前記第2の部分集合内の前記記憶素子の前記最大数に満たないと判断する前記ステップが、前記第2の部分集合内の前記記憶素子の各々に対し、前記データラッチを使用して論理演算を実行することを含む、請求項1〜5のいずれか一項に記載の方法。
- 前記エラーを有する前記第1の部分集合内の前記記憶素子の数を判断する前記ステップが、前記目標データ状態うちの少なくとも1つの中に存在するものとして読み出される前記第1の部分集合内の前記記憶素子の数を判断するステップを含む、請求項1〜6のいずれか一項に記載の方法。
- 前記エラーを有する前記第1の部分集合内の前記記憶素子の数を判断する前記ステップが、前記読み出し動作が前記第1の部分集合内の各記憶素子にコントロールゲート電圧を印加するときに非導電性である前記第1の部分集合内の前記記憶素子の数を判断するステップを含み、
前記コントロールゲート電圧が、前記消去状態と前記目標データ状態の前記隣接する状態とを区別するレベルで印加される、請求項1〜7のいずれか一項に記載の方法。 - 前記第2の部分集合内の前記記憶素子が、少なくとも2ページのデータでプログラムされる、請求項1〜8のいずれか一項に記載の方法。
- 1組(300)の不揮発性記憶素子であって、前記1組の中の第1の部分集合内にあり、消去状態に保たれる記憶素子と、前記1組の中の第2の部分集合内にあり、それぞれの目標データ状態にプログラムされる記憶素子と、を含む、1組の不揮発性記憶素子と、
各記憶素子と関連付けられたデータラッチ(194〜197)と、
(a)書き込みデータに基づいて、前記第1の部分集合内の前記記憶素子と関連付けられた前記データラッチ内、および前記第2の部分集合内の前記記憶素子と関連付けられた前記データラッチ内でデータを構成し、(b)前記第1の部分集合内の前記記憶素子がプログラムされることを禁止し、前記第2の部分集合内の前記記憶素子をプログラムし、プログラムされたときに前記第2の部分集合内の前記記憶素子の進捗に基づいて、前記第2の部分集合内の前記記憶素子の前記関連付けられたデータラッチを更新し、(c)自身のそれぞれの目標データ状態に達していない記憶素子が前記第2の部分集合内の前記記憶素子の最大数に満たず、その結果、前記第2の部分集合内の前記記憶素子の前記プログラミングが正常に完了したとみなされると判断し、(d)前記第2の部分集合内の前記記憶素子の前記プログラミングの前記正常な完了を受けて、前記消去状態と、前記目標データ状態の隣接する状態とを区別する前記第1の部分集合内の前記記憶素子に対して読み出し動作を実行することにより、エラーを有する前記第1の部分集合内の記憶素子の数を判断する、少なくとも1つの制御回路(192)と、
を備える不揮発性記憶システム。 - エラーを有する前記第1の部分集合内の前記記憶素子の前記数が十分に高い場合に、前記少なくとも1つの制御回路が前記書き込みデータを復旧させるために復旧動作を実行し、前記復旧動作が、各目標データ状態を区別する前記第2の部分集合内の前記記憶素子に対して追加読み出し動作を実行する、請求項10に記載の不揮発性記憶システム。
- プログラミングを正常に完了した前記第2の部分集合内の各記憶素子が、自身の関連付けられたデータラッチのうちの1つに第1の値を有しており、
前記第1の部分集合内の前記記憶素子の各々が、自身の関連付けられたデータラッチのうちの1つにおける前記第1の値とは異なる値によって特定され、
前記少なくとも1つの制御回路が、前記第1の部分集合内の前記記憶素子を特定するために、前記第1の部分集合内の各記憶素子の前記関連付けられたデータラッチの1つと前記読み出し動作の結果とを使用して論理演算を実行する、請求項10または11に記載の不揮発性記憶システム。 - 各記憶素子と関連付けられた前記データラッチが、第1のデータラッチ(QDL)と、第2のデータラッチ(UDL)と、第3のデータラッチ(LDL)とを含み、
前記第2の部分集合内の前記記憶素子をプログラムするために、前記少なくとも1つの制御回路が、前記第2の部分集合内の前記記憶素子のうちの少なくとも一部をオフセット検証レベルおよび目標検証レベルと照合して、前記目標データ状態のうちの少なくとも1つが存在するかどうかを検証し、
前記オフセット検証レベルおよび前記目標検証レベルと照合して、前記目標データ状態のうちの前記少なくとも1つが存在するかどうかが検証される前記第2の部分集合内の前記記憶素子の各々について、前記第1のデータラッチが、前記記憶素子が前記オフセット検証レベルに達したかどうかを示し、前記第2のデータラッチが上位ページデータを提供し、前記第3のデータラッチが下位ページデータを提供し、
前記第1の部分集合内の前記記憶素子の各々について、前記第1のデータラッチが、プログラミングを正常に完了した前記第2の部分集合内の前記記憶素子の前記第1のデータラッチ内の値とは異なる値を有し、かつ、
前記少なくとも1つの制御回路が、前記第1の部分集合内の前記記憶素子を特定するために、第1のデータラッチを使用して論理演算を実行する、
請求項10〜12のいずれか一項に記載の不揮発性記憶システム。 - 前記少なくとも1つの制御回路が、目標データ状態に達していない記憶素子数が前記第2の部分集合内の前記記憶素子の前記最大数に満たないことを検証するために、前記第2の部分集合内の前記記憶素子の各々に対し、前記データラッチを使用して論理演算を実行する、請求項10〜13のいずれか一項に記載の不揮発性記憶システム。
- 前記少なくとも1つの制御回路が、前記エラーを有する前記第1の部分集合内の前記記憶素子の前記数を判断するために、前記目標データ状態のうちの少なくとも1つの中に存在するものとして読み出される前記第1の部分集合内の前記記憶素子の数を判断する、請求項10〜14のいずれか一項に記載の不揮発性記憶システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/695,918 | 2010-01-28 | ||
US12/695,918 US8248850B2 (en) | 2010-01-28 | 2010-01-28 | Data recovery for non-volatile memory based on count of data state-specific fails |
PCT/US2011/022736 WO2011094419A1 (en) | 2010-01-28 | 2011-01-27 | Multibit programming method in a non-volatile memory allowing a number of data state - fails and data recovery method in case of programming fail |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013518359A JP2013518359A (ja) | 2013-05-20 |
JP2013518359A5 JP2013518359A5 (ja) | 2014-02-27 |
JP5735543B2 true JP5735543B2 (ja) | 2015-06-17 |
Family
ID=43735965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012551286A Active JP5735543B2 (ja) | 2010-01-28 | 2011-01-27 | データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8248850B2 (ja) |
EP (1) | EP2529375B1 (ja) |
JP (1) | JP5735543B2 (ja) |
KR (1) | KR101854927B1 (ja) |
CN (1) | CN102754165B (ja) |
TW (1) | TW201203268A (ja) |
WO (1) | WO2011094419A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8645792B2 (en) * | 2008-12-16 | 2014-02-04 | Micron Technology, Inc. | Memory with guard value dependent error correction |
US8213243B2 (en) * | 2009-12-15 | 2012-07-03 | Sandisk 3D Llc | Program cycle skip |
US8116139B2 (en) * | 2010-01-29 | 2012-02-14 | Sandisk Technologies Inc. | Bit line stability detection |
US8503238B1 (en) * | 2010-07-21 | 2013-08-06 | Sk Hynix Memory Solutions Inc. | Error recovery for flash memory |
KR20120109848A (ko) * | 2011-03-28 | 2012-10-09 | 에스케이하이닉스 주식회사 | 반도체 메모리 시스템 및 그의 데이터 리드 방법 |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US8630118B2 (en) | 2011-11-09 | 2014-01-14 | Sandisk Technologies Inc. | Defective word line detection |
US8842476B2 (en) | 2011-11-09 | 2014-09-23 | Sandisk Technologies Inc. | Erratic program detection for non-volatile storage |
US8730722B2 (en) | 2012-03-02 | 2014-05-20 | Sandisk Technologies Inc. | Saving of data in cases of word-line to word-line short in memory arrays |
KR101996004B1 (ko) * | 2012-05-29 | 2019-07-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템 |
US9135989B2 (en) | 2012-09-06 | 2015-09-15 | Sandisk Technologies Inc. | Write data preservation for non-volatile storage |
US20140198576A1 (en) * | 2013-01-16 | 2014-07-17 | Macronix International Co, Ltd. | Programming technique for reducing program disturb in stacked memory structures |
US8913428B2 (en) * | 2013-01-25 | 2014-12-16 | Sandisk Technologies Inc. | Programming non-volatile storage system with multiple memory die |
US9053810B2 (en) * | 2013-03-08 | 2015-06-09 | Sandisk Technologies Inc. | Defect or program disturb detection with full data recovery capability |
US20140359202A1 (en) * | 2013-05-31 | 2014-12-04 | Western Digital Technologies, Inc. | Reading voltage calculation in solid-state storage devices |
KR102163872B1 (ko) | 2013-08-09 | 2020-10-13 | 삼성전자 주식회사 | 멀티 비트 메모리 장치, 그것의 온칩 버퍼 프로그램 방법 및 멀티 비트 메모리 시스템 |
US9165683B2 (en) | 2013-09-23 | 2015-10-20 | Sandisk Technologies Inc. | Multi-word line erratic programming detection |
US8908441B1 (en) * | 2013-10-15 | 2014-12-09 | Sandisk Technologies Inc. | Double verify method in multi-pass programming to suppress read noise |
US9230689B2 (en) * | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US8819337B1 (en) * | 2014-04-16 | 2014-08-26 | Sandisk Technologies Inc. | Storage module and method for determining whether to back-up a previously-written lower page of data before writing an upper page of data |
US9460809B2 (en) | 2014-07-10 | 2016-10-04 | Sandisk Technologies Llc | AC stress mode to screen out word line to word line shorts |
US9484086B2 (en) | 2014-07-10 | 2016-11-01 | Sandisk Technologies Llc | Determination of word line to local source line shorts |
US9443612B2 (en) | 2014-07-10 | 2016-09-13 | Sandisk Technologies Llc | Determination of bit line to low voltage signal shorts |
US9514835B2 (en) | 2014-07-10 | 2016-12-06 | Sandisk Technologies Llc | Determination of word line to word line shorts between adjacent blocks |
US9240249B1 (en) | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
US9202593B1 (en) | 2014-09-02 | 2015-12-01 | Sandisk Technologies Inc. | Techniques for detecting broken word lines in non-volatile memories |
KR102290448B1 (ko) | 2014-09-04 | 2021-08-19 | 삼성전자주식회사 | 불휘발성 메모리 및 불휘발성 메모리의 동작 방법 |
US9449694B2 (en) | 2014-09-04 | 2016-09-20 | Sandisk Technologies Llc | Non-volatile memory with multi-word line select for defect detection operations |
US9659666B2 (en) | 2015-08-31 | 2017-05-23 | Sandisk Technologies Llc | Dynamic memory recovery at the sub-block level |
US9548124B1 (en) | 2015-10-14 | 2017-01-17 | Sandisk Technologies Llc | Word line dependent programming in a memory device |
US9460799B1 (en) * | 2015-11-24 | 2016-10-04 | Sandisk Technologies Llc | Recovery of partially programmed block in non-volatile memory |
KR20180025357A (ko) * | 2016-08-29 | 2018-03-09 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10580495B2 (en) * | 2017-12-21 | 2020-03-03 | Western Digital Technologies, Inc. | Partial program operation of memory wordline |
CN110471788B (zh) * | 2018-05-08 | 2024-03-15 | 美光科技公司 | 异步功率损耗影响的数据结构 |
US10541038B2 (en) * | 2018-06-12 | 2020-01-21 | Sandisk Technologies Llc | Subgroup selection for verification |
KR20210087540A (ko) | 2018-12-10 | 2021-07-12 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 플래시 메모리의 멀티 패스 프로그래밍을 위한 사전 판독 기술 |
US11061762B2 (en) * | 2019-02-04 | 2021-07-13 | Intel Corporation | Memory programming techniques |
KR20210066899A (ko) | 2019-02-20 | 2021-06-07 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 시스템을 프로그래밍하기 위한 방법 |
CN110531937B (zh) * | 2019-08-30 | 2023-01-06 | 四川效率源信息安全技术股份有限公司 | 一种针对主控芯片的数据重组方法 |
KR20240135689A (ko) * | 2020-02-20 | 2024-09-11 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 다중 평면 메모리 소자를 프로그래밍하는 방법 |
CN113821156A (zh) * | 2020-06-18 | 2021-12-21 | 桑迪士克科技有限责任公司 | 前瞻识别潜在不可校正的误差校正存储器单元和现场对策 |
KR20220001137A (ko) * | 2020-06-29 | 2022-01-05 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법 |
US11894062B2 (en) | 2021-08-10 | 2024-02-06 | Sandisk Technologies Llc | Semi-circle drain side select gate maintenance by selective semi-circle dummy word line program |
CN114356221B (zh) * | 2021-12-07 | 2023-10-20 | 广州致存科技有限责任公司 | 数据写入方法、存储设备和存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4090570B2 (ja) * | 1998-06-02 | 2008-05-28 | 株式会社ルネサステクノロジ | 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法 |
JP2002197878A (ja) * | 2000-12-26 | 2002-07-12 | Hitachi Ltd | 半導体装置及びデータ処理システム |
JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
US7392436B2 (en) * | 2003-05-08 | 2008-06-24 | Micron Technology, Inc. | Program failure recovery |
JP2005353242A (ja) * | 2004-06-14 | 2005-12-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ書き込み方法 |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
US7420847B2 (en) * | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
US7158416B2 (en) * | 2005-03-15 | 2007-01-02 | Infineon Technologies Flash Gmbh & Co. Kg | Method for operating a flash memory device |
US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
ATE500591T1 (de) * | 2005-12-29 | 2011-03-15 | Sandisk Corp | Fortgesetzte verifikation bei schreiboperationen in nichtflüchtigen speicher |
US7307887B2 (en) * | 2005-12-29 | 2007-12-11 | Sandisk Corporation | Continued verification in non-volatile memory write operations |
US7400532B2 (en) * | 2006-02-16 | 2008-07-15 | Micron Technology, Inc. | Programming method to reduce gate coupling interference for non-volatile memory |
JP5142478B2 (ja) * | 2006-04-13 | 2013-02-13 | 株式会社東芝 | 半導体記憶装置 |
-
2010
- 2010-01-28 US US12/695,918 patent/US8248850B2/en not_active Expired - Fee Related
-
2011
- 2011-01-24 TW TW100102514A patent/TW201203268A/zh unknown
- 2011-01-27 KR KR1020127022306A patent/KR101854927B1/ko active IP Right Grant
- 2011-01-27 WO PCT/US2011/022736 patent/WO2011094419A1/en active Application Filing
- 2011-01-27 CN CN201180007275.2A patent/CN102754165B/zh active Active
- 2011-01-27 JP JP2012551286A patent/JP5735543B2/ja active Active
- 2011-01-27 EP EP11703775.4A patent/EP2529375B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
CN102754165B (zh) | 2015-04-15 |
KR20130009755A (ko) | 2013-01-23 |
KR101854927B1 (ko) | 2018-05-04 |
US8248850B2 (en) | 2012-08-21 |
CN102754165A (zh) | 2012-10-24 |
US20110182121A1 (en) | 2011-07-28 |
EP2529375A1 (en) | 2012-12-05 |
TW201203268A (en) | 2012-01-16 |
JP2013518359A (ja) | 2013-05-20 |
WO2011094419A1 (en) | 2011-08-04 |
EP2529375B1 (en) | 2016-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5735543B2 (ja) | データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧 | |
US20230282276A1 (en) | Semiconductor memory device and memory system | |
US9053810B2 (en) | Defect or program disturb detection with full data recovery capability | |
US10957397B2 (en) | Non-volatile memory device, storage device, and programming method thereof for performing an erase detect operation | |
US8839074B2 (en) | On chip data recovery for non-volatile storage | |
JP5650226B2 (ja) | 不揮発性記憶装置における危険状態データの識別 | |
US8942043B2 (en) | Non-volatile storage with process that reduces read disturb on end wordlines | |
JP5529975B2 (ja) | 少ない検証動作回数での不揮発性メモリのプログラミング | |
KR102192910B1 (ko) | 반도체 장치, 메모리 시스템 및 이의 동작 방법 | |
US8971128B2 (en) | Adaptive initial program voltage for non-volatile memory | |
US9135989B2 (en) | Write data preservation for non-volatile storage | |
US9183070B2 (en) | Resting blocks of memory cells in response to the blocks being deemed to fail | |
US8842476B2 (en) | Erratic program detection for non-volatile storage | |
US8880964B2 (en) | Block and page level bad bit line and bits screening methods for program algorithm | |
US8385129B2 (en) | Semiconductor memory device and control method thereof | |
KR101184830B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US20130314989A1 (en) | Memory system | |
KR20110120469A (ko) | 반도체 메모리 장치의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141029 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |