CN106297882B - 编程非挥发性存储器装置以降低位线干扰的方法及装置 - Google Patents

编程非挥发性存储器装置以降低位线干扰的方法及装置 Download PDF

Info

Publication number
CN106297882B
CN106297882B CN201510539962.9A CN201510539962A CN106297882B CN 106297882 B CN106297882 B CN 106297882B CN 201510539962 A CN201510539962 A CN 201510539962A CN 106297882 B CN106297882 B CN 106297882B
Authority
CN
China
Prior art keywords
storage unit
group
bit line
voltage
critical voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510539962.9A
Other languages
English (en)
Other versions
CN106297882A (zh
Inventor
铃木淳弘
李亚睿
陈冠复
李致维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106297882A publication Critical patent/CN106297882A/zh
Application granted granted Critical
Publication of CN106297882B publication Critical patent/CN106297882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种装置和方法以在编程非挥发性存储器时降低位线干扰。该方法包含：提供包含一组存储单元的非挥发性存储器装置；发射编程电压跨越该组存储单元的每一个；侦测每一存储单元的临界电压；基于每一存储单元侦测到的至少一临界电压辨识该组存储单元的快速分组及该组存储单元的慢速分组；并且，发射编程电压直到该组存储单元的每一存储单元的临界电压大于验证电压，在每一发射中，快速位线偏压被施加到对应快速分组的每一存储单元的每一位线，慢速位线偏压被施加到对应慢速分组的每一存储单元的每一位线。

Description

编程非挥发性存储器装置以降低位线干扰的方法及装置
技术领域
本发明是有关于一种非挥发性存储器装置，特别是关于一种以降低位线干扰的非挥发性存储器装置。
背景技术
非挥发性存储器装置，例如闪存装置存储数据在存储单元中。存储单元通常包含半导体材料用以允许存储单元位于一特定状态并允许此状态在一段时间后被读取。举例来说，可通过反复地施加一编程电压跨越此存储单元将具有两个状态(例如，0和1)的存储单元位于一特定状态。在一段时间之后，施加一读取电压到此存储单元，而流经此存储单元的电流可被决定而决定此存储单元的状态。此读取电压可大于临界电压为一状态，或者可小于临界电压而为另一状态。如果施加读取电压而得到的此电流低于或接近零，则决定存储单元为一状态，而如果此电流并不低，则决定此存储单元为另一状态。多层式存储单元(multi-level cell)，例如具有超过两个状态的存储单元也常常被使用。
当一数量的存储单元结合形成一存储器装置或一存储器芯片时，存储单元的耦合(coupling)可能会发生。举例来说，存储单元之间的干扰，例如当临界存储单元的临界电压漂移之后而改变此存储单元的临界电压时寄生电容耦合效应引起的一位线干扰。这会导致受害或者被攻击的存储单元被过编程(over programmed)或者位于错误状态。
现在已有多种方法尝试降低位线干扰。这些方法着重在一拓扑调整，例如包含一气间隙(air-gap)或浮动栅极之间的一更深控制栅极栓(deeper control gate plug)。然而，过深的控制栅极栓或不均匀的气间隙会降低存储单元的可靠度和效能。
因此，现在有必要提供一种方法、或装置以降低位线干扰。特别的说，现在有必要提供一种方法、或装置以降低位线干扰而不会降低存储单元的可靠度和效能。
发明内容
根据本发明的多个实施例，提供了一种装置和方法以在编程例如一闪存的非挥发性存储器时降低位线干扰。特别来说，本发明的多个实施例使用一增量阶跃脉冲编程(incremental step pulse programming，简称ISPP)操作机制来降低欲编程的存储单元的临界电压的范围。
依据本发明的一方面，提供一种方法以在编程一非挥发性存储器时降低位线干扰。在一实施例中，此方法包含提供包含一组存储单元的非挥发性存储器装置，存储单元的每一存储单元对应一位线。此方法更包含以下步骤：发射一编程电压跨越该组存储单元的每一存储单元；侦测每一存储单元的一临界电压；基于每一存储单元侦测到的至少一临界电压辨识该组存储单元的一快速分组及该组存储单元的一慢速分组；并且，发射编程电压直到该组存储单元的每一存储单元的临界电压的大于一验证电压，在每一发射中，一快速位线偏压被施加到对应快速分组的每一存储单元的每一位线；一慢速位线偏压被施加到对应慢速分组的每一存储单元的每一位线。
依据本发明的一方面，提供一种方法以在编程一非挥发性存储器时降低位线干扰。在一实施例中，此方法包含提供包含一组存储单元的非挥发性存储器装置，存储单元的每一存储单元对应一位线。此方法更包含以下步骤：发射一编程电压跨越该组存储单元的每一存储单元；侦测每一存储单元的一临界电压；基于每一存储单元侦测到的至少一临界电压辨识该组存储单元的一快速分组及该组存储单元的一慢速分组；并且，发射编程电压直到该组存储单元的每一存储单元的临界电压的大于一验证电压，在每一发射中，一快速位线偏压被施加到对应快速分组的每一存储单元的每一位线，一慢速位线偏压被施加到对应慢速分组的每一存储单元的每一位线。
依据本发明的另一方面，提供一种降低位线干扰的非挥发性存储器装置。在一实施例中，此装置包含多个存储单元以及一芯片控制器。芯片控制器用以编程多个存储单元的一组存储单元，包括：第一发射模块，用于发射一编程电压跨越该组存储单元的每一存储单元；侦测模块，用以侦测每一存储单元的一临界电压；辨识模块，用于基于每一存储单元侦测到的至少一临界电压辨识该组存储单元的一快速分组及该组存储单元的一慢速分组；以及第二发射模块，用于发射编程电压直到该组存储单元的每一存储单元的临界电压的至少为一验证电压，在每一发射中，一快速位线偏压被施加到对应快速分组的每一存储单元的位线，一慢速位线偏压被施加到对应慢速分组的每一存储单元的位线。
依据本发明的又一方面，提供一种方法以在编程包含一组多层式存储单元一非挥发性存储器时降低位线干扰。在一实施例中，此方法包含提供包含该组多层式存储单元的非挥发性存储器装置。该组多层式存储单元的每一存储单元对应一位线，且每一存储单元对应欲被编程到的一数据状态。此方法更包含以下步骤：决定被编程的多个存储单元是否从单层式存储的高压状态被编程；辨识具有大于一验证电压的一临界电压的多个存储单元并建立一未被禁能组存储单元，未被禁能组存储单元被禁止编程；发射一编程电压跨越未被禁能组存储单元的每一存储单元；侦测未被禁能组存储单元的每一存储单元的临界电压；基于每一存储单元侦测到的至少一临界电压辨识未被禁能组存储单元的一快速分组及未被禁能组存储单元的一慢速分组；发射编程电压直到未被禁能组存储单元的每一存储单元的临界电压的至少为一验证电压，在每一发射中，一快速位线偏压被施加到对应快速分组的每一存储单元的位线，一慢速位线偏压被施加到对应慢速分组的每一存储单元的位线。
附图说明
参照附图提供本发明实施例的一般描述，图示的不一定按比例绘制。
图1A绘示依据本发明一实施例的存储单元的示意图。
图1B绘示依据本发明一实施例的非挥发性存储器装置的示意图。
图2绘示依据本发明一实施例的多个流程和步骤的流程图。
图3A和图3B绘示如图2所示的多个步骤的存储单元的临界电压的分布的示意图。
图4绘示依据本发明一实施例的多个流程和步骤的流程图。
图5绘示如图4所示的多个步骤的存储单元的临界电压的分布的示意图。
【符号说明】
110：基板
120：源极
130：漏极
140：浮动栅极
150：控制栅极
160：位线
170：字线
180：源极线
202：倾卸(dump)编程电压PGM
204：侦测每一存储单元的临界电压
206：将存储单元分为快速分组和慢速分组
208：将快速分组和慢速分组的信息存储到快取
210：基于分组调整存储单元的位线偏压
212：发射编程电压PGM
214：判断是否所有存储单元的临界电压都大于验证电压PV
PGM：编程电压
VT：临界电压
PV、PV2、PV3：验证电压
ΔVT：验证电压与临界电压的电压差
402：判断被编程的存储单元是否从状态01L被编程？
404：辨识大于对应数据状态00的第一验证电压PV2的临界电压的存储单元
406：禁能(inhibit)被辨识为VT≥PV2的存储单元被编程
408：倾卸(dump)编程电压PGM
410：侦测未被禁能组的存储单元中的每一存储单元的临界电压VT
412：将未被禁能组的存储单元分为快速分组和慢速分组
416：将被辨识为快速分组或慢速分组的存储单元的信息被存储到快取
418：基于速度分组调整位线偏压
420：发射编程电压PGM
422：判断是否所有欲编程到数据状态00的存储单元都具有一临界电压大于验证电压PV2，且所有欲编程到数据状态10的存储单元都具有一临界电压大于验证电压PV3
具体实施方式
在本文中，参照所附附图仔细地描述本发明的一些实施例，但不是所有实施例都有表示在附图中。实际上，这些发明可使用多种不同的变形，且并不限于本文中的实施例。相对的，本发明提供这些实施例以满足应用的法定要求。附图中相同的参考符号用来表示相同或相似的元件。
图1A说明依据本发明多个实施例可使用的存储单元100。在一些实施例中，存储单元100为一单层式存储单元(single-level cell)，也就是存储单元可存储状态0或状态1。在其他实施例中，存储单元100为一多层式存储单元(multi-state cell)，也就是存储单元可存储状态00、01、10或11的任一个状态，或者可存储状态000、001、010、011、100、101、110或111的任一个状态等等。存储单元100可包含一基板110、一源极120、及一漏极130。源极120电性连接到源极线180。漏极130电性连接到一位线160。存储单元100还可包含一浮动栅极140及一控制栅极150。控制栅极150可电性连接到一字线170。在不同的实施例中，氧化层或介电层可分隔浮动栅极140与基板110或/和控制栅极150。应当理解的是，本发明可用不同种类的非挥发性存储器来实施。
一连串的存储单元100可集合成一页，而多页可结合以提供存储器存储装置或存储器装置。一或多页可在一芯片上，此芯片可具有一芯片控制器305或与芯片控制器305通信以提供存储器存储装置或存储器装置。举例来说，如图1B所示，存储器装置300可包含与芯片控制器305通信的多个存储单元100A、100B、…、100N。在不同的实施例中，芯片控制器305可为一存储器控制器、闪存控制器等等。在不同的实施例中，存储器装置300可包含其他元件以存储、编程、处理等等。
如上所述，位线干扰会减小非挥发性存储器装置(例如闪存)的可靠性。位线干扰电压VBLI＝ΔVT*σBL，其中σBL为位线耦合比例，而ΔVT为当存储单元的临界电压大于或等于PV的临界电压，此时与其相邻位线的存储单元移动到大于或等于PV的临界电压移动量即为ΔVT。举例来说，如图3B所示，当某存储单元VT≥PV时，与其相邻位线的存储单元在VT1位置，且VT1＜PV，此存储单元继续进行写入动作直到临界电压大于或等于PV，此时的临界电压为VT2，ΔVT＝VT2-VT1。本发明通过使用一操作机制减少ΔVT而减少位线干扰电压，而不影响或不显著影响存储器细胞或存储器装置的效能。
图2说明了依据本发明的多个实施例的多个流程和步骤一流程图，这些流程和步骤可被完成以编程一组减少位线干扰的存储单元。图3A和图3B示意的说明图2的一些流程和步骤。
此方法开始于步骤202，倾卸(dump)编程电压PGM。举例来说，编程电压PGM可被施加到一组欲被编程一段预定时间(例如10μs)的存储单元。例如，芯片控制器305可倾卸欲被编程的一组存储单元的编程电压PGM。在步骤204中，侦测这组存储单元中的每一存储单元的临界电压VT。例如，芯片控制器305可侦测这组存储单元中的每一存储单元的临界电压VT。图3A绘示了这组欲被编程的存储单元的临界电压VT的分布作为编程电压PGM的第一发射(也就是步骤202的倾卸编程电压PGM)的结果。
请再参照图2，在步骤206中，欲被编程的这组存储单元基于侦测的临界电压VT被分为两个或多个分组。例如，芯片控制器305可将这组存储单元基于侦测的临界电压VT被分为两个或多个分组。在其他实施例中，可定义一截止电压Vc以使具有大于或等于截止电压的临界电压(VT≥Vc)的存储单元分为一组，而具有小于截止电压的临界电压(VT＜Vc)的存储单元分为另一组。例如，在不同的实施例中，芯片控制器305可定义截止电压Vc。在不同的实施例中，截止电压Vc可基于部分被侦测的临界电压而被选择以使几乎一半的存储单元为快速分组或慢速分组。在一实施例中，截止电压Vc为预先决定的。在不同的实施例中，一存储单元的临界电压对应存储单元的速度。举例来说，具有较大临界电压的存储单元具有较高或较快的速度。因此临界电压大于或等于截止电压的(VT≥Vc)的存储单元可被描述为快速分组，而临界电压小于截止电压的(VT＜Vc)的存储单元可被描述为慢速分组。
在不同的实施例中，存储单元可被分为超过两组。例如，芯片控制器305可将一组存储单元分为三组或更多组。例如，芯片控制器305可通过定义两个或多个截止电压将一组存储单元分为三组或更多组。例如，存储单元被分为三组，存储单元被分为VT≤Vc1的一慢速分组、Vc1＜VT＜Vc2的一中间分组及VT≥Vc2的一快速分组。其中，Vc1为第一截止电压，Vc2为第二截止电压，且Vc1＜Vc2。由于存储器装置的电路限制或者编程效能的需求，实际上的分组数目限制为五组或以下。
在步骤208中，被辨识为快速分组或慢速分组的存储单元的信息被存储到快取。举例来说，对应于快速分组的一系列的存储单元被存储到快取，或者对应于慢速分组的一系列的存储单元被存储到快取。例如，芯片控制器305将被辨识为快速分组或慢速分组的存储单元的信息被存储到快取。在步骤210中，基于存储单元侦测到的临界电压或者基于存储单元的指定分组(例如快速分组、慢速分组、中间分组)调整这组存储单元的每一存储单元的位线偏压。在不同的实施例中，基于在步骤208中被存储到快取的信息施加位线偏压到每一位线。例如，对于对应快速分组的所有存储单元施加一快速位线偏压VBL，F到对应的位线。例如，对于对应慢速分组的所有存储单元施加一慢速位线偏压VBL，S到对应的位线。如果有对应中间分组的存储单元，则对于对应中间分组的所有存储单元施加一中间位线偏压VBL，M到对应的位线。例如，芯片控制器305可施加一快速位线偏压VBL，F到对应快速分组的存储单元的每一位线，并施加一慢速位线偏压VBL，S到对应慢速分组的存储单元的每一位线。在不同的实施例中，快速位线偏压大于慢速位线偏压，VBL，F＞VBL，S。中间位线偏压可大于慢速位线偏压并小于快速位线偏压，VBL，F＞VBL，M＞VBL，S。在一实施例中，快速位线偏压VBL，F为0.5V且慢速位线偏压VBL，S为0.0V。
在步骤212，对这组存储单元的每一存储单元发射编程电压。举例来说，发射第二编程电压、第三编程电压、第四编程电压等跨越这组存储单元的每一存储单元，如图3B所示。例如，芯片控制器305可发射编程电压PGM跨越一组存储单元的每一存储单元以使适当的位线偏压被施加到这组存储单元的每一存储单元的对应位线。例如，可在一段预定时间(例如10us，或者存储单元适当的时间)施加编程电压PGM到每一存储单元。在步骤214中，决定这组存储单元的每一存储单元是否具有大于一验证电压PV的临界电压。例如，芯片控制器305可决定这组存储单元的每一存储单元是否具有大于一验证电压PV的临界电压。在不同的实施例中，验证电压PV是相关于一特定数据状态，以使如果一存储单元具有大于一验证电压PV的临界电压，或者临界电压在验证电压定义的至少一范围内，则此存储单元是在特定数据状态(例如，0、1、00、01、11、10等等)。如果这组存储单元的所有存储单元都具有大于或等于验证电压的临界电压(例如，这组存储单元的所有存储单元的VT≥PV)，则编程操作完成，且这个程序终止。如果这组存储单元的所有存储单元并非都具有大于或等于验证电压的临界电压(例如，这组存储单元的至少一存储单元的VT＜PV)，则回到步骤212，而再次发射编程电压。在一些实施例中，编程电压被发射到这组存储单元的所有存储单元。在其他实施例中，编程电压只被发射到VT＜PV的存储单元。
在不同的实施例中，存储单元可为一多层式存储单元。例如一多层式存储单元可具有4或8个可能的数据状态。图4和图5提供依据本发明的一实施例使用一多层式存储单元的一流程图和一机制。在编程一多层式存储单元的期间，存储单元可暂时被编程到状态01L。多层式存储单元(MLC)操作中，在写入多层式存储(multi level)前，会先预写成单层式存储(Single level)状态01L，其目的是为了降低位线间的干扰。而状态01L即为此单层式存储(single level)的高压(high Vth)状态。
例如，较低页的编程可将一多层式存储单元放在状态01L。如图5所示，位于状态01L的一存储单元具有大于第一验证电压PV2的临界电压VT，此临界电压对应第一数据状态(例如00)。当存储单元已经具有一大于或等于第一验证电压的临界电压(VT≥PV2)且已经位于数据状态00时，试图编程这些存储单元到数据状态00可能会导致编程或读取错误。图4的流程图提供一方法以在编程存储单元时避免过编程这些存储单元。举来来说，这个避免过编程存储单元的编程存储单元的方法包含如图5所示的一预编验证步骤。
请再参照图4，此方法开始于步骤402，决定被编程的存储单元是否从状态01L被编程。例如，芯片控制器305决定被编程的存储单元是否从状态01L被编程。如果被编程的存储单元并非从状态01L被编程，则继续执行步骤408。如果被编程的存储单元是从状态01L被编程，则继续执行步骤404。
在步骤404中，辨识具有大于第一验证电压PV2的临界电压的存储单元。例如，芯片控制器305可辨识VT≥PV2的所有存储单元。在不同的实施例中，基于较低页的编程操作中的临界电压信息，通过倾卸(dump)编程电压、发射编程电压、执行一验证步骤，而可辨识出VT≥PV2的存储单元。在步骤406中，被辨识为VT≥PV2的存储单元被禁能(inhibited)。例如，被辨识为VT≥PV2的存储单元欲被编程到状态00时，可决定这些存储单元已经被编程，如图5的预验证线所示。例如，芯片控制器305禁能VT≥PV2的存储单元的进一步被编程到状态00。未被禁能的存储单元可定义一未被禁能分组。例如，被编程到状态00的存储单元除了VT≥PV2的存储单元的一组可包含一未被禁能组的存储单元。
在步骤408中，未被禁能组的存储单元的编程电压PGM可被倾卸。例如，芯片控制器305可发射编程电压PGM而不需执行验证步骤。在步骤410中，侦测未被禁能组的存储单元中的每一存储单元的临界电压VT。例如，芯片控制器305可侦测未被禁能组的存储单元中的每一存储单元的临界电压VT。图5的第一编程电压发射线说明了未被禁能组的编程电压PGM的第一发射(例如步骤408倾卸编程电压)的结果的临界电压VT的分布。
请再参照图4，在步骤412中，未被禁能组的存储单元基于侦测到的临界电压VT被分为两个或多个分组。例如，芯片控制器305可基于侦测到的临界电压VT将未被禁能组分为两个或多个分组。在不同的实施例中，可定义一截止电压Vc以使具有大于或等于截止电压的临界电压(VT≥Vc)的存储单元分为一组，而具有小于截止电压的临界电压(VT＜Vc)的存储单元分为另一组。例如，在不同的实施例中，芯片控制器305可定义截止电压Vc。在不同的实施例中，截止电压Vc可基于部分被侦测的临界电压而被选择以使几乎一半的存储单元为各分组。在一实施例中，截止电压Vc为预先决定的。在不同的实施例中，一存储单元的临界电压对应存储单元的速度。举例来说，具有较大临界电压的存储单元具有较高或较快的速度。因此临界电压大于或等于截止电压的(VT≥Vc)的存储单元可被描述为快速分组，而临界电压小于截止电压的(VT＜Vc)的存储单元可被描述为慢速分组。
在不同的实施例中，存储单元可被分为超过两组。例如，芯片控制器305可将一组存储单元分为三组或更多组。例如，芯片控制器305可通过定义两个或多个截止电压将一组存储单元分为三组或更多组。例如，存储单元被分为三组，存储单元被分为VT≤Vc1的一慢速分组、Vc1＜VT＜Vc2的一中间分组及VT≥Vc2的一快速分组。其中，Vc1为第一截止电压，Vc2为第二截止电压，且Vc1＜Vc2。由于存储器装置的电路限制或者编程效能的需求，实际上的分组数目限制为五组或以下。在不同的实施例中，快速分组的一些存储单元被编程到状态00，而快速分组的其他存储单元被编程到状态10。在不同的实施例中，慢速分组的一些存储单元被编程到状态00，而慢速分组的其他存储单元被编程到状态10。
在步骤416中，被辨识为快速分组或慢速分组的存储单元的信息被存储到快取。举例来说，对应于快速分组的一系列的存储单元被存储到快取，或者对应于慢速分组的一系列的存储单元被存储到快取。例如，芯片控制器305将被辨识为快速分组或慢速分组的存储单元的信息被存储到快取。在步骤418中，基于存储单元侦测到的临界电压、存储在快取的信息、存储单元的对应分组(例如快速分组、慢速分组、中间分组的存储单元)调整未被禁能组的每一存储单元的位线偏压。例如，对于对应快速分组的所有存储单元施加一快速位线偏压VBL，F到对应的位线。例如，对于对应慢速分组的所有存储单元施加一慢速位线偏压VBL，S到对应的位线。对于对应中间分组的所有存储单元施加一中间位线偏压VBL，M到对应的位线。例如，芯片控制器305可施加一快速位线偏压VBL，F到对应快速分组的存储单元的每一位线，并施加一慢速位线偏压VBL，S到对应慢速分组的存储单元的每一位线。在不同的实施例中，基于步骤416中存储到快取的至少一信息决定施加到每一位线的位线偏压。在不同的实施例中，快速位线偏压大于慢速位线偏压，VBL，F＞VBL，S。中间位线偏压可大于慢速位线偏压并小于快速位线偏压，VBL，F＞VBL，M＞VBL，S。在一实施例中，快速位线偏压VBL，F为0.5V且慢速位线偏压VBL，S为0.0V。
在步骤420，对这组存储单元的每一存储单元发射编程电压。举例来说，发射第二编程电压、第三编程电压、第四编程电压等跨越这组存储单元的每一存储单元。例如，芯片控制器305可发射编程电压PGM跨越未被禁能组的每一存储单元以使适当的位线偏压被施加到未被禁能组的每一存储单元的对应位线。例如，可在一段预定时间(例如10μs，或者适当的时间)施加编程电压PGM到这组存储单元的每一存储单元。在步骤422中，决定未被禁能组存储单元的每一存储单元是否具有大于验证电压的临界电压。例如，芯片控制器305可决定这组存储单元的每一存储单元是否具有大于一验证电压PV的临界电压，此验证电压对应存储单元欲编程到的数据状态。例如，数据状态00可对应一第一验证电压PV2，且数据状态10可对应到一第二验证电压PV3。可决定是否所有欲编程到数据状态00的存储单元都具有一临界电压VT≥PV2，并可决定是否所有欲编程到数据状态10的存储单元都具有一临界电压VT≥PV3。例如，芯片控制器305可决定未被禁能组存储单元的每一存储单元是否具有大于验证电压的临界电压，此验证电压对应存储单元欲编程到的数据状态。如果这组存储单元的所有存储单元都具有大于验证电压的一临界电压，此验证电压对应存储单元欲编程到的数据状态(例如，所有欲编程到数据状态00的存储单元都具有一临界电压VT≥PV2，且所有欲编程到数据状态10的存储单元都具有一临界电压VT≥PV3)，则编程操作完成，且这个程序终止。如果这组存储单元的所有存储单元并非都具有大于或等于验证电压的临界电压(例如，欲编程到数据状态00的存储单元的至少一存储单元的VT＜PV2，或者欲编程到数据状态10的存储单元的至少一存储单元的VT＜PV3)，则回到步骤420，而再次发射编程电压。在一些实施例中，编程电压被发射到未被禁能组存储单元的所有存储单元。在其他实施例中，编程电压只被发射到临界电压小于验证电压的存储单元，此验证电压对应存储单元欲编程到的数据状态。
本领域普通技术人员依据本说明书和本发明揭露的描述以及附图容易想到本发明的其他变型和其他实施例。因此，应当理解的是本发明不限于揭露的特定实施例，其他的变型和其他实施例也包含在权利要求。本说明书和这些例子仅是示范性的而非用以限定。本发明真正的保护范围和精神在权利要求所表示。虽然本文中采用特定的用语描述，但它们仅用于一般和描述性的意义，而非用以限制目的。

Claims (10)

1.一种编程方法，用以在编程一非挥发性存储器装置时降低位线干扰，其特征在于，该编程方法包含：
提供包含一组存储单元的该非挥发性存储器装置，该组存储单元包含多个存储单元，其中该组存储单元的每一存储单元对应一位线；
发射一编程电压跨越该组存储单元的该每一存储单元；
侦测该每一存储单元的一临界电压；
基于该每一存储单元侦测到的至少一临界电压辨识该组存储单元的一快速分组及该组存储单元的一慢速分组；以及
发射该编程电压直到该组存储单元的该每一存储单元的该临界电压大于或等于一验证电压，其中在每一发射中，一快速位线偏压被施加到对应该快速分组的该每一存储单元的每一位线，一慢速位线偏压被施加到对应该慢速分组的该每一存储单元的该每一位线。
2.根据权利要求1所述的编程方法，其中该快速位线偏压大于该慢速位线偏压。
3.根据权利要求1所述的编程方法，其特征在于，还包含：
在发射该编程电压跨越该组存储单元的该每一存储单元的步骤之前或发射该编程电压跨越该组存储单元的该每一存储单元的步骤期间，倾卸每一存储单元的每一位线的该编程电压。
4.根据权利要求1所述的编程方法，其特征在于，还包含：
基于该每一存储单元侦测到的该至少一临界电压辨识该组存储单元的一中间分组；
其中，对应该快速分组的该每一存储单元的该临界电压大于对应该中间分组的该每一存储单元的该临界电压，且对应该中间分组的该每一存储单元的该临界电压大于对应该慢速分组的该每一存储单元的该临界电压；
其中，在该每一发射中，一中间位线偏压被施加到对应该中间分组的该每一存储单元的该位线。
5.根据权利要求1所述的编程方法，其特征在于，还包含：
基于该每一存储单元侦测到的该至少一临界电压决定一截止临界电压以使具有大于或等于该截止临界电压的该临界电压对应的存储单元对应该快速分组，而具有小于该截止临界电压的该临界电压对应的存储单元对应该慢速分组。
6.一种降低位线干扰的非挥发性存储器装置，其特征在于，包含：
多个存储单元；以及
一芯片控制器，用以编程所述多个存储单元中的一组存储单元，包括：
第一发射模块，用于发射一编程电压跨越该组存储单元的每一存储单元；
侦测模块，用于侦测该每一存储单元的一临界电压；
辨识模块，用于基于该每一存储单元侦测到的至少一临界电压辨识该组存储单元的一快速分组及该组存储单元的一慢速分组；以及
第二发射模块，用于发射该编程电压直到该组存储单元的该每一存储单元的该临界电压大于或等于一验证电压，其中在每一发射中，一快速位线偏压被施加到对应该快速分组的该每一存储单元的该位线，一慢速位线偏压被施加到对应该慢速分组的该每一存储单元的该位线。
7.根据权利要求6所述的非挥发性存储器装置，其中该快速位线偏压大于该慢速位线偏压。
8.一种编程方法，用以在编程一非挥发性存储器装置时降低位线干扰，其特征在于，该非挥发性存储器装置包含一组多层式存储单元，该编程方法包含：
提供包含该组多层式存储单元的该非挥发性存储器装置，该组多层式存储单元包含多个存储单元，其中该组存储单元的每一存储单元对应一位线，且该每一存储单元对应欲被编程到的一数据状态；
决定被编程的该组多层式存储单元的每一存储单元是否从单层式存储的高压状态被编程；
辨识具有大于一验证电压的一临界电压的存储单元并建立一被禁能组存储单元，该被禁能组存储单元被禁止编程；
辨识该临界电压小于该验证电压的存储单元并建立一未被禁能组存储单元；
发射一编程电压跨越该未被禁能组存储单元的该每一存储单元；
侦测该未被禁能组存储单元的该每一存储单元的该临界电压；
基于该每一存储单元侦测到的至少一临界电压辨识该未被禁能组存储单元的一快速分组及该未被禁能组存储单元的一慢速分组；以及
发射该编程电压直到该未被禁能组存储单元的该每一存储单元的该临界电压大于或等于该验证电压，其中在每一发射中，一快速位线偏压被施加到对应该快速分组的该每一存储单元的该位线，一慢速位线偏压被施加到对应该慢速分组的该每一存储单元的该位线。
9.根据权利要求8所述的编程方法，其中该快速位线偏压大于该慢速位线偏压。
10.根据权利要求8所述的编程方法，其特征在于，还包含：
在发射该编程电压跨越该未被禁能组存储单元的该每一存储单元的步骤之前或发射该编程电压跨越该未被禁能组存储单元的该每一存储单元的步骤期间，倾卸该未被禁能组存储单元的该每一存储单元的该编程电压。
CN201510539962.9A 2015-06-25 2015-08-28 编程非挥发性存储器装置以降低位线干扰的方法及装置 Active CN106297882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/750,065 2015-06-25
US14/750,065 US9437319B1 (en) 2015-06-25 2015-06-25 Method for programming non-volatile memory with reduced bit line interference and associated device

Publications (2)

Publication Number Publication Date
CN106297882A CN106297882A (zh) 2017-01-04
CN106297882B true CN106297882B (zh) 2019-07-12

Family

ID=56878283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510539962.9A Active CN106297882B (zh) 2015-06-25 2015-08-28 编程非挥发性存储器装置以降低位线干扰的方法及装置

Country Status (3)

Country Link
US (1) US9437319B1 (zh)
CN (1) CN106297882B (zh)
TW (1) TWI578323B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831516B (zh) * 2018-06-20 2020-10-23 长江存储科技有限责任公司 闪存存储器控制方法及闪存存储器控制装置
US11594292B2 (en) * 2021-04-23 2023-02-28 Micron Technology, Inc. Power loss immunity in memory programming operations
TWI813498B (zh) * 2022-11-07 2023-08-21 群聯電子股份有限公司 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042936A (zh) * 2006-03-24 2007-09-26 旺宏电子股份有限公司 降低编程边界的可编程非易失性存储元件与其测试方法
CN101369455A (zh) * 2007-08-17 2009-02-18 中芯国际集成电路制造(上海)有限公司 降低氮化物只读存储器的编程干扰的方法
CN101625894A (zh) * 2008-07-11 2010-01-13 三星电子株式会社 非易失性存储器装置及其操作方法
CN104246894A (zh) * 2013-03-12 2014-12-24 赛普拉斯半导体公司 降低非易失性存储器单元中的编程干扰的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452837B2 (en) * 1999-12-27 2002-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and threshold voltage control method therefor
US6888758B1 (en) * 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
JP4435200B2 (ja) * 2007-04-03 2010-03-17 株式会社東芝 半導体記憶装置のデータ書き込み方法
KR100908560B1 (ko) * 2007-08-06 2009-07-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR101016078B1 (ko) * 2009-01-21 2011-02-17 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101001410B1 (ko) * 2009-03-24 2010-12-14 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 프로그램 방법
US8274838B2 (en) * 2010-07-19 2012-09-25 Sandisk Technologies Inc. Programming non-volatile memory with bit line voltage step up
US8310870B2 (en) * 2010-08-03 2012-11-13 Sandisk Technologies Inc. Natural threshold voltage distribution compaction in non-volatile memory
US8953386B2 (en) * 2012-10-25 2015-02-10 Sandisk Technologies Inc. Dynamic bit line bias for programming non-volatile memory
KR102137075B1 (ko) * 2013-09-10 2020-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042936A (zh) * 2006-03-24 2007-09-26 旺宏电子股份有限公司 降低编程边界的可编程非易失性存储元件与其测试方法
CN101369455A (zh) * 2007-08-17 2009-02-18 中芯国际集成电路制造(上海)有限公司 降低氮化物只读存储器的编程干扰的方法
CN101625894A (zh) * 2008-07-11 2010-01-13 三星电子株式会社 非易失性存储器装置及其操作方法
CN104246894A (zh) * 2013-03-12 2014-12-24 赛普拉斯半导体公司 降低非易失性存储器单元中的编程干扰的方法

Also Published As

Publication number Publication date
US9437319B1 (en) 2016-09-06
TW201701292A (zh) 2017-01-01
TWI578323B (zh) 2017-04-11
CN106297882A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN111406291B (zh) 非易失性存储器中的交错编程和验证
CN108122588B (zh) 非易失性存储器设备及包括其的存储设备
US7450435B2 (en) Systems for comprehensive erase verification in non-volatile memory
US8787088B2 (en) Optimized erase operation for non-volatile memory with partially programmed block
KR101806588B1 (ko) 비휘발성 메모리에서의 자연 임계 전압 분포 압축
CN111630599A (zh) 在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程
US9019773B2 (en) Nonvolatile memory device and method of operating the same
CN108573728A (zh) 半导体存储装置及存储器系统
CN103489479B (zh) 半导体存储器件及其操作方法
KR101069004B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN107068184B (zh) 存储器装置及操作存储器的方法
US9384839B2 (en) Write sequence providing write abort protection
CN107068191A (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
CN1905069A (zh) 将多级单元快闪存储设备编程的方法和装置
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
KR100954949B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
CN106297882B (zh) 编程非挥发性存储器装置以降低位线干扰的方法及装置
CN113196401A (zh) 对由于块氧化物减薄引起的编程速度变化进行补偿的存储器设备
US8422301B2 (en) Nonvolatile semiconductor memory device and operating method thereof
KR20090014527A (ko) 플래시 메모리 소자의 프로그램 방법
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
US8456906B2 (en) Memory and operation method therefor
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP2013069363A (ja) 不揮発性半導体記憶装置
US12046267B2 (en) Advanced window program-verify

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant