CN103489479B - 半导体存储器件及其操作方法 - Google Patents

Abstract

本发明涉及一种半导体器件和操作该半导体器件的方法，尤其涉及一种包括存储器单元阵列的半导体存储器件和操作该半导体存储器件的方法。所述存储器件包括：存储器单元阵列，其包括多个存储器单元；以及外围电路，其被配置成将选中的存储器单元编程为目标编程状态，其中当选中的存储器单元的阈值电压高于第一验证电压且低于第二验证电压时，所述外围电路通过向选中的存储器单元的位线施加根据阈值电压确定的位线电压来执行编程操作。

Description

半导体存储器件及其操作方法

相关申请的交叉引用

本申请要求于2012年7月13日提交至韩国专利局的韩国申请No.10-2012-0063199的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种半导体器件和操作该半导体器件的方法，尤其涉及一种包括存储器单元阵列的半导体存储器件和操作该半导体存储器件的方法。

背景技术

通常，在编程存储器单元时，快闪存储器件向字线施加编程电压。因此，相同的编程电压被施加到连接到同一字线的存储器单元。在连接到同一字线的存储器单元中，编程单元和编程禁止单元可以共存。编程单元和编程禁止单元具有相同的施加到字线的电压，但是通过施加到位线的电压类型对编程单元和编程禁止单元加以区分。例如，向编程单元的位线施加接地电压，而向编程禁止单元的位线施加电源电压。为了减小编程状态下的阈值电压分布的范围，将以预定步长逐渐升高的编程脉冲施加到字线。因此，各个存储器单元的阈值电压逐渐升高，以到达目标编程状态。

图1示出根据相关技术中编程方法的编程存储器单元的阈值电压的移动。

参照图1，将以预定编程电压增量逐渐升高的编程脉冲施加到选中的存储器单元的字线。这被称为递增步长脉冲编程（ISPP）方法。在从擦除状态E编程为目标编程状态P1的过程中，选中的存储器单元可以临时具有大于第一验证电压PV1a且小于第二验证电压PV1b的阈值电压Vth。即，选中的存储器单元在某一时间点具有对应于暂时编程状态T的阈值电压分布。施加到位线的位线电压VBL保持为0[V]，直到选中的存储器单元的阈值电压Vth到达第一验证电压PV1a，但是，当选中的存储器单元的阈值电压Vth变成大于第一验证电压PV1a时，施加到位线的位线电压VBL变为X[V]，并且位线电压保持为X[V]直到所选存储器单元的阈值电压Vth到达第二验证电压PV1b。当响应于编程操作的进展，所选存储器单元的阈值电压Vth变成大于第二验证电压PV1b时，将电源电压Vcc施加到位线，从而使所选存储器单元处于编程完成状态并因此不再被编程。当阈值电压Vth大于第一验证电压PV1a且小于第二验证电压PV1b时，施加到位线的位线电压VBL变为与阈值电压Vth无关的常数X[V]。因此，点a、点b和点c处的阈值电压的升高程度相同，从而使阈值电压移动到点a′、点b′和点c′。即，施加到具有处于点c的阈值电压的存储器单元的位线电压VBL与施加到具有处于点a的阈值电压的存储器单元的位线电压VBL相同。相关技术中的这种编程方法难以形成目标编程状态P1下的窄阈值电压分布。

发明内容

本发明致力于提供一种能够改善操作特性的半导体存储器件和操作该半导体存储器件的方法。

本发明的一个实施例提供一种半导体存储器件，其包括：存储器单元阵列，其包括多个存储器单元；以及外围电路，其被配置成将选中的存储器单元编程为目标编程状态，其中当选中的存储器单元的阈值电压大于第一验证电压且小于第二验证电压时，所述外围电路通过向选中存储器单元的位线施加根据阈值电压确定的位线电压来执行编程操作。

本发明的另一个实施例提供一种将选中的存储器单元编程为目标编程状态的操作半导体存储器件的方法，所述方法包括：通过向选中的字线施加第一编程电压并向选中的位线施加第一位线电压来编程选中的存储器单元；以第一验证电压执行确定选中的存储器单元是否通过编程的第一验证操作；识别在所述第一验证操作中通过编程的选中的存储器单元的阈值电压；基于所述阈值电压计算要施加到选中的位线的第二位线电压；以及，通过向选中的字线施加第二编程电压并向选中的位线施加第二位线电压来编程选中的存储器单元。

根据本发明的实施例，可以改善半导体器件的操作特性。

上述发明内容仅为说明性的并且不以任何方式限制本发明。除了上述说明性的方面、实施例和特征，参照附图和下列详细描述，本发明进一步的方面、实施例和特征将变得显而易见。

附图说明

本发明的特征和优点将通过下文对参考在附图中以非限制性示例来示出的实际实施例的详细描述来清楚地呈现，其中：

图1示出根据相关技术中编程方法的编程存储器单元的阈值电压的移动；

图2示出根据本发明的一个实施例的半导体存储器件；

图3示出根据图2所示的半导体存储器件的编程方法的编程存储器单元的阈值电压的移动；

图4示出用于计算图2所示的半导体存储器件中的位线电压的线性函数的实例；以及

图5示出用于驱动根据本发明的一个实施例的半导体存储器件的方法。

具体实施方式

为了全面地理解本发明，将参照本发明的操作优点、通过本发明的实施例达到的目的、描述了本发明的实施例的附图以及参照附图描述的内容。

在下文中，将参照附图描述本发明的实施例。然而，本发明非局限于下文描述的实施例，而是能够以各种形式来实施。提供这些实施例仅用于说明性目的，并使本领域的技术人员理解本发明的范围。

在下文中，将通过参照附图描述本发明的实施例来描述本发明。

图2示出根据本发明的一个实施例的半导体存储器件。

参照图2，半导体存储器件200包括存储器单元阵列210和外围电路220。半导体存储器件200可以包括外围电路220，所述外围电路220可以包含页面缓冲单元222、输入/输出电路224、行译码器226和电压发生器228。存储器单元阵列210为半导体存储器件200的数据存储区，并且包括连接到位线（BL）和字线（WL）的存储器单元（未示出）。存储器单元阵列210的各个存储器单元（未示出）具有擦除状态和编程状态。各个存储器单元（未示出）可以存储与编程状态有关的单比特数据或多比特数据。用于存储单比特数据的存储器单元被称为单电平单元（SLC），而用于存储两比特或更多比特的多比特数据的存储器单元被称为多电平单元（MLC）。SLC具有根据阈值电压的一个编程状态和擦除状态。MLC具有根据阈值电压的多个编程状态和擦除状态。以多个阈值电压分布中的任一个对MLC进行编程，从而将多个比特存储在一个单元中。

根据操作模式，页面缓冲单元222可以作为写入驱动器或读出放大器来工作。例如，在读取操作模式中，页面缓冲单元222作为读出放大器工作；而在编程操作模式中，页面缓冲单元222作为写入驱动器工作。读取操作可以是识别单元晶体管的编程状态的操作。即，读取操作可以是取出存储在单元晶体管中的数据的操作。编程操作模式中包括编程部分和验证部分。验证部分中的验证操作也对应于识别单元晶体管的编程状态的操作，正如读取操作中一样。页面缓冲单元222从输入/输出电路224接收将在编程操作中被编程的数据，并且将接收的数据存储在内部锁存器（未示出）中。

输入/输出电路224可以传输经由输入/输出终端输入的地址或编程数据。输入/输出电路224可以将存储的地址传输到地址缓冲器（未示出），将编程数据传输到页面缓冲单元222，并且将命令传输到命令寄存器（未示出）。在读取操作中，可以经由输入/输出电路224将从页面缓冲单元222提供的读出数据输出到存储器件200的外部。行译码器226通常响应于行地址来选择字线。行译码器226将从电压发生器228提供的各种字线电压传输到字线。在编程操作中，行译码器将编程电压传输到选中的字线，并且将通过电压（passvoltage）传输到未选中的字线。在读取操作中，行译码器226向选中的字线提供从电压发生器228供应的读取电压，并且向未选中的字线提供通过电压。电压发生器228可以提供用于半导体存储器件200的编程的通用电压。

图3示出图2所示的半导体存储器件的编程方法。

在下文中，将参照图2和3详细描述根据本发明的一个实施例的半导体存储器件200的操作方法。

外围电路220将存储器单元阵列210的选中的存储器单元从擦除状态E编程为至少一个编程状态。具体地，外围电路220将选中的存储器单元编程为目标编程状态P1。在编程操作中，页面缓冲单元222可以向选中的存储器单元的位线BL提供位线电压VBL。当选中的存储器单元的阈值电压Vth大于第一验证电压PV1a且小于第二验证电压PV1b时，在对选中的存储器单元编程之前，位线电压VBL根据阈值电压Vth变化。这不同于图1所示的相关技术中的方法。当选中的存储器单元的阈值电压Vth小于第一验证电压PV1a时，位线电压VBL可以为0V。当选中的存储器单元的阈值电压Vth大于第二验证电压PV1b时，编程进入完成状态，所以位线电压VBL可以为电源电压Vcc，使得选中的存储器单元不再被编程。首先，将描述在存储器单元的阈值电压Vth小于第一验证电压PV1a的情况下的编程方法。即，这是选中的存储器单元已被编程为擦除状态E且到达暂时编程状态T的情况。以第一增量逐渐增大编程脉冲，并且将升高的编程脉冲施加到选中的存储器单元的字线。若第一增量相对较大，则编程时间被缩短。通过下列方法确定在选中的存储器单元的阈值电压Vth大于第一验证电压PV1a且小于第二验证电压PV1b时施加到位线的位线电压VBL。首先，计算第二验证电压PV1b与选中的存储器单元的阈值电压Vth之差，从而使施加到位线的位线电压根据计算出的差值而不同。如图3所示，当在编程选中的存储器单元时在点a、点b或点c施加不同的位线电压VBL时，点a、点b和点c均可以移动到点a’。即，由于浮置栅与沟道之间的弱电场，在具有处于第二验证电压PV1b附近的阈值电压Vth的存储器单元上施加了相对较高的位线电压VBL；而由于浮置栅与沟道之间的强电场，在具有远低于第二验证电压PV1b的阈值电压Vth的存储器单元上施加来相对较低的位线电压VBL。因此，在根据本发明的本实施例的半导体存储器件200中，如上述，根据当前阈值电压Vth而向位线施加不同的位线电压VBL，从而使编程完成之后形成的目标编程状态P1下的阈值电压Vth的分布可以具有较窄的范围。当将选中的存储器单元从擦除状态E编程为暂时编程状态T时，在字线上施加具有相对较大增量的递增步长编程脉冲，并且同时地在位线上施加0V的电压，由此增大编程速率。当将选中的存储器单元从暂时编程状态T编程为目标编程状态P1时，将具有相对较小增量的递增步长编程脉冲施加到字线，并且同时地向位线施加根据阈值电压的最佳位线电压，由此形成阈值电压分布的窄的范围。

图4示出用于在根据参照图2和3描述的本发明的一个实施例的半导体存储器件中编程处于暂时编程状态T的存储器单元时计算将要施加到位线的位线电压VBL的线性函数的实例。

参照图4，横轴（X轴）对应于作为第二验证电压PV1b与阈值电压Vth之差的差值ISPP STEP，而纵轴（Y轴）对应于位线电压VBL。如上所述，第二验证电压PV1b是用于确定选中的存储器单元是否被编程为目标编程状态P1的参考电压。基于第二验证电压PV1b与选中的存储器单元的当前阈值电压Vth之间的差值来确定位线电压VBL。当第二验证电压PV1b与选中的存储器单元的当前阈值电压Vth之间的差值为0.1V时，施加0.9V的位线电压VBL；当第二验证电压PV1b与选中的存储器单元的当前阈值电压Vth之间的差值为0.2V时，施加0.7V的位线电压VBL；而当第二验证电压PV1b与选中的存储器单元的当前阈值电压Vth之间的差值为0.3V时，施加0.5V的位线电压VBL。随着第二验证电压PV1b与选中的存储器单元的当前阈值电压Vth之间的差值变大，位线电压VBL的大小变小。当施加到选中的存储器单元的字线的编程电压相同时，随着施加到选中的存储器单元的位线的位线电压VBL变大，施加在存储器单元的浮置栅与沟道之间的有效电场的大小变小。因此，随着将较高的位线电压施加到选中的存储器单元的位线，阈值电压的增加程度降低。当施加到字线的编程脉冲为以预定增量逐渐增大的递增步长脉冲时，可以形成具有窄范围的阈值电压分布，如同施加具有小增量的编程脉冲的情况。从图4所示的曲线图可以导出线性函数Y=AX+B。此处，A和B为常数并且可以用实验方法获得。X为线性函数的自变量并且对应于第二验证电压PV1b和阈值电压Vth之间的差值ISPP STEP，而Y为线性函数的应变量并且对应于位线电压VBL。

图5示出根据本发明另一个实施例的用于驱动半导体存储器件的方法。

参照图5，根据本发明的另一个实施例的用于驱动半导体存储器件的方法包括编程操作，其包含：通过向择中的字线施加第一编程电压且向选中的位线施加第一位线电压来编程选中的存储器单元（S510）。可以执行第一验证操作以根据第一验证电压来确定选中存储器单元是否通过编程操作（S520）。可以通过确定选中的存储器单元的阈值电压是否大于第一验证电压且小于第二验证电压，来验证选中的存储器单元是否通过编程操作。当确定来在第一验证操作中选中的存储器单元通过编程操作时，识别选中的存储器单元的阈值电压（S530）。基于所述阈值电压计算要施加到选中的位线的第二位线电压（540）。另外，通过向选中的字线施加第二编程电压并向选中的位线施加第二位线电压来编程选中的存储器单元（S550）。可以基于可与对应于目标编程状态的第二验证电压与阈值电压之差相对应的差值来计算第二位线电压。第二位线电压可以对应于以所述差值为自变量的线性函数Y=AX+B的应变量。第一编程电压可以为以第一增量增加的逐渐增大的编程脉冲。第二编程电压可以为以第二增量增加的逐渐增大的编程脉冲。所述第一增量大于所述第二增量。即，选中的存储器单元被以具有大的第一增量的快速率而编程，并以小的第二增量而编程，从而使阈值电压分布具有窄的范围。根据本发明的另一个实施例的用于驱动半导体存储器件的方法可以进一步包括第二验证操作，所述第二验证操作包括确定选中的存储器单元是否通过了编程操作，其中所述第二验证操作可以包括以第二验证电压将选中的存储器单元编程为目标编程状态。在选中的存储器单元通过了所述第二验证操作的情况下，当向选中的字线施加第二编程电压时，向选中的位线施加电源电压，从而使选中的存储器单元不能被进一步编程。

如上述，附图和说明书中已公开了本发明的例示性实施例。本文所使用的特定术语是用于说明目的，而非限制在所附的权利要求中所定义的本发明的范围。因此，本领域的技术人员将理解，可以作出各种修改和其它的等效实施例，而不背离本发明的范围和精神。因此，本发明的技术保护范围将由附加的权利要求的技术精神来界定。

Claims (12)

1.一种半导体存储器件，包括：

存储器单元阵列，所述存储器单元阵列包括多个存储器单元；以及

外围电路，所述外围电路被配置成：当编程电压被施加至选中的存储器单元的字线时，所述外围电路通过将接地电压、电源电压以及位线电压中的至少一种施加至选中的存储器单元的位线来对选中的存储器单元执行编程操作进入目标编程状态，其中位线电压介于所述接地电压和所述电源电压之间；

其中，所述外围电路被配置成：当所述选中的存储器单元的阈值电压高于第一验证电压且低于第二验证电压时，所述外围电路根据所述选中的存储器单元的阈值电压来改变所述位线电压，以及将所述位线电压施加至所述选中的存储器单元的位线，以及

其中，所述位线电压是基于与所述第二验证电压和所述阈值电压之差相对应的差值而确定的。

2.如权利要求1所述的半导体存储器件，其中，所述位线电压对应于以所述差值为自变量的线性函数的应变量。

3.如权利要求1所述的半导体存储器件，其中，所述外围电路向所述选中的存储器单元的字线施加逐渐增大的编程脉冲，并且向所述选中的存储器单元的位线施加接地电压、所述位线电压和电源电压中的至少一种。

4.如权利要求1所述的半导体存储器件，其中，所述外围电路执行向所述选中的存储器单元的字线施加以第一增量逐渐增大的编程脉冲并将所述选中的存储器单元编程而以所述第一验证电压为验证电压的暂时编程状态的第一编程操作，以及向所述选中的存储器单元的字线施加以第二增量逐渐增大的编程脉冲并将所述选中的存储器单元编程为以所述第二验证电压为验证电压的编程状态的第二编程操作。

5.如权利要求4所述的半导体存储器件，其中，所述第一增量大于所述第二增量。

6.一种操作半导体存储器件的方法，将选中的存储器单元编程为目标编程状态，所述方法包括以下步骤：

通过向选中的字线施加第一编程电压并向选中的位线施加第一位线电压来编程具有低于第二验证电压的阈值电压的选中的存储器单元；

以第一验证电压执行确定所述选中的存储器单元是否通过编程的第一验证操作；

识别在所述第一验证操作中通过编程的所述选中的存储器单元的阈值电压；

计算要施加到具有高于第一验证电压且低于第二验证电压的阈值电压的选中的存储器单元的选中的位线的第二位线电压；以及

通过向所述选中的字线施加第二编程电压并向所述选中的位线施加基于阈值电压而计算得到的所述第二位线电压来编程具有低于第二验证电压的阈值电压的选中的存储器单元，

其中，所述第二位线电压是基于与对应于目标编程状态的第二验证电压和所述阈值电压之差相对应的差值计算而得的。

7.如权利要求6所述的方法，其中，所述第二位线电压对应于以所述差值为自变量的线性函数的应变量。

8.如权利要求6所述的方法，其中，所述第一编程电压为以第一增量逐渐增大的编程脉冲，而所述第二编程电压为以第二增量逐渐增大的编程脉冲。

9.如权利要求8所述的方法，其特征在于，所述第一增量大于所述第二增量。

10.如权利要求9所述的方法，其特征在于，所述第一位线电压为接地电压。

11.如权利要求10所述的方法，还包括以下步骤：以第二验证电压确定所述选中的存储器单元是否被编程为目标编程状态的第二验证操作。

12.如权利要求11所述的方法，其中，在所述选中的存储器单元通过所述第二验证操作的情况下，当向所述选中的字线施加所述第二编程电压时，向所述选中的位线施加电源电压。