CN109215694A - 三维（3d）nand存储器的选择性的主体复位操作 - Google Patents

三维（3d）nand存储器的选择性的主体复位操作 Download PDF

Info

Publication number
CN109215694A
CN109215694A CN201810558690.0A CN201810558690A CN109215694A CN 109215694 A CN109215694 A CN 109215694A CN 201810558690 A CN201810558690 A CN 201810558690A CN 109215694 A CN109215694 A CN 109215694A
Authority
CN
China
Prior art keywords
main body
memory
current potential
selected word
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810558690.0A
Other languages
English (en)
Other versions
CN109215694B (zh
Inventor
C·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109215694A publication Critical patent/CN109215694A/zh
Application granted granted Critical
Publication of CN109215694B publication Critical patent/CN109215694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

描述了存储器设备的技术。存储器设备可以包括多个存储器单元和存储器控制器。存储器控制器可以在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线。存储器控制器可以在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线。选定字线可以转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元具有减小的阈值电压不稳定性。

Description

三维(3D)NAND存储器的选择性的主体复位操作
背景技术
存储器设备一般被提供为计算机或其它电子设备中的内部半导体集成电路。存在很多不同类型的存储器，包括易失性存储器(例如，动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM))和非易失性存储器(例如，闪速存储器)。
闪速存储器设备一般使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。单元的阈值电压的变化通过电荷存储节点(例如，浮置栅极或电荷捕获)的编程来确定每个单元的数据状态。其它非易失性存储器(例如，相变(PRAM))使用其它物理现象(例如，物理材料变化或偏振)来确定每个单元的数据状态。闪存和其它固态存储器的共同用途包括个人计算机、个人数字助理(PDA)、数字摄像机、数字媒体播放器、数字记录器、游戏、器具、车辆、无线设备、蜂窝电话和可移动便携式存储器模块及其它用途。这样的存储器的用途继续扩展。
附图说明
通过以下结合附图进行的详细描述，发明实施例的特征和优点将变得显而易见，附图共同以举例的方式示出本发明特征；以及，在附图中：
图1示出主体复位方案；
图2示出根据示例性实施例的主体复位方案；
图3A示出根据示例性实施例的主体复位方案；
图3B示出根据示例性实施例的主体复位方案；
图4A示出存储器设备中的一系列操作；
图4B示出根据示例性实施例的存储器设备中的一系列操作；
图5示出根据示例性实施例的可操作用于对存储器设备中的存储器单元进行编程的存储器设备的功能；
图6示出根据示例性实施例的存储器设备；
图7示出根据示例性实施例的用于对存储器设备中的存储器单元进行编程的方法的流程图；
图8示出根据示例性实施例的存储器系统示图；以及
图9示出根据示例性实施例的包括数据存储设备的计算系统。
现在将参考所示的示例性实施例，并且将在本文中使用特定的语言来对其进行描述。然而将理解的是，并不因此旨在对本发明的范围造成限制。
具体实施方式
在描述所公开的发明实施例之前，应理解本公开不限于本文所公开的特定结构、过程步骤或材料，而是扩展到其等效形式，如相关领域中的普通技术人员将会认识到的。还应理解本文所采用的术语仅用于描述特定的示例或实施例的目的，并不旨在是限制性的。在不同附图中的相同的附图标记表示相同的元件。在流程图和过程中提供的数字是在说明步骤和操作时为了清楚而提供的，且并不一定指示特定的顺序或次序。
此外，在一个或多个实施例中可以以任何适当的方式组合所描述的特征、结构或特性。在下面的描述中，提供了很多特定的细节，例如布局的示例、距离、网络示例等，以提供对各种发明实施例的彻底理解。然而，相关领域中的技术人员将认识到，这种详细的实施例并不限制在本文中清楚地表达的总体创造性概念，而仅仅是其代表。
如在该书面描述中使用的，单数形式“一”、“一个”和“所述”包括对复数所指对象的表达支持，除非上下文另有明确地指示。因此，例如提及“一个位线”包括多个这样的位线。
在整个该书面描述中提及“示例”是指结合示例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，在整个本说明书中各处出现的短语“在示例中”或“实施例”不一定都指同一实施例。
如在本文中使用的，为了方便，多个项目、结构元件、组成元件和/或材料可以呈现在公共列表中。然而，这些列表应被解释为好像列表的每个成员都单独地被识别为单独和唯一的成员一样。因此，在没有相反指示的情况下这样的列表的单独成员不应只基于它们在公共组中的呈现而被解释为同一列表的任何其它成员的实际等效形式。此外，可以在本文中参考各种实施例和示例连同其各种部件的替代物。应理解，这样的实施例、示例和替代物不应被解释为彼此的实际等效形式，而应在本公开下被考虑为单独和自主的表示。
此外，在一个或多个实施方式中可以以任何适当的方式组合所描述的特征、结构或特性。在下面的描述中，提供了很多特定的细节，例如布局的示例、距离、网络示例等，以提供对发明实施例的彻底理解。然而，相关领域中的技术人员将认识到，可以在没有一个或多个特定细节的情况下或利用其它方法、部件、布局等来实践技术。在其它实例中，可以不详细地示出或描述公知的结构、材料或操作，以避免使本公开的方面难以理解。
在本公开中，“包括(comprises，comprising)”、“含有”和“具有”等可以具有在美国专利法中赋予它们的含义，并可以指“包含(includes，including)”等，且通常被解释为开放式术语。术语“由…组成(consisting of，consists of)”是封闭式术语，且只包括结合这样的术语特别列出的以及符合美国专利法的部件、结构、步骤等。“基本上由…组成(consisting essentially of，consists essentially of)”具有由美国专利法通常赋予它们的含义。特别是，这样的术语通常是封闭式术语，除了允许包括实质上不影响结合其使用的项目的基本和新颖的特性或功能的额外的项目、材料、部件、步骤或元件。例如，如果即使没有在跟随这样的术语的项目的列表中明确列出但在“基本上由…组成”的语言下存在，存在于组分中但不影响组分性质或特性的微量元素也是可允许的。当在该书面描述中使用开放式术语(例如，“包括”或“包含”时，应理解对于“基本上由…组成”的语言以及“由…组成”的语言也应给与直接的支持，好像明确地规定一样，反之亦然。
在说明书中和在权利要求书中的术语“第一”、“第二”、“第三”、“第四”等(如果有的话)用于区分开类似的元件且不一定用于描述特定的先后或时间顺序。应理解，这样使用的任何术语在适当的情况下是可互换的，使得本文中所描述的实施例例如能够以除了在本文中示出或以其它方式描述的顺序以外的顺序进行操作。类似地，如果方法在本文中被描述为包括一系列步骤，则如在本文中呈现的这样的步骤的顺序不一定是这样的步骤可以被执行的唯一顺序，且某些规定的步骤也许可能被省略和/或在本文中未描述的某些其它步骤也许可能被添加到该方法中。
如在本文中使用的，比较术语(例如，“增大的”、“减小的”、“更好”、“更差”、“更高”、“更低”、“增强的”等)指与在周围或相邻区域中、在单个设备中或在多个可比较的设备中、在一个组或类别中、在多个组或类别中的其它设备、部件或活动可测量地不同的或与已知的现有技术水平相比的设备、部件或活动的性质。例如，具有“增大的”破坏风险的数据区域可以指存储器设备的一个区域该区域与同一存储器设备中的其它区域相比更可能有对它的写错误。多个因素可以引起这样的增大的风险，包括施加到该区域的编程脉冲的位置、制造过程、数量等。
如在本文中使用的，术语“实质上”指动作、特性、性质、状态、结构、项目或结果的完全或几乎完全的限度或程度。例如，“实质上”被包围的对象可以指对象被完全包围或几乎被完全包围。偏离绝对完全性的确切的可允许的程度在一些情况下可能取决于特定的上下文。然而，一般而言，接近完全的程度将具有与好像获得绝对和全部完全相同的总结果。当在否定暗示中用于指动作、特性、性质、状态、结构、项目或结果的完全或几乎完全缺乏时，“实质上”的使用同样是可适用的。例如，“实质上没有”颗粒的组分将完全缺乏颗粒或几乎完全缺乏颗粒，效果将与其完全缺乏颗粒的情况相同。换言之，“实质上没有”某种成分或元素的组分可以实际上仍然包含这样的成分或元素，只要没有其可测量的效果即可。
如在本文中使用的，术语“大约”用于通过假定给定值可以“稍微高于”或“稍微低于”端点来向数值范围端点提供灵活性。然而，应理解，即使在本说明书中结合特定的数值来使用术语“大约”时，也可提供对除了“大约”术语以外列举的确切数值的支持。
在本文中可以以范围格式表达或呈现数值量和数据。应理解，这样的范围格式仅仅为了方便和简洁，且因此应灵活地对其进行解释以便不仅包括被明确地列举为范围的限制的数值，而且包括被包含在该范围内的所有单独的数值或子范围，好像每个数值和子范围被明确地列举一样。作为例示，“大约1到大约5”的数值范围应被解释为不仅包括大约1到大约5的明确列举的值，而且包括在所指示的范围内的单独值和子范围。因此，被包括在这个数值范围内的是单独的值(例如2、3和4)和子范围(例如，从1-3、从2-4和从3-5等以及单独地1、1.5、2、2.3、3、3.8、4、4.6、5和5.1)。
这个相同的原理适用于仅将一个数值列举为最小值或最大值的范围。此外，不管被描述的范围或特性的广度如何这样的解释都应适用。
示例性实施例
下面提供技术实施例的最初概述，且接着稍后更详细地描述特定的实施例。这个最初概述旨在帮助读者更快地理解技术，但并不意欲识别关键或本质的技术特征，也不意欲限制所主张的主题的范围。除非另有限定，在本文中使用的所有技术和科学术语具有与由本公开所属的领域中的普通技术人员通常理解的相同的含义。
在一个示例中，存储器设备可利用非易失性存储器。非易失性存储器是一种存储介质，其不需要功率来维持由该介质所存储的数据的状态。非易失性存储器的非限制性示例可以包括固态存储器(例如，平面或三维(3D)NAND闪速存储器、NOR闪速存储器等)、交叉点阵列存储器(包括3D交叉点存储器)、相变存储器(PCM)(例如，硫属化物PCM)、非易失性双列直插式存储器模块(NVDIMM)、字节可寻址非易失性存储器、铁电存储器(FeRAM)、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器(例如，铁电聚合物存储器)、铁电晶体管随机存取存储器(FeTRAM)、自旋转移扭矩(STT)存储器、纳米线存储器、电可擦除可编程只读存储器(EEPROM)、磁性储存存储器、磁阻随机存取存储器(MRAM)、原位写入非易失性MRAM(NVMRAM)、纳米管RAM(NRAM)等中的任意一种或组合。在一些示例中，非易失性存储器可以遵守由联合电子设备工程会议(JEDEC)公布的一个或多个标准，例如JESD218、JESD219、JESD220-1、JESD223B、JESD223-1或其它适当的标准(本文中引用的JEDEC标准在www.jedec.org可得到)。在一个特定的示例中，存储器设备可以利用3D交叉点存储器。
在一个示例中，存储器设备可以利用非易失性闪速存储器，其可以包括存储器阵列。存储器阵列可以包括以行和列的方式布置的大量存储器单元。可以将单元分组为块。可以通过对浮置栅极充电来对块内的每个单元进行电气编程。可以通过块擦除操作从浮置栅极中移除电荷。数据可以作为浮置栅极中的电荷存储在单元中。
在一个示例中，存储器设备可利用垂直存储器，例如3D存储器。例如，3D闪速存储器(例如，3D NAND存储器阵列)设备可以包括堆叠在彼此之上的多串电荷存储设备(存储器单元)，每个电荷存储设备相应于设备的多个层的其中之一。相应串的电荷存储设备可以共享公共沟道区，例如在半导体材料(例如多晶硅)的相应柱中形成的公共沟道区，该串电荷存储设备可以在相应柱的周围形成。
在一个示例中，多串中的每一组可以包括共享被称为字线(WL)的多个存取线的一组串。多个存取线中的每一个可以耦合(例如，电气地或以其它方式可操作地连接)与每一串的多个层中的相应层相对应的电荷存储设备(存储器单元)。当每一个电荷存储设备包括能够存储X位信息的单元时，由同一存取线(且因此相应于同一层)耦合的电荷存储设备可以在逻辑上分组成存储器页面，其中X是正整数。
在一个示例中，多串中的每一组可以包括由被称为位线(BL)的相应数据线耦合的一组串。3D存储器可以分成包括多个存储器页面的存储器块，所述存储器页面是经由可以设置在柱的每端之上以控制存储器单元的漏极侧选择栅极(下文中的选择栅极漏极(SGD))设备和源极侧选择栅极(选择栅极源极(SGS))设备可选择的。3D NAND存储器阵列可以利用具有在边缘处的SGS和SGD的浮置主体柱。
在一个示例中，3D NAND存储器阵列的读取操作可以包括访问存储在存储器阵列的特定存储器位置处的数据。在对存储器阵列的特定块进行写(编程)操作之前，可以首先在施加高压的情况下擦除特定块。在另一示例中，编程操作可以涉及仔细地向选定的存储器位置施加高压，随后是编程验证操作以确保数据已经被正确地编程。此外，由于使用高压，因此闪存芯片可设计成对未选定(例如取消选择)的存储器单元的无意编程是相对容忍的。通常，可以通过将高压施加到存储器单元的栅极同时保持其源极和漏极端子接地来对存储器单元进行编程。
在一个示例中，高电场可以使在存储器单元沟道中的电子穿过栅极氧化物并嵌入浮置栅极中(被称为Fowler-Nordheim(F-N)隧穿)，从而增大存储器单元的有效阈值电压。编程一般可以由页面或块完成，意味着可以选择块中连接到同一字线的所有存储器单元以利用写数据(例如，逻辑“0”)同时对其进行编程。可以在编程期间不选择(取消选择)剩余的存储器单元。由于存储器单元在编程之前在擦除状态(逻辑“1”)中开始，因此只有用逻辑“0”编程的存储器单元才可能经受促进F-N隧穿所需的高电场。
在一个配置中，存储器设备可以包括3D存储器阵列。存储器设备可以包括确定数量的可携带相应信号(例如，WL0、WL1、WL2和WL3)的字线。存储器设备可以包括确定数量的可携带相应信号(例如，BL0、BL1和BL2)的数据线(位线)。存储器设备可以包括多个存储器单元和多个晶体管。这些存储器单元和晶体管可以布置成存储器单元串(柱)，并且这些存储器单元串可以包含在存储器阵列中。存储器单元可以物理地设置在存储器设备的多个水平位置中，使得在同一存储器单元串中的存储器单元可以在存储器设备的多个水平位置中堆叠在彼此之上，从而形成柱。在存储器操作(例如，写操作)期间可以通过相应的信号(例如，SGD0、SGD1、SGD2和SGD3以及SGS0、SGS1、SGS2和SGS3)来控制晶体管，所述相应的信号经由相应的字线提供以将存储器单元串耦合到它们的相应位线。在写操作中，可以将不同的电压施加到字线以选择性地访问存储器单元，以便将信息存储到一个或多个选定的存储器单元内。在一个示例中，存储器阵列可以包括布置在芯片(例如，NAND芯片)中的一个或多个存储器块。在操作中，例如当访问存储器阵列用于编程(或数据读取)时，可以选择(例如，用于编程)或取消选择存储器块，以便防止在其它块被编程时对其进行编程。因此，在具有多个存储器块的存储器阵列中，可以选择至少一个块用于访问(例如，用于编程模式或读取模式)，而其它块可以被取消选择，以便阻止访问。可以通过将特定电压值施加到相应的字线和SGS线来实现存储器块的选择和取消选择。
在当前的技术中，存储器设备(例如，3D NAND闪速存储器设备)可以包括多个存储器单元(例如，支持每单元四位的四级单元(QLC))和存储器控制器。存储器设备可以实施修改的主体复位操作(或主体复位方案)。主体复位操作可以用于使多个存储器单元的柱电位(或沟道电压)稳定。例如，可以执行主体复位操作以根据其目的将柱电位恢复或改变到某个稳定电平。在更具体的示例中，主体复位操作可以涉及偏置来自源极或位线的某个电平电压以使柱电位稳定。主体复位操作可以是独立的操作，使得可以在编程、读取和验证操作之前和/或之后并入主体复位操作。例如，可以在编程和验证操作之前和/或之后执行主体复位操作，以及可以在读取操作之前和/或之后执行主体复位操作。如下面更加详细所述的，可以利用选择性的主体复位操作以同时改善存储器设备中的编程干扰和阈值电压不稳定性。
在一个配置中，存储器设备中的存储器控制器可以在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线。存储器控制器可以在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线。第一电压电平可以高于第二电压电平。存储器控制器可以施加第一电压和第二电压以使选定字线转变到稳定的负柱电位。通过在主体复位操作中施加第一电压和第二电压(其低于第一电压)以为选定字线创建稳定的负柱电位，使选定字线的柱电位稳定。稳定的负柱电位可以使与选定字线相关联的选定存储器单元具有减小的阈值电压不稳定性。换言之，稳定的负柱电位可以使与选定字线相关联的选定存储器单元具有更稳定的阈值电压。
在一个配置中，存储器设备中的存储器控制器可以在主体复位操作期间将第二电压电平施加到未选定字线以使未选定字线具有负柱电位。未选定字线的负柱电位可以在一段时间内转变到增大的柱电位。在一个示例中，未选定字线的负柱电位可以在一段时间内转变到零柱电位，或者可选地，未选定字线的负柱电位可以转变到大于负柱电位的给定柱电位。另外，稳定的负柱电位可以缓解存储器设备中的单元状态宽度的恶化。
在一个配置中，通过在主体复位操作期间在编程/验证操作时单独地控制选定字线和未选定字线，可以在保持对编程干扰的影响的情况下解决单元状态宽度的恶化。例如，可以在主体复位操作期间单独地控制选定字线和未选定字线以缓解热电子编程干扰。当开始通过栅极感应漏极泄漏(GIDL)从源极或位线注入空穴时，与未选定字线相比，可以在选定字线处施加或感应较高的栅极电压，使得除了至选定字线的相应沟道之外选择性地注入空穴。换言之，当开始通过GIDL从与多个存储器单元相关联的源极或位线注入空穴时，选择性空穴注入可以发生，从而除了在对应于选定字线的沟道中之外使空穴被选择性地注入。作为结果，选定字线可以例如在验证操作时维持更稳定的阈值电压(或更低的瞬态阈值电压)。更稳定的阈值电压可以在实际读取操作时是与单元阈值电压的状态可比的。基于在验证和读取操作之间的阈值电压状态和在选定字线处的无空穴积累，在主体复位操作期间实现负柱电位，并且这解决了存储器设备中的单元状态宽度的恶化。换言之，当选择性空穴注入不涉及选定字线时，可以在主体复位操作期间为选定字线实现最终的负柱电位，这可以缓解存储器设备中的状态宽度的恶化。另外，选择性空穴注入可以引起未选定字线的负柱电位，并且未选定字线的负柱电位可以在一段时间内从负柱电位转变到增大的柱电位(例如，零柱电位)。
在一个示例中，可以将空穴注入到对应于多个存储器单元中的源极侧存储器单元的沟道，这导致在源极侧存储器单元处恢复到中性柱电位(或中性沟道电位)，并且编程禁止操作之前的中性柱电位可以缓解热电子编程干扰。换言之，空穴注入可以发生在源极侧存储器单元处，这可以导致编程禁止操作之前的中性柱电位以缓解编程干扰。在编程禁止操作中，为了停止在与选定单元共享字线的编程禁止的单元处进行编程，其相应的沟道可以变得增大以补偿在单元的字线处偏置的编程电压。在选定沟道和未选定沟道之间的沟道电位的梯度可以在编程禁止操作期间变得减小，并从而可以缓解热电子编程干扰。
在过去的解决方案中，3D NAND闪速存储器的主体复位方案涉及初始化在读取/验证操作结束时变为负的柱电位。当单元栅极偏置在读取/验证操作结束时下降到零电压时，柱电位将由于没有空穴供应而转变到大约-4伏(V)，这是3D NAND存储器的浮置主体结构的独特特征。所得到的负柱电位(或沟道电压)将使其沟道电位的升高电平在下一编程操作时在编程禁止沟道处较低，这将导致编程干扰的恶化。在过去的解决方案中，虽然将紧接在验证操作之后应用主体复位方案，这会将负柱电位恢复到大约0V，但是这将导致不稳定的阈值电压。换言之，过去的解决方案将使单元阈值电压处于较高的稳定状态。另外，虽然过去的解决方案将改善编程干扰，但过去的解决方案的一个缺点是3D NAND闪速存储器设备中的编程单元的单元状态宽度的恶化。
在过去的解决方案中，3D NAND闪速存储器不提供对单元状态宽度恶化(或单元状态宽度加宽)的任何考虑和实施。在过去的解决方案中，所有字线被偏置到0V，使得沟道中和被最大化，并且使编程干扰得到改善，但由于3D NAND闪速存储器设备中的编程单元的单元状态宽度加宽而使过去的解决方案的真正应用受到限制。
在当前的技术中，可以在主体复位操作期间在编程/验证操作时单独地控制选定字线和未选定字线(例如，施加到选定字线的电压电平可以大于施加到未选定字线的电压电平)，可以解决单元状态宽度的恶化。换言之，对希望保持更稳定的阈值电压(或更低的瞬态阈值电压)的字线的选择性正偏置导致应用更严格的单元状态宽度。用于执行主体复位操作的这种技术可能对具有窗口扩展的QLC技术是有用的，因为可以缓解热电子编程干扰而不失去单元状态宽度。窗口扩展可以指示存储器单元的阈值电压的范围以放置存储器状态，并且越大数量的存储器状态可能需要越大的单元的阈值电压的范围。
图1示出主体复位方案的示例。主体复位方案可以应用于存储器设备(未示出)中的多个存储器单元。在这个示例中，存储器设备可以包括位线(BL)、源极线(SL)、选择栅极漏极(SGD)、选择栅极源极(SGS)、选定字线(WLn)(例如，WLn)和多个未选定字线(WLx)(例如，WLn+1到WLn+3以及WLn-1到WLn-4)。在这个示例中，选定字线可以由未选定字线包围。
在一个示例中，可以将相同的电压施加到未选定字线和选定字线。例如，如示出的，可以施加大约6V，直到读取/验证操作结束为止，并且随后电压可以在空穴注入阶段下降到大约0V。如示出的，SL或BL可以在读取/验证操作结束时从大约0V转变到大约4V，并且随后可以在空穴注入阶段期间在降回到大约0V之前维持在大约4V。如示出的，SGD和SGS可以从大约6V转变到大约0伏。未选定字线柱电位和选定字线柱电位可以处于确定的电平，并且随后在读取/验证操作结束时变为负值。例如，未选定字线柱电位和选定字线柱电位在读取/验证操作结束时可以为大约-4V。此时，可以实现稳定的阈值电压(或较低的瞬态阈值电压)。在空穴注入期间，未选定字线柱电位和选定字线柱电位可以向上转变到大约0V，这引起不稳定的阈值电压(或高的稳定阈值电压)，这对存储器设备而言是不合乎需要的。换言之，即使负沟道可以恢复到大约4V，这也导致不稳定的阈值电压。另外，即使由于热电子缓解而使编程干扰得到改善，这个先前已知的主体复位方案也强加了存储器单元的单元状态宽度恶化。换言之，这个先前已知的主体复位方案强加了单元状态宽度加宽以及与编程验证电平相比较低的阈值电压。
图2示出主体复位方案的示例。主体复位方案可以应用于存储器设备(未示出)中的多个存储器单元。在这个示例中，存储器设备可以包括位线(BL)、源极线(SL)、选择栅极漏极(SGD)、选择栅极源极(SGS)、选定字线(WLn)(例如WLn)和多个未选定字线(WLx)(例如，WLn+1到WLn+3以及WLn-1到WLn-4)。在这个示例中，选定字线可以由未选定字线包围。
在一个示例中，可以将不同的电压施加到未选定字线和选定字线。例如，如示出的，可以在读取/验证操作和空穴注入阶段期间将大约6V施加到选定字线，并且随后电压可以下降到大约0V。对于未选定字线，可以施加大约6V，直到读取/验证操作结束为止，并且随后电压可以在空穴注入阶段下降到大约0V。由此，施加到选定字线的电压可以大于施加到未选定字线的电压。由于电压可以选择性地施加到选定字线和未选定字线，因此新颖的主体复位方案可以涉及使用选择性的主体复位操作。如示出的，SL或BL可以在读取/验证操作结束时从大约0V转变到大约4V，并且随后可以在空穴注入阶段期间在降回到大约0V之前维持在大约4V。如示出的，SGD和SGS可以从大约6V转变到大约0伏。未选定字线柱电位可以处于确定的电平，并且随后在读取/验证操作结束时变为负值。例如，未选定字线柱电位在读取/验证操作结束时可以为大约-4V，并且未选定字线柱电位可以在空穴注入阶段期间从大约-4V转变到大约0V。另一方面，选定字线柱电位可以维持在大约0V直到读取/验证操作结束为止，并且随后可以在空穴注入阶段期间在最终下降到-4V之前维持大约0V。大约0伏的选定字线柱电位可以导致稳定的阈值电压(或较低的瞬态阈值电压)，并且当选定字线柱电位转变到大约0V时，仍然可以实现该稳定的阈值电压。在这个新颖的主体复位方案中，部分由于施加到选定字线和未选定字线的单独电压，可以对选定字线连续地实现稳定的阈值电压。另外，可以由于热电子缓解而使编程干扰得到改善，并且可以为存储器单元强加更严格的单元状态宽度(即，没有单元状态宽度加宽或恶化)。换言之，这个新颖的主体复位方案导致更严格的单元状态宽度以及与编程验证电平相比相同的阈值电压。
在主体复位方案中，如示出的，可以单独地控制选定字线和未选定字线，使得可以在保持对编程干扰的影响的情况下解决单元状态宽度的恶化。当开始通过栅极感应漏极泄漏(GIDL)从源极或位线注入空穴时，与未选定字线相比，可以在选定字线处施加或感应较高的栅极电压，使得除了至选定字线的相应沟道之外选择性地注入空穴。换言之，当开始通过GIDL从与多个存储器单元相关联的源极或位线注入空穴时，选择性空穴注入可以发生，从而除了在对应于选定字线的沟道中之外使空穴被选择性地注入。作为结果，选定字线可以维持更稳定的阈值电压(或更低的瞬态阈值电压)。更稳定的阈值电压可以在实际读取操作时是与单元阈值电压的状态可比的。基于在验证和读取操作之间的阈值电压状态以及在选定字线处的无空穴积累，可以在新颖的主体复位方案期间为选定字线实现负柱电位，并且这解决了存储器设备中的单元状态宽度的恶化。换言之，当选择性空穴注入不涉及选定字线时，可以在新颖的主体复位方案期间为选定字线实现最终的负柱电位，这可以缓解存储器设备中的状态宽度的恶化。
图3A示出另一主体复位方案的示例。主体复位方案可以使存储器设备中的选定字线具有负柱电位(或负沟道电位)，从而维持更稳定的阈值电压。在一个示例中，主体复位方案可以包括用于实现负柱电位的各种选项。在第一个示例中，如示出的，可以利用仅漏极/源极侧主体复位方案，其中未选定字线可以为0V，以及选定字线可以为-6V。在第二个示例中，如示出的，可以利用仅源极侧主体复位方案，其中第一未选定字线为-6V，第二未选定字线为0V，以及选定字线为-6V。在第三个示例中，如示出的，可以利用除了在选定字线处的相邻单元之外的主体复位方案，其中未选定字线可以为0V，以及选定字线可以为-6V。在第四个示例中，如示出的，可以利用除了相邻单元之外但包括选定字线的主体复位方案，其中选定字线为0V或-6V，以及未选定字线为0V。在第五个示例中，如示出的，可以利用除了一侧相邻单元之外但包括选定字线的主体复位方案，其中选定字线为0V或-6V，以及未选定字线为0V。另外，在上述五个示例中的每一个示例中，BL可以为0V，SGD可以为0V，SGS可以为0V，以及SL可以为6V。
图3B示出利用通过电压的逐渐调整的新颖的主体复位方案的示例。在这个方案中，可以朝着位线或源极线逐渐降低至少两个相邻的字线。例如，经调整的字线可以从4V降低到3V到1V到0V。在这个示例中，选定字线可以被设为0V或选定正电压。经调整的字线可以放置在漏极侧或源极侧。另外，在这个示例中，BL可以为6V，SGD可以为0V，SGS可以为0V，以及SL可以为6V。
图4A示出存储器设备(未示出)中的一系列先前已知的操作的示例。在第一步骤中，可以在存储器设备处的选定字线处执行第一编程脉冲。在第二步骤中，可以在存储器设备处的选定字线处执行验证操作。在第三步骤中，可以在存储器设备处执行主体复位操作。在第四步骤中，可以在存储器设备处的选定字线处执行第二编程脉冲。在第五步骤中，可以在存储器设备处的选定字线处执行验证操作。此时，在验证操作结束时，选定字线可以与不稳定的阈值电压(或稳定的高阈值电压)相关联。换言之，存储器设备可以在验证操作结束时经历阈值电压不稳定性。在第六步骤中，可以在存储器设备处执行主体复位操作。在第七步骤中，可以在存储器设备处执行读取操作。此时，选定字线可以与更稳定的阈值电压(或更低的瞬态阈值电压)相关联。在该解决方案中，即使由于热电子缓解而使编程干扰得到改善，也可以强加单元状态宽度恶化或加宽，以及与编程验证电平相比较低的阈值电压。
图4B示出存储器设备(未示出)中的一系列新颖的操作的示例。在第一步骤中，可以在存储器设备处的选定字线处执行第一编程脉冲。在第二步骤中，可以在存储器设备处的选定字线处执行验证操作。在第三步骤中，可以在存储器设备处执行选择性的主体复位操作。在第四步骤中，可以在存储器设备处的选定字线处执行第二编程脉冲。在第五步骤中，可以在存储器设备处的选定字线处执行验证操作。此时，在验证操作结束时，选定字线可以与稳定的阈值电压(或更低的瞬态阈值电压)相关联。由于选择性的主体复位操作，存储器设备在验证操作结束时不经历阈值电压不稳定性。在第六步骤中，可以在存储器设备处执行选择性的主体复位操作。在第七步骤中，可以在存储器设备处执行读取操作。此时，选定字线可以仍然与稳定的阈值电压(或更低的瞬态阈值电压)相关联。在该解决方案中，由于热电子缓解而使编程干扰得到改善，并可以强加更严格的单元状态宽度(即，没有单元状态宽度恶化或加宽)，以及与编程验证电平相比相同的阈值电压。
图5示出可操作用于对存储器设备中的存储器单元进行编程的存储器设备的示例性功能。存储器设备可以包括多个存储器单元和存储器控制器。存储器设备可以包括用于在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线的逻辑单元，如在块510中那样。存储器设备可以包括用于在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线的逻辑单元，其中选定字线转变到稳定的负柱电位，使得与选定字线相关的选定存储器单元具有减小的阈值电压不稳定性，如在块520中那样。
图6示出示例性存储器设备600。存储器设备600可以是可操作的三维(3D)NAND闪速存储器设备。存储器设备600可以包括多个存储器单元610。存储器设备600可以包括存储器控制器620。存储器控制器620可以在主体复位操作期间将第一电压电平施加到与多个存储器单元610相关联的选定字线。主体复位操作可以用于使选定字线的柱电位稳定。存储器控制器620可以在主体复位操作期间将第二电压电平施加到与多个存储器单元610相关联的未选定字线。第一电压电平可以高于第二电压电平。可以在主体复位操作期间施加第一电压电平和第二电压电平以使选定字线转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元可以具有更稳定的阈值电压。
图7示出用于对存储器设备中的存储器单元进行编程的示例性方法的流程图。该方法可以作为指令在机器上被执行，其中指令包含在至少一个计算机可读介质或一个非暂态机器可读存储介质上。该方法可以包括以下操作：在存储器设备的存储器控制器处在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线，其中主体复位操作用于使选定字线的柱电位稳定，如在块710中那样。该方法可以包括以下操作：在存储器控制器处在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线，其中第一电压电平可高于第二电压电平，其中在主体复位操作期间施加第一电压电平和第二电压电平以使选定字线转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元具有更稳定的阈值电压，如在块720中那样。
图8是根据发明实施例的存储器设备800的简化方框图，并且可以在存储器设备800上实施各种方法。在一个示例中，存储器设备800包括布置成行和列的存储器单元804的阵列。在另一示例中，存储器设备800可以包括具有存储器单元的堆叠式平面的存储器单元804的3D阵列，所述存储器单元可以布置成行和列。虽然主要参考NAND存储器阵列对各种实施例进行了描述，但是各种实施例不限于存储器阵列804的特定架构。适于当前的实施例的其它阵列架构的一些示例包括NOR阵列、AND阵列和虚拟接地阵列。然而，一般而言，本文中所描述的实施例可适合于允许产生数据信号的任何阵列架构，所述数据信号指示每个存储器单元的阈值电压。
提供行解码电路808和列解码电路810以对提供给存储器设备800的地址信号进行解码。接收并解码地址信号以访问存储器阵列804。存储器设备800还包括输入/输出(I/O)控制电路812以管理命令、地址和数据至存储器设备800的输入以及数据和状态信息从存储器设备800的输出。地址寄存器814耦合在1/O控制电路812与行解码电路808和列解码电路810之间以在解码之前锁存地址信号。命令寄存器824耦合在1/O控制电路812与控制逻辑816之间以锁存进入的命令。控制逻辑816响应于命令来控制对存储器阵列804的访问，并为外部处理器830(也被称为存储器控制器，如先前所描述的)产生状态信息。控制逻辑816耦合到行解码电路808和列解码电路810以响应于地址而控制行解码电路808和列解码电路810。
控制逻辑816可以耦合到采样和保持电路818。采样和保持电路818锁存采用模拟数据信号的形式的进入或外发的数据。例如，采样和保持电路可以包含电容器或其它模拟存储设备，以对表示待写到存储器单元的数据的进入数据信号或指示从存储器单元感测的阈值电压的外发数据信号进行采样。采样和保持电路818可以进一步提供所采样的信号的放大和/或缓冲以向外部设备提供更强的数据信号。
可以采取将所产生的电荷电平存储在电容器上的方法来处理模拟数据信号。可以响应于电荷受指示存储器单元的实际或目标阈值电压的数据信号的影响而将其存储在电容器上，以分别对存储器单元进行读取或编程。可以随后使用具有接地输入或作为第二输入的其它参考信号的差分放大器来将所述电荷转换成模拟数据信号。差分放大器的输出可以随后在读取操作的情况下被传递到I/O控制电路812用于存储器设备的输出，或者在对存储器设备进行编程时在一个或多个验证操作期间用于比较。应注意，I/O控制电路812可以可选地包括模数转换功能和数模转换(DAC)功能，以将读数据从模拟数据信号转换成数字位模式并将写数据从数字位模式转换成模拟信号，使得存储器设备800可以适合于与模拟或数字数据接口通信。
在编程操作期间，对存储器阵列804的目标存储器单元进行编程，直到指示它们的Vt电平的电压与保持在采样和和保持电路818中的电平匹配为止。作为一个示例，这可以使用差分感测设备以比较所保持的电压电平与目标存储器单元的阈值电压来实现。很像传统的存储器编程，可以将编程脉冲施加到目标存储器单元以增大其阈值电压，直到达到或超过期望值为止。在读取操作中，目标存储器单元的Vt电平传递到采样和保持电路818用于直接作为模拟信号或作为模拟信号的数字化表示传送到外部处理器(未在图8中示出)，这取决于ADC/DAC功能是在存储器设备的外部提供还是在存储器设备之内提供。
可以以各种方式确定单元的阈值电压。例如，可以在目标存储器单元变为激活的时间点对存取线(例如，一般被称为字线的存取线)电压进行采样。或者，可以将升高的电压施加到目标存储器单元的第一源极/漏极侧，并且可以采用阈值电压作为其控制栅极电压与其另一源极/漏极侧处的电压之间的差。通过将电压耦合到电容器，可以与电容器共享电荷以存储所采样的电压。注意，所采样的电压不需要等于阈值电压，而只是指示该电压。例如，在将升高的电压施加到存储器单元的第一源极/漏极侧并将已知的电压施加到其控制栅极的情况下，可以采用在存储器单元的第二源极/漏极侧处形成的电压作为数据信号，因为所形成的电压指示存储器单元的阈值电压。
采样和保持电路818可以包括缓存，即每个数据值的多个存储位置，使得存储器设备800可以读取下一数据值同时将第一数据值传递到外部处理器，或接收下一数据值同时将第一数据值写到存储器阵列804。状态寄存器822耦合在I/O控制电路812与控制逻辑816之间以锁存状态信息用于输出到外部处理器。
存储器设备800在控制逻辑816处通过控制链路832来接收控制信号。控制信号可以包括芯片使能CE#、命令锁存使能CLE、地址锁存使能ALE和写使能WE#。存储器设备800可以通过复用输入/输出(I/O)总线834从外部处理器接收命令(采用命令信号的形式)、地址(采用地址信号的形式)和数据(采用数据信号的形式)，并通过I/O总线834将数据输出到外部处理器。
在特定的示例中，在I/O控制电路812处通过I/O总线834的输入/输出(I/O)引脚[7:0]接收命令，并将其写入到命令寄存器824中。在I/O控制电路812处通过总线834的输入/输出(I/O)引脚[7:0]接收地址，并将写入到地址寄存器814中。可以在I/O控制电路812处，针对能够接收八个并行信号的设备通过输入/输出(I/O)引脚[7:0]接收数据，或者针对能够接收16个并行信号的设备通过输入/输出(I/O)引脚[15:0]接收数据，并将所述数据传送到采样和保持电路812。也可以针对能够传输八个并行信号的设备通过输入/输出(I/O)引脚[7:0]输出数据，或者针对能够传输16个并行信号的设备通过输入/输出(I/O)引脚[15:0]输出数据。本领域技术人员将将认识到，可以提供额外的电路和信号，并且已经对图8的存储器设备进行了简化以帮助聚焦于本公开的实施例上。
虽然已经关于采样和保持电路818描述了图8，但应理解控制逻辑816可以耦合到数据锁存器而不是采样和保持电路818，而不偏离本公开的范围。数据锁存器锁存进入或外发的数据。在写操作期间，例如使用如上所述的两组编程脉冲来对存储器阵列804的目标存储器单元进行编程，直到指示它们的Vt电平的电压与保持在数据锁存器中的数据匹配为止。作为一个示例，这可以使用差分感测设备以比较所保持的数据与目标存储器单元的阈值电压来实现。
此外，虽然已经根据针对各种信号的接收和输出的通行惯例描述了图8的存储器设备，但注意各种实施例不受所述的特定信号和I/O配置的限制。例如，可以在与接收数据信号的输入不同的输入处接收命令和地址信号，或者可以通过I/O总线834的信号I/O线串行传输数据信号。因为数据信号表示位模式而不是单独位，所以8位数据信号的串行通信可以与表示单独位的八个信号的并行通信一样有效。
图9示出可以在当前技术中采用的通用计算系统或设备900。计算系统900可以包括与存储器904通信的处理器902。存储器904可以包括能够存储、访问、组织和/或取回数据的任何设备、设备的组合、电路等。非限制性示例包括SAN(存储区域网络)、云存储网络、易失性或非易失性RAM、相变存储器、光学介质、硬盘驱动器型介质等，包括其组合。
此外，计算系统或设备900包括用于系统的各部件之间的连接的局部通信接口906。例如，局部通信接口906可以是局部数据总线和/或任何相关的地址或控制总线，如可能需要的。
计算系统或设备900还可以包括用于控制系统的I/O功能以及用于与计算系统900外部的设备的I/O连接的I/O(输入/输出)接口908。还可以包括网络接口910以用于网络连接。网络接口910可以控制系统内和系统外的网络通信。网络接口可以包括有线接口、无线接口、蓝牙接口、光学接口等，包括其适当的组合。此外，计算系统900还可以包括用户接口912、显示设备914以及对这种系统有益的各种其它部件。
处理器902可以是单个或多个处理器，并且存储器904可以是单个或多个存储器。在任何有用的组合中，局部通信接口906可以用作路径以便于在单个处理器、多个处理器、单个存储器、多个存储器、各种接口等中的任意一个之间的通信。
各种技术或其某些方面或部分可以采取体现在有形介质(例如，软盘、CD-ROM、硬盘驱动器、非暂态计算机可读存储介质或任何其它机器可读存储介质)中的程序代码(即指令)的形式，其中当程序代码被加载到机器(例如，计算机)内并由机器执行时，机器变成用于实施各种技术的装置。电路可以包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。非暂态计算机可读存储介质可以是不包括信号的计算机可读存储介质。在可编程计算机上执行程序代码的情况下，计算设备可以包括处理器、由处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备和至少一个输出设备。易失性和非易失性存储器和/或存储元件可以是RAM、EPROM、闪存驱动器、光学驱动器、磁性硬盘驱动器、固态驱动器或用于存储电子数据的其它介质。节点和无线设备也可以包括收发器模块、计数器模块、处理模块和/或时钟模块或定时器模块。可以实现或利用本文中所描述的各种技术的一个或多个程序可以使用应用编程接口(API)、可重用控件等。可以用高级过程或面向对象的编程语言来实现这样的程序以与计算机系统通信。然而，可以用汇编或机器语言来实现程序，如果需要的话。在任何情况下，语言可以是编译或解释语言，并与硬件实现组合。示例性系统或设备可以没有限制地包括膝上型计算机、平板计算机、桌上型计算机、智能电话、计算机终端和服务器、存储数据库和利用电路和可编程存储器的其它电子设备，例如家用电器、智能电视机、数字视频盘(DVD)播放器、加热、通风和空调(HVAC)控制器、照明开关等。
示例
下面的示例属于特定的发明实施例并指出可以在实现这样的实施例时使用或以其它方式组合的特定特征、元件或步骤。
在一个示例中，提供一种可操作用于对存储器单元进行编程的系统。所述系统可以包括多个存储器单元。所述系统可以包括存储器控制器。存储器控制器可以包括用于在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线的逻辑单元。存储器控制器可以包括在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线的逻辑单元。选定字线可以转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元具有减小的阈值电压不稳定性。
在系统的一个示例中，在主体复位操作期间将第二电压电平施加到未选定字线以使未选定字线具有负柱电位，其中未选定字线的负柱电位在一段时间内转变到增大的柱电位。
在系统的一个示例中，主体复位操作发生在包括在多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在源极侧存储器单元处引起中性柱电位。
在系统的一个示例中，主体复位操作用于使选定字线的柱电位稳定。
在系统的一个示例中，第一电压电平高于第二电压电平。
在系统的一个示例中，在编程和验证操作之前执行主体复位操作或者在编程和验证操作之后执行主体复位操作。
在系统的一个示例中，在读取操作之前执行主体复位操作或者在读取操作之后执行主体复位操作。
在系统的一个示例中，多个存储器单元包括多个四级单元(QLC)。
在一个示例中，提供一种可操作用于对存储器设备中的存储器单元进行编程的存储器设备。所述存储器设备可以包括多个存储器单元。所述存储器设备可以包括存储器控制器。存储器控制器可以包括用于在主体复位期间将第一电压电平施加到与多个存储器单元相关联的选定字线的逻辑单元。存储器控制器可以包括用于在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线的逻辑单元，其中选定字线转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元具有减小的阈值电压不稳定性。
在存储器设备的一个示例中，在主体复位操作期间将第二电压电平施加到未选定字线以使未选定字线具有负柱电位，其中未选定字线的负柱电位在一段时间内转变到增大的柱电位。
在存储器设备的一个示例中，主体复位操作发生在包括在多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在源极侧存储器单元处引起中性柱电位。
在存储器设备的一个示例中，主体复位操作用于使选定字线的柱电位稳定。
在存储器设备的一个示例中，第一电压电平高于第二电压电平。
在存储器设备的一个示例中，在编程和验证操作之前执行主体复位操作或者在编程和验证操作之后执行主体复位操作。
在存储器设备的一个示例中，在读取操作之前执行主体复位操作或者在读取操作之后执行主体复位操作。
在存储器设备的一个示例中，多个存储器单元包括多个四级单元(QLC)。
在存储器设备的一个示例中，存储器设备是三维(3D)NAND闪速存储器设备。
在一个示例中，提供一种可操作用于对三维(3D)NAND闪速存储器设备中的存储器单元进行编程的3D NAND闪速存储器设备。所述3D NAND闪速存储器设备可以包括多个存储器单元。所述3D NAND闪速存储器设备可以包括存储器控制器。存储器控制器可以包括用于在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线的逻辑单元，其中主体复位操作用于使选定字线的柱电位稳定。存储器控制器可以包括用于在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线的逻辑单元，其中第一电压电平高于第二电压电平，其中在主体复位操作期间施加第一电压电平和第二电压电平以使选定字线转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元具有更稳定的阈值电压。
在3D NAND闪速存储器设备的一个示例中，在主体复位操作期间将第二电压电平施加到未选定字线以使未选定字线具有负柱电位，其中未选定字线的负柱电位在一段时间内转变到增大的柱电位。
在3D NAND闪速存储器设备的一个示例中，主体复位操作发生在包括在多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在源极侧存储器单元处引起中性柱电位。
在3D NAND闪速存储器设备的一个示例中，在编程和验证操作之前执行主体复位操作或者在编程和验证操作之后执行主体复位操作。
在3D NAND闪速存储器设备的一个示例中，在读取操作之前执行主体复位操作或者在读取操作之后执行主体复位操作。
在3D NAND闪速存储器设备的一个示例中，多个存储器单元包括多个四级单元(QLC)。
在一个示例中，提供一种用于对存储器设备中的存储器单元进行编程的方法。该方法可以包括在存储器设备的存储器控制器处在主体复位操作期间将第一电压电平施加到与多个存储器单元相关联的选定字线，其中主体复位操作用于使选定字线的柱电位稳定。该方法可以包括在存储器控制器处在主体复位操作期间将第二电压电平施加到与多个存储器单元相关联的未选定字线，其中第一电压电平高于第二电压电平，其中在主体复位操作期间施加第一电压电平和第二电压电平以使选定字线转变到稳定的负柱电位，使得与选定字线相关联的选定存储器单元具有更稳定的阈值电压。
在用于对存储器设备中的存储器单元进行编程的方法的一个示例中，在主体复位操作期间将第二电压电平施加到未选定字线以使未选定字线具有负柱电位，其中未选定字线的负柱电位在一段时间内转变到增大的柱电位。
在用于对存储器设备中的存储器单元进行编程的方法的一个示例中，主体复位操作发生在包括在多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在源极侧存储器单元处引起中性柱电位。
在用于对存储器设备中的存储器单元进行编程的方法的一个示例中，在编程和验证操作之前执行主体复位操作或者在编程和验证操作之后执行主体复位操作。
在用于对存储器设备中的存储器单元进行编程的方法的一个示例中，在读取操作之前执行主体复位操作或者在读取操作之后执行主体复位操作。
在用于对存储器设备中的存储器单元进行编程的方法的一个示例中，多个存储器单元包括多个四级单元(QLC)。
在用于对存储器设备中的存储器单元进行编程的方法的一个示例中，存储器设备是三维(3D)NAND闪速存储器设备。
虽然前述示例在一个或多个特定的应用中说明了发明实施例的原理，但对于本领域技术人员而言显而易见的是，可以在实现的形式、用途和细节方面进行很多修改而不需用创造性能力且不偏离本公开的原理和概念。

Claims (23)

1.一种可操作用于对存储器单元进行编程的系统，所述系统包括：
多个存储器单元；以及
存储器控制器，其包括用于以下操作的逻辑单元：
在主体复位操作期间将第一电压电平施加到与所述多个存储器单元相关联的选定字线；以及
在所述主体复位操作期间将第二电压电平施加到与所述多个存储器单元相关联的未选定字线，
其中所述选定字线转变到稳定的负柱电位，使得与所述选定字线相关联的选定存储器单元具有减小的阈值电压不稳定性。
2.如权利要求1所述的系统，其中在所述主体复位操作期间将所述第二电压电平施加到所述未选定字线以使所述未选定字线具有负柱电位，其中所述未选定字线的所述负柱电位在一段时间内转变到增大的柱电位。
3.如权利要求1所述的系统，其中所述主体复位操作发生在包括在所述多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在所述源极侧存储器单元处引起中性柱电位。
4.如权利要求1所述的系统，其中所述主体复位操作用于使所述选定字线的柱电位稳定。
5.如权利要求1所述的系统，其中所述第一电压电平高于所述第二电压电平。
6.如权利要求1所述的系统，其中在编程和验证操作之前执行所述主体复位操作或者在编程和验证操作之后执行所述主体复位操作。
7.如权利要求1所述的系统，其中在读取操作之前执行所述主体复位操作或者在读取操作之后执行所述主体复位操作。
8.如权利要求1所述的系统，其中所述多个存储器单元包括多个四级单元(QLC)。
9.一种可操作用于对存储器设备中的存储器单元进行编程的存储器设备，所述存储器设备包括：
多个存储器单元；以及
存储器控制器，其包括用于以下操作的逻辑单元：
在主体复位操作期间将第一电压电平施加到与所述多个存储器单元相关联的选定字线；以及
在所述主体复位操作期间将第二电压电平施加到与所述多个存储器单元相关联的未选定字线，
其中所述选定字线转变到稳定的负柱电位，使得与所述选定字线相关联的选定存储器单元具有减小的阈值电压不稳定性。
10.如权利要求9所述的存储器设备，其中在所述主体复位操作期间将所述第二电压电平施加到所述未选定字线以使所述未选定字线具有负柱电位，其中所述未选定字线的所述负柱电位在一段时间内转变到增大的柱电位。
11.如权利要求9所述的存储器设备，其中所述主体复位操作发生在包括在所述多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在所述源极侧存储器单元处引起中性柱电位。
12.如权利要求9所述的存储器设备，其中所述主体复位操作用于使所述选定字线的柱电位稳定。
13.如权利要求9所述的存储器设备，其中所述第一电压电平高于所述第二电压电平。
14.如权利要求9所述的存储器设备，其中在编程和验证操作之前执行所述主体复位操作或者在编程和验证操作之后执行所述主体复位操作。
15.如权利要求9所述的存储器设备，其中在读取操作之前执行所述主体复位操作或者在读取操作之后执行所述主体复位操作。
16.如权利要求9所述的存储器设备，其中所述多个存储器单元包括多个四级单元(QLC)。
17.如权利要求9所述的存储器设备，其中所述存储器设备是三维(3D)NAND闪速存储器设备。
18.一种可操作用于对三维(3D)NAND闪速存储器设备中的存储器单元进行编程的3DNAND闪速存储器设备，包括：
多个存储器单元；以及
存储器控制器，其包括用于以下操作的逻辑单元：
在主体复位操作期间将第一电压电平施加到与所述多个存储器单元相关联的选定字线，其中所述主体复位操作用于使所述选定字线的柱电位稳定；以及
在所述主体复位操作期间将第二电压电平施加到与所述多个存储器单元相关联的未选定字线，其中所述第一电压电平高于所述第二电压电平，
其中在所述主体复位操作期间施加所述第一电压电平和所述第二电压电平以使所述选定字线转变到稳定的负柱电位，使得与所述选定字线相关联的选定存储器单元具有更稳定的阈值电压。
19.如权利要求18所述的3D NAND闪速存储器设备，其中在所述主体复位操作期间将所述第二电压电平施加到所述未选定字线以使所述未选定字线具有负柱电位，其中所述未选定字线的所述负柱电位在一段时间内转变到增大的柱电位。
20.如权利要求18所述的3D NAND闪速存储器设备，其中所述主体复位操作发生在包括在所述多个存储器单元中的源极侧存储器单元处，从而在用于缓解编程干扰的编程禁止操作之前在所述源极侧存储器单元处引起中性柱电位。
21.如权利要求18所述的3D NAND闪速存储器设备，其中在编程和验证操作之前执行所述主体复位操作或者在编程和验证操作之后执行所述主体复位操作。
22.如权利要求18所述的3D NAND闪速存储器设备，其中在读取操作之前执行所述主体复位操作或者在读取操作之后执行所述主体复位操作。
23.如权利要求18所述的3D NAND闪速存储器设备，其中所述多个存储器单元包括多个四级单元(QLC)。
CN201810558690.0A 2017-07-01 2018-06-01 三维（3d）nand存储器的选择性的主体复位操作 Active CN109215694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/640,518 2017-07-01
US15/640,518 US10176880B1 (en) 2017-07-01 2017-07-01 Selective body reset operation for three dimensional (3D) NAND memory

Publications (2)

Publication Number Publication Date
CN109215694A true CN109215694A (zh) 2019-01-15
CN109215694B CN109215694B (zh) 2024-05-24

Family

ID=64661765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810558690.0A Active CN109215694B (zh) 2017-07-01 2018-06-01 三维（3d）nand存储器的选择性的主体复位操作

Country Status (3)

Country Link
US (1) US10176880B1 (zh)
CN (1) CN109215694B (zh)
DE (1) DE102018209207A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211625A (zh) * 2019-05-31 2019-09-06 长江存储科技有限责任公司 降低3d nand存储器编程干扰的方法
WO2020258130A1 (en) * 2019-06-27 2020-12-30 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same
CN112639978A (zh) * 2020-12-04 2021-04-09 长江存储科技有限责任公司 用于三维nand闪存中的擦除和复位的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049750B2 (en) * 2016-11-14 2018-08-14 Micron Technology, Inc. Methods including establishing a negative body potential in a memory cell
US11139036B2 (en) 2020-02-10 2021-10-05 Intel Corporation Using variable voltages to discharge electrons from a memory array during verify recovery operations
CN115862712A (zh) * 2021-03-30 2023-03-28 长江存储科技有限责任公司 三维存储器件和用于增强的页寄存器复位的方法
US11742036B2 (en) * 2021-05-03 2023-08-29 Micron Technology, Inc. Reducing maximum programming voltage in memory programming operations
US20230214133A1 (en) * 2021-12-30 2023-07-06 Micron Technology, Inc. Selectively programming retired wordlines of a memory device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108238A (en) * 1997-09-11 2000-08-22 Kabushiki Kaisha Toshiba Programmable semiconductor memory device having program voltages and verify voltages
US20030189856A1 (en) * 2002-04-04 2003-10-09 Samsung Electronics Co., Ltd. Multi-level flash memory with temperature compensation
US20060109716A1 (en) * 2004-11-22 2006-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of controlling the wordline voltage of the same
US20090086542A1 (en) * 2007-09-28 2009-04-02 Dana Lee High Voltage Generation and Control in Source-Side Injection Programming of Non-Volatile Memory
US20090141557A1 (en) * 2007-12-04 2009-06-04 Masaki Fujiu Semiconductor memory device including stacked gate having charge accumulation layer and control gate and method of writing data to semiconductor memory device
CN102005248A (zh) * 2009-08-31 2011-04-06 三星电子株式会社 非易失性存储器件及其驱动方法和具有其的存储器系统
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
US20130051152A1 (en) * 2011-08-25 2013-02-28 SK Hynix Inc. Semiconductor memory device and method of operating the same
US20140085989A1 (en) * 2012-09-21 2014-03-27 Kabushiki Kaisha Toshiba Semiconductor memory device
CN104981904A (zh) * 2013-03-15 2015-10-14 英特尔公司 用于垂直nand性能增强和垂直缩放的局部埋入沟道电介质
US20160093391A1 (en) * 2014-09-29 2016-03-31 SK Hynix Inc. Semiconductor device
US20160307630A1 (en) * 2015-04-20 2016-10-20 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of programming and reading nonvolatile memory devices

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756286B1 (en) 1995-07-24 2000-01-26 STMicroelectronics S.r.l. Flash EEPROM with on-chip erase source voltage generator
EP0786778B1 (en) 1996-01-24 2003-11-12 STMicroelectronics S.r.l. Method for erasing an electrically programmable and erasable non-volatile memory cell
JP4157269B2 (ja) 2000-06-09 2008-10-01 株式会社東芝 半導体記憶装置
EP2335700A1 (en) 2001-07-25 2011-06-22 Boehringer Ingelheim (Canada) Ltd. Hepatitis C virus polymerase inhibitors with a heterobicylic structure
US20070076509A1 (en) 2002-08-28 2007-04-05 Guobiao Zhang Three-Dimensional Mask-Programmable Read-Only Memory
US7196931B2 (en) 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US7339822B2 (en) 2002-12-06 2008-03-04 Sandisk Corporation Current-limited latch
US7505321B2 (en) 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
JP3884448B2 (ja) 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
US7057931B2 (en) 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US7221588B2 (en) 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
EP1624463A1 (en) 2004-07-14 2006-02-08 STMicroelectronics S.r.l. A Programmable memory device with an improved redundancy structure
JP4271168B2 (ja) 2004-08-13 2009-06-03 株式会社東芝 半導体記憶装置
JP4417813B2 (ja) 2004-10-01 2010-02-17 株式会社東芝 半導体記憶装置及びメモリカード
JP4703162B2 (ja) 2004-10-14 2011-06-15 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
KR100739946B1 (ko) 2004-12-27 2007-07-16 주식회사 하이닉스반도체 더미 워드라인을 구비한 낸드 플래시 메모리 장치
US7177191B2 (en) 2004-12-30 2007-02-13 Sandisk 3D Llc Integrated circuit including memory array incorporating multiple types of NAND string structures
KR100666174B1 (ko) 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US7907658B2 (en) 2005-08-31 2011-03-15 Ikanos Communications, Inc. Systems and methods for resolving signal-to-noise ratio margin difference in dual latency discrete multi-tone-based xDSL systems under colored noise conditions
JP2007172715A (ja) 2005-12-20 2007-07-05 Fujitsu Ltd 半導体記憶装置およびその制御方法
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
KR100813618B1 (ko) 2006-07-25 2008-03-17 삼성전자주식회사 3차원 어레이 구조를 갖는 반도체 메모리 장치
US7626866B2 (en) 2006-07-28 2009-12-01 Micron Technology, Inc. NAND flash memory programming
US7468920B2 (en) 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
KR20090000319A (ko) 2007-06-28 2009-01-07 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그것의 동작 방법
KR100881536B1 (ko) 2007-08-06 2009-02-05 주식회사 하이닉스반도체 블럭 디코더 및 이를 포함하는 반도체 메모리 소자
KR100885784B1 (ko) 2007-08-08 2009-02-26 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소프트 프로그램 방법
US7619933B2 (en) 2007-10-05 2009-11-17 Micron Technology, Inc. Reducing effects of program disturb in a memory device
KR100853481B1 (ko) 2007-11-01 2008-08-21 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 독출방법
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5072696B2 (ja) 2008-04-23 2012-11-14 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
KR20090120205A (ko) 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
US7920431B2 (en) 2008-06-02 2011-04-05 Micron Technology, Inc. Asynchronous/synchronous interface
US7719888B2 (en) 2008-06-18 2010-05-18 Micron Technology, Inc. Memory device having a negatively ramping dynamic pass voltage for reducing read-disturb effect
KR100930417B1 (ko) 2008-08-13 2009-12-08 주식회사 하이닉스반도체 음 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
JP2010118580A (ja) 2008-11-14 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US7990772B2 (en) 2009-03-11 2011-08-02 Micron Technology Inc. Memory device having improved programming operation
KR101682662B1 (ko) 2009-07-20 2016-12-06 삼성전자주식회사 3차원 메모리 장치 및 그것의 프로그램 방법
KR101669550B1 (ko) 2009-09-10 2016-10-26 삼성전자주식회사 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP2011138571A (ja) 2009-12-26 2011-07-14 Elpida Memory Inc 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法
US8325531B2 (en) 2010-01-07 2012-12-04 Spansion Llc Memory device
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8767492B2 (en) 2010-05-07 2014-07-01 Intel Corporation Methods and systems to read register files with un-clocked read wordlines and clocked bitlines, and to pre-charge a biteline to a configurable voltage
KR101204646B1 (ko) 2010-11-17 2012-11-23 에스케이하이닉스 주식회사 낸드 플래시 메모리 장치 및 그 동작 방법
KR20140043710A (ko) 2010-12-14 2014-04-10 쌘디스크 3디 엘엘씨 로우 선택을 위한 3 디바이스 드라이버를 갖는 삼차원 비휘발성 저장
US8432746B2 (en) 2011-05-05 2013-04-30 Macronix International Co., Ltd. Memory page buffer
KR20120130939A (ko) 2011-05-24 2012-12-04 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9064551B2 (en) 2012-05-15 2015-06-23 Micron Technology, Inc. Apparatuses and methods for coupling load current to a common source
US8976594B2 (en) 2012-05-15 2015-03-10 Micron Technology, Inc. Memory read apparatus and methods
US9030879B2 (en) 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US9064577B2 (en) 2012-12-06 2015-06-23 Micron Technology, Inc. Apparatuses and methods to control body potential in memory operations
US8995188B2 (en) 2013-04-17 2015-03-31 Micron Technology, Inc. Sharing support circuitry in a memory
US20170075593A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. System and method for counter flush frequency

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108238A (en) * 1997-09-11 2000-08-22 Kabushiki Kaisha Toshiba Programmable semiconductor memory device having program voltages and verify voltages
US20030189856A1 (en) * 2002-04-04 2003-10-09 Samsung Electronics Co., Ltd. Multi-level flash memory with temperature compensation
US20060109716A1 (en) * 2004-11-22 2006-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of controlling the wordline voltage of the same
US20090086542A1 (en) * 2007-09-28 2009-04-02 Dana Lee High Voltage Generation and Control in Source-Side Injection Programming of Non-Volatile Memory
US20090141557A1 (en) * 2007-12-04 2009-06-04 Masaki Fujiu Semiconductor memory device including stacked gate having charge accumulation layer and control gate and method of writing data to semiconductor memory device
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN102005248A (zh) * 2009-08-31 2011-04-06 三星电子株式会社 非易失性存储器件及其驱动方法和具有其的存储器系统
US20130051152A1 (en) * 2011-08-25 2013-02-28 SK Hynix Inc. Semiconductor memory device and method of operating the same
US20140085989A1 (en) * 2012-09-21 2014-03-27 Kabushiki Kaisha Toshiba Semiconductor memory device
CN104981904A (zh) * 2013-03-15 2015-10-14 英特尔公司 用于垂直nand性能增强和垂直缩放的局部埋入沟道电介质
US20160093391A1 (en) * 2014-09-29 2016-03-31 SK Hynix Inc. Semiconductor device
US20160307630A1 (en) * 2015-04-20 2016-10-20 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of programming and reading nonvolatile memory devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211625A (zh) * 2019-05-31 2019-09-06 长江存储科技有限责任公司 降低3d nand存储器编程干扰的方法
CN110211625B (zh) * 2019-05-31 2021-05-18 长江存储科技有限责任公司 降低3d nand存储器编程干扰的方法
WO2020258130A1 (en) * 2019-06-27 2020-12-30 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same
US11088166B2 (en) 2019-06-27 2021-08-10 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same
US11563029B2 (en) 2019-06-27 2023-01-24 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same
US11616077B2 (en) 2019-06-27 2023-03-28 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same
CN112639978A (zh) * 2020-12-04 2021-04-09 长江存储科技有限责任公司 用于三维nand闪存中的擦除和复位的方法
CN112639978B (zh) * 2020-12-04 2023-07-21 长江存储科技有限责任公司 用于三维nand闪存中的擦除和复位的方法

Also Published As

Publication number Publication date
US10176880B1 (en) 2019-01-08
DE102018209207A1 (de) 2019-01-03
US20190006013A1 (en) 2019-01-03
CN109215694B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
CN109215694A (zh) 三维（3d）nand存储器的选择性的主体复位操作
CN108364667B (zh) 非易失性存储器器件及其编程方法
US10937655B2 (en) Memory device with various pass voltages
US9858993B2 (en) Non-volatile memory device and method of programming the same
CN105321567B (zh) 非易失性存储器装置、编程方法及存储装置
CN103489479B (zh) 半导体存储器件及其操作方法
TW202115735A (zh) 半導體記憶裝置
US11217318B2 (en) Non-volatile memory device and program method of a non-volatile memory device
CN110197690A (zh) 非易失性存储器器件及其操作方法
JP2013530481A (ja) 同期結合を伴う不揮発性記憶装置のプログラミング
TWI569274B (zh) 堆疊式記憶體陣列裝置之感測操作
CN109328386A (zh) 管理闪存存储器的刷新
CN109872761B (zh) 用于提高数据可靠性的非易失性存储器件及其操作方法
CN111554338B (zh) 半导体装置及操作半导体装置的方法
CN105280224B (zh) 用以降低编程干扰的存储器装置及其编程方法
KR101873548B1 (ko) 공유 비트 라인 구조를 가지는 비휘발성 메모리 장치의 프로그램 방법
TW201730743A (zh) 於規劃記憶體裝置時減少驗證檢查之技術
CN103177765A (zh) 半导体存储器件及其操作方法
CN108257640A (zh) 半导体存储装置及其操作方法
US20180374518A1 (en) Sense Circuit With Two-Step Clock Signal For Consecutive Sensing
US20150146484A1 (en) Memory system including multi-level memory cells and programming method using different program start voltages
CN110058801A (zh) 用于存储装置的存储器块存取模式
CN105321561B (zh) 用以修整三维与非门闪存的控制晶体管的系统与方法
CN109215718A (zh) 能够支持多次读操作的存储装置
US8634249B2 (en) Programming method for non-volatile memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant