CN105280224B - 用以降低编程干扰的存储器装置及其编程方法 - Google Patents

用以降低编程干扰的存储器装置及其编程方法 Download PDF

Info

Publication number
CN105280224B
CN105280224B CN201410508068.0A CN201410508068A CN105280224B CN 105280224 B CN105280224 B CN 105280224B CN 201410508068 A CN201410508068 A CN 201410508068A CN 105280224 B CN105280224 B CN 105280224B
Authority
CN
China
Prior art keywords
storage unit
programmed
storage units
programming
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410508068.0A
Other languages
English (en)
Other versions
CN105280224A (zh
Inventor
张国彬
张智慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105280224A publication Critical patent/CN105280224A/zh
Application granted granted Critical
Publication of CN105280224B publication Critical patent/CN105280224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5622—Concurrent multilevel programming of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种用以降低编程干扰的存储器装置及其编程方法，编程具有交替页方向的三维与非门闪存的常见问题包括背图案效应与图案诱发编程干扰。改进的编程技术可实质上降低这些问题，并于设定存储单元的阈值电压时增加准确度。提供范例技术混合「透过字线」与「透过页」编程的观点。因此，每页可由最靠近串行选择结构的存储单元开始编程，且多个偶数或奇数上的存储单元可实质上同时被编程。

Description

用以降低编程干扰的存储器装置及其编程方法
技术领域
本发明是有关于一种三维与非门(NAND)闪存，且特别是有关于一种用以降低编程干扰的存储器装置及其编程方法，用以降低编程干扰与背图案效应(back-patterneffects)。
背景技术
与非门闪存为一非易失性存储器且被广泛地应用于包括移动电话、数字相机以及固态硬盘(solid-state hard drives)中。与非门(NAND)闪存的高储存密度，尤其和或非门(NOR)闪存相比，具有相当大的市场渗透率。这样的储存密度是部分由于串联存储单元串行于一接地线(ground line)与位线之间而达成，可降低需要的金属接点(metal contacts)数量。这些串行由于其与与非门栅极的相似性而一般被称为「与非门串行」。与非门串行中的每一存储单元可通过存储单元与相邻的其他的与非门串行分享的字线取得地址。在过去，与非门闪存已由一二维(平面)阵列实现，此二维平面是由字线与位线所定义，字线与位线彼此垂直交叉，存储单元是形成于交叉点。
与非门串行布局已更进一步发展，以达到具有更大的储存密度。这样的努力导致三维与非门闪存的发展，存储单元是垂直叠层于彼此的顶部。
图1绘示一三维与非门闪存以及使用多种晶体管控制的示意图。此图中绘示四页150、151、152、153(页0至页3)，包含八个与非门串行110。每个与非门串行110包括多个存储单元，例如是存储单元112。每个存储单元可使用位线140、141(BL0与BL1)至少其中之一、串行选择线130、131、132、133(SSL0至SSL3)至少其中之一与字线120、121、120n(WL0至WLn)至少其中之一提供地址。位线140、141可连接存储平面190、191，存储平面190、191被定义于阵列结构中的不同深度，使与不同位线相关的存储平面在一Z方向184上可叠层于彼此的顶部。在图1的实施例中，位线140(BL0)存取平面190(平面0)，而位线141(BL1)存取平面191(平面1)，平面191在平面190之上。此外，位线140、141可被提供于阵列结构的相对侧。
串行选择线130、131、132、133可连接串行选择晶体管135，串行选择晶体管135形成于串行选择结构中，位于阵列结构的相对侧。这些串行选择晶体管连接阵列结构于芯片上感测电路(on-chip sense circuitry)(未绘示)，感测电路附接于每一位线140、141。每一页可与一特定串行选择线相关。如图所示，页150(页0)由串行选择线130提供地址，页151(页1)由串行选择线131提供地址，页152(页2)由串行选择线132提供地址，页153(页3)由串行选择线133提供地址。如此可使串行选择线讯号传送于一特定串行选择线，以选择存储单元的一特定页(例如是一特定叠层)，有效地设定一「x」坐标于一X方向180。要注意的是，每一页可具有多个与非门串行110，每个与非门串行110具有一相关的串行选择晶体管。
连接于偶数页150、152的串行选择晶体管135可形成一第一串行选择结构于阵列的一侧，而连接于奇数页151、153的串行选择晶体管135可形成一第二串行选择结构于阵列的相对另一侧。
字线120、121、120n可连接于存储单元的栅极。因此，一字线讯号可于一选定的反及栅串行中提供一特定存储单元地址，因而设定一「y」坐标于一Y方向182。
因此，三维与非门快闪阵列中的每个存储单元可有效地透过「x」、「y」与「z」坐标寻址。更具体地说，存储单元可透过控制在线的讯号寻址，因而可寻址以进行读取、编程与擦除操作。举例来说，存储单元112可由串行选择线133、字线120n与位线140传送与/或接收讯号而寻址。未选择在线的控制讯号可额外地要求以产生特定操作。
接地选择线160、161(GSL(even)宇GSL(odd))可用于连接与切断偶数与奇数页和共享源极线170、171(CSL)。在某些实施例中，共享源极线170、171可连接在一起。
要注意的是，在相邻的页中串行的方向是于「位线端至源极线端」与「源极线端至位线端」之间交替，造成(连接阵列与位线的)串行选择结构与共享源极线的位置实际上于偶数页与奇数页之间交替。举例来说，在偶数页150、152上，字线120(WL0)为最靠近共享源极线170的字线。然而，在奇数页151、153上，同样的字线120为离共享源极线171最远的字线。相关的美国专利编号8,503,213提供此布局更详细的说明，并在此作为参考。这样的结构造成一些显着的特性与结果。
如图1中的虚线所示，字线的数量可基于设计考虑而改变。虽然图1中绘示四页与两条位线，但页数与位线的数量也可基于设计考虑而改变。
虽然三维与非门闪存提供许多好处，例如在存储器密度中提供更佳的可扩充性，但同样也会面临新的挑战。举例来说，一般应用于二维与非门存储阵列的传统编程技术可能无法有效地直接应用于三维与非门存储阵列。这些二维技术包括依序编程存储单元，举例来说，开始于最靠近共享源极线的存储单元，结束于最靠近串行选择线的存储单元。此方式通成可透过一特定字线(例如：一完整的列跨距多重页(row spanning multiplepages))同时编程所有的存储单元。因此，每列是重复通过直到到达并编程最终列(例如是最靠近串行选择线的列)。
然而，使用类似的方式于上述三维与非门快闪阵列会产生许多问题，例如在一半的页中由于背图案(back-pattern)效应产生的读取确认问题。也可能产生进一步的编程干扰问题。
理解数据储存的物理机制将有助于了解为何会产生这些问题。存储单元中的「存储」通常是由可调整的阈值电压(Vt)决定。存储器控制器可设定让一特定存储单元通过编程操作与擦除操作的阈值电压Vt，且控制器可评估此存储单元通过一读取操作的阈值电压Vt。
在单层次存储单元(single-level cell，SLC)与非门闪存中，编程操作可增加一存储单元的阈值电压Vt值于一预定的临界值上，使存储单元可储存数值「0」。类似地，擦除操作可减少一存储单元的阈值电压Vt值低于预定的临界值，使存储单元可储存数值「1」。在后续的读取操作期间，可由比较阈值电压Vt值与临界值决定储存的数值为「0」或「1」。
多层次存储单元(multi-level cell，MLC)与非门闪存扩展这些原理，以在每个存储单元中提供多于一位。这可透过使用多于一个临界值达成。举例来说，可选择三个临界值，而阈值电压Vt值可与这三个临界值比较。这样可有效地提供四种不同的情境，代表数值「00」、「01」、「10」与「11」。因此，每个存储单元中可储存两位。临界值的数量可进一步增加以使额外的位可储存于每个存储单元中。
如上所述，当直接将二维与非门快闪编程技术应用于三维与非门快闪阵列时会产生问题。举例来说，编程与擦除阈值电压Vt值可能被有系统地干扰。因此，代表一特定位或字节的存储单元中的阈值电压Vt分布可能会加宽。当这些阈值电压Vt分布加宽，相邻位的阈值电压Vt值开始频繁地重叠，辨别储存数值将会变得困难。这对于多层次闪存尤其重要，因为多层次闪存中相邻位间可容许的阈值电压Vt值远小于单层次与非门闪存。一旦错误读取数量超过一系统的容忍误差(tolerance)，会提供部分错误修正码(error correctingcode，ECC)，一存储器区块可能会失效(fail)。因此希望能够紧缩编程存储单元的阈值电压Vt值分布，以增加稳定度与效能，也增加相关的工艺窗口(process window)。
发明内容
本发明是有关于一种用以降低编程干扰的存储器装置及其编程方法。存储单元可为一阵列结构的部分，阵列结构是由组织为包括多个偶数页、多个奇数页及多列，这些列垂直于偶数页与奇数页。每一列与一字线相关，且包括多个第一存储单元与第二存储单元，第一存储单元位于偶数页上，第二存储单元位于奇数页上。
偶数页可连接一第一串行选择结构，第一串行选择结构设置于阵列结构的一第一侧。第一串行选择结构可选择偶数页以于这些页中编程存储单元。类似地，奇数也可连接一第二串行选择结构，第二串行选择结构设置于阵列结构的一第二侧，第二侧相对于第一侧。第二串行选择结构可选择奇数页以于这些页中编程存储单元。
阵列结构与串行选择结构可操作地连接于一控制器，可于这些页中编程存储单元。控制器可编程偶数页，由最靠近第一串行选择结构的存储单元开始。控制器可施行类似的策略以编程奇数页，由最靠近第二串行选择结构的存储单元开始。
在某些实施例中，控制器可在奇数页内的存储单元被第一次编程之前，编程偶数页中的存储单元。在其他实施例中，控制器可在偶数页内的存储单元被第一次编程之前，编程奇数页中的存储单元。在其他实施例中，控制器可交替地编程存储单元的偶数与奇数列，仍由最靠近存取存储单元的相关串行选择结构的存储单元开始。
在某些实施例中，第一存储单元中的每个存储单元可各自被编程，例如当第一存储单元中的一个存储单元被编程时，第一存储单元中剩余的存储单元是被抑制编程。类似地，第二存储单元中的每个存储单元可各自被编程。
在某些实施例中，偶数页中第一列的存储单元实质上可在一第一时段中同时被编程。在此时段中奇数页上的编程是被抑制。类似地，奇数页中最终列的存储单元实质上可在一第二时段中同时被编程。在此时段中偶数页上的编程是被抑制。
在某些实施例中，阵列结构可为一三为与非门快闪阵列结构。在某些实施例中，阵列结构中的存储单元可为多层次存储单元，每个存储单元储存多于一位的数据。在另一实施例中，存储单元可为单层次存储单元，每个存储单元储存一位的数据。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示一三维与非门快闪阵列的示意图。
图2绘示一种用于三维与非门闪存阵列的一平面的「通过字线」编程方法的示意图。
图3绘示一种用于三维与非门快闪阵列的一平面的「透过页」编程方法的示意图。
图4绘示一种用于三维与非门快闪阵列的一平面的混合式编程方法。
图5绘示另一实施例的一种用于三维与非门快闪阵列的一平面的混合式编程方法。
图6绘示此处所揭示的各种编程方法的测试结果。
【符号说明】
110：与非门串行
112、220、221、222、223、224、225、226、227、228、229、230、231、232、233、234、235：存储单元
120、121、120n、320、321、WL0、WL1、WLn-1、WLn：字线
130、131、132、133、SSL0、SSL1、SSL2、SSL3：串行选择线
135：串行选择晶体管
140、141、240、BL0、BL1：位线
150、151、152、153：页
160、161、GSL(even)、GSL(odd)：接地选择线
170、171、CSL：共享源极线
180：X方向
182：Y方向
184：Z方向
190、191：存储平面
510、520、530：数据组
Vt：阈值电压
具体实施方式
图2绘示一种用于三维与非门闪存阵列的一平面的「通过字线(by-word-line)」编程方法的示意图。此平面可为类似于图1的结构的一部分。因此，类似的元件是以相同的参考标号标示，且这些元件将不会重复描述。
此平面包括存储单元220、221、222与223，这些存储单元的栅极全部连接于字线120(WL0)。类似地，存储单元224、225、226与227连接于字线121(WL1)，存储单元228、229、230与231连接于字线320(WLn-1)，存储单元232、233、234与235连接于字线321(WLn)。在「透过字线」的方法中，每一字线中上的存储单元是分群被一起编程，在一特定的字线上的所有要求的编程完成后，是编程一后续字线。此过程是重复直到所有的字线都被编程。如图所示，首先编程字线120。
此结构允许存储单元220、221、222与223共享字线120，以实质上同时被编程。然而，通常希望不会改变存储单元220、221、222与223中某些存储单元的状态。因此，可利用本领域中各种用来抑制存储单元220、221、222与223任一混合编程的方法，使其维持在擦除状态(例如在单层次与非门闪存中为数值「1」，或在多层次与非门闪存中为数值「11」)。在字线120上期望的存储单元被编程后，处理程序继续进行至下一条字线121上的存储单元，如图2所示。处理程序是重复直到所有n+1条字线被存取与编程。在某些实施例中，有64条字线(n＝63)，而每条字线上的存储单元的编程是始于字线WL0上的存储单元，结束于字线WL63上的存储单元。
然而，此编程方法可能具有非预期的结果。当偶数页与奇数页交替，偶数页150与152和奇数页151与153是以非常不同的方式被编程。当字线120受益地最靠近奇数页151与153的串行选择线131与133，字线120也不适合地最靠近偶数页150与152的共享源极线170。这样会使背图案(back-pattern)效应发生于偶数页150与152。
背图案效应的发生，是由于测量一特定存储单元的阈值电压Vt值取决于此特定存储单元与连接位线240的感测电路(未绘示)之间的所有存储单元。在编程状态期间，假设读取状态将会和编程期间相同，阈值电压Vt值是使用测量的回馈(feedback)设定。若假设错误，则测量的回馈与阈值电压Vt值的结果，将无法准确地表示发生于剩余的页完全被编程后的读取操作的阈值电压Vt值。
举例来说，存储单元220测量的阈值电压Vt值取决于存储单元224、228与232的状态(例如阈值电压Vt值)，因为这些存储单元是位于存储单元220与感测电路之间。因此，当存储单元224、228与232中每个存储单元都处于一稳定状态后再设定存储单元220的阈值电压Vt值是有益的。换句话说，为避免存储单元发生于期间的编程所造成的不确定性，希望延缓编程存储单元220，直到存储单元224、228、232被编程后再进行编程。此外，若存储单元232再编程(reprogrammed)，存储单元228将不被读取直到存储单元228也再编程(或具有存储单元228与238的与非门串行被擦除)。
因此，从最靠近串行选择线开始编程，渐进地编程页中的每个存储单元直到最靠近共享源极线的存储单元被编程，对于页以及页之间的与非门串是有益的。图2的方法对于偶数页上的存储单元，尤其是最靠近共享源极线的存储单元有些负面的结果。偶数页的阈值电压Vt值分布的结果因此更宽于奇数页的阈值电压Vt值分布的结果。
图3绘示一种用于三维与非门快闪阵列的一平面的「透过页(by-page)」编程方法的示意图。此平面可相同或类似于第2页的平面。因此，类似的元件将以相同的参考标号标示，而这些元件的描述将不再重复。
「透过页」方法的一目的，为了克服上述的背图案效应。同一时间仅编程一单页，而每页的编程是始于最靠近串行选择线130、131、132、133的存储单元且结束于最靠近共享源极线170、171的存储单元。举例来说，编程第一页可始于存储单元232。当存储单元232为最靠近位线240与感测电路时，将不会被背图案效应影响。一旦存储单元232阈值电压Vt值被设定且为一稳定状态，存储单元228可接续地被编程。因此，只要存储单元232没有在存储单元228进行读取操作前进行再编程，背图案效应将不会对存储单元228有显着的影响。编程程序继续进行于页150直到存储单元220被编程，当存储单元220被编程即完成页150的编程。接着可进行页151的编程，虽然在「透过页」方法中这并非必然的。在页151中，存储单元221最靠近串行选择线131，且存储单元221为页151中被编程的第一存储单元。要注意的是，存储单元221透过自元现120寻址，而页150被编程的第一存储单元232是透过一不同的字线321寻址。类似地，这会与相邻页的选择方向有关，此为图2中使用「透过字线」方法的关键问题。参照图3，页151中每个其他存储单元可接续地被编程，并结束于存储单元233。在此，页151的编程操作可结束，并进行另一页的编程操作，例如开始编程页152或153。
虽然「透过页」方法实际上解决且最小化在偶数与奇数页中的背图案效应，但可能产生其他负面的副作用。举例来说，因为每个存储单元220、221、222与223都在分开的时段进行编程，编程干扰(program disturb)的情况可能会更严重。当在相同页(或与非门串行)中有任何其他存储单元或共享同一字线的其他存储单元进行编程时，编程干扰可能会影响一特定的存储单元。此现象是由于干扰存储单元的通道与栅极间非期望的大电压差(voltage differential)而形成电荷累积(charge accumulation)所造成，会影响干扰存储单元的阈值电压Vt值。
举例来说，每当页151中任何其他的存储单元(例如存储单元225、229与233)被编程，存储单元221可能会被编程干扰所影响。这类编程干扰的影响在「透过字线」与「透过页」方法之间大致上是不会改变的。每当存储单元220、222或223被编程，存储单元221也可能会被编程干扰所影响，这是由于这些存储单元都共享字线120。如上所述，存储单元220、222与223都在不同的时段被编程，不像「透过字线」方法一样。因此，字线120所承载，并转换至存储单元221的应力量便逐渐增加。
一般来说，当以「透过页」方式编程时，存储单元可能承载大于理想编程干扰的量。这对在一特定区块的编程循环中，较早被编程的存储单元尤其正确。此外，当一区块中的页数增加，由字线上的应力(stress)所诱发的编程干扰量也会增加。因此，「透过页」方法可能具有较差的可扩充性(scalability)。
图4绘示一种用于三维与非门快闪阵列的一平面的混合式编程方法。此平面可相同或类似于图2与图3的平面。因此，类似的元件将以相同的参考标号标示，且这些元件的描述将不再重复。
混合式方法混合了「透过字线」方法与「透过页」方法的观点，有效地限制了背图案效应与图案诱发的编程干扰。在混合式方法中，在一区块中的多重或所有偶数页中共享一字线的存储单元可同时被编程。类似地，在一区块中的多重或所有奇数页中共享一字线的存储单元可同时被编程。因此，一特定字线经历(例如来自一编程电压)的应力持续一较短的时间，且特定字线上的应力可被限制于只有两个时段：一是编程偶数页上的存储单元的时段，一是编程奇数页上的存储单元的时段。
相较于「透过页」方法，图案诱发的编程干扰的净效应会降低。此外，不像「透过字线」方法，每页编程是始于最靠近串行选择线的存储单元，结束于最靠近共享源极线的存储单元。这样能有效地减少背图案效应。
举例来说，如图4所示，存储单元232与234位于偶数页且在各别的页150与152中最靠近串行选择线130与132。因此，存储单元232与234彼此可同时被编程，且在他们的页中其他存储单元被编程之前即被编程，以降低背图案效应。由于存储单元232与234一起被编程，在此区块编程期间字线321上的总应力会降低。因此，存储单元233与235上的图案诱发编程干扰会降低。在编程存储单元232与234后，下一组双存储单元，包括存储单元228与230可被编程。此程序可重复直到区块中的偶数页上的一组存储单元(或所有存储单元)被编程。此外，在偶数页编程期间，奇数页上的编程可被抑制。
类似的工艺也可施用于奇数页上的存储单元。存储单元221与223为在各别的页151与153中最靠近串行选择线131与133的存储单元。因此，存储单元221与223可在他们的页中其他存储单元被编程之前即被编程，以降低背图案效应。此外，由于存储单元221与223一起被编程，在字线120上的总应力会降低，因而降低影响存储单元220与222的编程干扰。在编程存储单元221与223后，下一组双存储单元，包括存储单元225与227可被编程。此程序可重复直到区块中的奇数页上的一组存储单元(或所有存储单元)被编程。此外，在奇数页编程期间，偶数页上的编程可被抑制。
要注意的是，偶数页150与152相对于奇数页151与153可弹性地编程。在某些实施例中，所有的偶数页先编程，而所有的奇数页在偶数页之后编程。在某些实施例中，所有的奇数页先编程，而所有的偶数页在奇数页之后编程。在一些实施例中，偶数页上的一列存储单元被编程，接着奇数页上的一列存储单元被编程，此程序是重复直到所有的存储单元如预期地被编程。举例来说，字线321上的偶数存储单元可在第一时段期间被编程，接着字线120上的奇数存储单元在一实质上立刻紧接于第一时段后的第二时段期间被编程。后续，字线320上的偶数存储单元可被编程，接着字线121上的奇数存储单元可被编程。此交替程序可重复直到字线120上的偶数存储单元与字线321上的奇数存储单元被编程，因而完成偶数页150与152及奇数页151与153上的编程操作。在某些实施例中，偶数页上的多列存储单元可被编程，接着奇数页上的多列存储单元可被编程，而此程序可重复。本发明的精神可以许多其他可能的实施例存在。
图5绘示另一实施例的一种用于三维与非门快闪阵列的一平面的混合式编程方法。此平面可相同或类似于图2～图4的平面。因此，类似的元件将以相同的参考标号标示，而这些元件的描述将不再重复。
在图5所绘示的实施例中，每一页的编程是始于最靠近串行选择线的存储单元，结束于最靠近共享源极线的存储单元，是参照图4所显示的原则。然而，在图5所绘示的实施例中，存储单元可各自(individually)被编程。当一单独的存储单元被编程的期间，其他与此存储单元共享一字线的存储单元的编程是被抑制。这可包含当此存储单元被编程时，抑制在页上具有相同方向(例如偶数或奇数)的存储单元的编程。举例来说，存储单元232与234共享字线321且皆与偶数页相关，此二存储单元可在分开的时段期间被编程，使得存储单元234在存储单元232被编程时被抑制，而存储单元232在存储单元234被编程时被抑制。
如图5所示，存储单元232为第一页150上最靠近串行选择线130的存储单元，且可优先被编程。存储单元221为下一页151上最靠近串行选择线131的存储单元，可接着被编程。编程工艺可继续对存储单元234进行，接着为存储单元223，直到每一个被选择的页其最靠近串行选择线的存储单元被编程。当存储单元228、225、230与227为每一个被选择的页其次靠近串行选择线的存储单元，他们可接续被编程。此工艺可继续进行直到存储单元220、233、222与235被编程，因而完成页150、151、152与153的编程。
要注意的是，在某些实施例中，与其个别的串行选择线等距离的存储单元(例如存储单元232、221、234与223)彼此可以不同的顺序进行编程。举例来说，偶数页上的存储单元(例如存储单元232与234)可个别被编程，且顺序是于奇数页上的存储单元(例如存储单元221与223)个别被编程之前。
图5所显示的技术有效地降低背图案效应，每页被编程是始于最靠近串行选择线的存储单元，结束于最靠近共享源极线的存储单元。相较于传统的编程技术，这些技术也减轻了图案诱发编程干扰。
虽然图1～图5仅绘示两个偶数页与两个奇数页，在某些实施例中，区块可包括其他的偶数与奇数页。在这些实施例中，在偶数页上一列中所有或一子集(subset)的存储单元可同时被编程。类似地，在奇数页上一列中所有或一子集的存储单元可同时被编程。在某些实施例中，区块可包括单一偶数页与单一奇数页。
要注意的是，可使用本领域中任何的技术直行存储单元。在某些实施例中，存储单元为单层次存储单元(SLC)，每一存储单元可保有一位的数据。在其他实施例中，存储单元为多层次存储单元(MLC)，每一存储单元可保有多于一位的数据。
图6绘示此处所揭示的各种编程方法的测试结果。具体地说，此图显示多层次与非门快闪阵列在编程后储存一预定组数据的式样阈值电压Vt值分布。水平轴是测量阈值电压Vt值，单位为伏特(volt)，垂直轴是测量在每个阈值电压Vt值的范围中的出现数量(numberof occurrences)，以对数刻度(logarithmic scale)表示。数据组510代表使用如图2所述的「透过字线」编程方法而编程的区块中的存储单元的阈值电压Vt值分布，数据组520代表使用如图3所述的「透过页」编程方法而编程的区块中的存储单元的阈值电压Vt值分布，数据组530代表使用如图4所述的混合式编程方法而编程的区块中的存储单元的阈值电压Vt值分布。
在本实施中，每个存储单元是储存两位，造成图中出现四个分开的峰值。由左至右，峰值分别代表数值「11」、「10」、「01」与「00」。理想上，阈值电压Vt值分布的峰值尽可能狭窄，而相邻的峰值间有大的界限(margin)。这使得感测电路在读取操作期间可更加一致且准确地辨别储存的数值。
数据组510所代表的「透过字线」方法表现最差，尤其在与数值「10」、「01」与「00」的较高阈值电压Vt值中。显示了在连续的峰值间具有相对高的阈值电压Vt出现数量。这些在之间的值可能被感测电路所误判，因此需要额外的错误修正码或甚至造成区块失效。数据组520所代表的「透过页」方法在阈值电压Vt值大于1V的范围有较好表现。然而，数据组520在峰值「11」与峰值「10」之间产生了大的出现数量，会产生与上述类似的问题。然而，数据组530所代表的混合式方法提供了最高得界限，尤其在峰值「11」与峰值「10」之间。此现象至少部分是由于上述背图案效应与图案诱发编程干扰的降低所达成。
阵列可执行于一集成电路中。集成电路可包括一控制器，控制器可连接字线、串行选择线、位线与其他与阵列相关的线。透过这些连接以及感测电路的使用，控制器可调节阵列的操作，包括读取、写入与编程操作。控制器可为一通用处理机(general purposeprocessor)，执行一计算机成是以控制阵列操作。计算机程序可通过处理机以非临时存储存取的方式储存。在其他实施中，控制器可透过本领域所知的特殊用途应用电路(specialpurpose application circuitry)或由存储器阵列提供单芯片系统功能的混合模块来执行。在其他实施例中，控制器可透过特殊用途逻辑电路与通用处理器的混合来执行。此外，控制器可执行或利用一有限状态机器以执行阵列操作。
许多技术可用于抑制与选定存储单元共享字线的未选定存储单元在编程其间进行编程。举例来说，可使用一种自升压(self boosting)技术，其中未选定页的通道可保持浮动(floating)。可通过关闭每个未选择页的串行选择晶体管与接地选择晶体管达成，使得这些页的通道与共享源极线及剩余的位线断开连接。当提供一编程电压于一特定字线以编程一选定页上的存储单元时，未选定页的通道可通过电容耦合(capacitive coupling)升压，进而抑制未选定存储单元编程。在某些实施例中，未选定页的通道电压可直接通过位线升高，同样可以抑制这些页的编程。在本领域中许多其他的技术可独自或混合地用于抑制为选择页上的编程。
在本发明内容中，「编程」代表在一写入操作期间存取或反复通过一选定的存储单元。然而，阈值电压Vt值或选定存储单元的数值在写入操作后不一定需要改变。
可以理解的是，此处所述的原理可应于实施例所述的与非门(NAND)闪存以外，包括或非门(NOR)闪存装置、一次性可编程(one-time programmable，OTP)存储器装置、其他反熔丝基底(anti-fuse-based)存储器装置、浮动栅极(floating gate)存储器装置、电荷捕捉(charge trapping)存储器装置，非易失性(nonvolatile)存储器装置，嵌入式(embedded)存储器装置，和/或其他存储器装置。
虽然依据所揭露原理的实施例以描述如上，应能理解这些实施例仅代表范例，并非用以作为限制。因此，本发明的广度与范围并不会被限定于上述任一实施例中，而应以专利申请范围以及由本揭露中的均等物所定义。此外，上述优点与特性是用于形容实施例，并非用以限定本申请的专利申请范围于可完成任一或所有上述优点的程序或构造。
本发明中使用的各种用语可具有在本技术领域内的特殊含义。一个特定的用语是否应理解为「领域的用语」是取决于使用此术语的上下文。「连接」、「与...保持联系」、「关联」或其他类似的用语一般应广义地理解为包括两种情况，其中联系和连接是直接介于提及的元件之间或通过一个或多个介于提及的元件之间的中介物进行联系和连接。这些和其他用语是被理解为其在本发明中所使用提及的上下文以及本领域术人员所能理解在揭露之上下文中的含意。上述定义并不排除其他基于所揭露的上下文而可被施加到这些用语的含义。
比较、测量与时间的用语，例如「同时」、「相等」、「在...期间」、「完成」与其他类似的用语应理解为代表「实质上同时」、「实质上相等」、「实质上在...期间」、「实质上完成」等，此处的「实质上」代表这些比较、测量与时间为可达成隐含状态或明显状态的期望的结果。
此外，与37C.F.R.1.77的建议一致提供了本文段落标题或者另外提供组织线索。这些标题不限制或者表征发明所列的任何可以从本发明公开的申请专利范围。具体地和通过举例方式，尽管标题涉及「技术领域」，申请专利范围不应当被在此标题下选择用于描述所谓的技术领域的语言所限制。另外，在「先前技术」中技术的描述不应被认为承认此技术是本文中任何发明的先前技术。「摘要」也不视为本发明所列公开的申请专利范围的表征。此外，本发明中对于单数「发明」任何参考不应当用于论证本发明中仅有一个发明点。根据本文公开的多个申请专利范围限定可以提出多个发明，并且相应的申请专利范围定义由此被保护的本发明，和它们的均等物。在所有的情况下，根据本发明申请专利范围应当考虑它们的优点，但不应当受到本文标题的限制。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种存储器装置，包括：
一存储单元阵列结构，该阵列结构是组织为包括多个偶数页、多个奇数页及多列，这些列垂直于这些偶数页与奇数页，使得每一列包括多个第一存储单元与第二存储单元，这些第一存储单元位于这些偶数页上，这些第二存储单元位于这些奇数页上；
一第一串行选择结构，设置于该阵列结构的一第一侧且连接于这些偶数页；
一第二串行选择结构，设置于该阵列结构的一第二侧且连接于这些奇数页，该第二侧相对于该第一侧；以及
一控制器，可操作地连接于该阵列结构、该第一串行选择结构与该第二串行选择结构；
其中该控制器是可操作，以由最靠近于该第一侧的一第一列中的这些第一存储单元开始，编程该偶数页，且
其中该控制器更可操作，以由最远离该第一侧的一最终列中的这些第二存储单元开始，编程该奇数页。
2.根据权利要求1所述的存储器装置，其中这些第一存储单元中的每一存储单元是各自被编程，使得当编程这些第一存储单元中的一存储单元时，抑制这些第一存储单元中的其他存储单元被编程。
3.根据权利要求1所述的存储器装置，其中在该第一列的这些第一存储单元中的所有存储单元，于一第一时段内同时被编程。
4.根据权利要求3所述的存储器装置，其中在该最终列的这些第二存储单元中的所有存储单元，于一第二时段内同时被编程。
5.根据权利要求1所述的存储器装置，其中该阵列结构为一三维与非门快闪阵列结构。
6.一种编程一阵列结构的存储单元的方法，该阵列结构是组织为包括多个偶数页、多个奇数页及多列，这些列垂直于这些偶数页与奇数页，使得每一列包括多个第一存储单元与第二存储单元，这些第一存储单元位于这些偶数页上，这些第二存储单元位于这些奇数页上，该方法包括：
以一第一串行选择结构选择这些偶数页，该第一串行选择结构被提供于该阵列结构的一第一侧并连接这些偶数页，且该第一串行选择结构最靠近一第一列；
通过一控制器编程这些偶数页，开始于该第一列中的这些第一存储单元；
以一第二串行选择结构选择这些奇数页，该第二串行选择结构被提供于该阵列结构的一第二侧并连接这些奇数页，且该第二串行选择结构最靠近一最终列；以及
通过该控制器编程这些奇数页，开始于该最终列中的这些第二存储单元。
7.根据权利要求6所述的方法，其中这些第一存储单元中的每一存储单元是各自被编程，使得当编程这些第一存储单元中的一存储单元时，抑制这些第一存储单元中的其他存储单元被编程。
8.根据权利要求6所述的方法，其中在该第一列的这些第一存储单元中的所有存储单元，于一第一时段内同时被编程。
9.根据权利要求8所述的方法，其中在该最终列的这些第二存储单元中的所有存储单元，于一第二时段内同时被编程。
10.根据权利要求6所述的方法，其中该阵列结构为一三维与非门快闪阵列结构。
CN201410508068.0A 2014-07-08 2014-09-28 用以降低编程干扰的存储器装置及其编程方法 Active CN105280224B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/326,212 2014-07-08
US14/326,212 US9373409B2 (en) 2014-07-08 2014-07-08 Systems and methods for reduced program disturb for 3D NAND flash

Publications (2)

Publication Number Publication Date
CN105280224A CN105280224A (zh) 2016-01-27
CN105280224B true CN105280224B (zh) 2019-06-28

Family

ID=55068058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410508068.0A Active CN105280224B (zh) 2014-07-08 2014-09-28 用以降低编程干扰的存储器装置及其编程方法

Country Status (3)

Country Link
US (1) US9373409B2 (zh)
CN (1) CN105280224B (zh)
TW (1) TWI594243B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490017B2 (en) * 2015-03-10 2016-11-08 Macronix International Co., Ltd. Forced-bias method in sub-block erase
JP6433933B2 (ja) * 2016-03-14 2018-12-05 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10325657B2 (en) 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same
KR102400098B1 (ko) 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
US11086565B2 (en) 2018-10-01 2021-08-10 International Business Machines Corporation Reducing effects of read array operations of read apparent voltage
CN111095420B (zh) * 2019-12-09 2021-11-23 长江存储科技有限责任公司 用于通过调整虚设字线的电压而降低编程干扰的方法和存储器
JP7132444B2 (ja) 2019-12-09 2022-09-06 長江存儲科技有限責任公司 メモリデバイスにおけるプログラム撹乱低減方法およびそれを利用するメモリデバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385920A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种存储器阵列及编程方法
CN102610259A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 存储装置以及操作该存储装置的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7459715B2 (en) 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
DE10349750A1 (de) 2003-10-23 2005-05-25 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US7218552B1 (en) * 2005-09-09 2007-05-15 Sandisk Corporation Last-first mode and method for programming of non-volatile memory with reduced program disturb
KR101169396B1 (ko) 2006-12-22 2012-07-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
US7995371B2 (en) 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
JP4510060B2 (ja) * 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し／書き込み制御方法
KR20090037690A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101065140B1 (ko) 2008-03-17 2011-09-16 가부시끼가이샤 도시바 반도체 기억 장치
JP5288877B2 (ja) * 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
US8488381B2 (en) 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
TWI433302B (zh) * 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
KR101635504B1 (ko) 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
JP5248541B2 (ja) 2010-03-05 2013-07-31 株式会社東芝 半導体記憶装置の動作方法
US8811077B2 (en) * 2011-01-19 2014-08-19 Macronix International Co., Ltd. Memory architecture of 3D array with improved uniformity of bit line capacitances

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385920A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种存储器阵列及编程方法
CN102610259A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 存储装置以及操作该存储装置的方法

Also Published As

Publication number Publication date
US9373409B2 (en) 2016-06-21
CN105280224A (zh) 2016-01-27
TWI594243B (zh) 2017-08-01
US20160012905A1 (en) 2016-01-14
TW201603023A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN105280224B (zh) 用以降低编程干扰的存储器装置及其编程方法
CN101405812B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
US10249382B2 (en) Determination of fast to program word lines in non-volatile memory
CN102270501B (zh) 利用编程定序器的闪存器件和系统，以及编程方法
CN102906820B (zh) 用同步耦合编程非易失性存储器
CN103843067B (zh) 用于非易失性存储器的片上动态读取
CN102985976B (zh) 包括减小其他存储单元的影响的对非易失性存储器的编程
CN102306501B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
CN110197690A (zh) 非易失性存储器器件及其操作方法
DE102013108907A1 (de) Nichtflüchtige Speichervorrichtung mit nahen/fernen Speicherzellengruppierungen und Datenverarbeitungsverfahren
US20150078098A1 (en) Nonvolatile memory device and program method thereof
CN102067233B (zh) 使用索引编程和减少的验证的非易失性存储器和方法
KR20160109906A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
TW201011763A (en) Verification process for non-volatile storage
US10147494B2 (en) Apparatus configured to program memory cells using an intermediate level for multiple data states
TWI502593B (zh) 具有分享支持電路之記憶體裝置及系統以及操作該記憶體裝置及系統之方法
US9583207B2 (en) Adaptive data shaping in nonvolatile memory
US11183250B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US10366729B2 (en) Sense circuit with two-step clock signal for consecutive sensing
CN108877854A (zh) 存储装置及其操作方法
CN109215694A (zh) 三维（3d）nand存储器的选择性的主体复位操作
CN108735253A (zh) 非易失性存储器存储系统
CN107958680A (zh) 存储器装置的边缘字线管理方法及操作存储器装置的方法
CN101640072A (zh) 闪速存储设备的编程方法
TW201539456A (zh) 堆疊式記憶體陣列裝置之感測操作

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant