CN107958680A - 存储器装置的边缘字线管理方法及操作存储器装置的方法 - Google Patents

存储器装置的边缘字线管理方法及操作存储器装置的方法 Download PDF

Info

Publication number
CN107958680A
CN107958680A CN201710560786.6A CN201710560786A CN107958680A CN 107958680 A CN107958680 A CN 107958680A CN 201710560786 A CN201710560786 A CN 201710560786A CN 107958680 A CN107958680 A CN 107958680A
Authority
CN
China
Prior art keywords
data
illusory
pattern
memory cell
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710560786.6A
Other languages
English (en)
Inventor
朴贤国
李永宅
平野诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107958680A publication Critical patent/CN107958680A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

提供了存储器装置的边缘字线管理方法及操作存储器装置的方法。所述边缘字线管理方法包括：响应于擦除命令对存储器装置执行擦除操作，随机确定虚设样式的数据，并且通过在虚设存储器单元中写入虚设样式的数据来执行后编程操作，其中，虚设存储器单元与包括在已执行擦除操作的存储器块中的单元串的主存储器单元相邻。

Description

存储器装置的边缘字线管理方法及操作存储器装置的方法
本申请要求于2016年10月18日在美国专利和商标局提交的第15/296,197号美国专利申请的权益，该美国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思涉及一种存储器装置，更具体地，涉及一种存储器装置及其边缘字线管理方法。
背景技术
存储器装置用于存储数据并且被分类为易失性存储器装置和非易失性存储器装置。在易失性存储器装置中，存储的数据在断电的情况下被擦除。然而，非易失性存储器装置在断电的情况下保持所存储的数据。作为一种非易失性存储器装置，闪存装置可以应用于便携式电话、数码相机、个人数字助理(PDA)和/或计算装置等。
发明内容
根据发明构思的示例性实施例，提供了一种存储器装置的边缘字线管理方法，所述方法包括：响应于擦除命令对存储器装置执行擦除操作，随机确定虚设样式的数据，通过在虚设存储器单元中写入虚设样式的数据来执行后编程操作，其中，所述虚设存储器单元与已经执行了擦除操作的存储器块中包括的单元串的主存储器单元相邻。
根据发明构思的示例性实施例，虚设存储器单元设置在单元串的主存储器单元与地选择晶体管之间。
根据发明构思的示例性实施例，当在存储器块中包括的单元串的地选择晶体管与主存储器单元之间设置有多个虚设存储器单元时，虚设样式的数据被写入最靠近主存储器单元的虚设存储器单元。
根据发明构思的示例性实施例，随机确定虚设样式的数据包括：将虚设样式的数据确定为在擦除操作之前从存储器块的初始设定字线读取并备份的数据。
根据发明构思的示例性实施例，随机确定虚设样式的数据包括：将虚设样式的数据确定为通过对在擦除操作之前从存储器块的初始设定字线读取的一些数据进行反转而得到的数据。
根据发明构思的示例性实施例，随机确定虚设样式的数据包括：通过使用在擦除操作的验证过程中产生的信息，将虚设样式的数据确定为从两个或更多个候选数据样式中选择的一个数据样式。
根据发明构思的示例性实施例，随机确定虚设样式的数据包括：设定至少两个候选数据样式；基于在存储器装置中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将虚设样式的数据确定为从所述至少两个候选数据样式中选择的一个数据样式。
根据发明构思的示例性实施例，随机确定虚设样式的数据包括：通过使用位线和页缓冲器的连接结构，基于在存储器装置中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将虚设样式的数据确定为随机设定的偶数位线样式或者奇数位线样式。
根据发明构思的示例性实施例，所述方法还包括：检查后编程模式的设定状态，其中，当启用后编程模式时，执行后编程操作，当禁用后编程模式时，不执行后编程操作。
根据发明构思的示例性实施例，所述方法还包括：当用于多个存储器块中的每个的编程循环计数或擦除循环计数大于初始设定的阈值时，将对应的存储器块设定为后编程模式使能状态。
根据发明构思的示例性实施例，提供了一种存储器装置的边缘字线管理方法，所述方法包括：响应于对存储器装置的空闲存储器块执行第一编程操作的编程命令随机确定虚设样式的数据，通过在虚设存储器单元中写入虚设样式的数据来执行预编程操作，其中，虚设存储器单元与包括在空闲存储器块中的单元串的主存储器单元相邻，并且在执行预编程操作之后，响应于对所述主存储器单元的所述编程命令执行编程操作。
根据发明构思的示例性实施例，虚设存储器单元设置在空闲存储器块中包括的单元串的主存储器单元与地选择晶体管之间。
根据发明构思的示例性实施例，随机确定虚设样式的数据包括：基于在一个或更多个时钟信号的某一时刻处检测的相位，将虚设样式的数据确定为从至少两个候选数据样式中选择的一个数据样式。
根据发明构思的示例性实施例，所述方法还包括：检查预编程模式的设定状态，其中，当启用预编程模式时，执行预编程操作，当禁用预编程模式时，不执行预编程操作。
根据发明构思的示例性实施例，所述方法还包括：当用于多个存储器块中的每个的编程循环计数或擦除循环计数大于初始设定的阈值时，将相应的存储器块设定为预编程模式使能状态。
根据发明构思的示例性实施例，提供了一种操作存储器装置的方法，所述方法包括：对存储器装置的单元串执行擦除操作，其中，所述单元串包括虚设存储器单元和主存储器单元；在第一虚设存储器单元中编程虚设样式的数据，其中，第一虚设存储器单元与第一主存储器单元相邻；在编程第一虚设存储器单元之后编程第一主存储器单元。
根据发明构思的示例性实施例，编程管理电路确定虚设样式的数据，其中，编程管理电路包括在存储器装置或存储器控制器中。
根据发明构思的示例性实施例，虚设样式的数据是随机数据。
根据发明构思的示例性实施例，第一虚设存储器单元设置在单元串的第一主存储器单元与地选择晶体管之间。
根据发明构思的示例性实施例，虚设存储器单元与主存储单元垂直地在单元串中彼此堆叠。
附图说明
通过参照附图详细描述发明构思的示例性实施例，将更加清楚地理解发明构思的上述和其它特征，其中：
图1是示出根据发明构思的示例性实施例的存储器系统的框图；
图2是示出根据发明构思的示例性实施例的存储器系统的框图；
图3是示出根据发明构思的示例性实施例的存储器系统的框图；
图4是示出根据发明构思的示例性实施例的存储器系统的框图；
图5是示出根据发明构思的示例性实施例包括在图1的存储器系统中的存储器装置的框图；
图6是示出根据发明构思的示例性实施例的包括在图2或图4的存储器系统中的存储器装置的框图；
图7是示出根据发明构思的示例性实施例的包括在图3的存储器系统中的存储器装置的框图；
图8示出了根据发明构思的示例性实施例的在图5至图7中示出的存储器单元阵列；
图9是根据发明构思的示例性实施例的包括在图8中示出的存储器单元阵列中的存储器块的电路图；
图10是根据发明构思的示例性实施例的包括在图8中示出的存储器单元阵列中的存储器块的电路图；
图11是根据发明构思的示例性实施例包括在图9或图10中示出的存储器块中的存储器单元的剖视图；
图12示出了根据发明构思的示例性实施例的在图1或图3中示出的存储器控制器的块配置；
图13示出了根据发明构思的示例性实施例的在图2中示出的存储器控制器的块配置；
图14示出了根据发明构思的示例性实施例的在图4中示出的存储器控制器的块配置；
图15示出了在根据发明构思的示例性实施例禁用后编程模式或预编程模式的情况下，包括在图9或图10中示出的存储器块中的一个单元串中的初始编程状态；
图16示出了在根据发明构思的示例性实施例禁用后编程模式或预编程模式的情况下，存储器块中的基于字线的存储器单元在编程运行基础上的阈值电压变化；
图17A-图17C示出了在根据发明构思的示例性实施例启用后编程模式或预编程模式的情况下，针对包括在图9或图10示出的存储器块中的一个单元串进行擦除操作之后的编程处理；
图18示出了在根据发明构思的示例性实施例启用后编程模式或预编程模式的情况下，存储器块中的基于字线的存储器单元在编程运行基础上的阈值电压变化；
图19是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作或预编程操作的虚设样式的数据的方法的图；
图20是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作的虚设样式的数据的方法的图；
图21是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作或预编程操作的虚设样式的数据的方法的图；
图22A-图22C是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作的虚设样式的数据的方法的图；
图23示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图；
图24示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图；
图25示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图；
图26示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图；
图27是示出被应用于存储器卡系统的根据发明构思的示例性实施例的存储器系统的框图；
图28是示出包括根据发明构思的示例性实施例的存储器系统的计算系统的框图；
图29是示出被应用于固态盘(SSD)系统的根据发明构思的示例性实施例的存储器系统的框图。
具体实施方式
在下文中，将参照附图详细描述发明构思的示例性实施例。然而，发明构思可以以不同的形式实施并且不应被解释为受限于这里阐述的实施例。相同的附图标记在整个说明书中可以指代相同的元件。在附图中，为了清楚起见，可以夸大或缩小每个结构的尺寸。附图中示出的所有元件可以由电路组成。除非相反，否则单数形式的术语可以包括复数形式。
图1是示出根据发明构思的示例性实施例的存储器系统100A的框图。
如图1所示，存储器系统100A可以包括存储器装置10A和存储器控制器20A。存储器装置10A可以包括存储器单元阵列11和后编程管理器12-1A。
存储器单元阵列11可以包括分别设置在多条字线与多条位线相交的多个区域中的多个存储器单元。在发明构思的示例性实施例中，多个存储器单元可以是闪存单元。例如，存储器单元阵列11可以是NAND闪存单元阵列或NOR闪存单元阵列。在下文中，将对多个存储器单元为闪存单元的情况进行描述。
存储器单元阵列11可以具有多个存储器单元彼此串联连接的串结构。例如，在多个单元串中的每个单元串中，地选择晶体管、一个或更多个虚设存储器单元、多个主存储器单元以及串选择晶体管可以串联连接在公共源极线CSL与位线BL之间。一个或更多个虚设存储器单元可以设置在地选择晶体管与多个主存储器单元之间，从而减小公共源极线CSL对主存储器单元的耦合影响。换言之，可以将虚设存储器单元设置在主存储器单元的边缘中。
作为另一示例，在每个单元串中，地选择晶体管、一个或更多个虚设存储器单元、多个主存储器单元、一个或更多个虚设存储器单元以及串选择晶体管可以串联连接在公共源极线CSL与位线BL之间。
此外，在每个单元串中，可以按照从最靠近与全局源极线GSL连接的地选择晶体管的存储器单元到距离该地选择晶体管更远的存储器单元的次序对多个存储器单元编程，从而使后样式依赖性(back pattern dependency)最小化。在下文中，可以将全局源极线GSL称为地选择线。
例如，存储器单元阵列11可以具有二维(2D)平面NAND闪存单元结构。作为另一个示例，存储器单元阵列11可以具有三维(3D)垂直NAND(VNAND)闪存单元结构。
在本实施例中，具有3D结构的存储器单元阵列11可以单片地形成在存储器单元的阵列的一个或更多个物理级中，存储器单元具有设置在硅基底上的有源区和与每个存储器单元的操作相关联的电路。相关联的电路可以设置在基底上或基底中。术语“单片地”可以表示存储器单元阵列11的每个级的层直接沉积在存储器单元阵列11的每个下级的层上。
在发明构思的示例性实施例中，具有3D结构的存储器单元阵列11可以包括按照使至少一个存储器单元设置在另一存储器单元上的次序布置在垂直方向上的多个NAND串。所述至少一个存储器单元可以包括电荷捕获层。第7,679,133号、第8,553,466号，第8,654,587号和第8,559,235号美国专利以及第2011/0233648号美国专利申请公开了一种3D存储器阵列的元件，其包括多个级，并且多个级之间共享字线和/或位线。上述专利文献的全部内容通过引用包含于此。
后编程管理器12-1A可以包括用于执行图23或图24中示出的存储器装置10A的边缘字线管理方法的硬件或软件。
后编程管理器12-1A可以基于从存储器控制器20A接收到的擦除命令来终止擦除操作，然后可以执行在与已执行擦除操作的存储器块的主存储器单元相邻的虚设存储器单元中写入随机虚设样式的数据的后编程操作。例如，后编程管理器12-1A可以执行擦除操作，然后可以执行在与已执行擦除操作的存储器块中包括的单元串的主存储器单元相邻的虚设存储器单元中写入虚设样式的数据的后编程操作。
例如，通过后编程操作写入虚设样式的数据的虚设存储器单元可以设置在单元串的主存储器单元与地选择晶体管之间。例如，如果在包括在存储器块中的单元串的主存储器单元与地选择晶体管之间设置有多个虚设存储器单元，则后编程管理器12-1A可以在与主存储器单元最邻近的虚设存储器单元中执行写入虚设样式的数据的操作。
后编程管理器12-1A可以随机地确定用于后编程的虚设样式的数据。例如，当在连接到虚设字线的所有虚设存储器单元中编程0时，主存储器单元可以编程N(其中N是等于或大于1的整数)次，在这种情况下，每个虚设存储器单元可以编程2N次。当这种情况发生时，每个虚设存储器单元可能变成最差存储器单元，从而对相邻的主存储器单元施加负面影响。然而，当随机地确定虚设样式的数据时，可以限制虚设存储器单元的负面影响。
例如，后编程管理器12-1A可以将在擦除操作之前通过将要被擦除的存储器块的初始设定字线而读取并备份的数据确定为虚设样式的数据。作为另一示例，后编程管理器12-1A可以将在擦除操作之前通过随机确定的存储器块的初始设定字线而读取的数据确定为虚设样式的数据。作为另一实施例，后编程管理器12-1A可以将在擦除操作之前通过随机确定的存储器块的初始设定字线而读取的数据中的一些数据进行反转而获得的数据确定为虚设样式的数据。作为另一示例，后编程管理器12-1A可以通过使用在擦除操作的验证处理操作中产生的信息，将从两个或更多个候选数据样式中选择的一个数据样式确定为虚设样式的数据。作为另一示例，后编程管理器12-1A可以设定至少两个候选数据样式，并且可以基于在存储器装置10A中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将从至少两个候选数据样式中选择的一个数据样式确定为虚设样式的数据。
如上所述，存储器装置10A的后编程管理器12-1A可以产生虚设样式的数据，因此，可以不从存储器控制器20A提供用于后编程操作的虚设样式的数据。
当启用后编程模式时，后编程管理器12-1A可以执行后编程操作。当禁用后编程模式时，后编程管理器12-1A可以控制存储器装置10A的后编程操作使得不执行后编程操作。例如，如果每个存储器块的编程/擦除循环计数大于初始设定的阈值，则后编程管理器12-1A可以将对应的存储器块设定为后编程模式使能状态。
存储器控制器20A可以对存储器装置10A执行控制操作。例如，存储器控制器20A可以产生用于控制存储器装置10A的地址ADDR、命令CMD和控制信号CTRL。此外，存储器控制器20A可以将地址ADDR、命令CMD和控制信号CTRL提供到存储器装置10A以控制对存储器装置10A进行的编程(或写入)操作、读取操作和擦除操作。此外，可以在存储器控制器20A与存储器装置10A之间发送或接收用于编程操作的数据DATA和读取的数据DATA。
图2是示出根据发明构思的示例性实施例的存储器系统100B的框图。
如图2所示，存储器系统100B可以包括存储器装置10B和存储器控制器20B。存储器装置10B可以包括存储器单元阵列11，存储器控制器20B可以包括后编程管理器21。
以上已经参照图1描述了存储器装置10B的存储器单元阵列11，因此不提供它的重复说明。
在图1的实施例中，后编程管理器12-1A设置在存储器装置10A中，但是在图2的实施例中，后编程管理器21设置在存储器控制器20B中。
存储器控制器20B可以对存储器装置10B执行控制操作。例如，存储器控制器20B可以产生用于控制存储器装置10B的地址ADDR、命令CMD和控制信号CTRL。此外，存储器控制器20B可以将地址ADDR、命令CMD和控制信号CTRL提供到存储器装置10B以控制对存储器装置10B进行的编程(或写入)操作、读取操作和擦除操作。此外，可以在存储器控制器20B与存储器装置10B之间发送或接收用于编程操作的数据DATA和读取的数据DATA。
后编程管理器21可以包括用于执行图23或图24中示出的存储器装置10B的边缘字线管理方法的硬件或软件。
后编程管理器21可以终止对存储器装置10B的擦除操作，然后可以向存储器装置10B发送用于执行在与已执行擦除操作的存储器块的主存储器单元相邻的虚设存储器单元中写入随机虚设样式的数据的后编程操作的编程命令、地址和随机虚设样式的数据。
例如，后编程管理器21可以执行擦除操作，并且选择连接到与包括在已执行擦除操作的存储器块中的单元串的主存储器单元相邻的虚设存储器单元的虚设字线。后编程管理器21可以向存储器装置10B发送用于在与被选择的虚设字线连接的虚设存储器单元中编程随机虚设样式的数据的编程命令、地址和数据。
例如，后编程管理器21可以选择与设置在单元串的地选择晶体管与主存储器单元之间的虚设存储器单元相连接的虚设字线。后编程管理器21可以向存储器装置10B发送用于在与被选择的虚设字线连接的虚设存储器单元中编程随机虚设样式的数据的编程命令、地址和数据。
例如，如果在单元串的地选择晶体管与主存储器单元之间设置有多个虚设存储器单元，则后编程管理器21可以选择与最邻近于主存储器单元的虚设存储器单元相连接的虚设字线。后编程管理器21可以向存储器装置10B发送用于在与被选择的虚设字线连接的虚设存储器单元中编程随机虚设样式的数据的编程命令、地址和数据。
后编程管理器21可以随机确定用于后编程的虚设样式的数据并且可以将随机确定的虚设样式的数据发送到存储器装置10B。例如，后编程管理器21可以将在擦除操作之前通过将要被擦除的存储器块的初始设定字线而读取的数据确定为虚设样式的数据。作为另一示例，后编程管理器21可以将在擦除操作之前通过随机确定的存储器块的初始设定字线而读取的数据确定为虚设样式的数据。作为另一示例，后编程管理器21可以将在擦除操作之前通过随机确定的存储器块的初始设定字线而读取的数据中的一些数据进行反转获得的数据确定为虚设样式的数据。作为另一示例，后编程管理器21可以通过使用在擦除操作的验证处理操作中产生的信息，将从两个或更多个候选数据样式中选择的一个数据样式确定为虚设样式的数据。作为另一示例，后编程管理器21可以设定至少两个候选数据样式，并且可以基于在存储器装置10B中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将从至少两个候选数据样式中选择的一个数据样式确定为虚设样式的数据。
当启用后编程模式时，后编程管理器21可以执行后编程操作。当禁用后编程模式时，后编程管理器21可以控制存储器装置10B的后编程操作使得后编程操作不执行。例如，如果用于每个存储器块的编程/擦除循环计数大于初始设定的阈值，则后编程管理器21可以将对应的存储器块设定为后编程模式使能状态。
图3是示意性地示出了根据发明构思的示例性实施例的存储器系统100C的框图。
如图3所示，存储器系统100C可以包括存储器装置10C和存储器控制器20C。存储器装置10C可以包括存储器单元阵列11和预编程管理器12-1C。
上面已经参照图1描述了存储器装置10C的存储器单元阵列11，因此不提供它的重复说明。此外，存储器控制器20C可以执行与图1的存储器控制器20A基本相同的操作，因此，不提供它的重复说明。
预编程管理器12-1C可以包括用于执行图25或图26中示出的存储器装置10C的边缘字线管理方法的硬件或软件。
当从存储器控制器20C接收到用于对存储器装置10C的空闲存储器块执行第一编程操作的编程命令时，预编程管理器12-1C可以控制存储器装置10C以执行在与所述空闲存储器块中包括的单元串的主存储器单元相邻的虚设存储器单元中写入随机虚设样式的数据的预编程操作，然后再运行所述编程命令。这里，空闲存储器块表示在执行了擦除操作之后还没有被写入的空的存储器块。
换言之，预编程管理器12-1C可以在针对空闲存储器块执行第一编程操作之前，执行在与所述空闲存储器块中包括的单元串的主存储器单元相邻的虚设存储器单元中写入随机虚设样式的数据的预编程操作。
例如，通过预编程操作写入虚设样式的数据的虚设存储器单元可以设置在地选择晶体管与主存储器单元之间。例如，如果包括在存储器块中的单元串的地选择晶体管与主存储器单元之间设置有多个虚设存储器单元，则预编程管理器12-1C可以在与主存储器单元最相邻的虚设存储器单元中执行写入虚设样式的数据的操作。
预编程管理器12-1C可以随机地确定用于预编程的虚设样式的数据。例如，预编程管理器12-1C可以设定至少两个候选数据样式，并且可以基于在存储器装置10C中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将从至少两个候选数据样式中选择的一个数据样式确定为虚设样式的数据。
如上所述，存储器装置10C的预编程管理器12-1C可以产生虚设样式的数据，因此，可以不从存储器控制器20C提供用于预编程操作的虚设样式的数据。
当启用预编程模式时，预编程管理器12-1C可以执行预编程操作。当禁用预编程模式时，预编程管理器12-1C可以控制存储器装置10C的预编程操作从而不执行预编程操作。例如，如果每个存储器块的编程/擦除循环计数大于初始设定的阈值，则预编程管理器12-1C可以将对应的存储器块设定为预编程模式使能状态。
图4是示出根据发明构思的示例性实施例的存储器系统100D的框图。
如图4所示，存储器系统100D可以包括存储器装置10D和存储器控制器20D。存储器装置10D可以包括存储器单元阵列11，存储器控制器20D可以包括预编程管理器22。
上面已经参照图1描述了存储器装置10D的存储器单元阵列11，因此不提供它的重复说明。
在图3的实施例中，预编程管理器12-1C设置在存储器装置10C中，但是在图4的实施例中，预编程管理器22设置在存储器控制器20D中。
存储器控制器20D可以对存储器装置10D执行控制操作。例如，存储器控制器20D可以产生用于控制存储器装置10D的地址ADDR、命令CMD和控制信号CTRL。此外，存储器控制器20D可以将地址ADDR、命令CMD和控制信号CTRL提供到存储器装置10D以控制对存储器装置10D进行的编程(或写入)操作、读取操作和擦除操作。此外，可以在存储器控制器20D与存储器装置10D之间发送或接收用于编程操作的数据DATA和读取的数据DATA。
预编程管理器22可以包括用于执行图25或图26中示出的存储器装置10D的边缘字线管理方法的硬件或软件。
预编程管理器22可以在针对空闲存储器块执行第一预编程操作之前，向存储器装置10D发送用于执行在与所述空闲存储器块中包括的单元串的主存储器单元相邻的虚设存储器单元中写入随机虚设样式的数据的预编程操作的编程命令、地址和随机虚设样式的数据。
例如，预编程管理器22可以选择连接到设置在单元串的地选择晶体管与主存储器单元之间的虚设存储器单元的虚设字线。预编程管理器22可以向存储器装置10D发送用于在连接到所选择的虚设字线的虚设存储器单元中编程随机虚设样式的数据的编程命令、地址和数据。
例如，如果在单元串的地选择晶体管与主存储器单元之间设置有多个虚设存储器单元，则预编程管理器22可以选择与最邻近于主存储器单元的虚设存储器单元相连接的虚设字线。预编程管理器22可以向存储器装置10D发送用于在连接到所选择的虚设字线的虚设存储器单元中编程随机虚设样式的数据的编程命令、地址和数据。
预编程管理器22可以随机确定用于预编程的虚设样式的数据。例如，预编程管理器22可以设定至少两个候选数据样式，并且可以基于在存储器装置10D中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将从至少两个候选数据样式中选择的一个数据样式确定为虚设样式的数据。
当启用预编程模式时，预编程管理器22可以执行预编程操作。当禁用预编程模式时，预编程管理器22可以控制存储器装置10D的预编程操作，从而不执行预编程操作。例如，如果每个存储器块的编程/擦除循环计数大于初始设定的阈值，则预编程管理器22可以将对应的存储器块设定为预编程模式使能状态。
图5是示出根据发明构思的示例性实施例的包括在图1的存储器系统100A中的存储器装置10A的框图。
参照图5，存储器装置10A可以包括存储器单元阵列11、控制逻辑12A、电压发生器13、行解码器14和页缓冲器15。存储器装置10A可以可选地使用只读存储器(ROM)16A。例如，将被用作虚设样式的多段候选数据可以在制造过程中存储在ROM 16A中。作为另一示例，可以使用从存储器单元阵列11读取并存储在页缓冲器15中的数据而不使用ROM 16A来确定虚设样式的数据。作为另一示例，可以通过使用位线和页缓冲器15的连接结构将在偶数/奇数位线中被生成为不同逻辑值的数据样式确定为虚设样式的数据。在下文中，将详细描述包括在存储器装置10A中的元件。
存储器单元阵列11可以连接到一条或更多条串选择线SSL、多条字线WL和一条或更多条地选择线GSL，并且还可以连接到多条位线BL。存储器单元阵列11可以包括分别设置在多条字线WL与多条位线BL相交的多个区域中的多个存储器单元。多条字线WL可以包括多条主字线MWL和一条或更多条虚设字线DWL。一条或更多条虚设字线DWL可以增强主字线MWL的数据可靠性。
当向存储器单元阵列11施加擦除电压时，多个存储器单元MC可以处于擦除状态。当向存储器单元阵列11施加编程电压时，多个存储器单元MC可以处于编程状态。在这种情况下，每个存储器单元MC可以具有基于阈值电压划分的第一编程状态P1至第n编程状态Pn和擦除状态中的一个状态。
这里，n可以是等于或大于2的自然数。例如，如果每个存储器单元MC是两位级单元，则n可以是3。作为另一示例，如果每个存储器单元MC是三位级单元，则n可以是7。作为另一示例，如果每个存储器单元MC是四位级单元，则n可以是15。如上所述，多个存储器单元MC可以包括多级单元。然而，发明构思不限于此。在发明构思的示例性实施例中，多个存储器单元MC可以包括单级单元。
控制逻辑12A可以基于从存储器控制器20A接收的命令CMD、地址ADDR和控制信号CTRL而输出用于在存储器单元阵列11中写入数据、从存储器单元阵列11读取数据或者擦除存储器单元阵列11的各种控制信号。因此，控制逻辑12A可以控制存储器装置10A的各种操作。
控制逻辑12A可以包括后编程管理器12-1A。后编程管理器12-1A可以基于擦除命令终止擦除操作，然后可以输出用于执行在与已执行擦除操作的存储器块的主存储器单元相邻的虚设存储器单元中写入虚设样式的数据的后编程操作的各种控制信号。
从控制逻辑12A输出的各种控制信号可以被提供至电压发生器13、行解码器14和页缓冲器15。例如，控制逻辑12A可以将电压控制信号CTRL_vol提供至电压发生器13，将行地址X_ADDR提供至行解码器14并且将列地址Y_ADDR提供至页缓冲器15。
电压发生器13可以基于电压控制信号CTRL_vol产生用于对存储器单元阵列11执行编程操作、读取操作和擦除操作的各种电压。例如，电压发生器13可以产生用于驱动多条字线WL的第一驱动电压VWL、用于驱动多条串选择线SSL的第二驱动电压VSSL以及用于驱动多条地选择线GSL的第三驱动电压VGSL。
在这种情况下，第一驱动电压VWL可以是编程电压(或写入电压)、读取电压、擦除电压、通过电压或编程验证电压。此外，第二驱动电压VSSL可以是串选择电压，例如，导通电压或截止电压。此外，第三驱动电压VGSL可以是地选择电压，例如，导通电压或截止电压。
行解码器14可以通过多条字线WL连接到存储器单元阵列11并且可以响应于从控制逻辑12A接收的行地址X_ADDR而激活多条字线WL中的一些字线WL。例如，在读取操作中，行解码器14可以将读取电压施加到所选择的字线并且可以将通过电压施加到未选择的字线。
在编程操作中，行解码器14可以将编程电压施加到所选择的字线，并且可以将通过电压施加到未选择的字线。
此外，在擦除操作中，行解码器14可将擦除电压(例如，0V)施加到字线WL并且可以使串选择线SSL和地选择线GSL浮置。
页缓冲器15可以通过多条位线BL连接到存储器单元阵列11。例如，在读取操作中，页缓冲器15可以用作读出放大器来输出存储在存储器单元阵列11中的数据DATA。此外，在编程操作中，页缓冲器15可以作为写入驱动器来操作以把将要被存储在存储器单元阵列11中的数据DATA输入至存储器单元阵列11。
图6是示出根据发明构思的示例性实施例的包括在图2或图4的存储器系统100B或100D中的存储器装置10B或10D的框图。
参照图6，存储器装置10B或10D可以包括存储器单元阵列11、控制逻辑12、电压发生器13、行解码器14和页缓冲器15。已经在上面参照图6描述了存储器单元阵列11、电压发生器13、行解码器14和页缓冲器15，因此不提供它们的重复说明。
此外，控制逻辑12可以具有省略了图5中示出的控制逻辑12A的后编程管理器12-1A的配置。控制逻辑12可以基于从存储器控制器20B(或20D)接收的命令CMD、地址ADDR和控制信号CTRL而输出用于在存储器单元阵列11中写入数据、从存储器单元阵列11读取数据或者擦除存储器单元阵列11的各种控制信号。因此，控制逻辑12可以控制存储器装置10B或10D的各种操作。
图7是示出根据发明构思的示例性实施例的包括在图3的存储器系统100C中的存储器装置10C的框图。
参照图7，存储器装置10C可以包括存储器单元阵列11、控制逻辑12C、电压发生器13、行解码器14和页缓冲器15。存储器装置10C可以可选地使用ROM 16C。例如，将被用作虚设样式的多段候选数据可以在制造过程中存储在ROM 16C中。作为另一示例，可以使用从存储器单元阵列11读取并存储在页缓冲器15中的数据而不使用ROM 16C来确定虚设样式的数据。作为另一示例，可以通过使用位线和页缓冲器15的连接结构将在偶数位线/奇数位线中被生成为不同逻辑值的数据样式确定为虚设样式的数据。已经在上面参考图5描述了存储器单元阵列11、电压发生器13、行解码器14和页缓冲器15，因此不提供它们的重复描述。
控制逻辑12C可以基于从存储器控制器20C接收的命令CMD、地址ADDR和控制信号CTRL而输出用于在存储器单元阵列11中写入数据、从存储器单元阵列11读取数据或者擦除存储器单元阵列11的各种控制信号。因此，控制逻辑12C可以控制存储器装置10C的各种操作。
控制逻辑12C可以包括预编程管理器12-1C。预编程管理器12-1C可以基于擦除命令终止擦除操作，然后可以输出用于执行在与已执行擦除操作的存储器块的主存储器单元相邻的虚设存储器单元中写入随机虚设样式的数据的后编程操作的各种控制信号。
图8示出了根据发明构思的示例性实施例的在图5至图7中示出的存储器单元阵列11。
参照图8，存储器单元阵列11可以是闪存单元阵列。在这种情况下，存储器单元阵列11可以包括a个(其中a是等于或大于2的整数)存储器块BLK1至BLKa。存储器块BLK1至BLKa中的每个可以包括b个(其中b是等于或大于2的整数)页PAGE1至PAGEb。页PAGE1至PAGEb中的每个可以包括c个(其中c是等于或大于2的整数)扇区SEC1至SECc。在图8中，为了便于说明，仅将存储器块BLK1示出为包括页PAGE1至PAGEb和扇区SEC1至SECc。然而，其他存储器块BLK2至BLKa可以各自具有与存储器块BLK1的结构相同的结构。
图9是示出根据发明构思的示例性实施例的包括在图8中示出的存储器单元阵列中的存储器块BLK1的电路图。
参照图9，第一存储器块BLK1可以是具有垂直结构的NAND闪速存储器，并且图8中示出的存储器块BLK1至BLKa中的每个可以如图9中所示来实施。例如，第一存储器块BLK1可以包括八个存储器单元彼此串联的d个(其中d是等于或大于2的整数)单元串STR。每个单元串STR可以包括分别连接到彼此串联连接的存储器单元的两端的串选择晶体管SST和地选择晶体管GST。这里，可以把一个单元串中包括的八个存储器单元当中的与地选择晶体管GST相邻的一个或更多个的存储器单元均设定为虚设存储器单元。地选择晶体管GST可以连接到地选择线GSL，串选择晶体管SST可以连接到串选择线SSL。
在图9的实施例中，与地选择晶体管GST相邻的两个存储器单元均可以被设定为虚设存储器单元。因此，一个单元串中包括的八个存储器单元中的六个可以被设定为主存储器单元MMC。作为另一示例，可以在串选择晶体管SST与主存储器单元MMC之间添加一个或更多个虚设存储器单元DMC。
此外，虚设字线DWL可以连接到虚设存储器单元DMC，主字线MWL可以连接到主存储器单元MMC。如上所述，虚设存储器单元DMC1和DMC2可以设置在地选择晶体管GST与多个主存储器单元MMC1至MMC6之间以减小公共源极线CSL对主存储器单元MMC的耦合影响。换言之，可以在主存储器单元MMC的边缘中设置一个或更多个虚设存储器单元DMC。
这里，可以根据发明构思的示例性实施例来不同地改变单元串STR的数量、虚设字线DWL(例如DWL1和DWL2)的数量、主字线MWL(例如WL1至WL6)的数量以及位线BL(例如BL1至BLd)的数量。
具有如图9所示的结构的NAND闪速存储器可以以一个存储器块为单位来擦除并可以由与每条字线对应的页为单位来编程。例如，如果存储器单元是单级单元，则一个页可以对应于每条字线。作为另一示例，如果存储器单元是多级单元或三级单元，则多个页可以对应于每条字线。
图10是示出根据发明构思的示例性实施例的包括在图8中示出的存储器单元阵列中的存储器块的电路图。
图10是示出包括在图8中示出的存储器单元阵列中的存储器块的另一示例BLK1'的电路图。
参照图10，第一存储器块BLK1'可以是具有垂直结构的NAND闪速存储器，并且图8中示出的存储器块BLK1至BLKa中的每个可以如图10所示来实施。例如，第一存储器块BLK1'可以包括多个单元串STR11至STR33、多条字线DWL1、DWL2和WL1至WL6、多条位线BL1至BL3、地选择线GSL、多条串选择线SSL1至SSL3以及公共源极线CSL。这里，可以根据发明构思的示例性实施例来不同地改变单元串的数量、字线的数量、位线的数量、地选择线的数量和串选择线的数量。
单元串STR11至STR33可以连接在位线BL1至BL3与公共源极线CSL之间。每个单元串(例如，STR11)可以包括彼此串联连接的串选择晶体管SST、多个存储器单元DMC(例如，DMC1和DMC2)和MMC(例如，MMC1至MMC6)以及地选择晶体管GST。
在图10的实施例中，每个单元串中与地选择晶体管GST相邻的两个存储器单元可以均被设定为虚设存储器单元DMC。因此，包括在一个单元串中的八个存储器单元中的六个可以均被设定为主存储器单元MMC。作为另一示例，可以在串选择晶体管SST与主存储器单元MMC之间添加一个或更多个虚设存储器单元DMC。
串选择晶体管SST可以连接到串选择线SSL1至SSL3。多个存储器单元MMC和DMC可以分别连接到与其对应的多条字线WL和DWL。地选择晶体管GST可以连接到地选择线GSL。串选择晶体管SST可以连接到与其相对应的位线，地选择晶体管GST可以连接到公共源极线CSL。
相同高度的字线(例如，WL1)可以共同连接，串选择线SSL1至SSL3可以彼此间隔开。当对连接到字线WL1并包括在多个单元串NS11至NS13中的多个存储器单元编程时，可以选择字线WL1和串选择线SSL1。
图11是示出包括在图9或图10中示出的存储器块中的存储器单元的剖视图。这里，存储器单元可以是虚设存储器单元DMC或主存储器单元MMC。
参照图11，存储器单元可以包括沟道区域1、电荷存储层2以及控制栅极(CG)3。例如，可以利用作为导体的浮置栅极来实施电荷存储层2，具有这种结构的存储器单元可以被称为浮置栅极结构单元。作为另一示例，可以利用非导体(例如，SiN)来实施电荷存储层2，具有这种结构的存储器单元可以被称为电荷捕获闪存(CTF)单元。
为了对存储器单元执行编程操作，可以向控制栅极3施加相对高的编程电压，并且可以向沟道区域1施加相对低的电压(例如，0V)。基于这样的偏置条件，可以在从控制栅极3到沟道区域1的方向上产生电场。因此，电荷(例如，电子)可以沿箭头P方向(从沟道区域1的方向到电荷存储层2)移动，因此存储器单元可以被编程。
此外，为了对存储器单元执行擦除操作，可以向控制栅极3施加相对低的电压(例如，0V)，并且可以向沟道区域1施加相对高的编程电压。基于这样的偏置条件，可以在从沟道区域1到控制栅极3的方向上产生电场。因此，电荷(例如，电子)可以沿箭头E方向(从电荷存储层2到沟道区域1的方向)移动，因此存储器单元可以被擦除。
图12示出了根据发明构思的示例性实施例的在图1或图3中示出的存储器控制器20A或20C的块配置。
如图12所示，存储器控制器20A或20C可以包括处理器210A、随机存取存储器(RAM)220A、主机接口230，存储器接口240和总线250。
存储器控制器20的元件可以通过总线250彼此电连接。
处理器210A可以通过使用存储在RAM 220A中的编程代码和数据来控制存储器系统100A或100C的操作。例如，处理器210A可以用微处理器或中央处理单元(CPU)来实施。在初始化存储器系统100A或100C时，处理器210A可以从存储器装置10A或10C读取用于控制由存储器系统100A或100C执行的操作的编程代码和数据，并且可以将所述编程代码和数据加载到RAM 220A中。
处理器210A可以在读取操作中向存储器装置10A或10C提供读取命令和地址，在编程操作中向存储器装置10A或10C提供编程命令、地址和数据并且在擦除操作中向存储器装置10A或10C提供擦除命令和地址。此外，处理器210A可以通过使用存储在RAM 220A中的系统数据将从主机接收的逻辑地址转换为物理地址。
主机接口230可以包括用于与连接到存储器系统100A或100C的主机交换数据的数据交换协议并且可以将存储器系统100A或100C连接到主机。可以用高级技术附件(ATA)接口、串行ATA(SATA)接口、并行ATA(PATA)接口、通用串行总线(USB)、串行连接的小型计算机系统(SAS)接口、小型计算机系统接口(SCSI)、嵌入式多媒体卡(eMMC)接口或者通用闪速存储(UFS)接口来实施主机接口230。然而，本实施例不限于此。主机接口230可以从主机接收命令、地址和数据，或者可以根据处理器210A的控制将数据发送到主机。
存储器接口240可以电连接到存储器装置10A或10C。存储器接口240可以向存储器装置10A或10C发送命令、地址和数据，或者可以根据处理器210A的控制从存储器装置10A或10C接收数据。存储器接口240可以被配置为支持NAND闪速存储器或NOR闪速存储器。存储器接口240可以被配置为通过多个通道执行软件或硬件交错操作。
图13示出了根据发明构思的示例性实施例的在图2中示出的存储器控制器20B的块配置。
如图13所示，存储器控制器20B可包括处理器210B、RAM 220B、主机接口230、存储器接口240和总线250。
用于控制由存储器系统100B执行的操作的编程代码和数据可以存储在RAM 220B中。例如，在初始化存储器系统100B时，处理器210B可以从存储器装置10B读取用于控制由存储器系统100B执行的操作的编程代码和数据，并且可以将编程代码和数据加载到RAM220B中。特别地，RAM 220B可以存储用于执行后编程管理操作的编程代码(PC1)220-1。
处理器210B可以通过使用存储在RAM 220B中的编程代码和数据来控制存储器系统100B的操作。例如，处理器210B可以通过使用存储在RAM 220B中的编程代码(PC1)220-1来执行图2的后编程管理器21的操作。例如，处理器210B可以通过使用存储在RAM 220B中的编程代码(PC1)220-1来执行图23或图24中示出的存储器装置的边缘字线管理方法。
已经在上面参照图12描述了主机接口230、存储器接口240以及总线250，因此不提供它们的重复描述。
图14示出了根据发明构思的示例性实施例的在图4中示出的存储器控制器20D的块配置。
如图14所示，存储器控制器20D可包括处理器210D、RAM 220D、主机接口230、存储器接口240和总线250。
用于控制由存储器系统100D执行的操作的编程代码和数据可以存储在RAM 220D中。例如，在初始化存储器系统100D时，处理器210D可以从存储器装置10D读取用于控制由存储器系统100D执行的操作的编程代码和数据，并且可以将编程代码和数据加载到RAM220D中。特别地，RAM 220D可以存储用于执行预编程管理操作的编程代码(PC2)220-2。
处理器210D可以通过使用存储在RAM 220D中的编程代码和数据来控制存储器系统100D的操作。例如，处理器210D可以通过使用存储在RAM 220D中的编程代码(PC2)220-2来执行图4的预编程管理器22的操作。例如，处理器210D可以通过使用存储在RAM 220D中的编程代码(PC2)220-2来执行图25或图26中示出的存储器装置的边缘字线管理方法。
已经在上面参照图12描述了主机接口230、存储器接口240以及总线250，因此不提供它们的重复描述。
图15示出了根据发明构思的示例性实施例的在禁用后编程模式或预编程模式的情况下，包括在图9或图10示出的存储器块中的一个单元串中的初始编程状态。
参照图15，单元串可以具有多个存储器单元彼此串联连接的串结构。例如，两个虚设存储器单元DMC1和DMC2可以设置在地选择晶体管GST与主存储器单元MMC1之间，从而减小公共源极线CSL对主存储器单元MMC的影响。此外，可以按照从最靠近地选择线GSL的存储器单元到距离地选择线GSL更远的存储器单元的次序对多个存储器单元编程。在图15中，虚设存储器单元DMC1和DMC2可以分别连接到虚设字线DWL1和DWL2。
因此，可以在禁用后编程模式或预编程模式的情况下执行擦除操作，然后可以对最靠近于地选择线GSL的主存储器单元MMC1执行初始编程操作。换言之，可以对在擦除操作之后首先连接到字线WL1的主存储器单元MMC1进行编程(P_1PGM)。
根据发明构思的示例性实施例，图16中示出了在禁用后编程模式或预编程模式的情况下，基于字线的存储器单元在编程运行基础上的阈值电压变化。
参照图16，可以看出，与连接到主字线WL2至WLn(其中n是等于或大于3的整数)的存储器单元的编程状态P1的阈值电压变化相比，连接到主字线WL1的存储器单元的编程状态P1的阈值电压变化朝向擦除状态E0的阈值电压偏移。由于主字线WL1在相邻的页全部被擦除的状态下编程，所以大多数被捕获的电荷会被用于在擦除操作之后首先对主字线WL1的页进行编程。依此原因，如图16所示，连接到主字线WL1的存储器单元的可靠性在单元串中是最低的。
图17A至图17C示出了根据发明构思的示例性实施例的在启用后编程模式或预编程模式的情况下，针对包括在图9或图10示出的存储器块中的一个单元串进行擦除操作之后的编程处理。
图17A示出了已执行擦除操作的存储器块中包括的单元串中包含的虚设存储器单元DMC和主存储器单元MMC中的每一个的状态。换言之，执行擦除操作之后的主字线WL1至WLn的主存储器单元MMC1至MMCn以及连接到虚设字线DWL1和DWL2的虚设存储器单元DMC1和DMC2都可以具有擦除状态E0的阈值电压。
图17B示出了当在擦除操作之后执行后编程模式或预编程模式时，在与单元串的主存储器单元相邻的虚设存储器单元DMC2中编程虚设样式的数据的状态。换言之，在执行了擦除操作之后，对主字线WL1至WLn执行编程操作之前，可以在连接到与主字线WL1相邻的虚设字线DWL2的虚设存储器单元DMC2中编程虚设样式的数据(P_1')。
图17C示出了在执行后编程模式或预编程模式之后，将单元串的第一主存储器单元MMC1编程到状态P_1PGM。换言之，图17C示出了下列状态：在执行擦除操作之后，通过后编程操作或预编程操作对连接到与主字线WL1相邻的虚设字线DWL2的虚设存储器单元DMC2编程，并且随后对连接到主字线WL1的主存储器单元MMC1编程。
根据发明构思的示例性实施例，在图18中示出了在启用后编程模式或预编程模式的情况下，存储器块中的基于字线的存储器单元在编程运行基础上的阈值电压变化。
参照图18，可以看出，与连接到主字线WL1～WLn(其中n为等于或大于3的整数)的存储器单元的编程状态P1的阈值电压变化相比，连接到已通过后编程操作或预编程操作而编程的虚设字线DWL2的存储器单元的编程状态P1的阈值电压变化朝向擦除状态E0的阈值电压偏移。由于虚设字线DWL2在相邻的页全部被擦除的状态下编程，所以大多数被捕获的电荷会被用于在擦除操作之后首先对虚设字线DWL2的页进行编程。依此原因，如图18所示，连接到虚设字线DWL2的存储器单元的可靠性在单元串中最低，但是连接到第一主字线WL1的存储器单元的可靠性增强。
换言之，通过在擦除操作之后经由后编程操作或预编程操作对连接到虚设字线DWL2的存储器单元执行编程操作来增强连接到主字线WL1至WLn的存储器单元的可靠性。
作为参考，可以使将要被编程的输入数据随机化，然后可以将该输入数据编程到与主字线连接的存储器单元中。例如，如果在虚设字线DWL2中编程的虚设样式的数据在所有位中全部为0，则在主存储器单元正在被编程N次的期间内经过2N次编程操作而连接到虚设字线DWL2的每个虚设存储器单元可能变成最差存储器单元。因此，可以随机确定将要在虚设字线中编程的虚设样式的数据。
图19是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作或预编程操作的虚设样式的数据的方法的图。
参照图19，可以基于通过使用两个时钟信号而检测到的相位来将两个候选数据样式中的一个数据样式确定为虚设样式的数据。例如，可以将两个候选数据样式设定为第一候选数据样式“0101010101....01”和第二候选数据样式“10101010....10”。可以将这两个候选数据样式设定为相互反转的数据。例如，候选数据样式可以存储在图5的ROM 16A中或图7的ROM 16C中。例如，两个时钟信号可以包括主时钟信号和泵时钟信号。这里，泵时钟信号表示用于升高电压电平的时钟信号。
例如，当在随机时刻或者某一时刻处的第一时钟信号的上升沿中检测到的第二时钟信号的相位为高时，可以将第一候选数据样式确定为虚设样式的数据。此外，当在随机时刻或者某一时刻处的第一时钟信号的上升沿中检测到的第二时钟信号的相位为低时，可以将第二候选数据样式确定为虚设样式的数据。
图20是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作的虚设样式的数据的方法的图。
参照图20，可以基于在擦除操作的验证过程中产生的信息将从两个或更多个候选数据样式中选择的一个数据样式确定为虚设样式的数据。例如，当在擦除验证过程中检测到的故障位(fail bit)的数量小于作为参考值的数值M时，可以作为擦除通过来执行处理，在这种情况下，可以基于在擦除通过中检测到的故障位的数量来确定虚设样式的数据。作为详细示例，在设定两个候选数据样式的状态下，当在擦除通过中检测到的故障位数为奇数时，可以将第一候选数据样式确定为虚设样式的数据，当故障位数是偶数时，可以将第二候选数据样式确定为虚设样式的数据。
图21是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作或预编程操作的虚设样式的数据的方法的图。
参照图21，可以通过使用位线与页缓冲器15的连接结构而不使用存储将要用作虚设样式的数据的多个候选数据样式的ROM(例如，图5的16A或图7的16C)来随机产生偶数/奇数样式。例如，如图19所示，当通过使用两个时钟信号检测到的相位为高时，可以控制页缓冲器15通过使用ControlOdd信号将奇数位线BLo设定为0并通过使用Controleven信号将偶数位线BLe设定为1(如图21所示)。以这种方式，当通过使用两个时钟信号检测到的相位为低时，可以控制页缓冲器15通过使用ControlOdd信号将奇数位线设定为1并通过使用Controleven信号将偶数位线设置为0。作为另一示例，可以基于在擦除操作的验证过程中产生的信息来随机确定奇数位线的值和偶数位线的值。例如，当在擦除通过中检测到的故障位的数量是奇数时，可以控制页缓冲器15将奇数位线设定为1并将偶数位线设定为0。以这种方式，当在擦除通过中检测到的故障位的数量是偶数时，可以控制页缓冲器15将奇数位线BLo设定为0并将偶数位线BLe设定为1(如图21所示)。
图22A至图22C是根据发明构思的示例性实施例的用于描述随机确定用于后编程操作的虚设样式的数据的方法的图。
参照图22A，在擦除操作之前，可以读取任意字线WLx的数据并且可以将其备份到页缓冲器15或存储器控制器的RAM(例如，图13的220B或图14的220D)。在备份操作之后，如图22B所示，可以对与包括将要被擦除的存储器块的虚设字线在内的所有字线相连接的存储器单元进行擦除。
随后，可以如图22C所示利用备份的数据样式对虚设字线DWL2进行编程。因此，在擦除操作之前存储在任意字线WLx中的数据Data’可以被编程到虚设字线DWL2中。
作为另一示例，为了增加虚设数据的随机性，可以在擦除操作之前读取和备份任意字线WLx的数据，然后可以将通过使被备份的数据样式中的一些进行反转而获得的数据用作虚设数据样式。
在下文中，将参照图23至图26的流程图描述由图1或图2所示的后编程管理器12-1A或21或者由图3或图4所示的预编程管理器12-1C或22执行的存储器装置的边缘字线管理操作。
首先，将参照图23和图24的流程图描述由图1或图2所示的后编程管理器12-1A或21执行的存储器装置的边缘字线管理操作。为了便于说明，下面的描述将侧重于图1。
图23示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图。
在操作S110中，后编程管理器12-1A可以确定存储器装置10A是否接收到擦除命令。
当接收到擦除命令时，在操作S120中，存储器装置10A可以对由与擦除命令一起接收的地址所指示的存储器块执行擦除操作。
随后，在操作S130中，后编程管理器12-1A可以确定虚设样式的数据。这里，可以随机确定虚设样式的数据。例如，后编程管理器12-1A可以基于在存储器装置10A中使用的一个或更多个时钟的某一时刻处检测到的相位，把从候选数据样式中选择的一个数据样式确定为虚设样式的数据。作为另一示例，可以将在擦除操作之前从存储器块的初始设定字线读取的数据确定为虚设样式的数据。作为另一示例，可以将通过在擦除操作之前从存储器块的初始设定字线读取的数据中的一些数据反转得到的数据确定为虚设样式的数据。作为另一示例，可以基于在擦除操作的验证过程中产生的信息，将从两个或更多个候选数据样式中选择的一个数据样式确定为虚设样式的数据。
随后，在操作S140中，后编程管理器12-1A可以执行在与已执行擦除操作的存储器块的主存储器单元相邻的虚设存储器单元中写入在操作S130中确定的虚设样式的数据的后编程操作。例如，后编程管理器12-1A可以执行如下编程操作：将在操作S130中确定的虚设样式的数据，编程到被设置在图9或图10的存储器块中的地选择线GSL与主字线MWL之间的虚设字线DWL之中的，最邻近于主存储器单元的虚设字线DWL2所连接的虚设存储器单元中。
图24示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图。
在操作S210中，后编程管理器12-1A可以确定存储器装置10A是否接收到擦除命令。
当接收到擦除命令时，在操作S220中，存储器装置10A可以对由与擦除命令一起接收的地址所指示的存储器块执行擦除操作。
随后，在操作S230中，后编程管理器12-1A可以确定是否启用后编程模式。例如，当每个存储器块的编程/擦除循环计数大于初始设定的阈值时，后编程管理器12-1A可以将对应的存储器块设定为后编程模式使能状态。作为另一示例，可以在测试过程或用户环境中将后编程模式设定为使能状态。
当在操作S230中确定启用后编程模式时，后编程管理器12-1A可以在操作S240中确定虚设样式的数据。可以以上面图23的操作S140中描述的各种方法随机确定虚设样式的数据。
随后，在操作S250中，后编程管理器12-1A可以执行在与已执行擦除操作的存储器块的主存储器单元相邻的虚设存储器单元中写入在操作S240中确定的虚设样式的数据的后编程操作。例如，后编程管理器12-1A可以执行如下编程操作：将在操作S240中确定的虚设样式的数据，编程到被设置在图9或图10的存储器块中的地选择线GSL与主字线MWL之间的虚设字线DWL之中的，最邻近于主存储器单元的虚设字线DWL2所连接的虚设存储器单元中。
接下来，将参照图25和图26的流程图描述由图3或图4所示的预编程管理器12-1C或22执行的存储器装置的边缘字线管理操作。为了便于说明，下面的描述将侧重于图3。
图25示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图。
在操作S310中，预编程管理器12-1C可以确定存储器装置10C是否接收到编程命令。
当在操作S310中确定接收到编程命令时，预编程管理器12-1C可以在操作S320中确定所接收的编程命令是否是空闲存储器块的第一编程命令。这里，空闲存储器块表示在执行了擦除操作之后还没有写入数据的空的存储器块。例如，当接收到与图9或图10的存储器块中的字线WL1对应的地址的编程命令时，可以将所接收的编程命令确定为空闲存储器块的第一编程命令。这是因为编程是按照从闪速存储器的单元串中最靠近公共源极线CSL的字线到距离公共源极线CSL更远的字线的次序来执行的。换言之，可以在除了虚设字线之外的字线之中最靠近公共源极线CSL的主字线WL1中执行空闲存储器块的第一编程。
当在操作S320中确定接收到的编程命令是空闲存储器块的第一编程命令时，预编程管理器12-1C可以在操作S330中随机确定虚设样式的数据。这里，可以随机确定虚设样式的数据。例如，预编程管理器12-1C可以设定至少两个候选数据样式，并且可以基于在一个或更多个时钟信号的某一时刻检测到的相位，将从至少两个候选数据样式中选择的一个数据样式确定为虚设样式的数据。
随后，在操作S340中，预编程管理器12-1C可以执行在与空闲存储器块的主存储器单元相邻的虚设存储器单元中写入在操作S330中确定的虚设样式的数据的预编程操作。对于这种情况，假设将要运行在操作S310中接收的编程命令的空闲存储器块如图9或图10中所示。因此，例如，预编程管理器12-1C可以执行如下编程操作：将虚设样式的数据编程到被设置在地选择线GSL与主字线MWL之间的虚设字线DWL之中的最邻近于主存储器单元的虚设字线DWL2所连接的虚设存储器单元中。
当在操作S320中确定接收到的编程命令是空闲存储器块的第一编程命令时，在操作S340中执行预编程操作之后，存储器装置10C可以在操作S350中运行所接收的编程命令。例如，预编程管理器12-1C可以执行在图9或图10的存储器块中的虚设字线DWL2所连接的虚设存储器单元中预编程虚设样式的数据的操作，然后可以连同编程命令一起执行在连接到字线WL1的存储器单元中编程数据的操作。
图26示出了根据发明构思的示例性实施例的存储器装置的边缘字线管理方法的流程图。
在操作S410中，预编程管理器12-1C可以确定存储器装置10C是否接收到编程命令。
当在操作S410中确定接收到编程命令时，预编程管理器12-1C可以在操作S420中确定是否启用预编程模式。例如，当每个存储器块的编程/擦除循环计数大于初始设定的阈值时，预编程管理器12-1C可以将对应的存储器块设定为预编程模式使能状态。作为另一示例，可以在测试过程或用户环境中将预编程模式设定为使能状态。
当在操作S420中确定启用预编程模式时，预编程管理器12-1C可以在操作S430中确定在操作S410中接收到的编程命令是否是空闲存储器块的第一编程命令。
当在操作S430中确定接收到的编程命令是空闲存储器块的第一编程命令时，预编程管理器12-1C可以在操作S440中确定虚设样式的数据。例如，预编程管理器12-1C可以以上面的操作S330中描述的方法随机确定虚设样式的数据。
随后，在操作S450中，预编程管理器12-1C可以执行在与空闲存储器块的主存储器单元相邻的虚设存储器单元中写入在操作S440中确定的虚设样式的数据的预编程操作。例如，如果将要运行在操作S410中接收的编程命令的空闲存储器块如图9或图10中所示，则预编程管理器12-1C可以执行在连接到虚设字线DWL2的虚设存储器单元中编程虚设样式的数据的编程操作。
当按照操作S420的确定结果禁用预编程模式或者按照操作S430的确定结果所接收的编程命令不是空闲存储器块的第一编程命令时，或者在操作S450中执行了预编程操作之后，存储器装置10C可以在操作S460中执行所接收的编程命令。例如，预编程管理器12-1C可以执行在图9或图10的存储器块中的虚设字线DWL2所连接的虚设存储器单元中预编程虚设样式的数据的操作，然后可以连同编程命令一起执行在连接到字线WL1的存储器单元中编程数据的操作。
图27是示出被应用于存储器卡系统1000的根据发明构思的示例性实施例的存储器系统的框图。
参照图27，存储器卡系统1000可以包括主机1100和存储器卡1200。主机1100可以包括主机控制器1110和主机连接器1120。存储器卡1200可以包括卡连接器1210、存储器控制器1220和存储器装置1230。存储器控制器1220和存储器装置1230可以分别使用图1至图4中示出的存储器控制器20A至20D和存储器装置10A至10D。
主机1100可以在存储器卡1200中写入数据或者可以读取存储在存储器卡1200中的数据。主机控制器1110可以通过主机连接器1120向存储器卡1200发送命令CMD、由包括在主机1100中的时钟发生器产生的时钟信号CLK以及数据DATA。
响应于通过卡连接器1210接收的命令，存储器控制器1220可以与包括在存储器控制器1220中的时钟发生器产生的时钟信号同步地将数据存储在存储器装置1230中。存储器装置1230可以存储从主机1100发送的数据。
存储器卡1200可以使用下列装置来实现，紧凑型闪存卡(CFC)、微驱动器、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、记忆棒和/或通用串行总线(USB)闪存驱动器等。
图28是示出包括根据发明构思的示例性实施例的存储器系统的计算系统2000的框图。
参照图28，计算系统2000可以包括存储器系统2100、处理器2200、RAM2300、输入/输出(I/O)装置2400和电源2500。
存储器系统2100可以包括存储器装置2110和存储器控制器2120。存储器控制器2120和存储器装置2110可以分别使用图1至4中示出的存储器控制器20A至20D以及存储器装置10A至10D。
计算系统2000还可以包括与视频卡、声卡、存储器卡和USB设备通信或与其他电子装置通信的多个端口。计算系统2000可以用个人计算机(PC)来实施或者可以用诸如笔记本电脑、便携式电话、个人数字助理(PDA)或照相机等的便携式电子装置来实施。
处理器2200可以执行某些计算或者任务。根据发明构思的示例性实施例，处理器2200可以是微处理器或者CPU。处理器2200可以通过诸如地址总线、控制总线或数据总线等的总线2600与RAM 2300、I/O装置2400和存储器系统2100通信。根据发明构思的示例性实施例，处理器2200可以连接到诸如外围组件互连(PCI)总线的扩展总线。
RAM 2300可以存储用于计算系统2000的操作的数据。例如，RAM 2300可以利用动态RAM(DRAM)、移动DRAM、静态RAM(SRAM)、相变RAM(PRAM)、铁电RAM(FRAM)、电阻式RAM(RRAM)和/或磁阻式RAM(MRAM)来实施。
I/O装置2400可以包括诸如键盘、小键盘、鼠标等的输入单元以及诸如显示器等的输出单元。电源2500可以提供操作电压以用于计算系统2000的操作。
图29是示出被应用于固态盘(SSD)系统3000的根据发明构思的示例性实施例的存储器系统的框图。
参照图29，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器将信号SGL发送至主机3100或者从主机3100接收信号SGL并且可以通过电源连接器接收电力PWR。SSD 3200可以包括存储器控制器3210、辅助电源3220和多个存储器装置3230、3240和3250。存储器控制器3210和多个存储器装置3230、3240和3250可以分别使用图1至图4中示出的存储器控制器20A至20D以及存储器装置10A至10D。存储器控制器3210和多个存储器装置3230、3240和3250可以经由多个通道Ch1至Chn连接。
发明构思的示例性实施例可以实施为方法、装置、系统等。当发明构思的示例性实施例被实施为软件时，根据本实施例的元件可以是执行操作的代码段。程序或代码段可以存储在处理器可读介质中。处理器可读介质可以包括用于存储信息的所有介质。处理器可读介质的示例可以包括电子电路、半导体存储器装置、ROM、闪速存储器、可擦除ROM(EROM)、软盘、光盘和/或硬盘等。
发明构思的示例性实施例提供了例如使存储器装置中的页的位错误率均衡化的一种存储器装置及其边缘字线管理方法。
尽管已经参照发明构思的示例性实施例具体示出和描述了发明构思，但是应当理解的是，在不脱离如权利要求所限定的发明构思的精神和范围的情况下，可以在这里对其进行形式和细节上的各种改变。

Claims (20)

1.一种存储器装置的边缘字线管理方法，所述方法包括：
响应于擦除命令对存储器装置执行擦除操作；
随机确定虚设样式的数据；
通过在虚设存储器单元中写入虚设样式的数据来执行后编程操作，
其中，虚设存储器单元与包括在已执行擦除操作的存储器块中的单元串的主存储器单元相邻。
2.根据权利要求1所述的边缘字线管理方法，其中，虚设存储器单元设置在单元串的主存储器单元与地选择晶体管之间。
3.根据权利要求1所述的边缘字线管理方法，其中，当在包括在存储器块中的单元串的主存储器单元与地选择晶体管之间设置有多个虚设存储器单元时，虚设样式的数据被写入最靠近主存储器单元的虚设存储器单元。
4.根据权利要求1所述的边缘字线管理方法，其中，随机确定虚设样式的数据包括：将虚设样式的数据确定为在擦除操作之前从存储器块的初始设定字线读取并备份的数据。
5.根据权利要求1所述的边缘字线管理方法，其中，随机确定虚设样式的数据包括：将虚设样式的数据确定为通过对在擦除操作之前从存储器块的初始设定字线读取的一些数据进行反转而得到的数据。
6.根据权利要求1所述的边缘字线管理方法，其中，随机确定虚设样式的数据包括：通过使用在擦除操作的验证过程中产生的信息，将虚设样式的数据确定为从两个或更多个候选数据样式中选择的一个数据样式。
7.根据权利要求1所述的边缘字线管理方法，其中，随机确定虚设样式的数据包括：
设定至少两个候选数据样式；
基于在存储器装置中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将虚设样式的数据确定为从所述至少两个候选数据样式中选择的一个数据样式。
8.根据权利要求1所述的边缘字线管理方法，其中，随机确定虚设样式的数据包括：通过使用位线和页缓冲器的连接结构，基于在存储器装置中使用的一个或更多个时钟信号的某一时刻处检测到的相位，将虚设样式的数据确定为随机设定的偶数位线样式或奇数位线样式。
9.根据权利要求1所述的边缘字线管理方法，所述方法还包括检查后编程模式的设定状态，其中，当启用后编程模式时，执行后编程操作，当禁用后编程模式时，不执行后编程操作。
10.根据权利要求9所述的边缘字线管理方法，所述方法还包括：当用于多个存储器块中的每个的编程循环计数或擦除循环计数大于初始设定的阈值时，将对应的存储器块设定为后编程模式使能状态。
11.一种存储器装置的边缘字线管理方法，所述方法包括：
响应于对存储器装置的空闲存储器块执行第一编程操作的编程命令随机确定虚设样式的数据；
通过在虚设存储器单元中写入虚设样式的数据来执行预编程操作，其中，虚设存储器单元与包括在空闲存储器块中的单元串的主存储器单元相邻；
在执行预编程操作之后，响应于对所述主存储器单元的所述编程命令执行编程操作。
12.根据权利要求11所述的边缘字线管理方法，其中，虚设存储器单元设置在空闲存储器块中包括的单元串的主存储器单元与地选择晶体管之间。
13.根据权利要求11所述的边缘字线管理方法，其中，随机确定虚设样式的数据包括：基于在一个或更多个时钟信号的某一时刻检测的相位，将虚设样式的数据确定为从至少两个候选数据样式中选择的一个数据样式。
14.根据权利要求11所述的边缘字线管理方法，所述方法还包括检查预编程模式的设定状态，其中，当启用预编程模式时，执行预编程操作，当禁用预编程模式时，不执行预编程操作。
15.根据权利要求14所述的边缘字线管理方法，所述方法还包括：当用于多个存储器块中的每个的编程循环计数或擦除循环计数大于初始设定的阈值时，将相应的存储器块设定为预编程模式使能状态。
16.一种操作存储器装置的方法，所述方法包括：
对存储器装置的单元串执行擦除操作，其中，单元串包括虚设存储器单元和主存储器单元；
在第一虚设存储器单元中编程虚设样式的数据，其中，第一虚设存储器单元与第一主存储器单元相邻；
在编程第一虚设存储器单元之后编程第一主存储器单元。
17.根据权利要求16所述的方法，其中，编程管理电路确定虚设样式的数据，其中，编程管理电路包括在存储器装置或存储器控制器中。
18.根据权利要求16所述的方法，其中，虚设样式的数据是随机数据。
19.根据权利要求16所述的方法，其中，第一虚设存储器单元设置在单元串的第一主存储器单元与地选择晶体管之间。
20.根据权利要求16所述的方法，其中，虚设存储器单元与主存储单元垂直地在单元串中彼此堆叠。
CN201710560786.6A 2015-10-22 2017-07-11 存储器装置的边缘字线管理方法及操作存储器装置的方法 Pending CN107958680A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150147542A KR102329800B1 (ko) 2015-10-22 2015-10-22 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
US15/296,197 2016-10-18
US15/296,197 US20170117056A1 (en) 2015-10-22 2016-10-18 Memory device and an edge word line management method thereof

Publications (1)

Publication Number Publication Date
CN107958680A true CN107958680A (zh) 2018-04-24

Family

ID=58558908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710560786.6A Pending CN107958680A (zh) 2015-10-22 2017-07-11 存储器装置的边缘字线管理方法及操作存储器装置的方法

Country Status (3)

Country Link
US (1) US20170117056A1 (zh)
KR (1) KR102329800B1 (zh)
CN (1) CN107958680A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887534A (zh) * 2018-12-29 2019-06-14 上海百功半导体有限公司 闪存器件及其边界字线配置方法/系统、存储介质/控制器
CN109949835A (zh) * 2019-03-25 2019-06-28 长江存储科技有限责任公司 3d存储器件及其数据操作方法
CN111538621A (zh) * 2018-12-31 2020-08-14 爱思开海力士有限公司 针对位线故障的软芯片猎杀恢复

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190371405A1 (en) * 2018-05-30 2019-12-05 Circuit Blvd., Inc. Method of filling up data on open-channel solid state drive (ssd) and an apparatus performing the same
KR102461751B1 (ko) * 2018-07-31 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102554418B1 (ko) * 2018-10-01 2023-07-11 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 스토리지 장치
KR20200104668A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 수직형 메모리 장치 및 이의 동작 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060239077A1 (en) * 2005-04-20 2006-10-26 Park Ki-Tae NAND Flash Memory Device Having Dummy Memory cells and Methods of Operating Same
US20080049497A1 (en) * 2006-08-24 2008-02-28 Hyun Sun Mo Methods of Programming Multi-Bit Flash Memory Devices and Related Devices
US20090135656A1 (en) * 2006-12-14 2009-05-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with dummy cells and method of programming the same
US20090168536A1 (en) * 2007-12-27 2009-07-02 Hynix Semiconductor Inc. Method of programming non-volatile memory device
US20090185421A1 (en) * 2008-01-21 2009-07-23 Sung-Won Yun Charge-Trap Flash Memory Device with Reduced Erasure Stress and Related Programming and Erasing Methods Thereof
CN101727977A (zh) * 2008-10-20 2010-06-09 三星电子株式会社 具有包括伪晶体管的存储单元串的闪存装置
US20100271883A1 (en) * 2007-06-11 2010-10-28 Kim Doo-Gon Method of erasing in non-volatile memory device
CN102160118A (zh) * 2008-09-24 2011-08-17 桑迪士克股份有限公司 非易失性存储器阵列的最后字线的数据保持的改进
CN102667948A (zh) * 2009-11-11 2012-09-12 桑迪士克科技股份有限公司 减小存储器沟道与浮置栅极耦合的数据状态相关沟道升压

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360136B1 (ko) * 2008-04-18 2014-02-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060239077A1 (en) * 2005-04-20 2006-10-26 Park Ki-Tae NAND Flash Memory Device Having Dummy Memory cells and Methods of Operating Same
US20080049497A1 (en) * 2006-08-24 2008-02-28 Hyun Sun Mo Methods of Programming Multi-Bit Flash Memory Devices and Related Devices
US20090135656A1 (en) * 2006-12-14 2009-05-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with dummy cells and method of programming the same
US20100271883A1 (en) * 2007-06-11 2010-10-28 Kim Doo-Gon Method of erasing in non-volatile memory device
US20090168536A1 (en) * 2007-12-27 2009-07-02 Hynix Semiconductor Inc. Method of programming non-volatile memory device
US20090185421A1 (en) * 2008-01-21 2009-07-23 Sung-Won Yun Charge-Trap Flash Memory Device with Reduced Erasure Stress and Related Programming and Erasing Methods Thereof
CN102160118A (zh) * 2008-09-24 2011-08-17 桑迪士克股份有限公司 非易失性存储器阵列的最后字线的数据保持的改进
CN101727977A (zh) * 2008-10-20 2010-06-09 三星电子株式会社 具有包括伪晶体管的存储单元串的闪存装置
CN102667948A (zh) * 2009-11-11 2012-09-12 桑迪士克科技股份有限公司 减小存储器沟道与浮置栅极耦合的数据状态相关沟道升压

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887534A (zh) * 2018-12-29 2019-06-14 上海百功半导体有限公司 闪存器件及其边界字线配置方法/系统、存储介质/控制器
CN109887534B (zh) * 2018-12-29 2021-01-01 上海百功半导体有限公司 闪存器件及其边界字线配置方法/系统、存储介质/控制器
CN111538621A (zh) * 2018-12-31 2020-08-14 爱思开海力士有限公司 针对位线故障的软芯片猎杀恢复
CN111538621B (zh) * 2018-12-31 2023-04-07 爱思开海力士有限公司 针对位线故障的软芯片猎杀恢复
CN109949835A (zh) * 2019-03-25 2019-06-28 长江存储科技有限责任公司 3d存储器件及其数据操作方法

Also Published As

Publication number Publication date
US20170117056A1 (en) 2017-04-27
KR102329800B1 (ko) 2021-11-22
KR20170047098A (ko) 2017-05-04

Similar Documents

Publication Publication Date Title
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
CN108364667B (zh) 非易失性存储器器件及其编程方法
KR102083271B1 (ko) 플래시 메모리의 물리적 특성을 이용하여 난수를 생성하는 플래시 메모리 시스템 및 그것의 난수 생성 방법
CN107958680A (zh) 存储器装置的边缘字线管理方法及操作存储器装置的方法
KR102292642B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR101891164B1 (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
CN110021313A (zh) 非易失性存储器件及其读取方法
CN110136764A (zh) 非易失性存储器装置及其读取方法
CN110390970B (zh) 存储器装置及其操作方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN104821184B (zh) 半导体器件
CN110277127A (zh) 非易失性存储器件
CN111258793B (zh) 存储器控制器及其操作方法
KR20140025164A (ko) 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
KR20170085776A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN109841254A (zh) 非易失性存储设备及其编程方法
CN110287130A (zh) 存储装置及其操作方法
CN110175132A (zh) 存储装置及其操作方法
CN109726143A (zh) 存储器控制器的操作方法和储存设备的操作方法
CN110175133A (zh) 存储装置及其操作方法
JP2023025687A (ja) メモリ装置およびその動作方法
CN109215718A (zh) 能够支持多次读操作的存储装置
CN109426620A (zh) 存储器系统以及存储器系统的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180424