CN109726143A - 存储器控制器的操作方法和储存设备的操作方法 - Google Patents

存储器控制器的操作方法和储存设备的操作方法 Download PDF

Info

Publication number
CN109726143A
CN109726143A CN201811235301.7A CN201811235301A CN109726143A CN 109726143 A CN109726143 A CN 109726143A CN 201811235301 A CN201811235301 A CN 201811235301A CN 109726143 A CN109726143 A CN 109726143A
Authority
CN
China
Prior art keywords
invalid
block
mode
memory
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811235301.7A
Other languages
English (en)
Other versions
CN109726143B (zh
Inventor
李来泳
金贤中
李诚馥
郭昭英
南尚完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109726143A publication Critical patent/CN109726143A/zh
Application granted granted Critical
Publication of CN109726143B publication Critical patent/CN109726143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种操作存储器控制器的方法，该存储器控制器被配置为控制非易失性存储器设备，该非易失性存储器设备包括多个存储器块。该方法包括检测多个存储器块当中的无效块；基于无效块的状态确定无效模式；并且对无效块执行操作，使得无效块具有无效模式。

Description

存储器控制器的操作方法和储存设备的操作方法
相关申请的交叉引用
本申请要求在35 U.S.C.§119下的于2017年10月31日在韩国知识产权局提交的韩国专利申请第10-2017-0143158号的优先权，其公开内容通过引用整体并入本文。
技术领域
本文描述的发明构思的示例性实施例涉及半导体存储器和/或操作该半导体存储器的方法。例如，至少一些示例性实施例涉及存储器控制器的操作方法和/或储存设备的操作方法。
背景技术
半导体存储器设备被分类为在断电时丢失存储在其中的数据的易失性存储器设备，诸如静态随机存取存储器(static random access memory，SRAM)、动态RAM(dynamicRAM，DRAM)、同步DRAM(synchronous DRAM，SDRAM)等，以及即使在断电时也能保留存储在其中的数据的非易失性存储器件，诸如只读存储器(read only memory，ROM)、可编程ROM(programmable ROM，PROM)、电可编程ROM(electrically programmable ROM，EPROM)、电可擦除可编程ROM(electrically erasable and programmable ROM，EEPROM)、闪速存储器设备、相变RAM(phase-change RAM，PRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)铁电RAM(ferroelectric RAM，FRAM)等。
闪速存储器设备通过设置存储器单元的阈值电压来存储数据。然而，随着时间流逝，存储器单元的阈值电压可能由于各种因素而变化。在存储器单元的阈值电压变化的情况下，可能无法正常识别存储在闪速存储器设备中的数据。也就是说，存储器单元的阈值电压的改变可能导致存储在闪速存储器设备中的数据的可靠性降低。
发明内容
本发明构思的示例性实施例提供了能够提高性能的、存储器控制器的操作方法和储存设备的操作方法。
至少一些示例性实施例涉及一种操作存储器控制器的方法，该存储器控制器被配置为控制非易失性存储器设备，该非易失性存储器设备包括多个存储器块。
在一些示例性实施例中，该方法包括检测多个存储器块当中的无效块；基于无效块的状态确定无效模式；并且对无效块执行无效模式操作，使得无效块具有无效模式。
至少一些示例性实施例涉及一种操作储存设备的方法，该储存设备包括多个存储器块。
在一些示例性实施例中，该方法包括检测多个存储器当块中的无效块；基于无效块的状态确定无效模式；并且对无效块执行无效模式操作，使得无效块具有无效模式。
至少一些示例性实施例涉及一种操作存储器控制器的方法，该存储器控制器被配置为控制包括多个存储器块的非易失性存储器设备。
在一些示例性实施例中，该方法包括检测多个存储器块当中的无效块；基于无效块的状态确定无效模式；以及将无效模式命令传送到非易失性存储器设备，该无效模式命令包括无效块的地址。
附图说明
通过参考附图详细描述本发明构思的一些示例性实施例，本发明构思的示例性实施例的以上和其他目标和特征将变得显而易见。
图1是示出根据本发明构思的示例性实施例的储存设备的框图。
图2是详细示出图1的存储器控制器的框图。
图3是示出图1的非易失性存储器设备的框图。
图4是示出图3的第一存储器块的等效电路图。
图5是示出图4的第一和第二存储器单元的结构的截面图。
图6A和图6B是示出存储器单元的阈值电压的分布图，其随存储器块的状态(即电荷增益状态和电荷损失状态)而变化。
图7是示出图1的存储器控制器的操作方法的流程图。
图8A和图8B是用于描述无效模式的分布图。
图9A和图9B是用于描述各种无效模式的分布图。
图10是示出图1的存储器控制器的操作的流程图。
图11是示出与无效块的P/E循环的数目相对应的无效模式的查找表。
图12是示出分别与包括在图11的查找表中的无效模式相对应的阈值电压分布的分布图。
图13是示出图1的存储器控制器的流程图。
图14是用于描述检测图13的错误状态的示例性操作的分布图。
图15是用于描述检测图13的错误属性的示例性操作的框图。
图16是示出图1的存储器控制器的操作的流程图。
图17和图18是用于详细描述图16的操作方法的视图。
图19是示出图1的存储器控制器的操作方法的流程图。
图20是示出根据图19的操作方法的无效块的再使用操作的视图。
图21是示出根据本发明构思的示例性实施例的储存设备的框图。
图22是示出根据本发明构思的示例性实施例的储存设备的框图。
图23是示出应用了根据本发明构思的储存设备的固态驱动器(solid statedrive，SSD)系统的框图。
具体实施方式
下面，可以详细且清楚地描述本发明构思的示例性实施例，达到本领域普通技术人员容易实施本发明构思的程度。
图1是示出根据本发明构思的示例性实施例的储存设备的框图。
参考图1，储存设备100包括存储器控制器110和非易失性存储器设备120。储存设备100可以包括高容量存储介质，诸如固态驱动器(SSD)、存储器卡或记忆棒。
存储器控制器110可以将命令CMD、地址ADDR和控制信号CTRL发送到非易失性存储器设备120，以将数据“DATA”存储在非易失性存储器设备120中，或者从非易失性存储器设备120读取数据“DATA”。响应于从存储器控制器110接收到的信号，非易失性存储器设备120可以存储数据“DATA”或者可以将存储的数据“DATA”提供给存储器控制器110。
在示例性实施例中，存储器控制器110可以包括无效块管理器111。无效块管理器111可以被配置为管理包括在非易失性存储器设备120中的多个存储器块BLK1至BLKm当中的无效存储器块(下文中称为“无效块”)。无效块可以指代存储无效数据的存储器块。可替换地，无效块可以指代不存储有效数据的存储器块。如下所讨论的，为了提高储存设备100的可靠性，无效块管理器111可以基于无效块的状态允许无效块具有无效模式。在示例性实施例中，无效模式可以指代无效块中的存储器单元的阈值电压分布。
在示例性实施例中，可以通过存储器控制器110的维护操作来生成无效块。例如，存储器控制器110可以通过垃圾收集操作将存储在源块中的有效数据移动到目标块。可替换地，存储器控制器110可以通过读取回收操作将源块的有效数据移动到目标块，在源块中存储了包括特定级别或更高级别的错误的数据。在通过垃圾收集操作或读取回收操作将源块的所有有效数据移动到目标块之后，可以将存储在源块中的数据设置为无效数据，并且存储无效数据的源块可以被考虑为无效块。也就是说，如上所述，无效块可以指代仅存储无效数据的存储器块或不存储有效数据的存储器块。
无效块可以存储或维持无效数据，直到由存储器控制器110再使用。在由存储器控制器110再使用无效块的情况下，存储器控制器110可以擦除无效块并且可以在擦除后的无效块中编程新数据。下面，从特定存储器块被设置为无效块的时间点到由存储器控制器110再使用特定存储器块的时间点的时间被称为“离开时间”。
无效块的可靠性特性可以随着在无效块中编程的数据和离开时间而变化。例如，如果在特定存储器块(即无效块)留在擦除状态之后，在存储器控制器的控制下进行擦除无效块和在擦除后的无效块中写入有效数据，则随着时间从写入有效数据的时间点流逝，错误可能被包括在写入特定存储器块的有效数据中。该错误可能是由于特定存储器块中的存储器单元的阈值电压随着时间流逝而降低所引起的。下面，存储器单元的阈值电压的降低被称为“电荷损失”，并且其中发生电荷损失的存储器块的状态被称为“电荷损失状态”。
可替换地，如果在特定存储器块(即无效块)留在最高编程状态之后，在存储器控制器的控制下进行擦除无效块和在擦除后的无效块中写入有效数据，则随着时间从写入有效数据的时间点流逝，错误可能被包括在写入特定存储器块中的有效数据中。该错误可能是由于特定存储器块中的存储器单元的阈值电压随着时间流逝而升高所引起的。下面，存储器单元的阈值电压的升高被称为“电荷增益”，并且其中发生电荷增益的存储器块的状态被称为“电荷增益状态”。将参考图5图6A和图6B更全面地描述电荷损失和电荷增益。
如上所述，稍后要编程的数据的可靠性可以根据无效块的状态(即电荷损失状态或电荷增益状态)而降低。
因此，在一个或多个示例性实施例中，根据本发明构思的示例性实施例的无效块管理器111可以根据无效块的状态来确定无效模式，并且可以对无效块执行无效模式操作，使得无效块具有所确定的无效模式。在示例性实施例中，无效模式操作可以包括编程操作、重编程操作、软编程操作、擦除操作或软擦除操作。
例如，在无效块处于电荷增益状态的情况下，无效块管理器111可以编程或擦除无效块，使得无效块具有第一无效模式。在无效块处于电荷损失状态的情况下，无效块管理器111可以编程或擦除无效块，使得无效块具有第二无效模式。在这种情况下，第一无效模式和第二无效模式中的每一个可以指代无效块的存储器单元的阈值电压分布的模式，以及第一无效模式的下限值、上限值或中间值可以低于第二无效模式的下限值、上限值或中间值。
也就是说，稍后的电荷增益(或电荷增益现象)可以通过使电荷增益状态的无效块被留下具有第一无效模式来降低或抵消，并且稍后的电荷损失(或电荷损失现象)可以通过使电荷损失状态的无效块被留下具有第二无效模式来降低或抵消。
如上所述，由于无效块留在无效块具有对应的无效模式的状态，所以稍后要被编程的存储器单元的阈值电压可以保持相对更一致。因此，提高了储存设备100的可靠性。
图2是详细示出图1的存储器控制器110的框图。
参考图1和图2，存储器控制器110可以包括无效块管理器111、处理器112、RAM113、纠错码(error correction code，ECC)电路114、主机接口115和闪存接口116。
无效块管理器111可以被配置为管理非易失性存储器设备120的多个存储器块BLK1至BLKm当中的无效块。参考图1描述无效块管理器111，并且因此，这里将不再重复其详细描述。尽管未在图2中示出，无效块管理器111可以被包括在存储器控制器110的闪存转换层(flash translation layer，FTL)中。
处理器112可以执行存储器控制器110的总体操作。RAM 113可以被用作存储器控制器110的工作存储器、缓冲存储器或高速缓冲存储器。RAM 113可以存储存储器控制器110操作所需的各种信息或各种软件组件。
在示例性实施例中，无效块管理器111可以以软件组件、硬件组件或其组合的形式实施。在用软件组件实施无效块管理器111的情况下，无效块管理器111可以被存储在RAM113中，并且存储在RAM 113中的无效块管理器111可以由处理器112驱动或执行。
例如，RAM 113可以存储指令，当由处理器112执行该指令时，将处理器112配置为专用处理器以执行无效块生成器111的功能，使得处理器112被配置为基于无效块的状态将无效块编程为具有无效模式，使得无效块中的存储器单元具有期望的阈值电压分布。因此，处理器112可以通过提高存储在储存设备100中的数据的可靠性来改善储存设备100自身的功能。
ECC电路114可以生成对于要被存储在非易失性存储器设备120中的数据的纠错码。ECC电路114可以从非易失性存储器设备120接收数据和纠错码，并且可以基于纠错码检测并纠正数据的错误。
存储器控制器110可以通过主机接口115与主机(或外部设备)通信。在示例性实施例中，主机接口115可以包括各种接口(诸如双数据速率(double data rate，DDR)接口、通用串行总线(universal serial bus，USB)接口、多媒体卡(multimedia card，MMC)接口、嵌入式MMC(embedded MMC，eMMC)接口、外围组件互连(peripheral componentinterconnection，PCI)接口、PCI-快速(PCI-express，PCI-E)接口、高级技术附件(advanced technology attachment，ATA)接口、串行ATA接口、并行ATA接口、小型计算机小型接口(small computer small interface，SCSI)、增强型小型磁盘接口(enhanced smalldisk interface，ESDI)、集成驱动电子(integrated drive electronic，IDE)接口、Fireware、通用闪速存储(universal flash storage，UFS)接口和非易失性存储器快速(nonvolatile memory express，NVMe)接口)中的至少一种。存储器控制器110可以通过闪存接口116与非易失性存储器设备120通信。
图3是示出图1的非易失性存储器设备120的框图。
参考图1和图3，非易失性存储器设备120可以包括存储器单元阵列121、地址解码器122、控制逻辑电路123、页面缓冲电路124和输入/输出(input/output，I/O)电路125。
存储器单元阵列121可以包括多个存储器块BLK1至BLKm。存储器块BLK1至BLKm中的每一个可以包括多个单元字符串，每个单元字符串包括串联连接的多个存储器单元。多个存储器单元可以与多个字线WL连接。每个存储器单元可以是存储一位的单级单元(single level cell，SLC)或存储至少两位的多级单元(multi-level cell，MLC)。
地址解码器122可以通过字符串选择线SSL、字线WL和接地选择线GSL与存储器单元阵列121连接。地址解码器122可以从存储器控制器110接收地址ADDR，并且可以基于接收到的地址ADDR控制字符串选择线SSL、字线WL和接地选择线GSL的电压。
控制逻辑电路123可以从存储器控制器110接收命令CMD和控制信号CTRL，并且可以基于接收到的信号控制地址解码器122、页面缓冲电路124和输入/输出电路125。
页面缓冲电路124通过位线BL与存储器单元阵列121连接。页面缓冲电路124可以通过数据线DL从输入/输出电路125接收数据，并且可以临时存储接收到的数据。可替换地，页面缓冲电路124可以通过位线BL从存储器单元阵列121读取数据“DATA”，并且可以通过数据线DL将读取的数据“DATA”提供给输入/输出电路125。输入/输出电路125可以与存储器控制器110交换数据“DATA”。
图4是示出图3的第一存储器块BLK1的等效电路图。将参考图4描述第一存储器块BLK1。然而，剩余的存储器块可以具有与第一存储器块BLK1相同的结构。
在示例性实施例中，图4中所示的存储器块BLK可以是非易失性存储器件120的物理擦除单元。然而，本发明构思的示例性实施例可以不限于此。例如，擦除单元可以改变为页面单元、字线单元、子块单元等。
参考图4，第一存储器块BLK1可以包括多个单元字符串CS11、CS12、CS21和CS22。单元字符串CS11、CS12、CS21和CS22可以沿行方向和列方向布置以形成行和列。
单元字符串CS11、CS12、CS21和CS22中的每一个可以包括多个单元晶体管。例如，单元字符串CS11、CS12、CS21和CS22中的每一个可以包括字符串选择晶体管SSTa和SSTb、多个存储器单元MC1至MC6、接地选择晶体管GSTa和GSTb、以及虚拟存储器单元DMC1和DMC2。在示例性实施例中，包括在单元字符串CS11、CS12、CS21和CS22中的存储器单元中的每一个可以是电荷捕获型闪存(charge trap flash，CTF)存储器单元。
多个存储器单元MC1至MC6可以串联连接，并且可以在垂直于由行方向和列方向定义的平面的方向上(即高度方向上)堆叠。在每个单元字符串中，字符串选择晶体管SSTa和SSTb可以串联连接，并且可以被布置在存储器单元MC1至MC6与位线BL1和BL2中的对应一个位线之间。接地选择晶体管GSTa和GSTb可以串联连接，并且可以被布置在存储器单元MC1至MC6与公共源极线CSL之间。
在示例性实施例中，第一虚拟存储器单元DMC1可以被布置在存储器单元MC1至MC6与接地选择晶体管GSTa和GSTb之间。在示例性实施例中，第二虚拟存储器单元DMC2可以被布置在存储器单元MC1至MC6与字符串选择晶体管SSTa和SSTb之间。
单元字符串CS11、CS12、CS21和CS22的接地选择晶体管GSTa和GSTb可以被共同连接到接地选择线GSL。在示例性实施例中，同一行中的接地选择晶体管可以被连接到相同的接地选择线，并且不同行中的接地选择晶体管可以被连接到不同的接地选择线。例如，第一行中的单元字符串CS11和CS12的第一接地选择晶体管GSTa可以被连接到第一接地选择线，并且第二行中的单元字符串CS21和CS22的第一接地选择晶体管GSTa可以被连接到第二接地选择线。
在示例性实施例中，尽管未在图4中示出，但设置在距基板(未示出)相同高度的接地选择晶体管可以被连接到相同的接地选择线，并且设置在不同高度的接地选择晶体管可以被连接到不同的接地选择线。
距基板或接地选择晶体管GSTa和GSTb相同高度的存储器单元可以被共同连接到相同的字线，并且距其不同高度的存储器单元可以被连接到不同的字线。例如，单元字符串CS11、CS12、CS21和CS22的存储器单元MC1至MC6可以被连接到第一至第六字线WL1至WL6。
在相同高度处的第一字符串选择晶体管SSTa当中属于同一行的第一字符串选择晶体管可以被连接到相同的字符串选择线，并且属于不同行的第一字符串选择晶体管可以被连接到不同的字符串选择线。例如，第一行中的单元字符串CS11和CS12的第一字符串选择晶体管SSTa可以被共同连接到字符串选择线SSL1a，并且第二行中的单元字符串CS21和CS22的第一字符串选择晶体管SSTa可以被共同连接到字符串选择线SSL2a。
同样地，在相同高度处的第二字符串选择晶体管SSTb当中属于同一行的第二字符串选择晶体管可以被连接到相同的字符串选择线，并且不同行中的第二字符串选择晶体管可以被连接到不同的字符串选择线。例如，第一行中的单元字符串CS11和CS12的第二字符串选择晶体管SSTb可以被共同连接到字符串选择线SSL1b，并且第二行中的单元字符串CS21和CS22的第二字符串选择晶体管SSTb可以被共同连接到字符串选择线SSL2b。
在示例性实施例中，相同高度处的虚拟存储器单元可以与相同的虚拟字线连接，并且不同高度处的虚拟存储器单元可以与不同的虚拟字线连接。例如，第一虚拟存储器单元DMC1可以被连接到第一虚拟字线DWL1，第二虚拟存储器单元DMC2可以被连接到第二虚拟字线DWL2。
图4中示出的第一存储器块BLK1可以是示例。例如，单元字符串的数目可以增加或减少，并且单元字符串的行数和单元字符串的列数可以根据单元字符串的数目而增加或减少。并且，在存储器块BLK1中，单元晶体管(GST、MC、DMC、SST等)的数目可以增加或减少，并且存储器块BLK1的高度可以根据单元晶体管的数目而增加或减少。并且，与单元晶体管连接的线(GSL、WL、DWL、SSL等)的数目可以根据单元晶体管的数目而增加或减少。
图5是示出图4的第一和第二存储器单元的结构的截面图。
参考图4和图5，将参考图5更全面地描述电荷损失和电荷增益。
在示例性实施例中，图5的截面图是沿垂直于基板的方向的第一存储器单元MC1和第二存储器单元MC2的截面图。然而，图5中示出的存储器单元的结构仅是示例，并且本发明构思的示例性实施例的范围和精神不限于此。并且，在图5中省略了没有必要描述电荷损失和电荷增益的组件。
第一存储器单元MC1和第二存储器单元MC2可以在垂直于基板(未示出)的方向上堆叠。存储器单元MC1与第一字线WL1连接，并且第二存储器单元MC2与第二字线WL2连接。第一存储器单元MC1和第二存储器单元MC2的阈值电压可以随着电子(或空穴)累积在第一存储器单元MC1和第二存储器单元MC2的第一存储区域SA1和第二存储区域SA2中而变化。
也就是说，通过根据要被存储在第一存储器单元MC1和第二存储器单元MC2中的数据控制第一字线WL1和第二字线WL2的电压，可以在第一存储区域SA1和第二存储区域SA2中累积电子(或空穴)。并且因此第一存储器单元MC1和第二存储器单元MC2的阈值电压可以变化。存储在第一存储器单元MC1和第二存储器单元MC2中的数据可以基于第一存储器单元MC1和第二存储器单元MC2的阈值电压来感测。
在示例性实施例中，在数据被存储在第一存储器单元MC1和第二存储器单元MC2中的状态下经过一段时间的情况下，累积在第一存储区域SA1和第二存储区域SA2中的电子(或空穴)可以被扩散到第一存储器单元MC1和第二存储器单元MC2之间的空间SP(或沟道)。也就是说，根据第一存储器单元MC1和第二存储器单元MC2的状态，电子(或空穴)可以被累积在空间SP中。在第一存储器单元MC1和第二存储器单元MC2在电子(或空穴)被累积在空间SP中的状态下被再次编程的情况下，在空间SP中累积的电子(或空穴)可能对在第一存储器单元MC1和第二存储器单元MC2的第一存储区域SA1和第二存储区域SA2中累积的电子(或空穴)产生影响，从而引起第一存储器单元MC1和第二存储器单元MC2的阈值电压的变化。也就是说，存储在第一存储器单元MC1和第二存储器单元MC2中的数据的可靠性可能由于累积在空间SP中的电子(或空穴)而降低。
详细地，假设电子在空间SP中累积。在该假设下，可以在第一存储器单元MC1和第二存储器单元MC2中编程数据。随着时间流逝，电子可以通过累积在空间SP中的电子而被另外地累积在第一存储器单元MC1和第二存储器单元MC2的第一存储区域SA1和第二存储区域SA2中。由于在第一存储区域SA1和第二存储区域SA2中累积的电荷，所以第一存储器单元MC1和第二存储器单元MC2的阈值电压可能增加。由于第一存储器单元MC1和第二存储器单元MC2的阈值电压增加，所以可能无法正常地感测存储在第一存储器单元MC1和第二存储器单元MC2中的数据。该现象可以是上述“电荷增益(charge gain，C/G)现象”。
作为另一示例，假设空穴在空间SP中累积。在该假设下，可以在第一存储器单元MC1和第二存储器单元MC2中编程数据。随着时间流逝，第一存储器单元MC1和第二存储器单元MC2的第一存储区域SA1和第二存储区域SA2的电子可以通过累积在空间SP中的空穴而减小或扩散。由于第一存储区域SA1和第二存储区域SA2的电荷减少或扩散，所以第一存储器单元MC1和第二存储器单元MC2的阈值电压可能降低。由于第一存储器单元MC1和第二存储器单元MC2的阈值电压减小，所以可能无法正常地感测存储在第一存储器单元MC1和第二存储器单元MC2中的数据。该现象可以是上述“电荷损失(charge loss，C/L)现象”。
也就是说，在第一存储器块BLK1中，在存储器单元之间的空间SP中累积电子的情况下，第一存储器块BLK1中的存储器单元的阈值电压可以在第一存储器块BLK1中编程数据之后随着时间流逝而增加。相反，在第一存储器块BLK1中，在存储器单元之间的空间SP中累积空穴的情况下，第一存储器块BLK1中的存储器单元的阈值电压可以在第一存储器中编程数据之后随着时间流逝而降低。在存储器单元之间的空间SP中累积电子的状态可以对应于上述“电荷增益状态”，并且在存储器单元之间的空间SP中累积空穴的状态可以对应于上述“电荷损失状态”。
图6A和图6B是示出存储器单元的阈值电压的分布图，其随存储器块的状态(即电荷增益状态和电荷损失状态)而变化。在图6A和图6B中的每一个图中，X轴表示存储器单元的阈值电压Vth，并且Y轴表示存储器单元的数目。为了便于描述，假设每个存储器单元是用于存储3位数据的三级单元。然而，本发明构思的示例性实施例的范围和精神不限于此。
参考图4至图6B，第一存储器块BLK1的存储器单元中的每一个可以被编程为具有擦除状态E和第一至第七编程状态P1至P7中的一个。编程的存储器单元可以具有擦除状态E和第一至第七编程状态P1至P7，如图6A和图6B中的实线所标记。
在第一存储器块BLK1处于“电荷增益(C/G)状态”的情况下(即在存储器单元之间的空间中累积电荷的情况下)，随着时间流逝，第一存储器块BLK1中的存储器单元的阈值电压分布可以变化，如图6A的虚线所示。也就是说，存储器单元的阈值电压大体上可以增加。
在第一存储器块BLK1处于“电荷损失(C/L)状态”的情况下(即在存储器单元之间的空间中累积空穴的情况下)，随着时间流逝，第一存储器块BLK1中的存储器单元的阈值电压分布可以变化，如图6B的虚线所示。也就是说，存储器单元的阈值电压大体上可以降低。
在上述情况下，由于未精确地区分存储器单元的擦除状态E和第一至第七编程状态P1至P7，所以可能无法从存储器单元正常地感测数据。如上所述，存储器单元的阈值电压可以根据第一存储块BLK1的状态(电荷增益状态或电荷损失状态)而增大或减小。这可能意味着存储在第一存储器块BLK1中的数据的可靠性降低。
图7是示出图1、图8A和图8B的存储器控制器110的操作方法的流程图是用于描述无效模式的分布图。
参考图1、图7、图8A和图8B，在操作S110中，存储器控制器110可以检测无效块。例如，如上所述，可以通过存储器控制器110的维护操作(例如，垃圾收集操作、读取回收操作等)来生成无效块。存储器控制器110可以检测所生成的无效块。。
在操作S120中，存储器控制器110可以基于无效块的状态来确定无效模式。例如，存储器控制器110可以通过各种方式检测无效块是处于电荷增益状态还是处于电荷损失状态。存储器控制器110可以基于无效块的状态来确定无效模式。
在操作S130中，存储器控制器110可以基于所确定的无效模式对无效块执行无效模式操作。例如，存储器控制器110可以对无效块执行编程操作、重编程操作、软编程操作、擦除操作、软擦除操作、擦除之后的编程操作、重新编程之后的擦除操作等，使得无效块具有无效模式。下面，为了便于描述，允许无效块具有无效模式的操作(换句话说，允许无效块的存储器单元具有与无效模式相对应的阈值电压分布)被称为“无效模式操作”。无效模式操作可以包括与无效块相关联的上述操作中的至少一个。
在示例性实施例中，如果对无效块执行无效模式操作以具有所确定的无效模式，则有可能抵消无效块的状态(即电荷丢失状态或电荷增益状态)。
例如，如图8A所示，在无效块处于电荷增益状态的情况下，无效块的存储器单元中的每一个可以具有擦除状态E’和编程状态P1’至P7’中的一个。在这种情况下，可以执行无效模式操作，使得无效块BLK1具有第一无效模式IP1。第一无效模式IP1可以是具有第一下限值VLOW1、第一上限值VUP1和第一中间值VMID1的阈值电压分布。第一下限值VLOW1、第一上限值VUP1和第一中间值VMID1可以是相对低的电压值。也就是说，存储器控制器110可以对无效块执行软擦除操作以允许无效块具有第一无效模式IP1。
如果电荷增益状态的无效块留在第一无效模式IP1的状态，则存储器单元之间的空间中累积的电荷可能减少或可能被抵消。例如，由于第一无效模式IP1是相对低的阈值电压分布，所以相对少量的电荷(相对大量的空穴)可以被包括在具有第一无效模式IP1的无效块的每个存储器单元的存储区域中。由于无效块留在这种状态，所以可以抵消在无效块的存储器单元之间累积的电荷。因此，在稍后在无效块中编程数据的情况下，由于在无效块的存储器单元之间累积的电荷减少，所以电荷增益现象可能减小或可能被抵消。
如图8B所示，在无效块处于电荷损失状态的情况下，无效块的存储器单元中的每一个可以具有擦除状态E”和编程状态P1”至P7”中的一个。在这种情况下，可以执行无效模式操作，使得无效块具有第二无效模式IP2。第二无效模式IP2可以是具有第二下限值VLOW2、第二上限值VUP2和第二中间值VMID2的阈值电压分布。第二下限值VLOW2、第二上限值VUP2和第二中间值VMID2可以是相对高的电压值。也就是说，存储器控制器110可以对无效块执行重新编程操作(在这种情况下，不执行擦除操作)以允许无效块具有第二无效模式IP2。
如果电荷损失状态的无效块留在第二无效模式IP2的状态，则存储器单元之间的空间中累积的空穴可以减少或者可以被抵消。例如，由于第二无效模式IP2是相对高的阈值电压分布，所以相对大量的电荷可以被包括在具有第二无效模式IP2的无效块的存储器单元中的每一个的存储区域中。由于无效块留在这种状态，所以可以抵消在无效块的存储器单元之间累积的空穴。因此，在稍后在无效块中编程数据的情况下，由于在无效块的存储器单元之间累积的空穴减少，所以电荷损失现象可能减少或可能被抵消。
如上所述，由于无效块留在无效块具有根据电荷损失状态或电荷增益状态确定的无效模式的状态，所以稍后要在无效块中编程的数据的可靠性可以得到保障。
图9A和图9B是用于描述各种无效模式的分布图。在图9A和图9B中的每一个中，X轴表示存储器单元的阈值电压Vth，并且Y轴表示存储器单元的数目。在示例性实施例中，参考图8A和图8B描述软擦除操作和重新编程操作。下面，将参考图9A和图9B描述另一无效模式操作。
参考图9A，在无效块处于电荷增益状态的情况下，无效块的存储器单元中的每一个可以具有擦除状态E’和编程状态P1’至P7’中的一个。在这种情况下，如果执行无效模式操作，则可以首先擦除无效块的存储器单元以具有擦除状态E，然后可以对其进行后编程(post-programmed)以具有第三无效模式IP3。第三无效模式IP3可以具有第三下限值VLOW3、第三上限值VUP3和第三中间值VMID3。
参考图9B所示，在无效块处于电荷损失状态的情况下，无效块的存储器单元中的每一个可以具有擦除状态E”和编程状态P1”至P7”中的一个。在这种情况下，如果执行无效模式操作，则可以首先将无效块的存储器单元重新编程为具有第七编程状态P7(在这种情况下，不执行擦除操作)，然后，可以对其进行后擦除(post-erased)以具有第四无效模式IP4。第四无效模式IP4可以具有第四下限值VLOW4、第四上限值VUP4和第四中间值VMID4。
上述无效模式操作仅是示例，并且本发明构思的示例性实施例的范围和精神不限于此。可以通过各种方式执行无效模式操作，使得无效块具有确定的无效模式。在示例性实施例中，无效模式操作可以包括对于无效块的各种操作，诸如编程操作、软编程操作、重编程操作、擦除操作、软擦除操作、擦出之后的软编程操作、编程之后的软擦除操作等。
图10是示出图1的存储器控制器110的操作的流程图。
参考图1和图10，在操作S210中，存储器控制器110可以检测无效块。操作S210类似于图7的操作S110，并且因此，这里将不再重复其详细描述。
在操作S220中，存储器控制器110可以检测无效块的编程/擦除(program/erase，P/E)循环的数目。例如，为了管理非易失性存储器设备120的存储器块BLK1至BLKm的耗损水平的目的，存储器控制器110管理关于存储器块BLK1至BLKm中的每一个的P/E循环的数目的信息。存储器控制器110可以基于关于P/E循环的数目的信息来检测对于无效块的P/E循环的数目。
在操作S230中，存储器控制器110可以基于无效块的P/E循环的数目来确定无效模式。例如，随着存储器块的P/E循环的数目增加，累积在存储器块的空间SP(参考图5)中的空穴可以增加。也就是说，随着无效块的P/E循环的数目增加，无效块的状态可以改变为更强的电荷损失状态。
在示例性实施例中，更强的电荷损失状态是指在编程之后存储器单元的阈值电压更快或更多地被减小的状态。例如，假设存储器单元的阈值电压在第一电荷损失状态下的第一时间期间降低与第一值一样多，在比第一电荷损失状态更强的第二电荷损失状态下，存储器单元的阈值电压可以在第一时间期间降低与大于第一值的第二值一样多。这意味着由于电荷损失状态更强，在存储器块的空间中累积的空穴的量的数目更大。
如上所述，随着无效块的P/E循环的数目增加，存储器控制器110可以增加无效模式IP的下限值、上限值或中间值，从而使得可能抵消或减少无效块的状态。
之后，存储器控制器110可以执行操作S240。操作S240类似于图7的操作S130，并且因此，这里将不再重复其详细描述。
图11是示出与无效块的P/E循环的数目相对应的无效模式的查找表。图12是示出分别与包括在图11的查找表中的无效模式相对应的阈值电压分布的分布图。
参考图1和图10至图12，存储器控制器110可以检测无效块的P/E循环的数目。如上所述，存储器控制器110可以根据关于存储器块BLK1至BLKm中的每一个的P/E循环的数目的信息来检测无效块的P/E循环的数目。
存储器控制器110可以根据查找表LUT确定与检测到的P/E循环的数目相对应的无效模式。例如，查找表LUT可以包括关于分别与P/E循环的数目P/E1至P/En相对应的多个无效模式IP1至IPn的信息。在示例性实施例中，P/E循环的数目P/E1至P/En中的每一个可以指示P/E循环的特定值，或者可以指示P/E循环的范围。在示例性实施例中，查找表LUT可以被存储在存储器控制器110的RAM 113(参考图2)中或者存储在单独的存储电路中。
在检测到的P/E循环的数目小于P/E循环的第一数目P/E1的情况下，存储器控制器110可以将第一无效模式IP1确定为要在无效块中形成的无效模式。在这种情况下，第一无效模式IP1可以具有第一下限值VLOW1、第一上限值VUP1和第一中间值VMID1，如图11和图12所示。
在检测到的P/E循环的数目大于P/E循环的第一数目P/E1并且小于P/E循环的第二数目P/E2的情况下，存储器控制器110可以将第二无效模式IP2确定为要在无效块中形成的无效模式。在这种情况下，第二无效模式IP2可以具有第二下限值VLOW2、第二上限值VUP2和第二中间值VMID2。如图12中所示，第二无效模式IP2的第二下限值VLOW2、第二上限值VUP2和第二中间值VMID2可以大于第一无效模式IP1的第一下限值VLOW1、第一上限值VUP1和第一中间值VMID1。
同样地，在检测到的P/E循环的数目大于P/E循环的第(n-1)数目P/En-1并且小于P/E循环的第n数目P/En的情况下，存储器控制器110可以将第n无效模式IPn确定为要在无效块中形成的无效模式。如在以上描述中，第n无效模式IPn的第n下限值VLOWn、第n上限值VUPn2和第n中间值VMIDn可以大于第(n-1)无效模式IPn-1的第(n-1)下限值VLOWn-1、第(n-1)上限值VUPn-1和第(n-1)中间值VMIDn-1。在示例性实施例中，P/E循环的第n数目P/En可以是指示存储器块的生命期的P/E循环的数目。
如上所述，存储器控制器110可以确定具有随着无效块的P/E循环的数目增加而更高的下限值、上限值或中间值的无效模式。可替换地，存储器控制器110可以基于包括P/E循环的数目的查找表LUT和关于对应的无效模式的信息来确定无效模式。
尽管未示出，但是查找表LUT可以预先仅定义无效模式的下限值、上限值或中间值的一部分。例如，查找表LUT可以仅包括无效模式的预设中间值VMID。可替换地，查找表LUT可以仅包括无效模式的预设下限值VLOW。可替换地，查找表LUT可以仅包括无效模式的预设上限值VUP。可替换地，取决于无效模式的级别，查找表LUT可以仅包括下限值，可以仅包括上限值，可以仅包括中间值，或者可以仅包括其组合。
图13是示出图1的存储器控制器110的操作的流程图。参考图1和图13，在操作S310中，存储器控制器110可以检测无效块。操作S310类似于图7的操作S110，并且因此，这里将不再重复其详细描述。
在操作S320中，存储器控制器110可以基于无效块的错误属性来检测无效块的状态。例如，存储器控制器110可以通过单元计数操作确定无效块的错误状态是与上编程状态相关联还是与下编程状态相关联(即错误属性)。可替换地，存储器控制器110可以通过ECC电路114(参考图2)对从无效块读取的数据执行错误检测，并且可以确定检测到的错误是与更高程序状态相关联的错误还是与下编程状态相关联的错误(即错误属性)。
存储器控制器110可以基于所确定的错误属性来检测无效块的状态。例如，在所确定的错误属性与上编程状态的错误相关联的情况下，存储器控制器110可以确定无效块处于电荷损失状态；在所确定的错误属性与下编程状态的错误相关联的情况下，存储器控制器110可以确定无效块处于电荷增益状态。
之后，存储器控制器110可以执行操作S330和操作S340。操作S330和操作S340类似于图7的操作S120和操作S130，并且因此，这里将不再重复其详细描述。
图14是用于描述检测图13的错误状态的示例性操作的分布图。为了简要描述，将描述无效块处于电荷增益状态的情况和无效块处于电荷损失状态的情况。在示例性实施例中，假设存储在在其上执行单元计数的无效块的特定页面或特定字线中的数据是随机化数据。并且，假设计数电压Vc对应于第三编程状态P3和第四编程状态P4之间的谷值。然而，本发明构思的示例性实施例的范围和精神不限于此。
参考图1、图13和图14，在存储器控制器110的控制下，非易失性存储器件120可以将计数电压Vc施加到无效块的特定页面或特定字线以检测导通单元的数目或关断单元的数目。存储器控制器110可以从非易失性存储器设备120接收检测的结果。如图14中所示，在无效块处于正常状态的情况下(即在无效块不处于电荷损失状态或电荷增益状态的情况下)，存储器单元的阈值电压可能基本上不会改变。在这种情况下，如图14中所示，由计数电压Vc导通的存储器单元ON的数目(即导通单元的数目)可以与通过计数电压Vc关断的存储器单元OFF的数目(即关断单元的数目)基本相同。
在无效块处于电荷增益状态的情况下，由计数电压Vc导通的存储器单元ON的数目可以小于由计数电压Vc关断的存储器单元OFF的数目。原因在于，在处于电荷增益状态的无效块中，存储器单元的阈值电压随着时间流逝而增加。在示例性实施例中，在电荷增益状态下，具有擦除状态E或下编程状态(例如，P1、P2等)的存储器单元的阈值电压的增量可以大于具有更高编程状态(例如，P6、P7等)的存储器单元的阈值电压的增量。也就是说，在电荷增益状态的情况下，针对下编程状态可能发生更大的错误。
在无效块处于电荷损失状态的情况下，由计数电压Vc导通的存储器单元ON的数目可以大于由计数电压Vc关断的存储器单元OFF的数目。原因在于，在处于电荷损失状态的无效块中，存储器单元的阈值电压随着时间流逝而减小。在示例性实施例中，在电荷损失状态下，具有上编程状态(例如，P6、P7等)的存储器单元的阈值电压的减量可以大于具有擦除状态E或下编程状态(例如，P1、P2等)的存储器单元的阈值电压的减量。也就是说，在电荷损失状态的情况下，针对上编程状态可能发生更大的错误。
如上所述，无效块的错误属性可以随着无效块是处于电荷增益状态还是电荷损失状态而变化。如上所述，存储器控制器110可以通过单元计数操作确定无效块的错误特性，并且可以基于所确定的错误属性确定无效块的状态。
尽管未在图14中示出，但是存储器控制器110可以使用另一计数电压。例如，可以将计数电压设置为第一编程状态P1和第二编程状态P2之间的谷值。在这种情况下，存储器控制器110可以通过使用计数电压来执行单元计数操作，并且可以基于单元计数结果是否大于或小于预设值来确定错误属性。
可替换地，存储器控制器110可以通过使用至少两个计数电压来执行单元计数操作。例如，存储器控制器110可以使用第一编程状态P1和第二编程状态P2之间的谷值、第三编程状态P3和第四编程状态P4之间的谷值、以及第六编程状态P6和第七编程状态P7之间的谷值作为计数电压。存储器控制器110可以通过使用上述计数电压来计数具有在计数电压之间的阈值电压的存储器单元的数目，并且可以基于计数结果来确定无效块的状态(或者错误属性)。
图15是用于描述检测图13的错误属性的示例性操作的框图。为了简化说明，省略了没有必要描述错误属性的组件。
参考图1、图13和图15，存储器控制器110可以从无效块的特定页面、特定字线、任何页面或任何字线的存储器单元读取数据。存储器控制器110的ECC电路114可以检测读取的数据“DATA”的错误。无效块管理器111可以从ECC电路114接收关于检测到的错误的信息EA，并且可以基于接收到的错误信息EA确定错误属性。例如，无效块管理器111可以基于接收到的错误信息EA确定错误特性，即检测到的错误是与上编程状态相关联的错误还是与下编程状态相关联的错误。无效块管理器111可以基于所确定的错误属性来确定无效块的状态，并且可以基于如此确定的无效块的状态来确定无效模式。
无效块管理器111可以基于所确定的无效模式对无效块执行无效模式操作。由于上面描述了无效模式操作，所以省略其详细描述。
如上所述，存储器控制器110可以检测无效块的错误属性，并且可以基于检测到的无效块的错误属性来确定无效块的状态。存储器控制器110可以基于无效块的状态对无效块执行无效模式操作，从而提高稍后要在无效块中编程的数据的可靠性。
图16是示出图1的存储器控制器110的操作的流程图。
参考图16，在操作S410中，存储器控制器110可以检测无效块。操作S410类似于图7的操作S110，并且这里将不再重复其详细描述。
在操作S420中，存储器控制器110可以基于块特性表BCT确定无效模式。例如，如图4和图5中所示，包括在一个存储器块中的存储器单元中的每一个可以具有随着与基板的垂直高度而变化的物理特性。如图5中所示，第一存储器单元MC1的尺寸可以小于第二存储器单元MC2的尺寸，并且因此，第一存储器单元MC1的操作特性可以与第二存储器单元MC2的操作特性不同。并且，相同高度的存储器单元(例如，包括在单元字符串CS11、CS12、CS21和CS22中的存储器单元当中与第一字线WL1连接的存储器单元)可以具有不同的形状。由于存储器单元、字线和存储器块的不同物理特性或物理位置，存储器单元的操作特性可以彼此不同。
块特性表BCT可以包括基于非易失性存储器设备120的存储器块BLK1至BLKm中的每一个的物理特性、多个字线中的每一个的物理特性、或者多个存储器单元中的每一个的物理特性的无效模式的信息。也就是说，对应于每个存储器块、每个字线或每个存储器单元的无效模式可以随着实施块特性表BCT的方式而变化。存储器控制器110可以基于块特性表BCT确定与无效块相对应的无效模式。
之后，存储器控制器110可以执行操作S430。操作S430类似于图7的操作S310，并且因此，这里将不再重复其详细描述。
图17和图18是用于详细描述图16的操作方法的视图。为了简要描述，省略了没有必要描述图16的操作方法的组件。并且，假设第一存储器块BLK1是无效块并且包括第一至第六字线WL1至WL6。并且，假设图17的块特性表BCT包括与每个字线相对应的无效模式的信息。
参考图1、图16和图17，块特性表BCT可以包括与各个存储器块BLK1至BLKm的第一至第六字线WL1至WL6相关联的无效模式的信息。在示例性实施例中，块特性表BCT可以通过初步评估来确定，并且可以被存储在存储器控制器110的RAM 113中或者存储在单独的存储电路中。
存储器控制器110可以基于块特性表BCT确定第一存储器块BLK1是无效块的无效模式。如图17中所示，块特性表BCT可以包括关于与第一存储器块BLK1的第一至第六字线WL1至WL6相关联的第一至第六无效模式IP1至IP6的信息。也就是说，存储器控制器110可以基于块特性表BCT执行无效模式操作，以允许作为无效块的第一存储器块BLK1的第一至第六字线WL1至WL6分别具有第一至第六无效模式IP1至IP6。
在示例性实施例中，假设第一字线WL1是距基板最近的字线并且第六字线WL6是距基板最高的字线，在无效模式操作之后，第一至第六字线WL1至WL6可以分别具有第一至第六无效模式IP1至IP6，如图17中所示。在这种情况下，如图17中所示，第一无效模式IP1在级别上高于第二无效模式IP2，并且第二无效模式IP2在级别上高于第三无效模式IP3。同样地，第三无效模式IP3在级别上高于第四无效模式IP4，第四无效模式IP4在级别上高于第五无效模式IP5，并且第五无效模式IP5在级别上高于第六无效模式IP6。
随着来自基板的字线的高度减小，电荷损失特性可以更强。出于这个原因，可以控制无效模式，使得无效模式的级别随着距基板的高度减小而增加，从而可以抵消电荷损失特性。
参照图18，块特性表BCT’可以包括与各个存储器块BLK1至BLKm的第一至第三字线区WLZ1至WLZ3相关联的无效模式信息。在示例性实施例中，第一字线区WLZ1可以包括第一字线WL1和第二字线WL2，第二字线区WLZ2可以包括第三字线WL3和第四字线WL4，并且第三字线区WLZ3可以包括第五字线WL5和第六字线WL6。然而，本发明构思的范围和精神不限于此。
存储器控制器110可以基于块特性表BCT’确定第一存储器块BLK1是无效块的无效模式，并且可以基于所确定的无效模式执行无效模式操作。如图18中所示，在无效模式操作之后，第一存储器块BLK1的第一字线区WLZ1可以具有第一无效模式IP1，第一存储器块BLK1的第二字线区WLZ2可以具有第二无效模式IP2，并且第一存储器块BLK1的第三字线区WLZ3可以具有第三无效模式IP3。如在以上描述中，第一至第三无效模式IP1至IP3可以根据来自基板的字线的高度而具有不同的级别。以上给出了与此相关联的描述，并且因此，这里将不再重复其详细描述。
在示例性实施例中，参考图17和图18，随着无效模式基于字线的高度而彼此不同示出块特征表BCT和BCT’。然而，本发明构思的范围和精神不限于此。例如，如上所述，与相同高度的字线连接的存储器单元可以具有不同的物理特性，诸如柱形状、柱尺寸、柱变形等，因此，存储器单元的操作特性(例如，单元速度)可以彼此不同。在这种情况下，对应于上部字线的无效模式可以具有比对应于下部字线的无效模式更高的级别。可替换地，取决于单元字符串，连接到相同字线的存储器单元可以具有不同的无效模式。
如上所述，存储器控制器110可以基于通过初步评估预先确定的块特性表BCT来确定无效块的无效模式。在这种情况下，无效模式可以针对无效块的每个字线以及无效块的每个存储器单元而变化。
图19是示出图1的存储器控制器110的操作方法的流程图。
参考图1和图19，存储器控制器110可以执行操作S510至操作S530。操作S510至操作S530可以类似于图7的操作S110至操作S130，并且因此，这里将不再重复其详细描述。在示例性实施例中，操作S510至操作S530可以用图10的操作S210至操作S240、图13的操作S310至操作S340、或者图16的操作S410或操作S430来替换。也就是说，存储器控制器110可以通过各种方式确定无效块的无效模式，并且可以基于所确定的无效模式执行无效模式操作。
在操作S540中，存储器控制器110可以基于无效块的状态来确定保持时间。保持时间是指从特定块被设置为无效块的时间点到再使用(即在擦除之后被编程)特定块的时间点的时间。也就是说，保持时间是指保持无效块的状态的时间。
如上所述，电荷损失状态或电荷增益状态的程度可以随着无效块的空间SP(参考图5)中累积的电荷或空穴的数目或量而变化。也就是说，随着在空间SP中累积的电荷的数目或量增加，电荷增益状态的程度可以增加，并且随着在空间SP中累积的空穴的数目或量的增加，电荷损失状态的程度可以增加。如上所述，电荷增益状态或电荷损失状态的程度增加意味着存储器单元的阈值电压的变化很大。通过抵消或减少在无效块的空间SP中累积的电荷或空穴，可以减小电荷增益状态或电荷损失状态的程度。
在示例性实施例中，随着具有无效模式的无效块的离开时间增加，在无效块的空间SP中累积的电荷或空穴的量可以减少。也就是说，当随着电荷损失状态或电荷增益状态的程度增加而保持无效块的状态时，可以通过增加保持时间来抵消无效块的特性。因此，存储器控制器110可以基于无效块的状态来确定保持时间。
在操作S550中，存储器控制器110可以确定经过的时间是否超过保持时间。经过的时间是指从特定块被设置为无效块的时间点到当前时间的时间。也就是说，存储器控制器110可以确定从特定块被设置为无效块的时间点开始是否经过了保持时间。
如果确定经过了保持时间，则在操作S560中，存储器控制器110可以将无效块用作空闲块。例如，为了写入新数据，存储器控制器110可以擦除无效块，然后可以将新数据写入擦除的无效块中。
如上所述，存储器控制器110可以使无效块的保持时间根据无效块的状态而不同，从而有可能有效地抵消每个无效块的电子增益状态或电子损失状态。因此，提高了储存设备100的可靠性。
图20是示出根据图19的操作方法的无效块的再使用操作的视图。
参考图1、图19和图20，第一存储器块BLK1和第二存储器块BLK2可以在第一时间点t1处被检测为无效块。假设第一存储器块BLK1和第二存储器块BLK2通过存储器控制器110的无效模式操作具有第一无效模式IP1。在示例性实施例中，假设第一存储器块BLK1和第二存储器块BLK2处于电子增益状态并且和第二存储器块BLK2的电子增益状态比第一存储器块BLK1的电子增益状态更强。
在这种情况下，可以将第一存储器块BLK1的保持时间确定为第一时间T1，并且可以将第二存储器块BLK2的保持时间确定为第二时间T2。这里，第一时间T1可以比第二时间T2更短。也就是说，第一存储器块BLK1可以在从第一时间点t1开始经过第一时间T1的第二时间点t2处用作空闲块，并且第二存储器块BLK2可以在从第一时间点t1开始经过第二时间T2的第三时间点t3处用作空闲块。
如上所述，由于无效块的保持时间(或离开时间)随无效块的状态而变化，所以有可能抵消无效块的影响数据的可靠性的状态(即电子增益状态或电子损失状态)。因此，提高了储存设备100的可靠性。
图21是示出根据本发明构思的示例性实施例的储存设备的框图。参考图21，储存设备200可以包括存储器控制器210和非易失性存储器设备220。存储器控制器210可以包括无效块管理器211。参考图1至20描述了存储器控制器210、非易失性存储器设备220和无效块管理器211，并且因此，这里将不再重复其详细描述。
非易失性存储器件220还可以包括温度传感器221。温度传感器221可以检测非易失性存储器件220的温度，并且可以向存储器控制器210的无效块管理器211提供关于检测到的温度的信息(即温度信息TEMP)。
如参考图1至图20所述，无效块管理器211可以基于无效块的状态来确定无效模式。在这种情况下，无效块管理器211可以将温度信息TEMP应用于所确定的无效模式。例如，随着非易失性存储器设备220的温度升高，可以快速地抵消在无效块的空间SP(参考图5)中累积的电子或空穴。如此以来，在温度升高的情况下，即使无效模式的级别增加或减少，也可以抵消影响数据的可靠性的无效块的状态。
可替换地，无效块管理器211可以基于温度信息TEMP确定无效块的保持时间。例如，如上所述，随着非易失性存储器件220的温度升高，可以快速地抵消在无效块的空间SP(参考图5)中累积的电子或空穴。如此以来，在温度升高的情况下，即使无效模式的保持时间减少，也可以抵消影响数据的可靠性的无效块的状态。
如上所述，取决于无效块的状态和非易失性存储器设备220的温度，无效块管理器211可以确定无效模式或者可以确定无效块的保持时间。
图22是示出根据本发明构思的示例性实施例的储存设备的框图。
参考图22，储存设备300可以包括存储器控制器310和非易失性存储器设备320。存储器控制器310可以包括无效块管理器311。参考图1至图20描述了存储器控制器310、非易失性存储器设备320和无效块管理器311，并且因此，这里将不再重复其详细描述。
为了对无效块执行无效模式操作，存储器控制器310可以将无效模式命令CMD_IP、无效块地址ADDR_IP、无效模式数据DATA_IP和控制信号CTRL发送到非易失性存储器设备320。
无效模式命令CMD_IP可以是用于对无效块执行编程操作、软编程操作、重编程操作、擦除操作、软擦除操作、擦除之后的软编程操作、编程之后的软擦除的命令。在示例性实施例中，无效模式命令CMD_IP可以是根据存储器控制器310和非易失性存储器设备320之间的接口或供应商特定命令定义的命令。无效块地址ADDR_IP可以是与将在其上执行无效模式操作的无效块相关联的物理地址。
无效数据DATA_IP可以是与要在无效块中形成的无效块相对应的数据。例如，假设要在无效块中形成的无效模式的下限值是擦除状态的下限值，并且上限值是第一编程状态的上限值。在这种情况下，在执行无效模式操作之后，在从无效块的存储器单元读取数据的情况下，可以读取与擦除状态和第一编程状态相对应的数据。换句话说，如果存储器控制器310向非易失性存储器件320提供与擦除状态或第一编程状态相对应的数据作为无效模式数据DATA_IP，则非易失性存储器设备320可以执行无效模式操作，使得无效块具有无效模式。
参考图22描述的示例性实施例是一个示例。在无效模式命令CMD_IP包括关于无效块地址的信息或关于无效模式的信息的情况下，可以省略无效块地址ADDR_IP或无效数据DATA_IP。
图23是示出应用了根据本发明构思的示例性实施例的储存设备的固态驱动器(SSD)系统1000的框图。
参考图23，SSD系统1000包括主机1100和SSD 1200。
SSD1200通过信号连接器1201与主机1100传送和接收信号SIG，并通过电力连接器1202提供电力PWR。SSD1200包括SSD控制器1210、多个闪速存储器1221至122n、辅助电源1230和缓冲器存储器1240。
SSD控制器1210可以响应于来自主机1100的信号SIG来控制闪速存储器1221至122n。在示例性实施例中，SSD控制器1210可以基于参考图1至图22描述的操作方法来管理在闪速存储器1221至122n中发生的无效块。
闪速存储器1221至122n可以在SSD控制器1210的控制下操作。辅助电源1230通过电力连接器1202与主机1100连接。辅助电源1230可以通过电力PWR从主机1100充电。当电力PWR没有平稳地从主机1100供应时，辅助电源1230可以为SSD系统1200供电。
根据本发明构思的示例性实施例，由于包括在非易失性存储器设备中的无效块被管理为具有特定模式(即无效模式)，所以可以改善随后在无效块中编程的数据的可靠性。因此，有可能提供能够提高性能的、存储器控制器的操作方法和储存设备的操作方法。
尽管已经参考本发明的一些示例性实施例描述了本发明构思的示例性实施例，但是对于本领域普通技术人员来说显而易见的是，在不脱离如所附权利要求中阐述的本发明构思的示例性实施例的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (22)

1.一种操作存储器控制器的方法，所述存储器控制器被配置为控制非易失性存储器设备，所述非易失性存储器设备包括多个存储器块，所述方法包括：
检测所述多个存储器块中的无效块；
基于所述无效块的状态确定无效模式；以及
对所述无效块执行无效模式操作，使得所述无效块具有所述无效模式。
2.如权利要求1所述的方法，其中，所述无效模式操作包括对所述无效块的擦除操作、软擦除操作、编程操作、重编程操作和软编程操作中的至少一个操作。
3.如权利要求1所述的方法，还包括：
确定所述无效块的编程/擦除循环的数目，并且其中
所述确定无效模式，
响应于所述无效块的编程/擦除循环的数目小于或等于第一次数，将所述无效模式确定为第一模式，并且
响应于所述无效块的编程/擦除循环的数目大于或等于第二次数，将所述无效模式确定为第二模式，所述第二次数大于所述第一次数，并且所述第二模式与所述第一模式不同。
4.如权利要求3所述的方法，其中，执行所述无效模式操作，使得，
响应于将所述无效模式确定为第一模式，包括在所述无效块中的存储器单元的阈值电压在第一下限值和第一上限值之间的范围内，并且
响应于将所述无效模式确定为第二模式，包括在所述无效块中的所述存储器单元的阈值电压在第二下限值和第二上限之间的范围内，所述第二下限值和所述第二上限值分别大于所述第一下限值和所述第一上限值。
5.如权利要求3所述的方法，其中，执行所述无效模式操作，使得，
响应于将所述无效模式确定为第一模式，包括在所述无效块中的存储器单元的阈值电压的中间值是第一值，并且
响应于将所述无效模式确定为第二模式，包括在所述无效块中的所述存储器单元的阈值电压的中间值是大于第一值的第二值。
6.如权利要求1所述的方法，其中，基于所述无效块的状态确定所述无效模式包括：
基于至少一个计数电压对所述无效块的存储器单元执行单元计数操作；以及
基于所述单元计数操作的结果确定所述无效模式。
7.如权利要求1所述的方法，其中，基于所述无效块的状态确定所述无效模式包括：
检测来自所述无效块的数据中的错误；以及
根据所述错误确定所述无效模式。
8.如权利要求1所述的方法，其中，所述无效模式的确定基于块特性表确定所述无效模式，所述块特性表包括与所述无效块的字线中的每一个字线相对应的模式信息。
9.如权利要求8所述的方法，其中，执行所述无效模式操作，使得，
与所述无效块的字线当中的第一字线连接的存储器单元具有第一模式，并且
与所述无效块的字线当中的第二字线连接的存储器单元具有第二模式，所述第二模式与所述第一模式不同，所述第一字线和所述第二字线在距基板不同的高度处。
10.如权利要求9所述的方法，其中，
与所述第一字线连接的所述存储器单元的阈值电压在第一下限值和第一上限值之间的范围内，
与所述第二字线连接的所述存储器单元的阈值电压在第二下限值和第二上限值之间的范围内，所述第二下限值和所述第二上限值分别小于所述第一下限值和所述第一个上限值。
11.如权利要求1所述的方法，还包括：
根据所述无效块的状态确定保持时间；以及
在从检测到所述无效块时的时间点开始经过所述保持时间之后，将所述无效块用作空闲块。
12.如权利要求1所述的方法，其中，所述存储器块中的每一个存储器块包括多个单元字符串，单元字符串中的每一个单元字符串包括在垂直于基板的方向上堆叠的多个单元晶体管。
13.如权利要求12所述的方法，其中，所述多个单元晶体管中的每一个单元晶体管包括电荷捕获型闪速存储器单元。
14.一种操作储存设备的方法，所述储存设备包括多个存储器块，所述方法包括：
检测所述多个存储器块当中的无效块；
基于所述无效块的状态确定无效模式；以及
对所述无效块执行无效模式操作，使得所述无效块具有所述无效模式。
15.如权利要求14所述的方法，其中，所述无效模式操作是对所述无效块的擦除操作、软擦除操作、编程操作、重编程操作和软编程操作中的至少一个操作。
16.如权利要求14所述的方法，其中，所述无效块是通过垃圾收集操作或读取回收操作生成的。
17.如权利要求14所述的方法，其中，执行所述无效模式操作使得具有无效模式的无效块的存储器单元的阈值电压的中间值随着所述无效块的编程/擦除循环的数目的增加而增加。
18.如权利要求14所述的方法，其中，执行所述无效模式操作使得包括在具有所述无效模式的无效块中的存储器单元具有随着字线的高度而变化的阈值电压分布。
19.如权利要求14所述的方法，还包括：
根据所述无效块的状态确定保持时间；以及
在所述无效块具有所述无效模式的状态下经过所述保持时间之后，
擦除所述无效块，以及
在被擦除的无效块中编程有效数据。
20.一种操作存储器控制器的方法，所述存储器控制器被配置为控制包括多个存储器块的非易失性存储器设备，所述方法包括：
检测所述多个存储器块当中的无效块；
基于所述无效块的状态确定无效模式；以及
向所述非易失性存储器设备传送无效模式命令，所述无效模式命令包括对于所述无效块的地址。
21.如权利要求20所述的方法，还包括：
将无效模式数据传送到所述非易失性存储器设备，所述无效模式数据对应于所述无效模式。
22.如权利要求21所述的方法，其中，所述无效模式数据包括与存储器单元的擦除状态和多个编程状态中的一个状态相对应的数据。
CN201811235301.7A 2017-10-31 2018-10-23 存储器控制器的操作方法和储存设备的操作方法 Active CN109726143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0143158 2017-10-31
KR1020170143158A KR102457662B1 (ko) 2017-10-31 2017-10-31 메모리 컨트롤러의 동작 방법 및 저장 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN109726143A true CN109726143A (zh) 2019-05-07
CN109726143B CN109726143B (zh) 2024-02-23

Family

ID=66242930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811235301.7A Active CN109726143B (zh) 2017-10-31 2018-10-23 存储器控制器的操作方法和储存设备的操作方法

Country Status (3)

Country Link
US (1) US10726931B2 (zh)
KR (1) KR102457662B1 (zh)
CN (1) CN109726143B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908826A (zh) * 2019-10-16 2020-03-24 长江存储科技有限责任公司 数据处理方法及相关产品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610821B1 (ko) * 2018-11-15 2023-12-06 삼성전자주식회사 내구성 저하를 판단하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법
KR20200125231A (ko) * 2019-04-26 2020-11-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20220021992A (ko) * 2020-08-14 2022-02-23 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치
US20220393975A1 (en) * 2021-06-07 2022-12-08 Microsoft Technology Licensing, Llc Transmitting multi-dimensional data between devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077298A (zh) * 2008-06-30 2011-05-25 桑迪士克公司 在非易失性存储器中的读取干扰减轻
CN103226975A (zh) * 2012-01-27 2013-07-31 三星电子株式会社 存储设备、存储系统、块管理方法、编程和擦除方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
US20160103617A1 (en) * 2011-06-30 2016-04-14 Western Digital Technologies, Inc. System and method for dynamically adjusting garbage collection policies in solid-state memory
CN106847340A (zh) * 2015-12-03 2017-06-13 三星电子株式会社 用于非易失性存储器系统以及存储器控制器的操作的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464255B1 (ko) * 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템
KR101506336B1 (ko) 2008-10-10 2015-03-27 삼성전자주식회사 산화막 복구 기능을 갖는 비휘발성 메모리 장치 그리고 그것의 블록 관리 방법
US8595593B2 (en) 2008-12-24 2013-11-26 Hynix Semiconductor Inc. Nonvolatile memory device having a copy back operation and method of operating the same
KR101678909B1 (ko) * 2009-09-17 2016-11-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
KR20130037555A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 불휘발성 메모리 장치의 제어 방법
KR101620025B1 (ko) 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
KR101975406B1 (ko) * 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
KR102285462B1 (ko) * 2014-03-26 2021-08-05 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
KR102292183B1 (ko) 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
US9563504B2 (en) 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
KR102211868B1 (ko) 2014-12-15 2021-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102294848B1 (ko) 2015-06-30 2021-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
KR102393323B1 (ko) 2015-08-24 2022-05-03 삼성전자주식회사 재사용 주기를 이용하여 사용자 데이터를 쓰기 위한 워드라인을 결정하는 저장 장치의 동작 방법
US9875803B2 (en) * 2015-09-10 2018-01-23 Toshiba Memory Corporation Memory system and method of controlling nonvolatile memory
US10303536B2 (en) 2015-10-28 2019-05-28 Via Technologies, Inc. Non-volatile memory device and control method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077298A (zh) * 2008-06-30 2011-05-25 桑迪士克公司 在非易失性存储器中的读取干扰减轻
US20160103617A1 (en) * 2011-06-30 2016-04-14 Western Digital Technologies, Inc. System and method for dynamically adjusting garbage collection policies in solid-state memory
CN103226975A (zh) * 2012-01-27 2013-07-31 三星电子株式会社 存储设备、存储系统、块管理方法、编程和擦除方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
CN106847340A (zh) * 2015-12-03 2017-06-13 三星电子株式会社 用于非易失性存储器系统以及存储器控制器的操作的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908826A (zh) * 2019-10-16 2020-03-24 长江存储科技有限责任公司 数据处理方法及相关产品
CN110908826B (zh) * 2019-10-16 2021-04-20 长江存储科技有限责任公司 数据处理方法及相关产品

Also Published As

Publication number Publication date
US10726931B2 (en) 2020-07-28
CN109726143B (zh) 2024-02-23
KR102457662B1 (ko) 2022-10-25
US20190129655A1 (en) 2019-05-02
KR20190048310A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
CN111190536B (zh) 基于人工神经网络模型推断读取电平的存储设备
CN107797935B (zh) 存储装置和用于非易失性存储器装置的访问方法
CN107068190B (zh) 修正编程电压的存储器设备编程方法
CN103765392B (zh) 存储器装置的损耗均衡
CN109509490B (zh) 使用非线性滤波方案的存储器系统及其读取方法
CN111798901B (zh) 页缓冲器、具有页缓冲器的存储器装置及其操作方法
CN110136764A (zh) 非易失性存储器装置及其读取方法
CN109726143A (zh) 存储器控制器的操作方法和储存设备的操作方法
CN106683702A (zh) 非易失性存储器装置及其读方法
CN110021313A (zh) 非易失性存储器件及其读取方法
CN107068191B (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
CN101199024B (zh) 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
CN102298966A (zh) 非易失性存储器设备、系统及编程方法
KR102387960B1 (ko) 컨트롤러 및 그것의 동작 방법
CN109036488B (zh) 存储器控制器、操作该存储器控制器的方法以及存储器系统
CN105321567A (zh) 非易失性存储器装置、编程方法及存储装置
CN106971754A (zh) 非易失性存储器设备、包括其的存储装置和操作其的方法
CN108735253A (zh) 非易失性存储器存储系统
CN107958680A (zh) 存储器装置的边缘字线管理方法及操作存储器装置的方法
CN103177765A (zh) 半导体存储器件及其操作方法
CN112420109A (zh) 非易失性存储器设备和存储系统
CN111833949A (zh) 存储器控制器、存储器系统及其操作方法
CN110399091A (zh) 存储器控制器、存储器系统及其操作方法
CN111564171B (zh) 非易失性存储器设备、包括其的存储设备及其操作方法
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant