CN109509490B - 使用非线性滤波方案的存储器系统及其读取方法 - Google Patents

使用非线性滤波方案的存储器系统及其读取方法 Download PDF

Info

Publication number
CN109509490B
CN109509490B CN201910018564.0A CN201910018564A CN109509490B CN 109509490 B CN109509490 B CN 109509490B CN 201910018564 A CN201910018564 A CN 201910018564A CN 109509490 B CN109509490 B CN 109509490B
Authority
CN
China
Prior art keywords
read
memory
voltage
cell
sample values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910018564.0A
Other languages
English (en)
Other versions
CN109509490A (zh
Inventor
陈东燮
尹弼相
孙弘乐
孔骏镇
沈荣燮
韩真晚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201910018564.0A priority Critical patent/CN109509490B/zh
Publication of CN109509490A publication Critical patent/CN109509490A/zh
Application granted granted Critical
Publication of CN109509490B publication Critical patent/CN109509490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K999/00—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group
    • H05K999/99—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group dummy group
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Abstract

提供了非易失性存储器系统及其控制方法。一种非易失性存储器系统包括：非易失性存储器件，包括多个存储单元，多个存储单元构成多个存储块并且每个存储块包括多个页；以及存储器控制器，被配置为施加位于第一读电平的读电压以从多个存储单元当中的所选择的存储单元读数据，在施加导致读失败时传输命令到非易失性存储器件以请求特定电压范围的多个采样值，其中多个采样值中的每一个与具有位于特定电压范围的阈值电压的所选择的存储单元的数量相对应，响应于命令从所述非易失性存储器件接收采样值，施加非线性滤波到所接收的采样值以生成经滤波的值，以及基于经滤波的值将读电压设置为第二读电平，其中，经滤波的值中的每一个指示具有位于特定电压范围的阈值电压的所选择的存储单元的数量，并且非易失性存储器件还包括用于生成采样值的位计数器。

Description

使用非线性滤波方案的存储器系统及其读取方法
本申请是申请日为2017年1月12日、申请号为201710022359.2、发明名称为“使用非线性滤波方案的存储器系统及其读取方法”的发明专利申请的分案申请。
相关申请的交叉引用
要求于2016年1月12日向韩国知识产权局提交的韩国专利申请号10-2016-0003636的优先权，其全部内容通过引用的方式并入本文。
技术领域
本公开涉及一种半导体存储器件，并且特别地，涉及一种能够以非线性滤波方案确定非易失性存储器件的读电平的存储器系统及其读取方法。
背景技术
半导体存储器件大致分为易失性半导体存储器件或者非易失性半导体存储器件。易失性半导体存储器件的特征在于读/写速度快，并且存储于其中的数据在断电时消失。相反，非易失性半导体存储器件即使在处于断电也保留存储于其中的数据。因此，非易失性半导体存储器件可以存储要保存的内容，而不管是否供应电源。
非易失性存储器件的代表性实例是闪存装置。闪存装置被用作信息装置的语音和图像数据存储介质，诸如计算机、蜂窝电话，智能电话、个人数字助理(PDA)、数字照相机、摄像机、录音机、MP3播放器、手持PC、游戏机、传真装置、扫描仪和打印机。正在开发用于高容量、高速和低功率非易失性存储器件的技术，以将非易失性存储器件安装在诸如智能电话的移动装置中。
由于需要大容量非易失性存储器件，因此每单元字节存储多电平单元(MLC)或者多字节的存储装置变得更加普遍。然而，在包括多电平单元的存储器系统中，存储单元的阈值电压包括于四个或更多个状态中，其在受限电压窗口内是可区分的。这样的状态可能由于各种原因而变换。在这种情况下，可以调节读电压以针对偏移的位置进行优化。
需要根据集成度的增加、规模缩小和三维单元阵列的使用，用于调节读电压的可靠的采样读操作。
发明内容
本公开的实施例最小化在采样读操作期间发生的噪声的影响。
本公开的实施例的一个方面旨在提供一种非易失性存储器系统，包括：非易失性存储器件，包括多个存储单元，其中所述多个存储单元构成多个存储块并且每个存储块包括多个页；以及存储器控制器，被配置为施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据，传输命令到所述非易失性存储器件以在所述施加导致读失败时请求特定电压范围的多个采样值，响应于所述命令从所述非易失性存储器件接收所述采样值，施加非线性滤波到所接收的采样值以生成经滤波的值，以及基于所述经滤波的值将所述读电压设置为第二读电平,其中，所述经滤波的值中的每一个指示具有位于所述特定电压范围的阈值电压的所选择的存储单元的数量。
本公开的实施例的另一方面旨在提供一种用于控制包括多个存储单元的非易失性存储器件以及存储器控制器的方法，其中所述多个存储单元构成多个存储块并且每个存储块包括多个页，所述方法包括：由所述存储器控制器施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据；由所述存储器控制器传输命令到所述非易失性存储器件以在所述施加导致读失败时请求特定电压范围的多个采样值；由所述存储器控制器响应于所述命令从所述非易失性存储器件接收采样值；由所述存储器控制器施加非线性滤波到所述采样值以生成经滤波的值；由所述存储器控制器基于所述经滤波的值将所述读电压设置为第二读电平；其中，所述经滤波的值中的每一个指示具有位于所述特定电压范围的阈值电压的所选择的存储单元的数量。
本公开的实施例的又一方面旨在提供一种一种非易失性存储器系统，包括：非易失性存储器件，包括多个存储单元，其中所述多个存储单元构成多个存储块以及每个存储块包括多个页；以及存储器控制器，被配置为施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据，传输命令到所述非易失性存储器件以在所述施加导致读失败时请求特定电压范围的多个采样值，响应于所述命令从所述非易失性存储器件接收所述采样值，丢弃具有在所选择的存储单元的阈值电压分布的阈值范围之外的相应电压的采样值，以及基于剩余的采样值将所述读电压设置为第二读电平,其中，所述剩余的采样值中的每一个指示具有位于所述特定电压范围的阈值电压的所选择的存储单元的数量。
本公开的实施例的又一方面旨在提供一种用于控制包括多个存储单元的非易失性存储器件以及存储器控制器的方法，其中所述多个存储单元构成多个存储块并且每个存储块包括多个页，所述方法包括：由所述存储器控制器施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据；由所述存储器控制器传输命令到所述非易失性存储器件以在所述施加导致读失败时请求特定电压范围的多个采样值；由所述存储器控制器响应于所述命令从所述非易失性存储器件接收采样值；由所述存储器控制器丢弃具有在所选择的存储单元的阈值电压分布的阈值范围之外的相应电压的采样值；以及由所述存储器控制器基于剩余的采样值将所述读电压设置为第二读电平,其中，所述剩余的采样值中的每一个指示具有位于所述特定电压范围的阈值电压的所选择的存储单元的数量。
附图说明
通过参考以下附图的以下描述，上述和其它目的及特征将变得显而易见，其中除非另有说明，相同的附图标记在各个附图中表示相同的部件，并且其中：
图1是图示根据本公开实施例的存储器系统的框图；
图2是图示图1的非易失性存储器件的框图；
图3是图示包括在图2中存储单元阵列的多个存储器块中的一个块的电路图；
图4是根据本公开的实施例用于描述采样读取方法的示意图；
图5是根据本公开实施例的迭代采样读取方法的流程图；
图6A和图6B是图示迭代采样读取方法的流程图；
图7是图示根据本公开实施例的非线性滤波方式的示意图；
图8A是图示根据本公开另一实施例的非线性滤波方式的示意图；
图8B是图示根据本公开另一实施例的非线性滤波方式的示意图；
图9是图示根据本公开另一实施例的存储器系统的框图；
图10是示例出根据本公开另一实施例的用于处理迭代采样读操作的结果的方法的流程图；
图11是参照图10图示连续执行说明非线性滤波和线性滤波的方法的示意图；
图12是图示根据本公开的又一实施例的存储器系统的框图；
图13是图示根据本公开实施例的用于确定谷值移位方向的操作的示意图；
图14是图示根据本公开另一实施例的用于处理迭代采样读操作的结果以检测谷值移位方向的方法的流程图；
图15是图示根据本公开实施例的用户系统的框图；
图16是图示根据本公开实施例的包括非易失性存储器系统的存储卡系统的框图；
图17是图示根据本公开实施例的包括非易失性存储器系统的固态驱动器的框图；
图18是图示根据本公开实施例的包括非易失性存储器系统的用户系统的框图。
具体实施方式
可以理解，前面的一般描述和下面的详细描述被提供作为示例，用于说明而不是限制本公开的范围。现在将详细参考本公开的当前优选实施例，其实例在附图中示出。附图和说明书中使用的参考标号尽可能指向相同或类似的部件。
下面，为了描述本公开的特征和功能，NAND型闪存装置将作为非易失性存储器件而示例出。然而，根据本文公开的信息，可以容易地理解其他特征和操作。例如，本公开可以应用于相变随机存取存储器(PRAM)、磁阻RAM(MRAM)、电阻RAM(RAM或ReRAM)、铁电体RAM(FRAM)，NOR闪存等等。
本公开可以通过其他实施例来实施或应用。另外，在不脱离本发明的权利要求、范围和精神以及任何其它目的的情况下，可以根据观点和应用来改变或修改该具体描述。
图1是图示根据本公开实施例的存储器系统的框图。参考图1，存储器系统100可以包括存储器控制器110和非易失性存储器件120。为了确定诸如读取故障的情况的精确读电压，存储器控制器110可以向非易失性存储器件120提供迭代采样读命令(ISR CMD)。响应于迭代采样读命令ISR CMD，非易失性存储器件120可以输出单元计数(单元计数)。相对于单元计量，存储器控制器110可以确定最佳读电压。这将在下文更详细地描述。
响应于主机的请求，存储器控制器110可以被配置成控制非易失性存储器件120。响应于来自主机的写请求，存储器控制器110可以向非易失性存储器件120提供写命令或写数据。当从主机接收读取请求时，存储器控制器110可以控制非易失性存储器件120，以便感测和输出相应地址的数据。
具体地，存储器控制器110可以向非易失性存储器件120提供迭代采样读命令ISRCMD。迭代采样读命令ISR CMD可以是用于请求非易失性存储器件120以输出与特定电压范围的单元计数相对应的多个采样值的命令。响应于迭代采样读命令ISR CMD，非易失性存储器件120可输出与具有在第一读电压电平RD1与第二读电压电平RD2之间的阈值电压的存储单元的数量相应的多个采样值。
在另一实施例中，迭代采样读命令ISR CMD可以是用于从非易失性存储器件120多次请求第一读电压电平RD1和第二读电压电平RD2之间的读计数的采样值的命令。
存储器控制器110对于相同电压范围可以接收单元计数的多个采样值，并且可以以非线性滤波方案处理所接收的采样值。例如，可以在非线性采样方案中通过处理特定电压范围的单元计数的多个采样值来生成最精确的单元计数。存储器控制器110可以包括用于非线性采样方案的非线性滤波器112。
存储器控制器110可以提供相对于多个电压范围中的每一个电压范围的迭代采样读命令ISR CMD。存储器控制器110可以处理相对于非线性滤波方案中的每个电压范围输出的单元计数的采样值。存储器控制器110可以确定与相对于作为非线性滤波结果而生成的采样值的谷值相应的读电压。例如，存储器控制器110可以通过相对于作为非线性滤波结果而生成的采样值应用线性回归分析或选择最小值来确定读电压。
非易失性存储器件120可以包括一个或多个存储装置。响应于迭代采样读命令ISRCMD，非易失性存储器件120可以用不同的采样读电压感测所选择的存储单元。相对于感测结果，非易失性存储器件120可以确定单元计数，其对应于具有在不同采样读电压Ri和Ri+1之间的阈值电压的存储单元的数量。例如，非易失性存储器件120可以使用不同的采样读电压Ri和Ri+1对所获得的采样值执行异或运算(XOR)。非易失性存储器件120可以向存储器控制器110输出与异或运算的结果相对应的单元计数。在异或OR运算中，1(1秒)的数量可以是与具有在读电压Ri和Ri+1之间的阈值电压的存储单元的数量相对应的单元计数的采样值。响应于迭代采样读命令ISR CMD，相对于读电压Ri和Ri+1之间的区间，非易失性存储器件120可以以特定频率重复上述读操作。
存储器控制器110可以确定相对于在相同电压范围内迭代地执行的读操作的结果的、相应电压范围的采样值。也就是说，通过在非线性滤波操作中处理多个读操作的结果，存储器控制器110可以最小化由噪声引起的影响。
根据本公开的实施例，可以确定用于非易失性存储器件120的存储单元的最佳读电压。本公开的存储器控制器110可以处理对非线性采样方案中的噪声敏感的采样读取结果，从而使得可以排除由于噪声而失真的采样值。这可能意味着即使在嘈杂的环境中也产生具有高可靠性的读电压。
图2是图示图1的非易失性存储器件的框图。参考图2，非易失性存储器件120可以包括单元阵列121、行解码器122、页缓冲器123、输入/输出缓冲器124、控制逻辑125、电压发生器126和位计数器127。
单元阵列121可以通过字线WL0-WLn-1和选择线GSL、SSL连接到行解码器122。单元阵列121可以通过BL0至BLm-1的位线连接到页缓冲器123。单元阵列121可以包括形成在NAND型阵列中的多个单元串。单元串可以构成存储器块BLK。这里，每个单元串的沟道可以在垂直或水平方向上形成。
在实施例中，单元阵列121可以用三维(3D)存储器阵列来实施。3D存储器阵列单片地形成于存储单元阵列的一个或多个物理层级中，该存储单元阵列具有设置在硅衬底上方的有源区域以及与那些存储单元的操作相关联的电路，无论这种相关联的电路是在该衬底上方还是在该衬底内。词语“单片”意指阵列的每一层的层直接沉积在阵列的每个底层的层上。
在本公开的实施例中，3D存储器阵列包括垂直取向的垂直NAND串，使得至少一个存储单元位于另一存储单元上方。该至少一个存储单元可包括电荷捕获层。每个垂直NAND串可以包括位于存储单元上方的至少一个选择晶体管，该至少一个选择晶体管具有与存储单元相同的结构，并与该存储单元一起单片地形成。
以下专利文献描述了用于三维存储器阵列的合适配置，其通过引用的方式并入本文，其中该三维存储器阵列被配置为多个层级，其中字线和/或位线在级之间共享：美国专利号7,679,133；8,553,466；8,654,587；8,559,235；和美国专利出版号2011/0233648。
在编程操作期间，存储单元可通过大小等于页的单元(例如，2KB)或大小小于页的单元(例如，512B)来选择。在读操作期间，存储单元可通过大小等于页的单元(例如，2KB)或大小小于页的单元(例如，512B)来选择。由于各种原因，在读取时间点的存储单元的阈值电压分布可以不同于在编程时间点的阈值电压分布。因此，为了提高数据完整性，可以根据阈值电压变化来调整读电压的电平。
行解码器122可以响应于地址ADD选择单元阵列121的存储块BLK1至BLKi中的一个存储块。行解码器122可以选择所选择的存储块中的字线之一。行解码器122可以将来自电压发生器126的读电压Vrd传送到所选择的字线。在编程操作期间，行解码器122可以分别将编程电压和验证电压传送到选择的字线，并且将传送电压传送到未选择的字线。在读操作期间，行解码器122可以分别将选择读电压和非选择读电压传送到选择的字线，并且将传送电压传送到未选择的字线。
页缓冲器123可以在编程操作期间作为写驱动器操作，并且在读操作期间作为读出放大器操作。在编程操作期间，对应于到单元阵列121的位线的欲编程的数据，页缓冲器123可以传送位线电压。在读操作期间，页缓冲器123可以通过位线感测存储在选择的存储单元中的数据。页缓冲器123可以锁存感测的数据，并且可以将锁存的数据输出到输入/输出缓冲器124。
输入/输出缓冲器124可以将在编程操作期间接收的写数据传送到页缓冲器123。在读操作期间，输入/输出缓冲器124可以将数据从页缓冲器123输出到外部。输入/输出缓冲器124可以将接收到的地址Add或命令传送到行解码器122或控制逻辑125。
控制逻辑125可以响应于从外部接收的命令来控制行解码器122和页缓冲器123。控制逻辑125可以响应于从存储器控制器110接收的迭代采样读命令ISR CMD来控制页缓冲器123和电压发生器126，以便感测所选择的存储单元。例如，控制逻辑125可以控制页缓冲器123和电压发生器126，以便利用通过迭代采样读命令ISR CMD所选择的采样读电压Ri和Ri+1迭代地感测所选择的存储单元。通过多个采样读操作读取的数据片可以存储在页缓冲器123中，并且可以通过位计数器127进行计数。由位计数器127计算的单元计数可以通过输入/输出缓冲器124被传送到存储器控制器110。
电压发生器126可以产生被提供给字线和电压的各种字线电压，该电压提供给在该处形成存储单元的大块(例如，阱区域)。要提供给字线的字线电压可以包括编程电压(例如，Vpgm_i)、通过电压(例如，Vpass)、选择读电压(例如，Vrd)、非选择读电压(例如，Vread)等。电压发生器126还可以在读操作或编程操作期间被提供给选择线SSL和GSL的选择线电压(例如，VSSL和VGSL)。此外，在控制逻辑125的控制下，电压发生器126可以生成特定读电压Ri并且可以提供特定读电压Ri。
位计数器127可以相对于通过迭代采样读命令ISR CMD选择的每个采样读电压Ri和Ri+1的感测结果而对单元的数量进行计数。对于每个采样读电压Ri和Ri+1的感测结果可以被锁存在页缓冲器123中，并且可以被提供给位计数器127。位计数器127可以比较用于采样读电压Ri和Ri+1的读取结果数据，以对具有在采样读电压Ri和Ri+1之间的阈值电压的存储单元的数量进行计数。例如，位计数器127可以使用采样读电压Ri和Ri+1对获得的读取结果数据执行异或运算而对存储单元的数量进行计数。
为此，位计数器127可以包括用于存储至少两页数据的锁存器(或寄存器)和用于异或运算的逻辑门阵列。例如，位计数器127可以具有用于存储使用不同的读电压读取的两页数据的锁存器。位计数器127可以包括对属于同一列的位执行异或运算的逻辑门串。另外，位计数器127可以包括计数器电路(未示出)，该计数器电路对包括在从逻辑门串输出的页大小的数据中的1的数量进行计数。计数器电路的输出可以对应于单元计数，该计数对应于对应的采样读电压Ri和Ri+1。
通过上述描述，当从存储器控制器110接收到迭代采样读命令ISR CMD时，非易失性存储器件120可以使用采样读电压Ri和Ri+1迭代地执行感测操作，并且可以在每个感测操作期间计算感测到的存储单元的数量。非易失性存储器件120可以将每个计算结果提供给存储器控制器110。
图3是图示包括在图2中存储单元阵列的多个存储器块中的一个块的电路图。在实施例中，将参考图3描述具有三维结构的存储器块BLK1。参考图3，存储器块BLK1可以包括多个单元串CS11、CS12、CS21和CS22。单元串CS11、CS12、CS21和CS22可以沿着行方向和列方向而被布置，并且可以形成行和列。
例如，单元串CS11和CS12可以被连接到串选择线SSL1a和SSL1b以构成第一行。单元串CS21和CS22可以被连接到串选择线SSL2a和SSL2b以构成第二行。例如，单元串CS11和CS21可以被连接到第一位线BL1以构成第一列。单元串CS12和CS22可以被连接到第二位线BL2以构成第二列。
单元串CS11、CS12、CS21以及CS22中每一个可以包括多个单元晶体管。单元串CS11、CS12、CS21以及CS22中的每一个可以包括串选择晶体管SSTa和SSTb、从MC1至MC8的多个存储单元、接地选择晶体管GSTa和GSTb以及伪存储单元DMC1和DMC2。在实施例中，包括在单元串CS11、CS12、CS21以及CS22中的每个存储单元可以是电荷捕获闪存(CTF)存储单元。
从MC1至MC8的存储单元可以串联连接，并且可以在作为垂直于由行方向和列方向限定的平面的方向的高度方向上堆叠。串选择晶体管SSTa和SSTb可以串联连接并且可以设置在MC1至MC8的存储单元和位线BL之间。接地选择晶体管GSTa和GSTb可以串联连接并且可以设置在从MC1至MC8的存储单元和共源极行CSL之间。
在实施例中，第一伪存储单元DMC1可以设置在从MC1至MC8的存储单元与接地选择晶体管GSTa和GSTb之间。在实施例中，第二伪存储单元DMC2可以设置在从MC1至MC8的存储单元与串选择晶体管SSTa和SSTb之间。
单元串CS11、CS12、CS21和CS22的接地选择晶体管GSTa和GSTb可以共同连接到地接选择线GSL。在实施例中，同一行中的接地选择晶体管可以连接到同一接地选择线，并且不同行中的接地选择晶体管可以连接到不同的接地选择线。例如，在第一行中的单元串CS11和CS12中的第一接地选择晶体管GSTa可以连接到第一接地选择线上，并且第二行中的单元串CS21和CS22的第一接地选择晶体管GSTa可以被连接到第二接地选择线。
位于与衬底(或接地选择晶体管GSTa和GSTb)相同高度的存储单元可以共同连接到相同的字线，并且位于不同高度的存储单元可以连接到不同的字线。例如，单元串中的CS11、CS12、CS21以及CS22中从MC1至MC8的第一至第八存储单元8可以分别共同连接到从WL1至WL8的第一至第八字线。
从第一串选择晶体管SSTa中选择的位于相同高度且属于同一行的第一串选择晶体管可以连接到相同的串选择线，并且属于不同行的串选择晶体管可以连接到不同的串选择线。例如，在第一行中的单元串CS11和CS12中的第一串选择晶体管SSTa可以共同连接到串选择线SSL1a，并且第二行中的单元串CS21和CS22的第一接地选择晶体管SSTa可以共同连接到串选择线SSL2a上。
从第二串选择晶体管SSTb中选择的位于相同高度且属于同一行的第二串选择晶体管可以连接到相同的串选择线，并且属于不同行的串选择晶体管可以连接到不同的串选择线。例如，在第一行中的单元串CS11和CS12中的第二串选择晶体管SSTb可以共同连接到串选择线SSL1b，并且第二行中的单元串CS21和CS22的第二接地选择晶体管SSTb可以共同连接到串选择线SSL2b上。
在实施例中，处于相同高度的伪存储单元(dummy memory cell)可以与相同的伪字线连接，并且处于不同高度的伪存储单元可以与不同的伪字线连接。例如，第一伪存储单元DMC1可以与第一伪字线DWL1连接，第二伪存储单元DMC2可以与第二伪字线DWL2连接。
图3所示的存储块BLK1可以是一个示例。例如，单元串的数量可以增加或减少，并且单元串的行数和单元串的列数可以根据单元串的数量而增加或减少。在存储块BLK1中，单元晶体管(GST、MC、DMC、SST等)的数量可以增加或减少，并且存储块BLK1的高度可以根据单元晶体管的数量(GST、MC、DMC、SST等)增加或者减少。此外，与单元晶体管连接的线(GSL、WL、DWL、SSL等)的数量可以根据单元晶体管(GST、MC、DMC、SST等)的数量增加或减少。
由于存储单元被形成为具有上述形状并且在多级单元(MLC)方案中被管理，所以即使在估计谷值的操作期间，存储单元也可能受到大量噪声的影响，在这种诸如读取失败的情况下，并且基于估计的谷值来调节读电压。也就是说，任何一个电压范围的采样读电压可能由于噪声而增加或减少。在这种情况下，失真的单元计数值可能使得难以确定精确的读电压。然而，可以通过本公开的采样读操作适当地阻止由于噪声受到的影响。
图4是根据本公开的实施例用于确定谷值的描述采样读操作的示意图。参考图4，可以利用本公开的存储器系统100执行迭代采样读操作，以确定用于区分存储单元的两个状态S1和S2的最佳读电压。这里，迭代采样读操作可以指相对于读电压范围Ri和Ri+1迭代地执行传感和单元计数以获得单元计数CC0、CC1、CC2、CC3和CC4的操作。
首先，可以执行迭代采样读操作以获得单元计数CC0。存储器控制器110可以向非易失性存储器件120提供迭代采样读命令ISR CMD。在这种情况下，提供给非易失性存储器件120的迭代采样读命令ISR CMD可以包括要被选择的存储单元的地址，要施加到要被选择的存储单元的采样读电压(例如，R0和R1)选择的存储单元，以及采样读取频率。响应于迭代采样读命令ISR CMD，非易失性存储器件120可以用采样读电压R0和采样读电压R1感测所选择的存储单元。非易失性存储器件120可以采用分别使用采样读电压R0和R1感测的数据来计算单元计数CC0。计算出的单元计数CC0可以被传送到存储器控制器110。非易失性存储器件120可以利用与预定义的采样读取频率一样多的采样读电压R0和R1重复采样读操作。非易失性存储器件120可以基于采样读取结果向存储器控制器110提供与采样读电压R0和R1相对应的单元数的采样值。
存储器控制器110可以以与上述相同的方式向非易失性存储器件120提供用于获得与单元计数CC1相对应的多个采样值的迭代采样读命令ISR CMD。也就是说，存储器控制器110可以请求非易失性存储器件120相对于采样读电压R1和R2执行与预定义采样读取频率一样多的感测，并且对应于单元计数CC1，以提供多个采样值。在这种情况下，非易失性存储器件120可以使用与预定义频率一样多的采样读电压R1和R2执行感测操作。非易失性存储器件120可以基于感测结果输出与单元计数CC1相对应的多个采样值。利用上述方式，存储器控制器110可以通过迭代采样读操作接收与单元计数CC0、CC1、CC2、CC3和CC4中的每一个相对应的多个采样值。
其次，相对于与单元计数CC0、CC1、CC2、CC3和CC4中的每一个相对应的接收的采样值，存储器控制器110可以执行非线性滤波操作。例如，可以执行非线性采样操作，使得存在从对应于单元计数CC0的多个采样值当中移除的采样值，该采样值过度暴露于噪音。可以使用滤波结果来生成最后单元计数CC0'。非线性滤波方法可以包括用于选择多个采样值的中值的方法，用于排除不包括在参考范围中的采样值的阈值方法等。这将参考以下流程图详细描述。
最后单元计数CC0'、CC1'、CC2'、CC3'和CC4'可以通过非线性滤波方案生成。存储器控制器110可以通过选择最后单元计数CC0'、CC1'、CC2'、CC3'和CC4’之中的最小值min_value来确定对应于谷值VY0的读电平。
示例了使用本公开的采样读操作来确定谷值或读电平的方法。然而，本公开的范围和精神可以不限于此。例如，存储器控制器110可以提供用于迭代采样读操作的电压范围(例如，R0至R5)和用于计算单元计数的电压差作为迭代采样读命令ISR CMD。在这种情况下，非易失性存储器件120可以自动将整个电压范围划分为单位电压范围，并且可以相对于每个单位电压范围执行迭代采样读操作。非易失性存储器件120可以提供存储器控制器110用于单元计数CC0、CC1、CC2、CC3和CC4中的每一个的多个采样值，作为迭代采样读操作的结果。另外，可以理解，非易失性存储器件120向存储器控制器110提供读取数据，而不是作为多个采样值的单元计数CC0、CC1、CC2、CC3和CC4。
图5是根据本公开实施例的迭代采样读取方法的流程图。将参考图5描述根据本公开的实施例存储系统100执行迭代采样读操作并使用采样读操作的结果来执行非线性滤波操作的方法。在发生诸如读取失败的错误的情况下，根据本公开的实施例，迭代采样读操作和非线性滤波操作可以开始确定最优化的读电压。
在步骤S110中，存储器系统100可以请求来自非易失性存储器件120的迭代采样读操作，并且可以获得作为迭代采样读操作的结果的相同电压范围的多个采样值。具体地，存储器控制器110可以向非易失性存储器件120提供迭代采样读命令ISR CMD。在这种情况下，非易失性存储器件120可以将用于所选电压范围(VR)的多个采样值(例如，单元计数)传送到存储器控制器110。
在步骤S120中，存储器控制器110可以使用非线性滤波操作来处理对应于来自非易失性存储器件120的电压范围VR的单元计数的多个采样值。存储器控制器110可以选择例如对应于相同电压范围的单元计数的多个采样值之中的中值。可替换地，存储器控制器110可以执行用于从对应于相同电压范围的单元计数的多个采样值中排除在阈值范围之外的采样值的滤波操作。存储器控制器110可以通过选择包括在阈值范围中的采样值之间的中值或计算平均值来计算所选择的电压范围的最后单元计数CCi'。
非线性滤波操作可以不限于使用选择中值或使用阈值范围的方案来排除特定采样值的方法。根据本公开的实施例，可以用作非线性滤波操作，用于将被确定为由于噪声而失真的值的采样值排除的各种非线性滤波操作。另外，应当理解，在非线性滤波操作之后还使用线性滤波操作以提高精度。
在步骤S130中，存储器控制器110可以确定对应于在步骤S110和S120中执行的迭代采样读操作的电压范围是否是最后的电压范围。如果对应于迭代采样读操作的电压范围不是最后的电压范围(否)，则该过程可以进行到步骤S140，其中执行用于下一个电压范围的迭代采样读操作。相反，如果对应于迭代采样读操作的电压范围是最后电压范围(是)，则过程可以进行到步骤S150。
在步骤S140中，对应于在步骤S110和S120中执行的迭代采样读操作，存储器控制器110可以选择电压范围的下一个电压范围。也就是说，该过程可以返回到步骤S110以选择下一个电压范围VRi+1，并且将重复采样读命令ISR CMD提供给非易失性存储器件120。
在步骤S150中，存储器控制器110可以使用用于多个采样读取范围中每个采样读取范围的最后采样值CCi'来确定谷值。存储器控制器110可以使用对应于所确定的谷值的电压电平来确定用于区分两个分布的调节的读电压。
上面描述了用于区分两个分布S1和S2的迭代采样读操作。上述过程可以迭代地用于搜索在多个分布之间的谷值。示例了本公开的实施例，其中存储器控制器110提供一次采样读命令以执行一个电压范围VR的迭代采样读操作。然而，本公开的范围和精神可以不限于此。例如，对于相同电压范围VR的迭代采样读操作，存储器控制器110可以向非易失性存储器件120提供对应于要输出的单元计数的数量的采样读命令的数量。可替换地，对于用于区分两个分布的采样读操作，可以一次向非易失性存储器件120提供采样读命令。
图6A及图6B是图示迭代采样读取方法的流程图。图6A通过相对于单位电压范围VR迭代地执行采样示出了获取单元计数CC1_j的方式。相反，图6B示出了相对于R0至R5且施加采样读操作的整个电压范围的每个单位电压范围VR，顺序地执行采样读操作的方式，这样的采样读操作被反复地执行几次。
参考图6A，可以以相对于单位电压范围VR移动预定义频率(即，次数)迭代地执行采样的方式执行迭代采样读操作。
在步骤S210中，存储器控制器110可以初始化从R0至Rn的采样读电压和对于执行采样读操作的电压范围的迭代采样频率。也就是说，存储器控制器110可以初始化单元计数指数“i”和采样计数“j”，单元计数指数“i”表示从R0至Rn的整个电压范围的单位电压范围，采样计数“j”表示用于单位电压范围的迭代采样频率。采样计数“j”可以对应于在相同电压范围内执行采样的频率(即，次数)。
在步骤S220中，存储器控制器110可以将用于采样值CCi的采样命令传送到非易失性存储器件120。例如，存储器控制器110可以请求非易失性存储器件120采样从R0至R1的电压范围的单元计数。在这种情况下，非易失性存储器件120可以用采样读电压R0感测所选择的存储单元，并且可以锁存感测的数据。此外，非易失性存储器件120可以用采样读电压R1感测所选择的存储单元，并且可以锁存感测的数据。非易失性存储器件120可以通过对使用R0和R1的读电压感测的数据执行异或OR运算而对数量1秒进行计数。非易失性存储器件120可以将计数值传送到存储器控制器110作为对应于采样计数j为0的采样值。
在步骤S230中，存储器控制器110可以从非易失性存储器件120接收采样值CC0_0。采样值CC0_0可以是对于从R0至R1的单位电压范围的第一采样值。采样值CC0_0可以存储在存储器控制器110中(或其特定区域)。
在步骤S240中，存储器控制器110可以确定在步骤S220和S230中采样和存储的采样值CC0_0是否是用于从R0至R1的单位电压范围的最后采样值。也就是说，存储器控制器110可以确定采样计数j是否对应于预定义的采样频率(即，预定义的采样计数)。如果采样计数j不是从R0至R1的单元电压范围的预定义采样频率，则过程可以进行到步骤S250。如果采样计数j是从R0至R1的单元电压范围的预定义采样频率，则过程可以进行到步骤S260。
在步骤S250中，存储器控制器110可以增加从R0至R1的单位电压范围的采样计数j。也就是说，如果当前采样计数j是初始值0，那么存储器控制器110可以将采样计数j增加1，以便具有新的值1。之后，过程可以进行到步骤S220，在步骤S220中，执行用于从R0至R1的单位电压范围的第二采样。
在步骤S260中，存储器控制器110可以确定对于单位电压范围R0至R1的迭代采样读操作是否对应于整个电压范围的最后单位电压范围。也就是说，存储器控制器110可以确定，根据在步骤S240中完成的重复采样读操作输出的采样值是否对应于最后单位电压范围(例如，R4至R5)。也就是说，存储器控制器110可以确定采样值是否对应于单元计数CC4的最后一个采样值。例如，可以基于单元计数指数i是否是最后一个值来确定采样值是否对应于单元计数CC4的最后值。如果单元计数指数i对应于最后一个值，则整个迭代采样读操作可以结束。相反，如果单元计数指数i不对应于最后一个值，则过程可以进行到步骤S270，以对下一个单位电压范围执行迭代采样读操作。
在步骤S270中，存储器控制器110可以改变单位电压范围，并且可以增加单元计数指数i以执行迭代采样读操作。也就是说，如果当前单元计数指数i是初始值0，那么存储器控制器110可以将单元计数索引i增加1，以便具有新的值1。之后，过程可以进行到步骤S220，在步骤S220中，执行用于单位电压范围R1至R2的第二采样。
示例了迭代采样读取方法，其中，相对于相同的单位电压范围迭代地执行采样读操作。
图6B是图示根据本公开的另一实施例的迭代采样读操作的流程图。将参考图6B描述以这样的方式实施迭代采样读操作的方法：在该方法中，存在迭代地执行的过程，在该过程中存储器控制器110相对于单位电压范围顺序地执行采样操作。
在步骤S310中，存储器控制器110可以初始化单元计数指数i和采样计数j。此外，存储器控制器110可以能够设置将执行迭代采样读操作的存储单元的地址、采样读电压的整个范围等。
在步骤S320中，存储器控制器110可以将用于单元计数CCi的采样命令传送到非易失性存储器件120。例如，存储器控制器110可以请求非易失性存储器件120采样从R0至R1的电压范围的单元计数。在这种情况下，非易失性存储器件120可以用采样读电压R0感测所选择的存储单元，并且可以锁存感测的数据。此外，非易失性存储器件120可以用采样读电压R1感测所选择的存储单元，并且可以锁存感测的数据。非易失性存储器件120可以采用使用读电压R0和R1感测的数据来计算采样值CC0_0，并且可以将计算的采样值CC0_0传送到存储器控制器110。
在步骤S330中，存储器控制器110可以从非易失性存储器件120接收采样值CC0_0。采样值CC0_0可以是用于从R0至R1的单位电压范围的单元计数CC0的第一采样值。采样值CC0_0可以存储在存储器控制器110中(或其特定区域)。
在步骤S340中，存储器控制器110可以确定在步骤S320和S330中采样和存储的采样值CC0_0是否是整个采样读电压范围的最后单位电压范围。也就是说，存储器控制器110可以确定单元计数指数i是否对应于预定义的最后值。如果单元计数指数i不是预定义的最后值，则过程可以进行到步骤S350。相反，如果单元计数指数i是预定义的最后值，则过程可以进行到步骤S360。
在步骤S350中，存储器控制器110可以增加单元计数索引i。之后，该过程可以进行到步骤S320。在步骤S320中，可以执行用于下一从R1至R2的单位电压范围的采样读操作。
在步骤S360中，存储器控制器110可以确定当前采样计数j是否对应于预定义的最后值。如果当前采样计数j不是最后值，那么过程可以进行到步骤S370以增加采样计数j。如果当前采样计数j对应于最后值，则整个迭代采样读操作可以结束。
在步骤S370中，存储器控制器110可以增加采样计数j并将单元计数索引i重新初始化为零(‘0’)。之后，该过程可以进行到步骤S320。
示例了各种迭代采样读取方法，其中，相对于相同的单位电压范围迭代地执行采样读操作。用于对对应于单位电压范围的采样值采样若干次的方法可以不限于上述方法。可以以各种方式对与单位电压范围相对应的采样值进行多次采样。
图7是根据本公开实施例的非线性滤波方式的示意图。参考图7，可以选择在相同电压范围内采样的多个采样值之间的中值。这将在下文更详细地描述。
存储器控制器110可以从非易失性存储器件120接收每个单元计数CCi的采样值。可以假设，存储器控制器110接收通过第一采样读操作SR1从对应于单元计数CC0的多个采样值之中获得的采样值1750，通过第二采样读操作SR2从采样值之中获得的采样值1680，通过第三采样读操作SR3从采样值之中获得的采样值1480，通过第四采样读操作SR4从采样值之中获得的采样值1760，以及通过第五采样读操作SR5从采样值之中获得的采样值1755。同样地，可以假设，存储器控制器110接收通过迭代采样读操作获得的单元计数CC1的采样值1595、1610、1590、1600和1615。此外，可以以上述方式假设，存储器控制器110从非易失性存储器件120接收单元计数CC2的采样值1490、1500、1505、1300和1495，单元计数CC3的采样值1402、1413、1395、1425和1409，以及单元计数CC4的1502、1498、1489、1505和1520的采样值。
基于上述迭代采样读取结果，存储器控制器110可以执行非线性滤波操作以在每个单元计数的采样值之中选择中值作为代表值。例如，存储器控制器110可以在单元计数CC0的采样值1750、1680、1480、1760和1755之中选择中值作为最后单元计数CC0'。也就是说，存储器控制器110可以从单元计数CC0的采样值之中选择对应于中间电平的采样值1750作为最后单元计数CC0'。在选择中值的情况下，由于噪声而造成的相对较小的采样值1480的影响可以减小。
同样，在选择中值的情况下，可以选择在单元计数CC1的采样值之中的“1600”、单元计数CC2的采样值之中的“1495”、单元计数CC3的采样值之中的“1409”以及单元计数CC4的采样值之中的“1502”。存储器控制器110可以从中值之中选择对应于最小值的“1409”作为对应于谷值的单元计数。
图8A是图示根据本公开另一个实施例的非线性滤波方式的示意图。参考图8A，可以从在相同单位电压范围内采样的多个采样值中排除分布在阈值范围之外的采样值。可以通过对所选择的采样值执行非线性处理来确定每个单位电压范围的采样值。
在图8A中，可以假设曲线130表示存储单元的实际阈值电压分布。在这种情况下，阈值范围可以由单元计数的下曲线140和上曲线145限定。下曲线140和上曲线145可以基于根据存储单元的降解、保留和干扰的实验值或经验值来提供。
存储器控制器110可以从单元计数CC0的采样值之中排除采样值151，该采样值151不包括在阈值范围内。最后单元计数CC0'可以通过处理分布在阈值范围内的采样值153来确定。例如，可以将采样值153之中的中值确定为最后单元计数CC0'。
存储器控制器110可以从单元计数CC1的采样值161和163之中排除采样值161，该采样值161不包括在阈值范围内。存储器控制器110可以从单元计数CC3的采样值171和173之中排除采样值171，该采样值171不包括在阈值范围内。通过上述方式，根据本公开的实施例，可以从通过迭代采样读操作而获得的多个采样值之中排除采样值，该采样值被确定为由于噪声而受影响。
图8B是图示根据本公开另一实施例的非线性滤波方式的示意图。参考图8B，在相同电压范围内采样的多个采样值可以根据幅度等级排序。可以通过选择对应于特定等级的采样值以及对于所选择的采样值执行非线性处理，来确定每个单位电压范围的采样值。
存储器控制器110可以从单元计数CC0的采样值181之中排除对应于特定等级RNK1和RNK5的采样值1750和1480。本公开的实施例被示例为从采样值181之中排除对应于最高级RNK1和最低级RNK5的采样值。该选择方式可以仅是示例。最后单元计数CC0'可以通过处理对应于等级RNK2、RNK3和RNK4的采样值191来确定。
存储器控制器110可以从单元计数CC1的采样值183之中排除其对应于特定等级RNK1和RNK5的采样值1615和1590。最后单元计数CC1'可以通过处理对应于等级RNK2、RNK3和RNK4的采样值193来确定。可以从单元计数CC2的采样值185之中排除与特定等级RNK1和RNK5对应的采样值1505和1300。最后单元计数CC2'可以通过处理对应于等级RNK2、RNK3和RNK4的采样值195来确定。可以从单元计数CC3的采样值187中排除与特定等级RNK1和RNK5对应的采样值1425和1395。最后单元计数CC3'可以通过处理对应于等级RNK2、RNK3和RNK4的采样值197来确定。可以从单元计数CC4的采样值189之中排除与特定等级RNK1和RNK5对应的采样值1520和1489。最后单元计数CC4'可以通过处理对应于等级RNK2、RNK3和RNK4的采样值199来确定。利用上述方式，根据本公开的实施例，可以从通过迭代采样读操作获得的多个采样值之中排除被确定为受噪声影响的采样值。
图9是图示根据本公开另一实施例的存储器系统的框图。参考图9，存储器系统200可以包括存储器控制器210和非易失性存储器件220。通过存储器控制器210和非易失性存储器件220的迭代采样读操作可以与图1的操作基本上相同，并且因此省略了迭代采样读操作和非易失性存储器件220的详细描述。
存储器控制器210可以向非易失性存储器件220提供迭代采样读命令ISR CMD。非易失性存储器件220可以响应于迭代采样读命令ISR CMD而输出具有多个采样值的相同电压范围的单元计数Cell Count。存储器控制器210可对多个采样值执行非线性滤波和以下线性滤波。这里，参考图6和图7描述的中值选择方式或阈值范围应用方式可以应用于非线性滤波。线性滤波可以使用典型的线性算术运算来实现，例如加权平均运算或无权平均运算。存储器控制器210可以包括用于非线性滤波的非线性滤波器212和用于线性滤波的线性滤波器214。非线性滤波器212和线性滤波器214可以利用在存储器控制器210上驱动的算法或软件模块来实施。
图10是图示根据本公开另一实施例的用于处理迭代采样读操作的结果的方法的流程图。根据本公开的实施例的存储系统200执行迭代采样读操作并使用采样读操作的结果来执行非线性滤波操作的方法将参考图10进行描述。存储器控制器210可以对非线性滤波操作的结果执行线性滤波操作。
在步骤S410中，存储器系统200可以请求来自非易失性存储器件220的迭代采样读操作，并且可以获得相同电压范围的多个采样值作为迭代采样读操作的结果。存储器控制器210可以向非易失性存储器件220提供迭代采样读命令ISR CMD。在这种情况下，非易失性存储器件220可以将用于单位电压范围VR的多个采样值(例如，采样值)传送到存储器控制器210。
在步骤S420中，存储器控制器210可以使用非线性滤波操作处理对应于单位电压范围VR并且从非易失性存储器件220接收的多个采样值。存储器控制器210可以选择例如对应于单位电压范围的多个采样值之中的中值。可替换地，存储器控制器210可以从相同电压范围的多个采样值之中执行过滤操作以排除不包括在阈值范围或特定等级范围中的采样值。可以将统计处理方式或算术运算方式应用于非线性滤波操作。
在步骤S430中，存储器控制器210可以附加地将线性滤波操作应用到通过非线性滤波操作处理的数据。例如，可以执行线性滤波操作，诸如对包括在阈值范围中的采样值应用权重的平均操作。
在步骤S440中，存储器控制器210可以确定对应于在步骤S410至S430中执行的迭代采样读操作的电压范围是否是最后的电压范围内。如果对应于迭代采样读操作的电压范围不是最后的电压范围(否)，该过程可以进行到步骤S450，其中执行用于下一个电压范围的迭代采样读操作。相反，如果对应于迭代采样读操作的电压范围是最后电压范围(是)，则过程可以进行到步骤S460。
在步骤S450中，存储器控制器210可选择下一电压范围以改变迭代采样读操作的目标电压范围。之后，程序可以返回到步骤S410以选择下一个电压范围VR，并且将重复采样读命令ISR CMD提供给非易失性存储器件220。
在步骤S460中，存储器控制器210可以使用用于多个采样读取范围中每个采样读取范围的最后采样值CCi'来确定谷值。存储器控制器210可以使用对应于所确定的谷值的电压电平来确定用于区分两个分布的读电压。
上面描述了另一个实施例，其中处理了迭代采样读操作的结果以确定谷值。
图11是图示出连续执行参照图10描述的非线性滤波和线性滤波的方法的示意图。参考图11，可以通过非线性滤波操作去除通过迭代采样读操作获得的单元计数的噪声。可以通过以下线性滤波操作来处理单元计数，以具有更精确地估计谷值的值。
单元计数CC0、CC1、CC2、CC3和CC4中的每一个可以通过迭代采样读操作包括五个采样值。参考单元计数CC0的采样值231，采样值1860可以被确定为由于噪声而受影响的值。因此，可以通过非线性滤波操作排除采样值1860。结果，可以通过非线性滤波操作来选择与单元计数CC0相对应的采样值241。类似地，通过非线性滤波操作，在对应于单元计数CC2的采样值235当中的采样值1212可以被确定为受到噪声影响的采样的示例。因此，可以通过非线性滤波操作排除采样值1212。结果，可以通过非线性滤波操作来选择与单元计数CC2相对应的采样值245。通过非线性滤波操作，在对应于单元计数CC3的采样值237当中的采样值1282可以被确定为受到噪声影响的采样的示例。因此，可以通过非线性滤波操作排除采样值1282。可以通过非线性滤波操作来选择与单元计数CC3相对应的采样值247。在该示例中，在采样值233和采样值239之间不排除数值。
当非线性滤波操作完成时，可以相对于所选择的采样值241、243、245、247和249中的每一个值执行线性滤波。例如，可以执行平均操作，其中不同的权重被应用于所选择的采样值。通过迭代采样读操作获得的单元计数CC0、CC1、CC2、CC3和CC4可以通过平均操作251、253、255、257、259输出作为单元计数CC0'、CC1'、CC2'、CC3'和CC4'。
图12是图示根据本公开的又一实施例的存储器系统的框图。参考图12，存储器系统300可以包括存储器控制器310和非易失性存储器件320。通过存储器控制器310和非易失性存储器件320的迭代采样读操作可以与图1的操作基本上相同。因此省略了迭代采样读操作和非易失性存储器件320的详细描述。
存储器控制器310可以向非易失性存储器件320提供用于估计谷值的迭代采样读命令ISR CMD。首先，存储器控制器310可以向非易失性存储器件320提供迭代采样读命令ISR CMD，以便相对于读电压RD的周围电压范围执行采样读操作。这里，读电压RD可以是调整之前的读电压。响应于迭代采样读命令ISR CMD，非易失性存储器件320可以使用多个采样值来提供以读电压RD作为中心限定的电压范围的采样值(单元计数)。
存储器控制器310可以按照非线性滤波方案处理多个采样值。存储器控制器310可以用读电压RD作为中心确定放置在右边和左边的采样值。存储器控制器310可相对于所确定的采样值来估计谷值移位方向。存储器控制器310可以附加地对沿着谷值移位方向的多个单位电压范围的采样值进行采样。为此，存储器控制器310可以包括非线性滤波器312和谷值搜索功能部分314。
示例了本公开的实施例，其中迭代采样读操作被应用于确定谷值移位方向的操作。可以应用迭代采样和采样值的非线性滤波来确定谷值移位方向，从而提高可靠性。在由于噪声而错误地确定谷值移位方向的情况下，可能发生致命操作错误和性能下降。因此，当应用迭代采样和非线性滤波来确定谷值移位方向时，可以改善与确定谷值移位方向相关联的可靠性和与调节读电压相关联的特性。
图13是图示根据本公开实施例的用于确定谷值移位方向的操作的示意图。参考图13，根据本公开的实施例的迭代采样读操作可以应用于检测谷值移位方向的操作。
虚线曲线330可以表示在谷值移位发生之前存储单元的阈值电压分布，例如，当第一次执行编程操作时。实线曲线340可以表示在谷值移位发生之后的阈值电压分布。在这种情况下，当使用典型的读电压RD感测所选择的存储单元时，可能发生许多错误位。这可能意味着发生读取失败。因此，需要检测谷值并且基于所检测到的谷值来调节读电压的电平。
为了确定谷值的位置，首先，可以确定读取谷值的方向。存储器控制器310可以使用采样读电压SR1以及以读电压RD为中心的采样读电压SR2来执行迭代采样读操作。也就是说，存储器控制器310可以通过迭代采样读操作来检测包括在从SR1至RD的单位电压范围中的存储单元的数量。同样，存储器控制器310可以通过迭代采样读操作来检测包括从RD至SR2的单位电压范围中的存储单元的数量。存储器控制器310可以通过执行非线性滤波操作对获得的迭代采样读操作的值采样来计算单元计数CC1和CC2。可以从单元计数CC1和CC2中具有相对小的数值的单元计数确定为谷(VP)值移位方向。
然后，存储器控制器310可以基于谷值移位方向执行采样读操作以便检测精确的谷值位置。
图14是图示根据本公开另一实施例的用于处理迭代采样读操作的结果以检测谷值移位方向的方法的流程图。参考图14，存储器系统300可以使用采样读操作的结果通过执行迭代采样读操作和非线性滤波操作来确定谷值移位方向。
在步骤S510中，存储器系统300可以初始化采样读操作的设置用于确定谷值移位方向。例如，可以设置第一采样读电压SR1和第二采样读电压SR2，其中第一采样读电压SR1的幅度小于读电压RD的幅度，第二采样读电压SR2的幅度大于读电压RD的幅度。可以确定要在每个电压范围中执行的采样操作的数量。在图14中，“i”可以是指：表示在第一采样读电压SR1和典型的读电压RD之间的电压范围内执行的采样操作的数量的数值。“j”可以是指：表示在读电压RD和第二采样读电压SR2之间的电压范围内执行的采样操作的数量的数值。
在步骤S520中，存储器系统300可以在第一采样读电压SR1和读电压RD之间的电压范围内执行迭代采样读操作。该操作可以由构成操作循环的步骤S522、S524、S526和S528组成。在步骤S522中，存储器控制器310可以提供非易失性存储器件320用于第一采样读电压SR1和读电压RD之间的电压范围的采样读命令ISR CMD。在步骤S524中，非易失性存储器件320可以将采样的第一单元计数CC1_0传送到存储器控制器310。存储器控制器310可以存储第一－第一单元计数CC1_0。在步骤S526中，存储器控制器310可以确定当前值i是否对应于预定义的最后值。如果当前值i对应于预定义的最后值(是)，则过程可以进行到步骤S530。相反，如果当前值i不是预定义的最后值(否)，则过程可以进行到步骤S528。可以重复用于对第二－第一单元计数CC1_1进行采样的操作循环。
在步骤S530中，存储系统300可以在读电压RD与第二采样读电压SR2之间的电压范围内执行迭代采样读操作。该操作可以由构成操作循环的步骤S532、S534、S536和S538组成。在步骤S532中，存储器控制器310可以提供非易失性存储器件320用于在在读电压RD与第二采样读电压SR2之间的电压范围的采样读命令ISR CMD。在步骤S534中，非易失性存储器件320可以将采样的第二单元计数CC2_0传送到存储器控制器310。存储器控制器310可以存储第一－第二单元计数CC2_0。在步骤S536中，存储器控制器310可以确定当前值j是否对应于预定义的最后值。如果当前值j对应于预定义的最后值(是)，则过程可以进行到步骤S540。相反，如果当前值j不是预定义的最后值(否)，则过程可以进行到步骤S538。可以重复用于对第二－第二单元计数CC2_1进行采样的操作循环。
在步骤S540中，存储器控制器310可以以非线性滤波方式处理在步骤S520中获得的第一单元计数CC1_i，以确定第一单元计数CC1的幅度。存储器控制器310可以以非线性滤波方式处理在步骤S530中获得的第二单元计数CC2_i，以确定第二单元计数CC2的幅度。
在步骤S550中，存储器控制器310可以将第一单元计数CC1的幅度和第二单元计数CC2的幅度进行比较。如果第一单元计数CC1的幅度小于第二单元计数CC2的幅度(是)，则过程可以进行到步骤S560。如果第一单元计数CC1的幅度不小于第二单元计数CC2的幅度(否)，则过程可以进行到步骤S570。
在步骤S560中，存储器控制器310可以将谷值移位方向确定为相对于读电压RD在反方向上移位。因此，用于确定谷值点的采样读取方向可以从相对于读电压RD的反方向前进。
在步骤S570中，存储器控制器310可以将谷值移位方向确定为相对于读电压RD在正方向上移位。因此，用于确定谷值点的采样读取方向可以相对于读电压RD从正方向前进。
以上描述了以非线性滤波方式处理迭代采样读操作的结果以确定谷值的实施例。上述方案可以通过迭代采样结果的非线性滤波操作来确定具有高可靠性的采样值，并且可以精确地估计谷值移位方向。
图15是图示根据本公开实施例的用户系统的框图。参考图15，用户系统400可以包括主机410和存储装置420。主机410可以包括内核412、工作存储器414和存储器接口416。存储装置420可以包括微控制器422和非易失性存储器件424。这里，存储装置420可以利用完美页面新(PPN)装置来实施。
主机410的内核412可以执行加载在工作存储器414上的各种应用程序，或者可以处理加载在工作存储器414上的数据。诸如操作系统和应用程序的软件可以加载在工作存储器414上。特别地，诸如用于处理本公开的迭代采样读操作的结果的非线性滤波器415的算法或软件模块可以被加载在操作系统上，该操作系统加载在工作存储器414上。
存储器接口416可以将通过内核412访问请求的存储器地址转换到物理地址中。存储器接口416可以执行例如闪存转换层(FTL)的功能。
存储装置420可以包括微控制器422和非易失性存储器件424。微控制器422可以向非易失性存储器件424提供迭代采样读命令ISR CMD、地址ADDR、控制信号CTRL以及来自主机410的数据。响应于迭代采样读命令ISR CMD，存储装置420可以向主机410提供针对所请求的电压范围的单元计数CCi。
图16是图示根据本公开实施例的包括非易失性存储器系统的存储卡系统的框图。参考图16，存储卡系统1000可以包括存储器控制器1100，非易失性存储器件1200和连接器1300。
存储器控制器1100可以连接到非易失性存储器件1200。存储器控制器1100可以被配置为访问非易失性存储器件1200。例如，存储器控制器1200可以被配置为控制非易失性存储器件1200的整体操作，包括但不限于读操作、写操作、擦除操作和后台操作。后台操作可以包括以下操作：磨损平衡管理、垃圾收集等。
存储器控制器1100可以提供非易失性存储器件1200和主机之间的接口。存储器控制器11000可以被配置为驱动用于控制非易失性存储器件1200的固件。在实施例中，存储器控制器1100可以包括诸如但不限于RAM、处理单元、主机接口、存储器接口和纠错单元的组件。
在诸如读取失败的情况下，存储器控制器1100可以向非易失性存储器件1200提供本公开的迭代采样读命令ISR CMD。存储器控制器1100可以以非线性滤波方式处理响应于迭代采样读命令ISR CMD而提供的多个采样值，从而最小化由噪声造成的影响。
存储器控制器1100可以通过连接器1300与外部装置通信。存储器控制器1100可以基于特定通信协议与外部装置通信。例如，存储器控制器1100可以通过例如但不限于以下各种通信协议中的至少一个通信协议与外部装置进行通信，通用串行总线(USB)、多媒体卡(MMC)、eMMC(嵌入式MMC)、外围组件互连(PCI)、PCI-Express(PCI-E)，高级技术附件(ATA)、串行ATA、并行-ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动器电子学(IDE)、火线、通用闪存存储器(UFS)和非易失性存储器快速存储器(NVMe)。在实施例中，由上述标准定义的写命令可以包括写数据的大小信息。
非易失性存储器1200可以用各种非易失性存储器件来实现，诸如但不限于电可擦除和可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)、自旋扭矩磁RAM(STT-MRAM)等。
在实施例中，存储器控制器1100和非易失性存储器1200可以集成在单个半导体器件中。存储器控制器1100和非易失性存储器1200可以集成在单个半导体器件中以形成固态驱动器(SSD)。存储器控制器1100和非易失性存储器1200可以集成在单个半导体器件中以构成存储卡。例如，存储器控制器1100和非易失性存储器1200可以集成在单个半导体器件中，以构成存储卡，例如但不限于PC卡(个人计算机存储卡国际协会(PCMCIA)卡)、紧凑闪存卡(CF)、智能媒体卡(SM，SMC)、记忆棒、多媒体卡(MMC，RS-MMC，MMCmicro)、SD卡(SD，miniSD，microSD，SDHC)、通用闪存存储(UFS)。
图17是图示根据本公开实施例的包括非易失性存储器系统的固态驱动器(SSD)的框图。参考图17，固态驱动器(SSD)系统2000可以包括主机2100和SSD 2200。SSD 2200可以通过信号连接器2001与主机2100交换信号，并且可以通过电源连接器2002提供电源。SSD2200可以包括SSD控制器2210，多个闪存2221至222n、辅助电源2230和缓冲存储器2240。
SSD控制器2210可以响应于来自主机2100的信号来控制从2210至222n的闪存。在诸如读取失败的情况下，SSD控制器2210可以向从2221至222n的闪存中的至少一个闪存提供迭代采样读命令ISR CMD。存储器控制器1100可以以非线性滤波方式处理响应于迭代采样读命令ISR CMD而提供的多个采样值，从而最小化由噪声造成的影响。可以根据上述过程确定最后调整的读电压。
辅助电源2230可以经由电源连接器2002连接到主机2100。辅助电源2230可以由来自主机2100的电源充电。当从主机2100不能顺利地供应电源时，辅助电源2230可以向SSD系统2000供电。辅助电源2230可以放置在SSD 2200的内部或外部。例如，辅助电源2230可以放置在主板上，以向SSD2200提供辅助电源。
缓冲存储器2240可以用作SSD 2200的缓冲存储器。例如，缓冲存储器2240可以临时存储从主机2100或从2221至222n的闪速存储器接收数据，或者可以临时存储从2221至322n的闪速存储器元数据(例如，映射表)。缓冲存储器2240可以包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和SRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图18是图示根据本公开实施例的包括非易失性存储器系统的用户系统的框图。参考图18，用户系统3000可以包括应用处理器3100、存储器模块3200、网络模块3300、存储模块3400和用户接口3500。
应用处理器3100可以驱动用户系统3000的组件、操作系统等。例如，应用处理器3100可以包括用于控制用户系统3000的组件、图形引擎、各种接口等的控制器。例如，应用处理器3100可以是芯片上系统(SoC)。
存储器模块3200可以用作用户系统3000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块3200可以用易失性随机存取存储器来实施，诸如DRAM、SDRAM、双倍数据速率DRAM(DDR SDRAM)、DDR2 SDRAM、DDR3 SDRAM、LPDDR DRAM、LPDDR2 DRAM或LPDDR3 DRAM或非易失性随机存取存储器，诸如PRAM、MRAM、RRAM或FRAM。
网络模块3300可以与外部装置通信。例如，网络模块3300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙、WI-DI等。在实施例中，网络模块3300可以包括在应用处理器3100中。
存储模块3400可以存储数据。例如，存储模块3400可以存储从应用处理器3100接收的数据。可替换地，存储模块3400可以向应用处理器3100提供存储在其中的数据。在诸如读失败的情况下，存储模块3400可以将重复采样读命令ISR CMD提供给存储介质。存储模块3400可以以非线性滤波方式处理响应于迭代采样读命令ISR CMD而提供的多个采样值，从而最小化由噪声造成的影响。例如，存储模块3400可以用诸如PRAM、MRAM、RRAM、NAND闪存存储器、NOR闪存存储器或三维NAND闪存存储器的半导体存储器件来实现。
用户接口3500可以包括在应用处理器3100中输入数据或命令或者将数据输出到外部设备的接口。例如，用户接口3500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器等。用户接口3500还可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和电动机。
如上所述，在附图和说明书中公开了示例性实施例。这里，本文使用的术语仅是为了描述特定实施例的目的，并不意图限制本公开。因此，应当理解，基于本公开，本领域技术人员可以进行各种修改和其他等效实施例。本公开的技术范围将由所附权利要求的技术精神所限定。
根据本公开的实施例，可以在采样读操作时有效地对包括在采样值中的噪声进行滤波。即使包括噪声相对大的采样值，也可以准确地提取采样值。这可以意味着，确定具有高可靠性的读电压。因此，可以显着提高非易失性存储器件的数据完整性。此外，可以提高非易失性存储器件的读取性能。
如在本领域中常规的，可以根据执行所描述的一个或多个功能的块来描述和示例实施例。这里可以称为单元或模块及其类似物的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子部件、有源电子部件等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。电路可以例如被体现在一个或多个半导体芯片中，或者在诸如印刷电路板等的衬底支撑件上。构成块的电路可以由专用硬件或由处理器(例如，一个或多个编程的微处理器和相关联的电路)或者通过用于执行块的一些功能的专用硬件和用于执行块的其它功能的处理器的组合来实施。在不脱离本公开的范围的情况下，实施例的每个块可以物理上分离成两个或多个相互作用和离散的块。同样，在不脱离本公开的范围的情况下，实施例的框可以物理地组合成更复杂的块。
尽管本公开已经参考实施例进行了描述，但是对于本领域技术人员来说，在不脱离本公开的精神和范围的情况下，可以进行各种改变和修改是显而易见的。因此，应该理解，上述实施例不是限制性的，而是说明性的。

Claims (29)

1.一种非易失性存储器系统，包括：
非易失性存储器件，包括多个存储单元，其中所述多个存储单元构成多个存储块并且每个存储块包括多个页；以及
存储器控制器，被配置为施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据，在所述施加导致读失败时传输命令到所述非易失性存储器件以请求特定电压范围的多个采样值，其中所述多个采样值中的每一个与具有位于所述特定电压范围的阈值电压的所述所选择的存储单元的数量相对应，响应于所述命令从所述非易失性存储器件接收所述采样值，施加非线性滤波到所接收的采样值以生成经滤波的值，以及基于所述经滤波的值将所述读电压设置为第二读电平，
其中，所述特定电压范围包括多个电压子范围，并且所述经滤波的值指示多个单元计数，其中每个单元计数指示具有位于所述电压子范围中的相应一个电压子范围的阈值电压的所述所选择的存储单元的数量，并且
其中，所述非易失性存储器件还包括用于生成所述采样值的位计数器。
2.如权利要求1所述的非易失性存储器系统，其中，所述多个存储块当中的给定存储块包括被排列为行和列的多个单元串。
3.如权利要求2所述的非易失性存储器系统，其中，所述单元串中的第一对单元串连接到串选择线中的第一对串选择线以构成所述行中的第一行，所述单元串中的第二对串选择线连接到串选择线中的第二对串选择线以构成所述行中的第二行，第一对单元串中的一单元串和第二对单元串中的一单元串连接到第一位线以构成所述列中的第一列，以及第一对单元串中的剩余单元串和第二对单元串中的剩余单元串连接到第二位线以构成所述列中的第二列。
4.如权利要求1所述的非易失性存储器系统，其中，所述命令包括将施加于所述所选择的存储单元的采样读电压对以及采样频率。
5.如权利要求1所述的非易失性存储器系统，其中，所述命令包括所述所选择的存储单元的地址。
6.如权利要求4所述的非易失性存储器系统，其中，所述非易失性存储器件以所述采样频率使用所述采样读电压对，对所述所选择的存储单元重复地执行采样操作，以生成所述采样值中的一些采样值。
7.如权利要求1所述的非易失性存储器系统，其中，所述存储器控制器通过以下来设置第二读电平：
选择所述经滤波的值中最小的一个；以及
将所述第二读电平设置为与所选择的一个经滤波的值关联的电压。
8.如权利要求1所述的非易失性存储器系统，其中，所述存储器控制器通过以下来设置第二读电平：
从阈值范围中的所述经滤波的值当中选择中值；以及
将所述第二读电平设置为与所选择的中值关联的电压。
9.如权利要求1所述的非易失性存储器系统，其中，所述存储器控制器通过以下设置第二读电平：
平均所述经滤波的值以生成平均值；以及
将所述第二读电平设置为与所述平均值关联的电压。
10.如权利要求1所述的非易失性存储器系统，其中所述施加所述非线性滤波包括排除所述采样值中不适合特定非线性曲线的一些采样值。
11.如权利要求4所述的非易失性存储器系统，其中，所述非易失性存储器件使用所述对当中的第一采样读电压感测所述所选择的存储单元以生成第一感测数据，使用所述对当中的第二采样读电压感测所述所选择的存储单元以生成第二感测数据，以及对所述第一感测数据和所述第二感测数据执行异或操作以生成所述采样值。
12.一种用于控制包括多个存储单元的非易失性存储器件以及存储器控制器的方法，其中所述多个存储单元构成多个存储块并且每个存储块包括多个页，所述方法包括：
由所述存储器控制器施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据；
在所述施加导致读失败时由所述存储器控制器传输命令到所述非易失性存储器件以请求特定电压范围的多个采样值，其中所述多个采样值中的每一个与具有位于所述特定电压范围的阈值电压的所述所选择的存储单元的数量相对应；
由所述存储器控制器响应于所述命令从所述非易失性存储器件接收采样值；
由所述存储器控制器施加非线性滤波到所述采样值以生成经滤波的值；
由所述存储器控制器基于所述经滤波的值将所述读电压设置为第二读电平，
其中，所述特定电压范围包括多个电压子范围，并且所述经滤波的值指示多个单元计数，其中，每个单元计数指示具有位于所述电压子范围中的相应一个电压子范围的阈值电压的所述所选择的存储单元的数量。
13.如权利要求12所述的方法，其中，所述命令包括将施加于所述所选择的存储单元的采样读电压对以及采样频率。
14.如权利要求13所述的方法，还包括，所述非易失性存储器件以所述采样频率使用所述采样读电压对，对所述所选择的存储单元重复地执行采样操作，以生成所述采样值中的一些采样值。
15.如权利要求12所述的方法，其中，所述设置包括：
选择所述经滤波的值中的最小的一个经滤波的值；以及
将所述第二读电平设置为与所选择的一个经滤波的值关联的电压。
16.如权利要求12所述的方法，其中，所述设置包括：
从阈值范围中的所述经滤波的值当中选择中值；以及
将所述第二读电平设置为与所选择的中值关联的电压。
17.如权利要求12所述的方法，其中，所述设置包括：
平均所述经滤波的值以生成平均值；以及
将所述第二读电平设置为与所述平均值关联的电压。
18.如权利要求12所述的方法，其中所述施加所述非线性滤波包括排除所述采样值中的不适合特定非线性曲线的一些采样值。
19.一种非易失性存储器系统，包括：
非易失性存储器件，包括多个存储单元，其中所述多个存储单元构成多个存储块以及每个存储块包括多个页；以及
存储器控制器，被配置为施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据，在所述施加导致读失败时传输命令到所述非易失性存储器件以请求特定电压范围的多个采样值，其中所述多个采样值中的每一个与具有位于所述特定电压范围的阈值电压的所述所选择的存储单元的数量相对应，响应于所述命令从所述非易失性存储器件接收所述采样值，丢弃具有在所述所选择的存储单元的阈值电压分布的阈值范围之外的相应电压的采样值，以及处理剩余的采样值并基于对剩余的采样值的处理结果将所述读电压设置为第二读电平，
其中，所述特定电压范围包括多个电压子范围，并且所述剩余的采样值指示多个单元计数，其中每个单元计数指示具有位于所述电压子范围中的相应一个电压子范围的阈值电压的所述所选择的存储单元的数量，并且
其中，所述非易失性存储器件包括用于生成所述采样值的位计数器。
20.如权利要求19所述的非易失性存储器系统，其中，所述阈值电压分布是第一曲线，并且所述阈值范围由单元计数的第二曲线和第三曲线定义，其中，所述第二曲线比所述第一曲线低，并且所述第三曲线比所述第一曲线高。
21.如权利要求19所述的非易失性存储器系统，其中，所述多个存储块当中的给定存储块包括被排列为行和列的多个单元串。
22.如权利要求21所述的非易失性存储器系统，其中，所述单元串中的第一对单元串连接到串选择线中的第一对串选择线以构成所述行中的第一行，所述单元串中的第二对单元串连接到串选择线中的第二对串选择线以构成所述行中的第二行，第一对单元串中的一单元串和第二对单元串中的一单元串连接到第一位线以构成所述列中的第一列，以及第一对单元串中的剩余单元串和第二对单元串中的剩余单元串连接到第二位线以构成所述列中的第二列。
23.如权利要求19所述的非易失性存储器系统，其中，所述命令包括将施加于所述所选择的存储单元的采样读电压对以及采样频率。
24.如权利要求19所述的非易失性存储器系统，其中，所述命令包括所述所选择的存储单元的地址。
25.如权利要求23所述的非易失性存储器系统，其中，所述非易失性存储器件以所述采样频率使用所述采样读电压对，对所述所选择的存储单元重复地执行采样操作，以生成所述采样值中的一些采样值。
26.一种用于控制包括多个存储单元的非易失性存储器件以及存储器控制器的方法，其中所述多个存储单元构成多个存储块并且每个存储块包括多个页，所述方法包括：
由所述存储器控制器施加位于第一读电平的读电压以从所述多个存储单元当中的所选择的存储单元读数据；
在所述施加导致读失败时由所述存储器控制器传输命令到所述非易失性存储器件以请求特定电压范围的多个采样值，其中所述多个采样值中的每一个与具有位于所述特定电压范围的阈值电压的所述所选择的存储单元的数量相对应；
由所述存储器控制器响应于所述命令从所述非易失性存储器件接收采样值；
由所述存储器控制器丢弃具有在所述所选择的存储单元的阈值电压分布的阈值范围之外的相应电压的采样值；以及
由所述存储器控制器处理剩余的采样值，并由所述存储器控制器基于对剩余的采样值的处理结果将所述读电压设置为第二读电平，
其中，所述特定电压范围包括多个电压子范围，并且所述剩余的采样值指示多个单元计数，其中每个单元计数指示具有位于所述电压子范围中的相应一个电压子范围的阈值电压的所述所选择的存储单元的数量。
27.如权利要求26所述的方法，其中，所述命令包括将施加于所述所选择的存储单元的采样读电压对以及采样频率。
28.如权利要求26所述的方法，其中，所述命令包括所述所选择的存储单元的地址。
29.如权利要求27所述的方法，还包括，所述非易失性存储器件以所述采样频率使用所述采样读电压对，对所述所选择的存储单元重复地执行采样操作，以生成所述采样值中的一些采样值。
CN201910018564.0A 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法 Active CN109509490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910018564.0A CN109509490B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0003636 2016-01-12
KR1020160003636A KR102459077B1 (ko) 2016-01-12 2016-01-12 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
CN201710022359.2A CN107025945B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法
CN201910018564.0A CN109509490B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710022359.2A Division CN107025945B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法

Publications (2)

Publication Number Publication Date
CN109509490A CN109509490A (zh) 2019-03-22
CN109509490B true CN109509490B (zh) 2023-04-07

Family

ID=59275052

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910018564.0A Active CN109509490B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法
CN201710022359.2A Active CN107025945B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710022359.2A Active CN107025945B (zh) 2016-01-12 2017-01-12 使用非线性滤波方案的存储器系统及其读取方法

Country Status (3)

Country Link
US (2) US9892796B2 (zh)
KR (1) KR102459077B1 (zh)
CN (2) CN109509490B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101584405B1 (ko) * 2013-10-31 2016-01-12 주식회사 엘지화학 고정 인터페이스를 구비한 응용 모듈
KR102459077B1 (ko) * 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR102589259B1 (ko) * 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11237908B2 (en) 2017-03-29 2022-02-01 SK Hynix Inc. Memory system and operating method thereof
KR102386703B1 (ko) * 2017-09-13 2022-04-14 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US10229749B2 (en) 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10878920B2 (en) * 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
KR20200015185A (ko) * 2018-08-03 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11609706B2 (en) * 2019-07-10 2023-03-21 Micron Technology, Inc. Read sample offset placement
US11307799B2 (en) * 2019-08-27 2022-04-19 Micron Technology, Inc. Managing threshold voltage drift based on operating characteristics of a memory sub-system
CN114667570A (zh) * 2019-11-29 2022-06-24 华为技术有限公司 一种译码的方法、装置及控制设备
KR20220067282A (ko) * 2020-11-17 2022-05-24 삼성전자주식회사 스토리지 장치, 스토리지 장치를 포함하는 서버 장치 및 스토리지 장치의 구동 방법
KR102460717B1 (ko) * 2021-08-17 2022-10-31 삼성전자주식회사 최적 독출 레벨을 산출하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100006344A (ko) * 2008-07-09 2010-01-19 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
CN105027221A (zh) * 2012-12-06 2015-11-04 美光科技公司 基于错误校正而设定默认读取信号
CN108735253A (zh) * 2017-04-20 2018-11-02 三星电子株式会社 非易失性存储器存储系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477494B1 (ko) * 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US5748533A (en) * 1996-03-26 1998-05-05 Invoice Technology, Inc. Read circuit which uses a coarse-to-fine search when reading the threshold voltage of a memory cell
US6621739B2 (en) 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
KR100888842B1 (ko) 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7957187B2 (en) 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
CN102203875B (zh) * 2008-09-30 2016-08-03 Lsi公司 使用参考单元的用于存储器器件的软数据生成的方法和装置
US8159881B2 (en) 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
KR101578518B1 (ko) 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
US8737133B2 (en) 2011-10-18 2014-05-27 Seagate Technology Llc Shifting cell voltage based on grouping of solid-state, non-volatile memory cells
US8839073B2 (en) 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
US8848453B2 (en) * 2012-08-31 2014-09-30 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
KR102038408B1 (ko) * 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR102085096B1 (ko) * 2013-07-30 2020-03-05 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
US8953373B1 (en) 2013-10-03 2015-02-10 Lsi Corporation Flash memory read retry using histograms
US9378083B2 (en) 2013-12-04 2016-06-28 Seagate Technology Llc Adaptive read error recovery for memory devices
US9653156B2 (en) * 2015-02-20 2017-05-16 Kabushiki Kaisha Toshiba Memory controller, nonvolatile semiconductor memory device and memory system
KR102284658B1 (ko) * 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
US9773563B2 (en) * 2015-03-27 2017-09-26 Toshiba Memory Corporation Memory controller, memory control method, and coefficient decision method
KR102459077B1 (ko) 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100006344A (ko) * 2008-07-09 2010-01-19 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
CN105027221A (zh) * 2012-12-06 2015-11-04 美光科技公司 基于错误校正而设定默认读取信号
CN108735253A (zh) * 2017-04-20 2018-11-02 三星电子株式会社 非易失性存储器存储系统

Also Published As

Publication number Publication date
CN109509490A (zh) 2019-03-22
US20180122484A1 (en) 2018-05-03
KR20170084733A (ko) 2017-07-21
CN107025945B (zh) 2022-05-24
KR102459077B1 (ko) 2022-10-27
CN107025945A (zh) 2017-08-08
US10134476B2 (en) 2018-11-20
US9892796B2 (en) 2018-02-13
US20170200505A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN109509490B (zh) 使用非线性滤波方案的存储器系统及其读取方法
US10310924B2 (en) Storage device and read reclaim method thereof
US9779833B2 (en) Flash memory device revising program voltage, three-dimensional memory device, memory system including the memory device, and methods of programming the memory device
US9690654B2 (en) Operation method of nonvolatile memory system
CN106683702B (zh) 非易失性存储器装置及其读方法
CN110619911B (zh) 存储装置及存储装置的操作方法
KR20180130872A (ko) 저장 장치 및 그 동작 방법
KR20160062298A (ko) 불휘발성 메모리 시스템의 동작 방법
US11037639B2 (en) Memory controller and method of operating the same for processing the failed read operation
US9418746B2 (en) Storage devices and methods of operating storage devices
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
CN111128280B (zh) 存储装置及其操作方法
US11133069B2 (en) Memory controller to determine an optimal read voltage, operating method thereof and storage device including the same
KR20150074655A (ko) 메모리 시스템
US10991432B2 (en) Storage device and method of operating the same
CN111445939B (zh) 存储装置及其操作方法
US10910047B2 (en) Storage device and method of operating the same
US10996881B2 (en) Storage device and method of operating the same
US9799407B2 (en) Method for operating storage device managing wear level depending on reuse period
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
CN111798903B (zh) 存储器系统、存储器装置和存储器控制器
CN111580743B (zh) 存储器控制器及其操作方法
KR20220150147A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant