CN105027221A - 基于错误校正而设定默认读取信号 - Google Patents

基于错误校正而设定默认读取信号 Download PDF

Info

Publication number
CN105027221A
CN105027221A CN201380072137.1A CN201380072137A CN105027221A CN 105027221 A CN105027221 A CN 105027221A CN 201380072137 A CN201380072137 A CN 201380072137A CN 105027221 A CN105027221 A CN 105027221A
Authority
CN
China
Prior art keywords
reading signal
data
signal
discrete reading
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380072137.1A
Other languages
English (en)
Other versions
CN105027221B (zh
Inventor
山帕斯·K·瑞特南
萨提希·K·亚那玛那玛达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201810355350.8A priority Critical patent/CN108630269B/zh
Publication of CN105027221A publication Critical patent/CN105027221A/zh
Application granted granted Critical
Publication of CN105027221B publication Critical patent/CN105027221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明包含与基于错误校正而设定默认读取信号有关的设备及方法。若干种方法可包含以第一离散读取信号从存储器单元群组读取数据页及对以所述第一离散读取信号读取的所述数据页的至少一个码字进行错误校正。方法可包含以不同于所述第一离散读取信号的第二离散读取信号从所述存储器单元群组读取数据页及对以所述第二离散读取信号读取的所述数据页的至少一个码字进行错误校正。可至少部分地基于所述相应错误校正而将所述第一离散读取信号及所述第二离散读取信号中的一者设定为默认读取信号。

Description

基于错误校正而设定默认读取信号
技术领域
本发明一般来说涉及半导体存储器及方法，且更特定来说，涉及与基于错误校正而设定默认读取信号有关的设备及方法。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可能需要电力来维持其数据(主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在未供电时留存所存储数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器。
存储器装置可组合在一起以形成例如固态驱动器(SSD)的存储器系统的存储卷。固态驱动器可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)及/或可包含易失性存储器(例如，DRAM及SRAM)，以及各种其它类型的非易失性及易失性存储器。
可使用SSD来替换硬盘驱动器作为计算机的主要存储卷，因为固态驱动器可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面具有优于硬驱动器的优点。举例来说，SSD可在与磁盘驱动器相比时因其缺乏移动部件(此可避免与磁盘驱动器相关联的寻道时间、等待时间及其它机电延迟)而具有优越性能。
存储器作为易失性及非易失性数据存储装置而用于宽广范围的电子应用。非易失性存储器可用于便携式电子装置(例如膝上型计算机、便携式存储棒、数码相机、蜂窝式电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置)中。存储器单元可布置成若干阵列，其中所述阵列用于存储器装置中。
附图说明
图1是根据本发明的若干个实施例的呈包含至少一个存储器系统的计算系统的形式的设备的框图。
图2图解说明根据本发明的若干个实施例的非易失性存储器阵列的一部分的示意图。
图3图解说明根据本发明的若干个实施例的存储器架构的框图。
图4图解说明根据本发明的若干个实施例的与实例性2位存储器单元相关联的阈值电压分布的图式。
图5图解说明根据一些先前方法的与邻近数据状态相关联的两个阈值电压分布的曲线图。
图6图解说明根据本发明的若干个实施例的经组合的阈值电压分布与错误概率分布的曲线图。
图7A图解说明根据本发明的若干个实施例的与以多个离散读取信号读取多个数据页相关联的错误的数目的曲线图。
图7B图解说明根据本发明的若干个实施例的与以多个离散读取信号读取多个数据页相关联的错误的数目的曲线图。
具体实施方式
本发明包含与基于错误校正而设定默认读取信号有关的设备及方法。若干种方法可包含以第一离散读取信号从存储器单元群组读取数据页及对以所述第一离散读取信号读取的所述数据页的至少一个码字进行错误校正。方法可包含以不同于所述第一离散读取信号的第二离散读取信号从所述存储器单元群组读取数据页及对以所述第二离散读取信号读取的所述数据页的至少一个码字进行错误校正。可至少部分地基于所述相应错误校正而将所述第一离散读取信号及所述第二离散读取信号中的一者设定为默认读取信号。
在本发明的以下详细说明中，参考形成本发明的一部分且其中以图解说明方式展示可如何实践本发明的一或多个实施例的附图。充分详细地描述这些实施例以使得所属领域的普通技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本发明的范围。如本文中所使用，标示符“B”、“C”、“N”、“M”及“P”(尤其关于图式中的参考编号)指示可包含若干个如此标示的特定特征。如本文中所使用，“若干个”特定事物可指代一或多个此类事物(例如，若干个存储器装置可指代一或多个存储器装置)。
本文中的各图遵循其中第一个数字或前几个数字对应于图式的图编号且剩余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图5中550可指代元件“50”，且在图6中可将类似元件指代为650。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，将了解，图中所提供的元件的比例及相对标度旨在图解说明本发明的某些实施例且不应视为具有限制性意义。
图1是根据本发明的若干个实施例的呈包含至少一个存储器系统104的计算系统101的形式的设备的框图。如本文中所使用，存储器系统104、控制器108或存储器装置110也可单独地被视为“设备”。存储器系统104可为(举例来说)固态驱动器(SSD)且可包含主机接口106、控制器108(例如，处理器及/或其它控制电路)及若干个存储器装置110-1、…、110-C(例如，例如NAND快闪装置的固态存储器装置)，所述存储器装置为存储器系统104提供存储卷。存储器系统104可为单个存储器装置。
如图1中所图解说明，控制器108可耦合到主机接口106且经由多个通道耦合到存储器装置110-1、…、110-C且可用来在存储器系统104与主机102之间发送数据。接口106可呈标准化接口的形式。举例来说，当存储器系统104用于计算系统101中的数据存储时，接口106可为串行高级技术附件(SATA)、高速外围组件互连(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一般来说，接口106可提供用于在存储器系统104与主机102之间传递控制、地址、数据及其它信号的接口，主机102具有用于接口106的兼容接纳器。
主机102可为主机系统，例如个人膝上型计算机、桌上型计算机、数码相机、移动电话或存储器读卡器以及各种其它类型的主机。主机102可包含系统母板及/或背板，且可包含若干个存储器存取装置(例如，若干个处理器)。主机102也可为存储器控制器，例如在存储器系统104是存储器装置(例如，具有裸片上控制器)的情况下。
控制器108可与若干个存储器装置110-1、…、110-C(其在一些实施例中可为在单个裸片上的若干个存储器阵列)通信以控制数据读取、写入及擦除操作以及其它操作。在一些实施例中，控制器108可与若干个存储器装置110中的任一者或全部在相同的裸片或不同的裸片上。
虽然未具体图解说明，但在一些实施例中，控制器108可针对将控制器108耦合到存储器装置110-1、…、110-C的每一通道包含离散存储器通道控制器。举例来说，控制器108可包含呈硬件及/或固件(例如，一或多个集成电路)及/或软件的形式的若干个组件，以用于控制对若干个存储器装置110-1、…、110-C的存取及/或用于促进主机102与存储器装置110-1、…、110-C之间的数据传送。
如图1中所图解说明，控制器108可包含错误校正电路112及错误校正存储器114。举例来说，错误校正电路112可包含代数错误校正电路，例如包含博斯-乔赫里-霍克文黑姆(Bose-Chaudhuri-Hocquenghem，BCH)错误校正电路及里德所罗门(Reed Solomon)错误校正电路以及其它类型的错误校正电路的群组中的一者。错误校正存储器114可包含易失性存储器(例如，DRAM、SRAM等)及/或非易失性存储器(例如，快闪、MRAM等)。在若干个实施例中，错误校正存储器114可由存储器装置110-1、…、110-C提供。错误校正电路112及错误校正存储器114中的每一者可为例如专用集成电路(ASIC)的离散组件，或所述组件可反映由控制器108内的未必具有与控制器108的其它部分分离的离散物理形式的电路提供的功能性。虽然在图1中图解说明为控制器108内的组件，但错误校正电路112及错误校正存储器114中的每一者可在控制器108外部或具有位于控制器108内的若干个组件及位于控制器108外部的若干个组件。
错误校正电路112可针对一数据页允许错误校正容量数目个错误。即，如果所述页具有少于错误校正电路112的所述错误校正容量数目个错误的错误，那么可校正所述数据页。如果所述页具有更多错误，那么可报告不可校正错误。错误校正电路112可每数据页(或码字，其中一数据页可包含一个码字、一个以上码字或少于一完整码字)校正最高达阈值数目个位错误。一码字可为用错误校正数据编码的数据量。错误校正电路112可经配置以在码字基础上操作。然而，取决于应用特定配置或装置特定配置，可以称错误校正电路针对一数据页具有一错误校正容量(取决于页长度与码字长度之间在位数目方面的相互关系)。
控制器108还可包含若干个修整集116。修整集116可各自设定存储器装置110-1、…、110-C的默认读取信号。举例来说，修整集可设定页、块、平面、裸片、通道、逻辑单位及/或其它存储器单位的默认读取信号。在若干个实施例中，控制器108可经配置而以多个离散读取信号从多个裸片中的一者内的存储器单元群组(例如，物理存储器单元页)读取数据。所述控制器可调整修整集116以将所述多个读取信号中的一者设定为特定裸片的默认读取信号。控制器108可针对每一页、块、平面、裸片、通道、逻辑单位及/或其它存储器单位包含一修整集116，或者控制器108可针对存储器单位的群组存储一修整集116。举例来说，第一修整集116可设定第一裸片的默认读取信号，而第二修整集116可设定第二裸片及第三裸片的默认读取信号。可至少部分地基于从个别存储器单位进行读取并对从其读取的数据进行错误校正或至少部分地基于从其它存储器单位进行读取并对从其读取的数据进行错误校正而调整针对个别存储器单位的修整集116(例如，对来自第一裸片中的存储器单元群组的数据进行读取及错误校正可提供所述第一裸片中的若干个存储器单元群组及第二裸片中的若干个存储器单元群组的默认读取信号)。控制器108可针对每一存储器单位(例如，裸片)包含一个修整集116，或所述控制器可包含少于存储器单位数目的修整集116。
若干个存储器装置110-1、…、110-C可包含若干个存储器单元(例如，非易失性存储器单元)阵列。举例来说，所述阵列可为具有NAND架构的快闪阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。虽然本文中通常参考NAND架构中的浮动栅极类型快闪存储器单元，但实施例并不受如此限制。举例来说，所述存储器单元可分组成包含若干个物理页的若干个块。存储器单元平面中可包含若干个块，且一阵列可包含若干个平面。作为一个实例，存储器装置可经配置以存储每页8KB(千字节)用户数据、每块128页用户数据、每平面2048个块及每装置16个平面。
在操作中，举例来说，可将数据作为数据页写入到存储器(例如，系统104的存储器装置110-1、…、110-C)及/或从存储器读取。因此，数据页可称为存储器系统的数据传送大小。数据可在称为扇区(例如，主机扇区)的数据段中发送到主机(例如，主机102)/从主机发送。因此，数据扇区可称为主机的数据传送大小。
根据本发明的若干个实施例，控制器108可经配置而以各自具有不同量值的相应多个离散读取信号多次地从存储器阵列的存储器单元群组(例如，物理存储器单元页)读取数据。控制器108(例如，经由错误校正电路112)可对以所述多个离散读取信号从所述存储器单元群组读取的数据进行错误校正且至少部分地基于所述错误校正而将所述多个离散读取信号中的一者设定为默认读取信号。在每一读取及错误校正之后，控制器108可将针对以每一相应读取信号读取的数据校正的错误的数目存储于错误校正存储器114中。在一些实施例中，控制器108可至少部分地基于存储于错误校正存储器114中的错误校正结果而将导致最少错误的读取信号设定为默认值。从所述存储器单元群组读取的数据可包含用户数据(例如，与来自已知测试数据模式的测试数据形成对比)。此类实施例可有益于减少由写入测试数据所使用的时间及/或减少因与写入测试数据相关联的若干个编程/擦除循环而对存储器110-1、…、110-C的磨损。出于设定默认读取信号的目的，可作为测试操作来读取数据(但是读取用户数据而非单独写入的测试数据)。可在从其读取数据的存储器设备110-1…110-C的空闲时间期间执行所述测试操作。空闲时间可包含其间不关于存储器装置110-1、…、110-C执行主机操作的时间。
图2图解说明根据本发明的若干个实施例的非易失性存储器阵列的一部分的示意图。图2的实施例图解说明NAND架构非易失性存储器阵列。然而，本文所描述的实施例并不限于此实例。如图2中所展示，存储器阵列200包含存取线(例如，字线205-1、…、205-N)及相交的数据线(例如，局部位线207-1、207-2、207-3、…、207-M)。为便于在数字环境中寻址，字线205-1、…、205-N的数目及局部位线207-1、207-2、207-3、…、207-M的数目可为2的某一幂(例如，256个字线乘4,096个位线)。
存储器阵列200包含NAND串209-1、209-2、209-3、…、209-M。每一NAND串包含各自以通信方式耦合到相应字线205-1、…、205-N的非易失性存储器单元211-1、…、211-N。每一NAND串(及其构成存储器单元)也与局部位线207-1、207-2、207-3、…、207-M相关联。每一NAND串209-1、209-2、209-3、…、209-M的存储器单元211-1、…、211-N源极到漏极地串联耦合于源极选择栅极(SGS)(例如，场效应晶体管(FET)213)与漏极选择栅极(SGD)(例如，FET 219)之间。每一源极选择栅极213经配置以响应于源极选择线217上的信号将相应NAND串选择性地耦合到共同源极223，而每一漏极选择栅极219经配置以响应于漏极选择线215上的信号将相应NAND串选择性地耦合到相应位线。
如图2中所图解说明的实施例中所展示，源极选择栅极213的源极耦合到共同源极线223。源极选择栅极213的漏极耦合到对应NAND串209-1的存储器单元211-1的源极。漏极选择栅极219的漏极在漏极触点221-1处耦合到对应NAND串209-1的位线207-1。漏极选择栅极219的源极耦合到对应NAND串209-1的最后存储器单元211-N(例如，浮动栅极晶体管)的漏极。
在若干个实施例中，非易失性存储器单元211-1、…、211-N的构造包含源极、漏极、浮动栅极或其它电荷存储结构及控制栅极。存储器单元211-1、…、211-N的控制栅极分别耦合到字线205-1、…、205-N。NOR阵列架构的布局将类似，只不过存储器单元串将是并联耦合于选择栅极之间。此外，NOR架构可实现对阵列中的存储器单元的随机存取(例如，与关于NAND架构的基于页的存取不同)。
可将耦合到选定字线(例如，205-1、…、205-N)的若干个(例如，一子组或全部)单元作为一群组一起来写入及/或读取。一起写入及/或读取的若干个单元可对应于一数据页。如本文中所使用，高电平操作的实例称为写入或读取操作(例如，从控制器的角度来看)，然而，关于存储器单元，此类操作称为编程或感测。耦合到特定字线且一起编程到相应状态的单元群组可称为目标页。编程操作可包含将若干个编程脉冲(例如，16V到20V)施加到选定字线，以便将耦合到所述选定字线的选定单元的阈值电压(Vt)增加到对应于目标状态的所要编程电压电平。
读取操作可包含感测耦合到选定单元的位线的电压及/或电流改变以便确定所述选定单元的状态。所述读取操作可包含将位线预充电并在选定单元开始导通时感测放电。本文中描述两种不同类型的读取操作(例如，使用斜升读取信号的读取操作对使用多个离散读取信号的读取操作)。
感测选定单元的状态可包含将斜升读取信号(例如，-2V到+3V)提供到选定字线，同时向耦合到串的未选单元的字线提供足以将所述未选单元置于导通状态中而与存储于所述未选单元上的电荷无关的信号(例如，例如4.5V的通过电压)。或者，感测选定单元的状态可包含将离散读取信号(例如，-.05V、0.5V及2V)施加到选定字线，且因此施加到选定单元的控制栅极。可感测对应于正被读取及/或检验的选定单元的位线以确定所述选定单元是否响应于施加到所述选定字线的特定读取信号而导通。举例来说，选定单元的状态可由位线电流到达与特定状态相关联的特定参考电流时的字线电压来确定。
根据本发明的若干个实施例，可基于在存储器单元串209-1、209-2、209-3、…、209-M内的位置而设定默认读取信号。举例来说，关于图2，沿着串209-1、209-2、209-3、…、209-M的较靠近于源极选择栅极213的边缘耦合到字线205-1的那些存储器单元可具有不同于沿着串209-1、209-2、209-3、…、209-M的较靠近于漏极选择栅极219的边缘耦合到字线205-N的那些存储器单元的默认离散读取信号。可以多个离散读取信号从第一存储器单元群组读取数据，其中读取所述第一存储器单元群组包含感测来自特定存储器单元串209-1的第一存储器单元211-1。可以所述离散读取信号从第二存储器单元群组读取数据，包含感测来自特定存储器单元串209-1的第二存储器单元211-N。可将所述离散读取信号中的在对从所述第一存储器单元群组读取的数据进行错误校正期间导致(例如，返回、产生等)最少数目个错误的第一者设定为与第一存储器单元211-1耦合到相同字线205-1的存储器单元的默认读取信号。可将所述离散读取信号中的在对从所述第二存储器单元群组读取的数据进行错误校正期间导致最少数目个错误的第二者设定为与第二存储器单元211-N耦合到相同字线205-N的存储器单元的默认读取信号。
基于在存储器单元串209-1、209-2、209-3、…、209-M内的位置而设定默认读取信号可包含针对在存储器单元串209-1、209-2、209-3、…、209-M内的每一位置(例如，字线)或针对位置群组(例如，一个以上字线)设定默认读取信号。举例来说，可针对耦合到特定字线及邻近于其的若干个字线的存储器单元设定默认读取信号。所述邻近字线可直接邻近于所述特定字线或在最接近于所述特定字线的阈值数目个字线内。在若干个实施例中，可针对在串209-1、209-2、209-3、…、209-M内的特定位置(例如，字线)设定第一默认读取信号且可针对在串209-1、209-2、209-3、…、209-M内的其它位置(例如，一个以上其它字线)设定第二默认读取信号。
可基于奇数及偶数页基础而设定默认读取信号。存储器单元页可沿着字线划分为奇数编号的存储器单元与偶数编号的存储器单元。在一或多个实施例中，“奇数”或“偶数”数据页可为数据的逻辑表示，其中来自耦合到字线的存储器单元的一半(“奇数”编号)的数据存储于“奇数”页中且来自耦合到所述字线的存储器单元的另一半(“偶数”编号)的数据存储于“偶数”页中。举例来说，可以称选择性地耦合到特定字线205-1且耦合到位线207-1、207-3及其它奇数编号的位线的存储器单元存储奇数数据页，同时可以称耦合到字线205-1及位线207-2以及其它偶数编号的位线及207-M的存储器单元存储偶数数据页。下文关于图3提供其它实例。可针对上部数据页及下部数据页设定不同默认读取信号。
可以多个离散读取信号从第一存储器单元群组读取数据，其中读取所述数据包含感测耦合到一字线的所述多个存储器单元的第一部分。可以所述离散读取信号从第二存储器单元群组读取数据，其中从所述第二存储器单元群组读取所述数据可包含感测耦合到所述字线的所述存储器单元的第二部分。可将所述离散读取信号中的在对从所述第一存储器单元群组读取的所述数据进行错误校正期间导致最少数目个错误的第一者设定为与所述多个存储器单元的第一部分耦合到相同位线的存储器单元的默认读取信号。可将所述离散读取信号中的在对从所述第二存储器单元群组读取的所述数据进行错误校正期间导致最少数目个错误的第二者设定为与所述多个存储器单元的第二部分耦合到相同位线的存储器单元的默认读取信号。
图3图解说明根据本发明的若干个实施例的存储器架构的框图。图3包含各自具有两个平面320-1、320-2、320-3及320-4的两个存储器裸片318-1及318-2。每一平面包含若干个块322-1、322-2、…、322-B。如本文中所描述，存储器单元块可在一个擦除操作中一起被擦除。每一块包含若干个页(例如，页324-1、324-2、…、324-P包含于块1322-1中)。如本文中所描述，存储器单元页可在一个写入或读取操作中一起被写入或读取。每一平面分别与一数据寄存器326-1、326-2、326-3、326-4双向通信。每一数据寄存器分别与一高速缓存寄存器328-1、328-2、328-3、328-4双向通信。
可在写入操作期间将数据从数据寄存器326-1、326-2、326-3、326-4传送到存储器平面320-1、320-2、320-3、320-4。可在读取操作期间将数据从存储器平面320-1、320-2、320-3、320-4传送到数据寄存器326-1、326-2、326-3、326-4。高速缓存寄存器328-1、328-2、328-3、328-4可在332处将数据输出到输入/输出(I/O)电路且可在330处从I/O电路接收数据。虽然未具体图解说明，但每一高速缓存寄存器可具有单独I/O路径。高速缓存寄存器328-1、328-2、328-3、328-4可通过若干个数据循环与I/O电路传达数据。在非高速缓存操作期间，数据寄存器326-1、326-2、326-3、326-4及高速缓存寄存器328-1、328-2、328-3、328-4可一起作为单个寄存器而操作。
在高速缓存操作期间，数据寄存器326-1、326-2、326-3、326-4及高速缓存寄存器328-1、328-2、328-3、328-4可在管线化过程中单独地操作。举例来说，可在输出先前存取的数据的同时将从阵列进行的下一顺序存取管线化。此双重缓冲技术可允许隐藏读取存取时间。可首先将数据从存储器阵列传送到数据寄存器326-1、326-2、326-3、326-4。如果高速缓存寄存器328-1、328-2、328-3、328-4是可用的(不忙碌)，那么可将数据从数据寄存器326-1、326-2、326-3、326-4移动到高速缓存寄存器328-1、328-2、328-3、328-4。一旦数据被传送到高速缓存寄存器328-1、328-2、328-3、328-4，数据寄存器326-1、326-2、326-3、326-4便是可用的且可开始从存储器阵列加载下一顺序页。
平面320-1可表示裸片318-1上的块的一半，而平面320-2可表示另一半。平面320-3可表示裸片318-2上的块的一半，而平面320-4可表示另一半。在一或多个实施例中，平面可划分为奇数编号的块与偶数编号的块。在一或多个实施例中，“奇数”或“偶数”数据平面可为数据的逻辑表示，其中来自耦合到与裸片相关联的存取线的存储器单元的一半(“奇数”编号)的数据单位存储于“奇数”平面中且来自耦合到与裸片相关联的存取线的存储器单元的另一半(“偶数”编号)的数据单位存储于“偶数”平面中。实施例不限于表示具有一个以上平面的给定裸片上的块的一半的特定平面；可存在平面之间的其它块分布。实施例也不限于具有特定数目个块、平面或裸片的存储器装置。根据本发明的若干个实施例，可针对存储器单元的若干个裸片318-1、318-2、若干个平面320-1、320-2、320-3、320-4、若干个块322-1、322-2、…、322-B及/或若干个页324-1、324-2、…、324-P设定默认读取信号。
图4图解说明根据本发明的若干个实施例的与实例性2位存储器单元相关联的阈值电压分布433的图式434。实施例不限于以两个数据位编程多电平存储器单元。本发明的一或多个实施例可包含以两个以上数据位及/或小数数目个数据位编程特定存储器单元。
作为擦除操作436的部分，可将存储器单元的Vt置于Vt分布433-1中。作为下部页编程操作438的部分，可将一或多个编程脉冲施加到存储器单元以将所述单元编程到若干个中间Vt分布(例如，Vt分布433-2及433-3)中的一者。在此实例中，在下部页编程操作期间，将以数据“1”编程其下部页的那些单元被编程到中间Vt分布433-2且将以数据“0”编程其下部页的那些单元被编程到中间Vt分布433-3。随后，作为上部页编程操作440的部分，可将一或多个编程脉冲施加到存储器单元以将所述单元从中间Vt分布433-2及433-3中的一者编程到分别对应于数据状态11、01、10及00的Vt分布433-4、433-5、433-6及433-7中的一者。在此实例中，在上部页编程440期间，以数据“1”编程其下部页的单元被从Vt分布433-2编程到Vt分布433-4或433-5中的一者。在上部页编程440期间，以数据“0”编程其下部页的那些单元被从Vt分布433-3编程到Vt分布433-6或433-7中的一者。在此2位存储器单元实例中，数据状态的最低有效位(展示于图4中的正方形内)对应于下部数据页且数据状态的最高有效位(展示于图4中的圆圈内)对应于上部数据页。作为一实例，编程到Vt分布433-6的单元存储数据“10”，其中“0”对应于下部页数据且“1”对应于上部页数据。然而，实施例不限于图4中所图解说明的2位单元或特定数据值。
对于特定编程操作，将下部数据页及对应上部数据页编程到相同物理存储器单元(例如，相同物理存储器单元页)。如将了解，可从本文中的说明外推用于以除两个以外的数目个位来编程多电平存储器单元的方法。举例来说，可以下部数据页及若干个中间数据页编程3位存储器单元，之后以上部数据页编程到最终状态。本文中以2位单元所描述的实施例出于解释目的而是说明性的，且并不将本发明限于2位存储器单元的操作。此外，所使用的“1”及“0”及术语“上部”及“下部”在本文中用来图解说明实例且并不将本发明限于特定记号法或数据布置。
图式434包含对若干个读取信号(例如，Vread)450-1、450-2、450-3的图解说明。作为下部页的读取操作的部分，可使用读取信号450-2来区分数据状态11及01与数据状态10及00。举例来说，如果施加下部页读取信号450-2且特定存储器单元作为响应而导通，那么所述特定存储器单元处于数据状态11及01中的一者中，此指示下部页位是1。然而，如果施加读取信号450-2且所述特定存储器单元不导通，那么所述特定存储器单元处于数据状态10及00中的一者中，此指示下部页位是0。第一上部页读取信号450-1可用来区分数据状态11与01。第二上部页读取信号450-3可用来区分数据状态10与00。
可使用本发明的若干个实施例来设定读取信号450-1、450-2、450-3中的一或多者的量值。举例来说，为设定下部页读取信号450-2的量值，可以第一多个下部页离散读取信号(例如，其中每一离散读取信号具有如图4中所图解说明的读取信号450-2的范围内的不同量值)读取存储器单元群组。读取信号可通过包含介于数据状态01与10之间的那些量值及/或可能包含在数据状态01及10的部分内的量值而处于读取信号450-2的范围内以便设定读取信号450-2的默认量值。
可对使用所述多个下部页离散读取信号从所述存储器单元群组读取的数据(举例来说，至少一个码字)进行错误校正。可至少部分地基于所述错误校正而将所述第一多个离散读取信号中的一者设定为下部数据页的默认读取信号。可对在针对所述多个离散读取信号中的每一者对所述存储器单元群组的每一读取之后的错误校正期间校正的错误的数目进行计数(针对不导致不可校正错误的那些离散读取信号)及比较，以至少部分地基于所述比较而将所述离散读取信号中的一者(例如，所述离散读取信号中的导致最少数目个错误的一者)设定为默认读取信号。可以不同的多个离散读取信号重复此过程以设定读取信号450-1及450-3中的每一者的默认读取信号量值。举例来说，可以第二多个离散读取信号(例如，在读取信号450-1的范围内)中的每一者从所述存储器单元群组读取第一上部页数据。可针对对所述群组的每一读取而对从所述群组读取的第一上部页数据进行错误校正，且可至少部分地基于所述错误校正而将所述第二多个离散读取信号中的一者设定为第一上部页的默认值。可以第三多个离散读取信号(例如，在读取信号450-3的范围内)中的每一者从所述存储器单元群组读取第二上部页数据。可针对对所述群组的每一读取执行错误校正且可至少部分地基于所述错误校正而将所述第三多个离散读取信号中的一者设定为第二上部数据页的默认值。
对数据进行读取可能需要读取特定类型的数据页，例如下部数据页、中间数据页(未具体图解说明)或上部数据页。因此，可针对特定页类型设定默认读取信号。虽然未具体图解说明，但可重复上文所描述的过程以设定用于读取中间数据页的默认读取信号。如图4中所图解说明，可以两个离散读取信号450-1及450-3读取上部数据页。可针对以一个以上离散读取信号读取的页类型设定一个以上默认读取信号。可针对上部页数据设定不同于针对下部页数据的默认读取信号。
图5图解说明根据一些先前方法的与邻近数据状态相关联的两个阈值电压分布的曲线图534。曲线图534包含第一阈值电压(Vt)分布(例如，针对数据状态0)及第二Vt分布(例如，针对数据状态1)。曲线图534的x轴图解说明增加的Vt且y轴图解说明增加的概率(Vt分布的集居)。举例来说，可从与读取操作相关联的软数据收集此信息。举例来说，可读取存储器单元页且可根据使用电压斜升(此可指示存储于特定存储器单元上的更准确电荷)或根据针对每一特定数据状态使用一个以上离散读取信号以更准确地确定存储于特定存储器单元上的电荷而获得软数据。在所述存储器单元页内，此软数据可产生曲线图534上的实线544。即，存储器系统可借助每一特定Vt电平确定单元分布，但仅依据此软数据，无法弄清哪些单元对应于哪一数据状态。即，软数据可较准确地指示存储于单元上的电荷但不指示所述单元应该被编程到哪一数据状态。
虚线546-0及546-1分别图解说明第一数据状态0及第二数据状态1的曲线图的剩余部分(例如，假如可获得指示存储于每一单元上的特定电荷及所述单元应该被编程到哪一数据状态的完整信息)。可在使用测试数据的情况下获得此完整信息，其中以已知测试数据编程页。根据一些先前方法，可基于邻近数据状态(此处，为状态0及状态1)的Vt分布之间的谷而设定读取信号。在图5中，此读取信号图解说明于550处，其设定于状态0与状态1之间的谷处。在虚线546-0及546-1下方的区域548-0及548-1图解说明与使用读取信号550来区分数据状态0与数据状态1相关联的相应错误。使用读取信号550来区分数据状态0与数据状态1将导致编程到数据状态0但将被读取为数据状态1的由区域548-0指示的那些单元及编程到数据状态1但将被读取为数据状态0的由区域548-1指示的那些单元的错误。对于当邻近数据状态的Vt分布是非对称时的那些实例，所述错误也是非对称的(例如，由区域548-0表示的错误多于由区域548-1表示的错误)。在此类实例中，使用由谷界定的读取信号可导致比在使用不同读取信号时将发生的错误。
并非基于邻近数据状态的Vt分布之间的谷而设定默认读取信号，本发明的若干个实施例可以多个离散读取信号从存储器单元群组(例如，物理页)读取数据，对以所述多个离散读取信号读取的数据进行错误校正，且至少部分地基于导致最少数目个错误的离散读取信号而设定默认读取信号。此类实施例不需要使用已知测试数据或数据状态与可提供关于区域546-0及546-1的信息的Vt分布之间的相关性的其它知识。此外，针对此类实施例，不必收集足以提供如图5中所图解说明的Vt分布的曲线图534的软数据，因为此类实施例是至少部分地基于最小化来自多个离散硬读取的错误而非需要软数据。
图6图解说明根据本发明的若干个实施例的经组合的阈值电压分布637及错误概率分布639的曲线图635。曲线图635包含表示分别来自图5的数据状态0及1的Vt分布的加总的Vt分布637。曲线图635包含针对读取信号的给定量值的错误概率分布639，其中所述量值由x轴指示。曲线图635的x轴图解说明增加的Vt及/或读取信号的量值，左边y轴图解说明增加的概率(Vt分布的集居)，且右边y轴图解说明增加的错误概率。
曲线图635图解说明第一读取电平650-1及第二读取电平650-2。所述读取电平可对应于离散读取信号的量值。举例来说，第一读取电平650-1可对应于第一离散读取信号的量值且第二读取电平650-2可对应于第二离散读取信号的量值。第一读取电平650-1表示可根据一些先前方法而设定的读取电平，所述先前方法在邻近数据状态的Vt分布之间的谷中设定默认读取电平。如所图解说明，第一读取电平650-1被设定在邻近数据状态0及1的加总Vt分布637的最小点处。然而，根据本发明的若干个实施例，第二读取电平650-2表示至少部分地基于最小化由读取电平产生的错误的数目而设定的读取电平。沿着错误概率分布639，所有其它读取电平导致更多错误，但读取电平650-2导致最小数目个错误，从而产生比原本通过在邻近数据状态的Vt分布之间的谷中设定读取电平650-1所提供的读取更准确的读取。可通过跨多个量值扫掠读取电平、以每一读取电平读取存储器单元数据页、对以每一读取电平读取的数据进行错误校正、对每一读取电平的错误数目进行计数及从这些操作进行外推而获得错误概率分布639。
图7A图解说明根据本发明的若干个实施例的与以离散读取信号读取多个存储器单位相关联的错误的数目的曲线图752A。曲线图752A包含针对四个存储器单位(例如，页A、页B、页C、页D)中的每一者及四个存储器单位的平均值(例如，Pavg)的错误的数目对读取信号的量值的分布。曲线图752A的x轴图解说明增加的Vt及/或读取信号的量值，y轴图解说明增加的错误概率。曲线图752A包含与第一数据状态(例如，数据状态00及/或下部页)相关联的读取的分布。可在空间上将四个存储器单位平均化以产生Pavg。空间平均化可最小化由取样所产生的噪声(例如，对比于简单平均化及全局最小值函数)。所述四个存储器单位可在拓扑上遍及存储器单元阵列分布，可在拓扑上遍及存储器系统(例如，多个裸片)分布，可来自单个存储器单元块，或来自不同存储器单元块。可将四个存储器单位中的任一者的最小值(例如，谷)、最小值中的每一者的平均值或Pavg的最小值设定为默认读取信号的量值。
图7B图解说明根据本发明的若干个实施例的与以离散读取信号读取多个存储器单位相关联的错误的数目的曲线图752B。曲线图752B包含针对四个存储器单位(例如，页A、页B、页C、页D)中的每一者及四个存储器单位的平均值(例如，Pavg)的错误的数目对读取信号的量值的分布。曲线图752B的x轴图解说明增加的Vt及/或读取信号的量值，y轴图解说明增加的错误概率。曲线图752B包含与第二数据状态(例如，数据状态01及/或上部页)相关联的读取的分布。可在空间上将四个存储器单位平均化以产生Pavg。空间平均化可最小化由取样产生的噪声(例如，对比于简单平均化及全局最小值函数)。所述四个存储器单位可在拓扑上遍及存储器单元阵列分布，可在拓扑上遍及存储器系统(例如，多个裸片)分布，可来自单个存储器单元块，或来自不同存储器单元块。可将四个存储器单位中的任一者的最小值(例如，谷)、最小值中的每一者的平均值或Pavg的最小值设定为默认读取信号的量值。
根据本发明的若干个实施例，以一个以上离散读取信号读取存储器单元群组包括单独硬读取而非一个软读取操作。即，可对以不同离散读取信号读取的每一数据进行错误校正以根据在宏层级上(例如，在页及/或码字基础上)以所述离散信号读取的数据确定错误的数目，然而在进行软读取操作的情况下，可使用每一连续读取(对于使用多个离散信号而非斜升信号的那些软读取操作)来更准确地确定存储于存储器单元上的特定电荷。使用一个以上离散读取、针对每一读取进行错误校正且相应地设定默认读取信号不提供关于存储于任何特定存储器单元上的电荷的更多细节，而是可提供关于哪一读取电平可在存储器单元页内提供较少错误的更多细节。
根据本发明的若干个实施例，以一个以上离散读取信号读取存储器单元群组、针对每一读取对以所述离散读取信号中的每一者读取的数据进行错误校正及设定默认读取信号(例如，以根据所述错误校正最小化错误的数目)不同于基于从错误校正电路报告的不可校正错误而调整读取信号。举例来说，用以设定读取信号的一些先前方法可能已包含递增地调整先前导致从错误校正电路报告不可校正错误的读取信号直到不再报告此不可校正错误为止。然而，此方法仅提供通过错误校正的读取信号，而不提供关于所述读取信号是比通过错误校正的任何其它读取信号更好还是更糟(就产生的错误的数目来说)的知识。此外，此方法将可能产生将趋于导致相对较高数目个错误的读取信号，因为对读取信号的递增调整将趋于设定处于错误概率分布(举例来说，参见图6中的错误概率分布639)中的谷远端的读取信号。相比之下，本发明的若干个实施例可设定对比于仅仅避免不可校正错误或甚至基于邻近数据状态的阈值电压分布之间的谷设定读取电平而显著减少所得错误数目的读取信号。
结论
本发明包含与基于错误校正而设定默认读取信号有关的设备及方法。若干种方法可包含以第一离散读取信号从存储器单元群组读取数据页及对以所述第一离散读取信号读取的所述数据页的至少一个码字进行错误校正。方法可包含以不同于所述第一离散读取信号的第二离散读取信号从所述存储器单元群组读取数据页及对以所述第二离散读取信号读取的所述数据页的至少一个码字进行错误校正。可至少部分地基于所述相应错误校正而将所述第一离散读取信号及所述第二离散读取信号中的一者设定为默认读取信号。
虽然本文中已图解说明及描述特定实施例，但所属领域的普通技术人员将了解，旨在实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的一或多个实施例的改动或变化形式。应理解，已以说明性方式而非限定性方式做出以上说明。在审阅以上说明后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的一或多个实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的一或多个实施例的范围应参考所附权利要求书连同授权此权利要求书的等效内容的全部范围来确定。
在前述具体实施方式中，出于简化本发明的目的，将一些特征一起聚集于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如所附权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方案中，其中每一权利要求独立地作为单独实施例。

Claims (51)

1.一种方法，其包括：
以第一离散读取信号从存储器单元群组读取数据页；
对以所述第一离散读取信号读取的所述数据页的至少一个码字进行错误校正；
以不同于所述第一离散读取信号的第二离散读取信号从所述存储器单元群组读取数据页；
对以所述第二离散读取信号读取的所述数据页的至少一个码字进行错误校正；
至少部分地基于所述相应错误校正而将所述第一离散读取信号及所述第二离散读取信号中的一者设定为默认读取信号。
2.根据权利要求1所述的方法，其中对所述数据页的所述至少一个码字进行错误校正包括在所述数据页的所述至少一个码字中校正在错误校正容量数目内的错误。
3.根据权利要求1所述的方法，其中设定所述第一离散读取信号及所述第二离散读取信号中的一者包括根据所述错误校正而设定所述第一离散读取信号及所述第二离散读取信号中的导致较少数目个错误的一者。
4.根据权利要求1所述的方法，其中对所述数据页的所述至少一个码字进行错误校正包含对经校正的错误的数目进行计数。
5.根据权利要求1所述的方法，其中所述第二离散读取信号具有不同于所述第一离散读取信号的量值。
6.根据权利要求1到5中任一权利要求所述的方法，其中对所述数据页的所述至少一个码字进行错误校正包括对所述数据页的所有码字进行错误校正。
7.根据权利要求1到5中任一权利要求所述的方法，其中所述方法包含：
以不同于所述第一离散读取信号及所述第二离散读取信号的至少一个额外离散读取信号从所述存储器单元群组读取数据页；及
对以所述至少一个额外离散读取信号中的每一者读取的所述数据页的至少一个码字进行错误校正；
其中将所述第一离散读取信号及所述第二离散读取信号中的一者设定为默认读取信号包括将所述第一离散读取信号、所述第二离散读取信号及所述至少一个额外离散读取信号中的一者设定为所述默认读取信号。
8.根据权利要求1到5中任一权利要求所述的方法，其中所述方法包含：
以不同于所述第一离散读取信号及所述第二离散读取信号的第三离散读取信号从所述存储器单元群组读取数据页；
对以所述第三离散读取信号读取的所述数据页的至少一个码字进行错误校正；
以不同于所述第一离散读取信号、所述第二离散读取信号及所述第三离散读取信号的第四离散读取信号从所述存储器单元群组读取数据页；
对以所述第四离散读取信号读取的所述数据页的至少一个码字进行错误校正；及
至少部分地基于所述相应错误校正而将所述第三离散读取信号及所述第四离散读取信号中的一者设定为额外默认读取信号。
9.根据权利要求8所述的方法，其中所述方法包含使用所述默认读取信号及所述额外默认读取信号作为读取信号来区分不同数据状态。
10.一种方法，其包括：
以多个离散读取信号从存储器单元群组读取数据；
对针对以未返回不可校正错误的所述多个离散读取信号中的每一者读取的所述数据校正的错误的数目进行计数；
将针对所述多个离散读取信号中的每一者的错误的所述数目进行比较；
至少部分地基于所述比较而将所述多个离散读取信号中的一者设定为默认读取信号。
11.根据权利要求10所述的方法，其中至少部分地基于所述比较而将所述多个离散读取信号中的一者设定为所述默认读取信号包括将所述多个离散读取信号中的导致最少数目个错误的所述一者设定为所述默认读取信号。
12.根据权利要求10所述的方法，其中读取所述数据包括从所述存储器单元群组读取特定类型的数据页，其中所述特定类型的数据页选自包含下部数据页、中间数据页及上部数据页的群组。
13.根据权利要求12所述的方法，其中对错误的所述数目进行比较包括将针对所述特定类型的数据页的错误的所述数目进行比较；且
其中至少部分地基于所述比较而将所述多个离散读取信号中的一者设定为所述默认读取信号包括将所述多个离散读取信号中的针对所述特定类型的数据页导致最少数目个错误的所述一者设定为所述特定类型的数据页的所述默认读取信号。
14.根据权利要求10所述的方法，其中以所述多个离散读取信号读取所述数据包括以各自具有不同量值的所述多个读取信号读取所述数据。
15.根据权利要求10到14中任一权利要求所述的方法，其中所述方法包含对以所述多个离散读取信号中的每一者从所述存储器单元群组读取的相应数据页进行错误校正。
16.根据权利要求15所述的方法，其中对经校正的错误的所述数目进行计数包括对在以所述多个离散读取信号中的每一者对所述存储器单元群组进行每一读取之后的错误校正期间校正的错误的所述数目进行计数。
17.根据权利要求10所述的方法，其中读取所述数据包括从所述存储器单元群组读取包含用户数据的数据页。
18.根据权利要求10所述的方法，其中读取所述数据包括在存储器装置的空闲时间期间作为测试操作来以所述多个离散读取信号读取所述数据。
19.根据权利要求10或17到18中任一权利要求所述的方法，其中对经校正的错误的所述数目进行计数包括对针对特定裸片校正的错误的所述数目进行计数；
其中对错误的所述数目进行比较包括对针对所述特定裸片的错误的所述数目进行比较；且
其中至少部分地基于所述比较而将所述多个离散读取信号中的一者设定为所述默认读取信号包括将所述多个离散读取信号中的针对所述特定裸片导致最少数目个错误的所述一者设定为所述特定裸片的所述默认读取信号。
20.一种方法，其包括：
以多个下部页离散读取信号中的每一者从存储器单元群组读取下部页数据；
对以所述多个下部页离散读取信号读取的所述下部页数据进行错误校正；
至少部分地基于所述错误校正而将所述多个下部页离散读取信号中的一者设定为所述存储器单元群组的默认下部页读取信号；
以多个上部页离散读取信号中的每一者从所述存储器单元群组读取上部页数据；
对以所述多个上部页离散读取信号读取的所述上部页数据进行错误校正；及
至少部分地基于所述错误校正而将所述多个上部页离散读取信号中的一者设定为所述存储器单元群组的默认上部页读取信号。
21.根据权利要求20所述的方法，其中所述上部页数据包括第一上部页数据，其中所述上部页离散读取信号包括第一上部页离散读取信号，且其中所述方法包含：
以多个第二上部页离散读取信号中的每一者从所述存储器单元群组读取第二上部页数据；
对以所述多个第二上部页离散读取信号读取的第二上部页数据进行错误校正；及
至少部分地基于所述错误校正而将所述多个第二上部页离散读取信号中的一者设定为所述存储器单元群组的默认第二上部页读取信号。
22.根据权利要求20所述的方法，其中所述方法包含：
以多个中间页离散读取信号中的每一者从所述存储器单元群组读取中间页数据；
对以所述多个中间页离散读取信号读取的所述中间页数据进行错误校正；及
至少部分地基于所述错误校正而将所述多个中间页离散读取信号中的一者设定为所述存储器单元群组的默认中间页读取信号。
23.根据权利要求20到22中任一权利要求所述的方法，其中将所述多个下部页离散读取信号中的一者设定为所述存储器单元群组的默认下部页读取信号包括至少部分地基于所述错误校正而将所述多个下部页离散读取信号中的导致最少数目个错误的一者设定为所述默认下部页读取信号。
24.一种设备，其包括：
存储器阵列；及
控制器，其耦合到所述存储器阵列，其中所述控制器经配置以：
以各自具有不同量值的相应多个离散读取信号多次地从所述存储器阵列的存储器单元群组读取数据；
对以所述多个离散读取信号读取的所述数据进行错误校正；及
至少部分地基于所述错误校正而将所述多个离散读取信号中的一者设定为默认读取信号。
25.根据权利要求24所述的设备，其中所述控制器经配置以至少部分地基于所述错误校正而将所述多个离散读取信号中的导致最少数目个经校正错误的所述一者设定为所述默认读取信号。
26.根据权利要求24所述的设备，其中所述设备包含多个裸片，每一裸片包含至少一个存储器阵列；且
其中所述控制器经配置以将所述多个离散读取信号中的所述一者设定为所述多个裸片中的若干者的所述默认读取信号。
27.根据权利要求24到26中任一权利要求所述的设备，其中所述存储器单元群组包含通过存取线及多个数据线耦合的多个存储器单元；且
其中所述控制器经配置以：
从耦合到所述多个数据线的一部分的所述存储器单元群组的一部分读取所述数据；及
将所述多个离散读取信号中的所述一者设定为耦合到所述多个数据线的所述部分的存储器单元的所述默认读取信号。
28.根据权利要求24到26中任一权利要求所述的设备，其中所述存储器阵列包含多个存储器单元串，其中所述阵列的每一存储器单元串耦合到相应数据线；且
其中所述控制器经配置以从所述存储器单元群组读取所述数据包括所述控制器经配置以感测来自所述存储器单元群组的至少一个存储器单元；且
其中所述控制器经配置以设定包括所述控制器经配置以将所述多个离散读取信号中的所述一者设定为与来自所述存储器单元群组的所述至少一个存储器单元耦合到相同存取线的存储器单元的所述默认读取信号。
29.根据权利要求24到26中任一权利要求所述的设备，其中所述存储器阵列包含多个存储器单元平面；且
其中所述控制器经配置以读取、错误校正及设定包括所述控制器经配置以：
从所述存储器阵列的第一平面读取所述数据；
将所述多个离散读取信号中的所述一者设定为所述第一平面的默认读取信号；
以所述相应多个离散读取信号多次地从所述存储器阵列的第二平面读取数据；
对以所述多个离散读取信号从所述第二平面读取的所述数据进行错误校正；及
至少部分地基于所述错误校正而将所述多个离散读取信号中的一者设定为所述第二平面的默认读取信号。
30.根据权利要求24所述的设备，其中所述控制器经配置以针对读取上部数据页设定不同于针对读取下部数据页的默认读取信号。
31.根据权利要求24到26中任一权利要求所述的设备，其中所述存储器阵列包含多个存储器单元块；且
其中所述控制器经配置以读取、错误校正及设定包括所述控制器经配置以：
以所述相应多个离散读取信号多次地从所述多个块的一部分中的每一者读取数据；
对以所述多个离散读取信号从所述多个块的所述部分读取的所述数据进行错误校正；及
将所述多个离散读取信号中的导致跨越块的所述部分平均化的最少数目个错误的所述一者设定为所述默认读取信号，作为所述默认读取信号。
32.根据权利要求31所述的设备，其中块的所述部分在拓扑上遍及所述存储器阵列分布。
33.一种设备，其包括：
存储器，其包括若干存储器单位；及
控制器，其耦合到所述存储器；
其中所述控制器包含各自设定所述存储器的至少一个单位的默认读取信号的多个修整集；且
其中所述控制器经配置以：
以多个离散读取信号从所述存储器单位中的一者内的存储器单元群组读取数据；及
调整所述多个修整集中的一者以将所述多个离散读取信号中的一者设定为所述存储器单位中的所述一者的所述默认读取信号。
34.根据权利要求33所述的设备，其中所述控制器经配置以调整包括所述控制器经配置以调整所述多个修整集中的所述一者以将所述多个离散读取信号中的所述一者设定为所述存储器单位中的一者以上的所述默认读取信号。
35.根据权利要求33到34中任一权利要求所述的设备，其中所述控制器经配置以：
以所述多个离散读取信号从所述存储器单位中的第二者内的存储器单元群组读取数据；及
调整所述多个修整集中的第二者以将所述多个离散读取信号中的在对从所述第二存储器单位内的所述存储器单元群组读取的所述数据进行错误校正期间导致最少数目个错误的第二者设定为所述第二存储器单位的所述默认读取信号。
36.根据权利要求35所述的设备，其中所述控制器经配置以调整所述多个修整集中的所述第二者包括所述控制器经配置以调整所述多个修整集中的所述第二者以将所述多个离散读取信号中的所述第二者设定为所述第二存储器单位及至少一个其它存储器单位的所述默认读取信号。
37.根据权利要求35所述的设备，其中所述多个离散读取信号中的所述第二者具有与所述多个离散读取信号中的所述一者相同的量值。
38.根据权利要求35所述的设备，其中所述多个离散读取信号中的所述第二者具有不同于所述多个离散读取信号中的所述一者的量值。
39.根据权利要求33到34中任一权利要求所述的设备，其中所述多个修整集少于所述存储器单位。
40.根据权利要求33到34中任一权利要求所述的设备，其中所述多个修整集等于所述存储器单位。
41.根据权利要求33到34中任一权利要求所述的设备，其中所述存储器单位包括包含页、块、平面、裸片、通道及逻辑单位的存储器单位群组中的一者。
42.一种设备，其包括：
存储器阵列，其包含通过存取线耦合的多个存储器单元；及
控制器，其耦合到所述存储器阵列，其中所述控制器经配置以：
以多个离散读取信号从所述多个存储器单元的第一群组读取数据；
以所述多个离散读取信号从所述多个存储器单元的第二群组读取数据；
将所述多个离散读取信号中的在对从所述多个存储器单元的所述群组读取的所述数据进行错误校正期间导致最少数目个错误的第一者设定为与所述多个存储器单元的所述第一群组耦合到相同的多个数据线的存储器单元的默认读取信号；及
将所述多个离散读取信号中的在对所述多个存储器单元的所述第二群组进行错误校正期间导致最少数目个错误的第二者设定为与所述多个存储器单元的所述第二群组耦合到相同的多个数据线的存储器单元的默认读取信号。
43.根据权利要求42所述的设备，其中所述默认读取信号包括选自包含上部页读取信号及下部页读取信号的群组的读取信号。
44.一种设备，其包括：
存储器阵列，其包含多个存储器单元串，其中所述阵列中的每一存储器单元串耦合到相应数据线；及
控制器，其耦合到所述存储器阵列，其中所述控制器经配置以：
以多个离散读取信号从特定存储器单元串的第一存储器单元读取数据；
以所述多个离散读取信号从所述特定存储器单元串的第二存储器单元读取数据；
将所述多个离散读取信号中的在对从所述第一存储器单元读取的所述数据进行错误校正期间导致最少数目个错误的第一者设定为与所述第一存储器单元耦合到相同存取线的存储器单元的默认读取信号；及
将所述多个离散读取信号中的在对从所述第二存储器单元读取的所述数据进行错误校正期间导致最少数目个错误的第二者设定为与所述第二存储器单元耦合到相同存取线的存储器单元的默认读取信号。
45.根据权利要求44所述的设备，其中所述控制器经配置以将所述多个离散读取信号中的所述第一者设定为耦合到与耦合到所述第一存储器单元的所述存取线邻近的存取线的存储器单元的所述默认读取信号。
46.根据权利要求44所述的设备，其中所述控制器经配置以将所述多个离散读取信号中的所述第一者设定为耦合到在与耦合到所述第一存储器单元的所述存取线邻近的阈值数目个存取线内的多个存取线的存储器单元的所述默认读取信号。
47.根据权利要求46所述的设备，其中所述控制器经配置以将所述多个离散读取信号中的所述第二者设定为耦合到除与所述第一存储器单元相同的所述存取线及在与耦合到所述第一存储器单元的所述存取线邻近的所述阈值数目个存取线内的所述多个存取线之外的存取线的存储器单元的所述默认读取信号。
48.一种设备，其包括：
存储器阵列；及
错误校正电路，其耦合到所述存储器阵列，其中所述错误校正电路经配置以对以各自具有不同量值的相应多个离散读取信号多次地从所述存储器阵列的存储器单元群组读取的数据进行错误校正；及
修整集，其耦合到所述错误校正电路，其中所述修整集经配置以至少部分地基于所述错误校正而将所述多个离散读取信号中的一者设定为默认读取信号。
49.根据权利要求48所述的设备，其中所述设备包含耦合到所述错误校正电路的错误校正存储器，其中所述错误校正存储器经配置以存储针对每一相应离散读取信号校正的错误的数目。
50.根据权利要求49所述的设备，其中所述修整集耦合到所述错误校正存储器，且其中所述修整集经配置以设定包括所述修整集经配置以至少部分地基于针对每一相应离散读取信号校正的错误的所述数目而将所述多个离散读取信号中的所述一者设定为所述默认读取信号。
51.根据权利要求49到50中任一权利要求所述的设备，其中所述设备包含耦合到所述错误校正存储器的多个修整集。
CN201380072137.1A 2012-12-06 2013-12-05 基于错误校正而设定默认读取信号 Active CN105027221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810355350.8A CN108630269B (zh) 2012-12-06 2013-12-05 基于错误校正而设定默认读取信号

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/706,851 US9257203B2 (en) 2012-12-06 2012-12-06 Setting a default read signal based on error correction
US13/706,851 2012-12-06
PCT/US2013/073348 WO2014089312A1 (en) 2012-12-06 2013-12-05 Setting a default read signal based on error correction

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810355350.8A Division CN108630269B (zh) 2012-12-06 2013-12-05 基于错误校正而设定默认读取信号

Publications (2)

Publication Number Publication Date
CN105027221A true CN105027221A (zh) 2015-11-04
CN105027221B CN105027221B (zh) 2018-05-18

Family

ID=50880826

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810355350.8A Active CN108630269B (zh) 2012-12-06 2013-12-05 基于错误校正而设定默认读取信号
CN201380072137.1A Active CN105027221B (zh) 2012-12-06 2013-12-05 基于错误校正而设定默认读取信号

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810355350.8A Active CN108630269B (zh) 2012-12-06 2013-12-05 基于错误校正而设定默认读取信号

Country Status (7)

Country Link
US (4) US9257203B2 (zh)
EP (1) EP2929538A4 (zh)
JP (1) JP6134389B2 (zh)
KR (2) KR101821103B1 (zh)
CN (2) CN108630269B (zh)
TW (1) TWI537968B (zh)
WO (1) WO2014089312A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027072A (zh) * 2016-05-30 2016-10-12 联想(北京)有限公司 一种译码处理方法及电子设备
CN107025945A (zh) * 2016-01-12 2017-08-08 三星电子株式会社 使用非线性滤波方案的存储器系统及其读取方法
CN107239224A (zh) * 2016-03-29 2017-10-10 群联电子股份有限公司 数据保护方法、存储器控制电路单元与存储器存储装置
CN108351841A (zh) * 2015-12-31 2018-07-31 德州仪器公司 保护信号处理系统中的数据存储器
CN108701491A (zh) * 2016-02-18 2018-10-23 美光科技公司 错误率降低
CN112116936A (zh) * 2019-06-19 2020-12-22 美光科技公司 用于执行存储器控制信号的动态芯片上校准的系统及方法
CN113344020A (zh) * 2020-03-02 2021-09-03 美光科技公司 从存储器单元检索的数据的错误率的分类
CN113628673A (zh) * 2020-05-07 2021-11-09 美光科技公司 确定以经优化读取电压为中心的信号和噪声特性
CN113628665A (zh) * 2020-05-07 2021-11-09 美光科技公司 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数
CN113344020B (zh) * 2020-03-02 2024-06-07 美光科技公司 从存储器单元检索的数据的错误率的分类的装置、方法和系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9164832B2 (en) * 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
US9672102B2 (en) 2014-06-25 2017-06-06 Intel Corporation NAND memory devices systems, and methods using pre-read error recovery protocols of upper and lower pages
KR20160057186A (ko) * 2014-11-13 2016-05-23 에스케이하이닉스 주식회사 반도체 메모리 시스템 및 그것의 동작 방법
US10008273B2 (en) * 2016-06-13 2018-06-26 Sandisk Technologies Llc Cell current based bit line voltage
US10008277B2 (en) * 2016-09-12 2018-06-26 Sandisk Technologies Llc Block health monitoring using threshold voltage of dummy memory cells
US9952944B1 (en) * 2016-10-25 2018-04-24 Sandisk Technologies Llc First read solution for memory
US10878920B2 (en) 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
US10658047B1 (en) * 2018-10-31 2020-05-19 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11437119B2 (en) * 2020-08-19 2022-09-06 Micron Technology, Inc. Error read flow component
US11782642B2 (en) * 2021-06-14 2023-10-10 Western Digital Technologies, Inc. Systems and methods of determining degradation in analog compute-in-memory (ACIM) modules
US11669451B2 (en) 2021-09-01 2023-06-06 Micron Technology, Inc. Multi-plane switching of non-volatile memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102483952A (zh) * 2009-11-06 2012-05-30 株式会社东芝 存储系统

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004178674A (ja) 2002-11-26 2004-06-24 Toshiba Microelectronics Corp 半導体メモリ
US7631245B2 (en) 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
US8645793B2 (en) 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7486561B2 (en) 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
ATE515771T1 (de) * 2006-06-22 2011-07-15 Sandisk Corp Verfahren zur nichtrealen zeitprogrammierung eines nichtflüchtigen speichers zum erreichen einer festeren verteilung von schwellenspannungen
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
JP5409371B2 (ja) * 2006-11-03 2014-02-05 サンディスク テクノロジィース インコーポレイテッド 可変読み出ししきい値を有する不揮発性メモリ
US7865797B2 (en) 2006-11-16 2011-01-04 Freescale Semiconductor, Inc. Memory device with adjustable read reference based on ECC and method thereof
KR100871700B1 (ko) * 2007-02-13 2008-12-08 삼성전자주식회사 불휘발성 메모리 장치에서 전하 손실에 기인한 오류 데이터정정 방법
KR100907218B1 (ko) * 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
WO2009051917A1 (en) * 2007-10-15 2009-04-23 Joseph Schweiray Lee Providing error correction to unwritten pages and for identifying unwritten pages in flash memory
US8139412B2 (en) 2007-10-31 2012-03-20 Agere Systems Inc. Systematic error correction for multi-level flash memory
KR101436505B1 (ko) 2008-01-03 2014-09-02 삼성전자주식회사 메모리 장치
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
KR101434405B1 (ko) 2008-02-20 2014-08-29 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101483190B1 (ko) * 2008-09-05 2015-01-19 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
KR101504340B1 (ko) 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US8250417B2 (en) 2009-01-14 2012-08-21 Micron Technology, Inc. Method for detecting flash program failures
US7924614B2 (en) * 2009-01-19 2011-04-12 Macronix International Co., Ltd. Memory and boundary searching method thereof
JP2010237822A (ja) 2009-03-30 2010-10-21 Toshiba Corp メモリコントローラおよび半導体記憶装置
US8159881B2 (en) * 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
KR101626528B1 (ko) 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US8412987B2 (en) * 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8578246B2 (en) 2010-05-31 2013-11-05 International Business Machines Corporation Data encoding in solid-state storage devices
US20110307758A1 (en) 2010-06-15 2011-12-15 Fusion-Io, Inc. Apparatus, system, and method for providing error correction
US8467249B2 (en) * 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8508995B2 (en) * 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
CN103329103B (zh) 2010-10-27 2017-04-05 希捷科技有限公司 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
JP2013122793A (ja) * 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
US8719647B2 (en) * 2011-12-15 2014-05-06 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
US9286972B2 (en) * 2012-02-22 2016-03-15 Silicon Motion, Inc. Method, memory controller and system for reading data stored in flash memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102483952A (zh) * 2009-11-06 2012-05-30 株式会社东芝 存储系统

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351841A (zh) * 2015-12-31 2018-07-31 德州仪器公司 保护信号处理系统中的数据存储器
CN108351841B (zh) * 2015-12-31 2022-12-13 德州仪器公司 保护信号处理系统中的数据存储器
CN107025945B (zh) * 2016-01-12 2022-05-24 三星电子株式会社 使用非线性滤波方案的存储器系统及其读取方法
CN107025945A (zh) * 2016-01-12 2017-08-08 三星电子株式会社 使用非线性滤波方案的存储器系统及其读取方法
CN109509490B (zh) * 2016-01-12 2023-04-07 三星电子株式会社 使用非线性滤波方案的存储器系统及其读取方法
CN109509490A (zh) * 2016-01-12 2019-03-22 三星电子株式会社 使用非线性滤波方案的存储器系统及其读取方法
CN108701491A (zh) * 2016-02-18 2018-10-23 美光科技公司 错误率降低
CN108701491B (zh) * 2016-02-18 2022-04-05 美光科技公司 用于错误率降低的方法和设备
CN107239224B (zh) * 2016-03-29 2020-05-12 群联电子股份有限公司 数据保护方法、存储器控制电路单元与存储器存储装置
CN107239224A (zh) * 2016-03-29 2017-10-10 群联电子股份有限公司 数据保护方法、存储器控制电路单元与存储器存储装置
CN106027072A (zh) * 2016-05-30 2016-10-12 联想(北京)有限公司 一种译码处理方法及电子设备
CN112116936A (zh) * 2019-06-19 2020-12-22 美光科技公司 用于执行存储器控制信号的动态芯片上校准的系统及方法
CN112116936B (zh) * 2019-06-19 2023-12-19 美光科技公司 用于执行存储器控制信号的动态芯片上校准的系统及方法
CN113344020A (zh) * 2020-03-02 2021-09-03 美光科技公司 从存储器单元检索的数据的错误率的分类
CN113344020B (zh) * 2020-03-02 2024-06-07 美光科技公司 从存储器单元检索的数据的错误率的分类的装置、方法和系统
CN113628673A (zh) * 2020-05-07 2021-11-09 美光科技公司 确定以经优化读取电压为中心的信号和噪声特性
CN113628665A (zh) * 2020-05-07 2021-11-09 美光科技公司 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数
CN113628673B (zh) * 2020-05-07 2024-04-02 美光科技公司 确定以经优化读取电压为中心的信号和噪声特性

Also Published As

Publication number Publication date
WO2014089312A1 (en) 2014-06-12
US9257203B2 (en) 2016-02-09
CN105027221B (zh) 2018-05-18
TW201435897A (zh) 2014-09-16
US9941022B2 (en) 2018-04-10
KR20170118251A (ko) 2017-10-24
KR101787622B1 (ko) 2017-10-19
US10535419B2 (en) 2020-01-14
US20170132076A1 (en) 2017-05-11
KR101821103B1 (ko) 2018-01-22
CN108630269B (zh) 2020-09-01
CN108630269A (zh) 2018-10-09
KR20150090244A (ko) 2015-08-05
JP2016504703A (ja) 2016-02-12
US20140160845A1 (en) 2014-06-12
EP2929538A4 (en) 2016-08-03
TWI537968B (zh) 2016-06-11
US20180197620A1 (en) 2018-07-12
JP6134389B2 (ja) 2017-05-24
US20160110257A1 (en) 2016-04-21
US9582362B2 (en) 2017-02-28
EP2929538A1 (en) 2015-10-14

Similar Documents

Publication Publication Date Title
CN105027221A (zh) 基于错误校正而设定默认读取信号
US10714170B2 (en) Semiconductor memory device and memory system
TWI478167B (zh) 在記憶體裝置及系統中判定及使用軟性資料
US7966546B2 (en) Non-volatile memory with soft bit data transmission for error correction control
KR101532819B1 (ko) 메모리 디바이스들에서 임계 전압 변화를 처리하는 방법들, 디바이스들, 및 시스템들
TWI406286B (zh) 非揮發記憶體及具有鄰近微擾之管道校正的感測方法
US7966550B2 (en) Soft bit data transmission for error correction control in non-volatile memory
US20130215678A1 (en) Method, Memory Controller and System for Reading Data Stored in Flash Memory
US20130219108A1 (en) Method, Memory Controller and System for Reading Data Stored in Flash Memory
KR20160026832A (ko) 3차원 메모리의 적응형 동작
WO2008121577A1 (en) Soft bit data transmission for error correction control in non-volatile memory
TW201243845A (en) Methods, devices, and systems for adjusting sensing voltages in devices
KR101485727B1 (ko) 메모리로부터의 특정 데이터 양자화의 출력
US10803954B2 (en) Memory system
US20210193246A1 (en) Memory system, memory controller, and method of operating memory system
US11842774B2 (en) Memories for calibrating sensing of memory cell data states
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant