TWI478167B - 在記憶體裝置及系統中判定及使用軟性資料 - Google Patents

在記憶體裝置及系統中判定及使用軟性資料 Download PDF

Info

Publication number
TWI478167B
TWI478167B TW100116744A TW100116744A TWI478167B TW I478167 B TWI478167 B TW I478167B TW 100116744 A TW100116744 A TW 100116744A TW 100116744 A TW100116744 A TW 100116744A TW I478167 B TWI478167 B TW I478167B
Authority
TW
Taiwan
Prior art keywords
sensing
voltage
memory cells
error correction
determined
Prior art date
Application number
TW100116744A
Other languages
English (en)
Other versions
TW201201215A (en
Inventor
William H Radke
Zhenlei Shen
Peter Feeley
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201201215A publication Critical patent/TW201201215A/zh
Application granted granted Critical
Publication of TWI478167B publication Critical patent/TWI478167B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/26—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using discharge tubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Description

在記憶體裝置及系統中判定及使用軟性資料
本發明大體而言係關於半導體記憶體裝置、方法及系統，且更特定而言係關於用於在記憶體裝置及系統中判定及使用軟性資料之方法、裝置及系統。
通常提供記憶體裝置作為電腦或其他電子裝置中之內部半導體積體電路及/或外部可抽換裝置。存在諸多不同類型之記憶體，其包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、相變隨機存取記憶體(PCRAM)及快閃記憶體，以及其他類型之記憶體。
快閃記憶體裝置可用作揮發性及非揮發性記憶體用於廣泛範圍之電子應用。快閃記憶體裝置通常使用允許高記憶體密度、高可靠性及低電力消耗的一單電晶體記憶體單元。快閃記憶體之使用包含用於固態硬碟(SSD)、個人電腦、個人數位助理(PDA)、數位相機、蜂巢式電話、可攜式音樂播放器(例如，MP3播放器)及電影播放器以及其他電子裝置之記憶體。諸如程式碼之資料、使用者資料及/或諸如一基本輸入/輸出系統(BIOS)之系統資料通常儲存於快閃記憶體裝置中。
兩種常見類型之快閃記憶體陣列架構係「NAND」及「NOR」架構，如此稱謂乃因每一者之基本記憶體單元組態所配置之邏輯形式。一NAND陣列架構將其記憶體單元陣列配置成一矩陣以使得該陣列之一「列」中之每一記憶體單元之控制閘極耦合至(且在一些情形中形成)一存取線，該存取線在此項技術中通常稱為一「字線」。然而，每一記憶體單元不係由其汲極直接耦合至一資料線(其在此項技術中通常稱為一數位線，例如一位元線)。而是，該陣列之記憶體單元在一共同源極與一資料線之間源極至汲極地串聯耦合在一起，其中共同耦合至一特定資料線之記憶體單元稱為一「行」。
一NAND陣列架構中之記憶體單元可經程式化至一目標(例如，所期望)狀態。舉例而言，可將電荷置於一記憶體單元之一電荷儲存節點上或自該電荷儲存節點上移除以將該單元置於若干個經程式化狀態中之一者中。舉例而言，一單位階單元(SLC)可表示兩個狀態，例如1或0。快閃記憶體單元亦可儲存多於兩個之狀態，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此等單元可稱為多位階單元(MLC)。MLC可允許在不增加記憶體單元之數目之情形下製造較高密度記憶體，此乃因每一單元可表示多於一個之數位，例如，多於一個之位元。舉例而言，能夠表示四個數位之一單元可具有十六個經程式化之狀態。
感測操作(例如，讀取及/或程式化驗證操作)使用感測電壓來判定快閃記憶體單元之狀態。然而，諸如讀取干擾、程式化干擾及/或電荷損失(例如，電荷洩露)等若干個機制可致使記憶體單元之電荷儲存節點上之儲存電荷(例如，臨限電壓(Vt))改變。由於該儲存電荷之改變，先前所使用之感測電壓(例如，在該儲存電荷之改變發生之前所執行的感測操作期間所使用的感測電壓)可不再提供對記憶體單元之準確及/或可靠之感測。亦即，當在儲存電荷之改變發生之後所執行的感測操作期間使用時，先前所使用之感測電壓可導致對記憶體單元之一錯誤感測。舉例而言，使用先前感測電壓可導致記憶體單元係處於非目標狀態之一狀態(例如，不同於該單元曾被程式化至之狀態之一狀態)中之一判定。
本發明包含用於在記憶體裝置及系統中判定及使用軟性資料之方法、裝置及系統。一或多項實施例包含一記憶體單元陣列及耦合至該陣列之控制電路。該控制電路經組態以使用若干個感測電壓對該等記憶體單元執行若干個感測操作以判定與該等記憶體單元之一目標狀態相關聯之軟性資料，且至少部分地基於該所判定之軟性資料來調整用於判定該目標狀態之一感測電壓。
與一記憶體單元相關聯之軟性資料可指示該記憶體單元之一臨限電壓(Vt)在表示該記憶體單元曾被程式化至之目標狀態之一Vt分佈內之一位置，如本文中將進一步所闡述。另外，與一記憶體單元相關聯之軟性資料可指示該記憶體單元之Vt是否對應於該記憶體單元曾被程式化至之目標狀態之一機率，如本文中將進一步所闡述。相反地，對應於一記憶體單元藉由一感測操作所判定處於之狀態之資料可稱為硬性資料，如本文中將進一步所闡述。
本發明之實施例可用於追蹤及/或補償記憶體裝置及/或系統中之Vt改變，例如，移位。追蹤及/或補償Vt改變可提供諸如增加準確性及/或可靠性(例如，減少錯誤率)及/或增加記憶體裝置及/或系統壽命之益處，以及其他益處。
在本發明之以下實施方式中，參考形成本發明之一部分之隨附圖式，且在該等圖式中以圖解說明之方式展示可如何實踐本發明之若干項實施例。充分詳細地闡述此等實施例以使熟習此項技術者能夠實踐本發明之該等實施例，且應理解，可利用其他實施例且可做出製程、電、及/或結構改變，而不背離本發明之範疇。
如本文中所使用，「若干個」某物可係指一或多個此等事物。舉例而言，若干個記憶體裝置可係指一或多個記憶體裝置。另外，如本文中所使用之指示符「N」及「M」(特別係相對於圖式中之參考編號)指示本發明之若干項實施例可包含如此指定之若干個特定特徵。
本文中之圖遵循其中第一數位或前幾個數位對應於圖式圖編號，且剩餘數位識別該圖式中之一元件或組件之一編號慣例。不同的圖之間的類似元件或組件可藉由使用類似數位來識別。舉例而言，100可在圖1中指代元件「00」，且一類似元件在圖5中可指代為500。如將瞭解，可添加、交換及/或消除本文中之各種實施例中所展示之元件以便提供本發明之若干個額外實施例。另外，如將瞭解，圖中所提供之該等元件之比例及相對標度意欲圖解說明本發明之實施例且不應視為一限制意義。
圖1係根據本發明之一或多項實施例之一非揮發性記憶體陣列100之一部分之一示意圖。圖1之實施例圖解說明一NAND架構非揮發性記憶體陣列。然而，本文所闡述之實施例並不限於此實例。如圖1中所展示，記憶體陣列100包含存取線(例如，字線105-1、...、105-N)及交叉資料線(例如，本端位元線107-1、107-2、107-3、...、107-M)。為便於在數位環境中定址，字線105-1、...、105-N之數目及本端位元線107-1、107-2、107-3、...、107-M之數目可係2之某一冪，例如，256個字線×4,096個位元線。
記憶體陣列100包含NAND串109-1、109-2、109-3、...、109-M。每一NAND串包含非揮發性記憶體單元111-1、...、111-N，每一者以通信方式耦合至一各別字線105-1、...、105-N。每一NAND串(及其構成記憶體單元)亦係與一本端位元線107-1、107-2、107-3、...、107-M相關聯。每一NAND串109-1、109-2、109-3、...、109-M之非揮發性記憶體單元111-1、...、111-N在一源極選擇閘極(SGS)(例如，一場效應電晶體(FET)113)與一汲極選擇閘極(SGD)(例如，FET 119)之間源極至汲極地串聯連接。每一源極選擇閘極113經組態以回應於源極選擇線117上之一信號將一各別NAND串選擇性地耦合至一共同源極123，而每一汲極選擇閘極119經組態以回應於汲極選擇線115上之一信號將一各別NAND串選擇性地耦合至一各別位元線。
如圖1中所圖解說明之實施例中所展示，源極選擇閘極113之一源極連接至一共同源極線123。源極選擇閘極113之汲極連接至對應的NAND串109-1之記憶體單元111-1之源極。汲極選擇閘極119之汲極在汲極觸點121-1處連接至對應的NAND串109-1之位元線107-1。汲極選擇閘極119之源極連接至對應的NAND串109-1之最後記憶體單元111-N之汲極(例如，一浮動閘極電晶體)。
在一或多項實施例中，非揮發性記憶體單元111-1、...、111-N之構造包含一源極、一汲極、一浮動閘極或其他電荷儲存節點、及一控制閘極。非揮發性記憶體單元111-1、...、111-N具有其分別耦合至一字線105-1、...、105-N之控制閘極。一「行」非揮發性記憶體單元111-1、...、111-N構成NAND串109-1、109-2、109-3、...、109-M且分別耦合至一給定本端位元線107-1、107-2、107-3、...、107-M。一「列」非揮發性記憶體單元係以通信方式耦合至一給定字線105-1、...、105-N之彼等記憶體單元。術語「行」及「列」之使用並非意欲暗示非揮發性記憶體單元之一特定線性(例如，垂直及/或水平)定向。一NOR陣列架構將係類似佈置，除記憶體單元串將係並聯耦合於該等選擇閘極之間以外。
如熟習此項技術者將瞭解，可將耦合至一選定字線(例如，105-1、...、105-N)之單元之子組作為一群組一起程式化及/或感測(例如，讀取)。一程式化操作(例如，一寫入操作)可包含施加若干個程式化脈衝(例如，16V至20V)至一選定字線以便將耦合至彼選定存取線之選定單元之臨限電壓(Vt)增加至對應於一目標(例如，所期望)程式化狀態之一所期望程式化電壓位準。
一感測操作(諸如一讀取或程式化驗證操作)可包含感測耦合至一選定單元之一位元線之一電壓及/或電流改變以便判定該選定單元之狀態。感測操作可涉及提供一電壓以(例如)施偏壓於與一選定記憶體單元相關聯之一位元線(例如，位元線107-1)，該電壓超過提供至與該選定記憶體單元相關聯之一源極線(例如，源極線123)之一電壓(例如，偏壓電壓)。另一選擇係，一感測操作可包含預充電位元線107-1，隨後當一選定單元開始導電時放電並感測該放電。
感測一選定單元之狀態可包含提供若干個感測電壓(例如，讀取電壓)至一選定字線同時提供若干個電壓(例如，讀取通過電壓)至耦合至該串之該等未選定單元之字線以足以將該等未選定單元置於一導電狀態中而不管未選定單元之臨限電壓如何。對應於正被讀取及/或驗證之選定單元之位元線可經感測以判定該選定單元是否回應於施加至該選定字線之特定感測電壓而導電。舉例而言，一選定單元之狀態可由位元線電流在其處到達與一特定狀態相關聯之一特定參考電流之字線電壓來判定。
如熟習此項技術者將瞭解，在對一NAND串中之一選定記憶體單元執行之一感測操作中，該串之未選定記憶體單元經施偏壓以便處於一導電狀態中。在此一感測操作中，可基於在對應於該串之位元線上所感測之電流及/或電壓來判定該選定單元之狀態。舉例而言，可基於該位元線電流在一給定時間週期中是改變了一特定量還是到達一特定位準而判定該選定單元之狀態。
當該選定單元處於一導電狀態中時，電流在該串之一個端處之源極線觸點與該串之另一端處之一位元線觸點之間流動。如此，與感測該選定單元相關聯之電流透過該串中之其他單元中之每一者、單元堆疊之間的擴散區及選擇電晶體而攜載。
圖2圖解說明根據本發明之一或多項實施例之若干個臨限電壓分佈及感測電壓之一圖201。圖2中所展示之實例可表示(舉例而言)先前結合圖1所闡述之記憶體單元111-1、...、111-N。圖2中所展示之實例表示兩個位元(例如，四個狀態)之記憶體單元。然而，如熟習此項技術者將瞭解，本發明之實施例並不限於兩個位元之記憶體單元之此實例。
如圖2中所展示，臨限電壓(Vt)分佈225-0、225-1、225-2、及225-3分別表示記憶體單元可經程式化至之四個目標狀態，例如，L0、L1、L2、及L3。在圖2中所圖解說明之實例中，Vt分佈225-3可稱為一單元可經程式化至之一最大Vt，例如，「Vtmax 」，乃因其係包含具有最大量值之Vt之範圍。在操作中，一選定區塊中之記憶體單元可一同抹除以使得其在經程式化之前具有Vt分佈225-0內之一Vt位準。如此，分佈225-0可稱為一經抹除狀態且可表示一特定儲存資料狀態(目標狀態L0)，例如，諸如二進制「11」之儲存資料。目標狀態L1可對應於資料01，目標狀態L2可對應於資料00，且目標狀態L3可對應於資料10。
Vt分佈225-0、225-1、225-2、及225-3可表示經程式化至對應目標狀態之若干個記憶體單元，其中一Vt分佈曲線之高度指示若干個單元平均經程式化至Vt分佈內之一特定電壓。Vt分佈曲線之寬度227指示表示一特定目標狀態之電壓之範圍，例如，針對L2之Vt分佈曲線225-2之寬度表示對應於資料00之電壓之範圍。
圖2中圖解說明若干個感測電壓。此等感測電壓可包含程式化驗證電壓及/或讀取電壓，以及其他感測電壓。舉例而言，圖解說明程式化驗證電壓PV1、PV2、及PV3，以及讀取電壓R1、R2、及R3。在一或多個程式化脈衝之後可執行一程式化驗證操作以幫助判定一記憶體單元是否已在一所期望Vt範圍內經程式化以幫助防止該記憶體單元接收進一步之程式化脈衝，例如，「過程式化」該單元。舉例而言，欲經程式化至L1目標狀態之記憶體單元可藉助一電壓PV1來進行程式化驗證。類似地，程式化驗證電壓PV2可與欲程式化至L2之單元一起使用且PV3可與欲經程式化至L3之單元一起使用。
在圖2中所圖解說明之實例中，電壓位準R1、R2、及R3表示可用於在一感測操作期間區分狀態L0、L1、L2、及L3之感測電壓(例如，讀取電壓)。在對一NAND串中之一選定記憶體單元執行之一感測操作中，該串之該等未選定記憶體單元可藉助一通過電壓「Vpass」229來施偏壓以便處於一導電狀態。如圖2中所圖解說明，Vpass 229可具有大於Vtmax 之一量值。當一串中之所有單元皆處於一導電狀態中時，電流可在該串之一個端處之源極線觸點與該串之另一端處之一汲極線觸點之間流動。如此，可在選定單元開始導電時基於在對應於一特定串之一位元線上所感測之電流及/或電壓(例如，回應於(經由一選定字線)施加至該單元之控制閘極之特定讀取電壓)而判定該選定單元之狀態。舉例而言，可基於在一給定時間週期中該位元線電流是改變了一特定量還是到達一特定位準而判定一選定單元中所儲存之資料之邏輯值。如熟習此項技術者將理解，其他類型之感測操作亦係可能的。
一記憶體單元之Vt可由於若干個機制而隨時間改變，例如，移位。舉例而言，記憶體單元之電荷儲存節點(例如，浮動閘極)可隨時間損失電荷。亦即，電荷可自該電荷儲存節點洩露。此電荷損失可致使該單元之Vt改變，例如，減少。另外，由於記憶體單元隨時間經受程式化及/或感測操作，因此程式化干擾及/或讀取干擾機制可致使該單元之Vt改變，例如，增加。如熟習此項技術者將瞭解，其他機制亦可致使該記憶體單元之Vt隨時間改變。
在某些例項中，此一Vt改變可變更記憶體單元之狀態。舉例而言，若該記憶體單元經程式化至目標狀態L2(例如，資料00)，則電荷損失可致使該記憶體單元之Vt減少至小於R2之一位準，或可能至對應於狀態L1(例如，資料01)之Vt 225-1內之一位準。
因此，此一Vt改變可導致在使用圖2中所圖解說明之感測電壓(例如，讀取電壓R1、R2及R3，及/或程式化驗證電壓PV1、PV2、及PV3)在對記憶體單元執行之一感測操作期間感測錯誤資料。舉例而言，使用圖2中所圖解說明之感測電壓來執行一感測操作可導致該記憶體單元表示非該單元曾被程式化至之目標狀態之一狀態之一判定。舉例而言，若讀取電壓R2用於對曾被程式化至目標狀態L2且已經受電荷損失之一記憶體單元執行之一感測操作中，則該感測操作可判定該單元表示狀態L1。亦即，使用讀取電壓R2可導致將經程式化以儲存資料00之一單元錯誤地感測為儲存資料01。
如此，在Vt改變發生之前所執行的感測操作期間所使用之感測電壓(例如，圖2中所圖解說明之讀取及/或程式化驗證電壓)可不再提供對已經受一Vt改變(例如，電荷損失)之記憶體單元之準確及/或可靠感測。然而，將該等感測電壓調整(例如，改變)(例如)至非圖2中所圖解說明之彼等感測電壓之感測電壓可追蹤及/或補償此一Vt改變，從而提供對已經受該Vt改變之該等記憶體單元之準確及/或可靠感測，本文中將進一步闡述。
圖3圖解說明根據本發明之一或多項實施例之臨限電壓(Vt)分佈325-1及325-2以及感測電壓S0、S1、S2、S3及S4之一圖301。舉例而言，圖3中所展示之實例可表示由於諸如電荷損失、程式化干擾及/或讀取干擾之一機制而經受一Vt改變(例如，移位)之記憶體單元。在由Vt分佈225-1及225-2表示之記憶體單元經受一Vt改變之後，如先前結合圖2所闡述，Vt分佈325-1及325-2可分別對應於Vt分佈225-1及225-2。此外，雖然為簡單起見圖3中未展示，但圖301亦可包含在藉由先前結合圖2所闡述之Vt分佈225-0及/或225-3表示之該等記憶體單元經受一Vt改變之後對應於Vt分佈225-0及/或225-3之額外Vt分佈。
如圖3中所展示，Vt分佈325-1及325-2例如由於其中所表示之記憶體單元之Vt移位而相對於圖2中所展示之Vt分佈225-1及225-2而移位。舉例而言，Vt分佈325-1及325-2之部分重疊，如圖3中所展示。因此，Vt改變發生之前所使用之感測電壓(例如，圖2中所圖解說明之感測電壓)可能不再提供對該等記憶體單元之準確及/或可靠感測，如本文中先前所闡述。舉例而言，可能將經程式化至目標狀態L2之一記憶體單元感測為處於狀態L1中。
然而，將該等感測電壓調整至不同感測電壓(例如，至除圖2中所圖解說明之彼等感測電壓以外之感測電壓)可用來追蹤及/或補償該Vt改變，從而提供對該等記憶體單元之準確及/或可靠感測。舉例而言，在圖3中所圖解說明之實施例中，將該等感測電壓中之一者或多者調整至感測電壓S2可提供對該等記憶體單元之準確及/或可靠感測。亦即，與使用圖2中所圖解說明之該等感測電壓之一感測操作相比，使用感測電壓S2之一感測操作可感測較少的錯誤資料。舉例而言，感測電壓S2可係感測最小量之錯誤資料之感測電壓。可至少部分地基於與該等記憶體單元相關聯之軟性資料來判定將提供對該等記憶體單元之準確及/或可靠感測之該(等)感測電壓，例如，將感測該最小量之錯誤資料之感測電壓。亦即，該等感測電壓之調整可係至少部分地基於與該等記憶體單元相關聯之軟性資料，如本文中將進一步所闡述。
如圖3中所展示，藉由Vt分佈325-1及325-2表示之記憶體單元具有與其相關聯之硬性資料及軟性資料兩者。硬性資料係對應於該等記憶體單元藉由一感測操作所判定處於之狀態之資料。舉例而言，在圖3中所圖解說明之實施例中，硬性資料01係與經判定處於狀態L1中之記憶體單元相關聯，且硬性資料00係與經判定處於狀態L2中之記憶體單元相關聯。硬性資料可對應於記憶體單元曾被程式化至之目標狀態。
與一記憶體單元相關聯之軟性資料可指示該記憶體單元之Vt在表示該記憶體單元曾被程式化至之目標狀態之一Vt分佈內之一位置。舉例而言，在圖3中所圖解說明之實施例中，軟性資料111指示該記憶體單元之Vt在表示該記憶體單元曾被程式化至之目標狀態之Vt分佈內經定位於大於感測電壓S0之一電壓處。亦即，若該記憶體單元經程式化至目標狀態L1，則軟性資料111指示該記憶體單元之Vt經定位而朝向Vt分佈325-1之邊緣，且若該記憶體單元經程式化至目標狀態L2，則軟性資料111指示該記憶體單元之Vt經定位而朝向Vt分佈325-2之中間。另外，軟性資料010指示該記憶體單元之Vt經定位於小於感測電壓S4之一電壓處，例如，若該記憶體單元經程式化至目標狀態L1則朝向Vt分佈325-1之中間且若該記憶體單元經程式化至目標狀態L2則朝向Vt分佈325-2之邊緣。此外，軟性資料110指示該記憶體單元之Vt經定位於感測電壓S0與感測電壓S1之間，軟性資料101指示該記憶體單元之Vt經定位於感測電壓S1與感測電壓S2之間，軟性資料100指示該記憶體單元之Vt經定位於感測電壓S2與感測電壓S3之間，且軟性資料011指示該記憶體單元之Vt經定位於感測電壓S3與感測電壓S4之間。
與一記憶體單元相關聯之軟性資料亦可指示該記憶體單元之Vt是否對應於該記憶體單元曾被程式化至之目標狀態之一機率。舉例而言，在圖3中所圖解說明之實施例中，軟性資料111指示該記憶體單元之Vt對應於目標狀態L2之一強機率，軟性資料110指示該記憶體單元之Vt對應於目標狀態L2之一中等機率，例如，小於該極大機率之一機率，且軟性資料101指示該記憶體單元之Vt對應於目標狀態L2之一弱機率，例如，小於該中等機率之一機率。另外，軟性資料010指示該記憶體單元之Vt對應於目標狀態L1之一極大機率，軟性資料011指示該記憶體單元之Vt對應於目標狀態L1之一中等機率，且軟性資料100指示該記憶體單元之Vt對應於目標狀態L1之一極小機率。
因此，並非所有的與特定硬性資料相關聯之記憶體單元皆可具有相同的與其相關聯之軟性資料。舉例而言，與硬性資料01相關聯之一第一記憶體單元皆可具有與其相關聯之軟性資料010，而與硬性資料01相關聯之一第二記憶體單元可具有與其相關聯之軟性資料011。此外，並非所有的與特定軟性資料相關聯之記憶體單元可具有相同的與其相關聯之硬性資料。舉例而言，與軟性資料110相關聯之一第一記憶體單元可具有與其相關聯之硬性資料01，而與軟性資料110相關聯之一第二記憶體單元可具有與其相關聯之硬性資料00。
本發明之實施例並不限於圖3中所展示之感測電壓及/或軟性資料區。舉例而言，可使用較大數目個感測電壓及/或較大量之軟性資料區來指示一Vt分佈內之一更精確的Vt位置及/或一Vt是否對應於一目標狀態之一更精確的機率。然而，為簡單起見，圖3中已圖解說明五個感測電壓及六個軟性資料區。另外，雖然感測電壓在圖3中展示為間隔一特定(例如，相同)電壓量，但本發明之實施例並不受如此限制，例如，感測電壓可間隔不同電壓量。
圖4係圖解說明根據本發明之一或多項實施例之用於操作一記憶體裝置之一方法400之一流程圖。該記憶體裝置可係(舉例而言)結合圖5所闡述之記憶體裝置502、另外，記憶體裝置可包含一或多個記憶體陣列，諸如先前結合圖1所闡述之記憶體陣列100。
在步驟432處，使用一感測(例如，讀取)電壓執行一感測(例如，讀取)操作以感測(例如，讀取)與若干個記憶體單元相關聯之硬性資料。該讀取電壓可係(舉例而言)先前結合圖2所闡述之讀取電壓R2。該等記憶體單元可係(舉例而言)先前結合圖1所闡述之記憶體單元111-1、...、111-N。該硬性資料可係(舉例而言)類似於先前結合圖3所闡述之硬性資料之硬性資料。
在步驟434處，作出該硬性資料是否可校正之一判定。判定該硬性資料是否可校正可包含(舉例而言)對該硬性資料執行一錯誤校正操作。若該錯誤校正操作失敗，則該硬性資料可能不可校正。
若該硬性資料係不可校正，則該等記憶體單元可已經受一臨限電壓(Vt)改變，例如，移位，如本文中先前所闡述。然而，將用於讀取該硬性資料之該讀取電壓調整(例如，改變)至一不同電壓可追蹤及/或補償該Vt改變，如本文中先前所闡述。可使用軟性資料來判定此不同電壓，例如，用於讀取該硬性資料之該讀取電壓欲調整至之電壓。
舉例而言，在步驟436處，若該硬性資料係不可校正，則使用一或多個額外讀取電壓來執行一或多個額外讀取操作以讀取與該等記憶體單元相關聯之軟性資料。該等額外讀取電壓可係(舉例而言)先前結合圖3所闡述之感測(例如，讀取)電壓S0、S1、S2、S3及/或S4，且該軟性資料可係(舉例而言)類似於先前結合圖3所闡述之軟性資料之軟性資料。在步驟438處，使用該軟性資料來判定用於讀取該硬性資料之該讀取電壓欲調整至之一電壓。將結合圖5進一步闡述使用軟性資料來判定該讀取電壓欲調整至之該電壓之實例。
先前方法可不使用軟性資料來判定用於讀取該硬性資料之該讀取電壓欲調整至之該電壓。亦即，先前方法可不使用軟性資料來追蹤及/或補償一Vt改變。舉例而言，在先前方法中，若硬性資料經判定係不可校正，則可使用一第二讀取電壓來執行一第二讀取操作以讀取硬性資料。若使用該第二讀取電壓所讀取之該硬性資料經判定係可校正，則可將讀取電壓調整至該第二讀取電壓。若使用該第二讀取電壓所讀取之該硬性資料經判定係不可校正，則可使用一第三讀取電壓來執行一第三讀取操作以讀取硬性資料，且可重複該過程直至發現不導致讀取不可校正之硬性資料之一讀取電壓為止，且將讀取電壓調整至此電壓。
然而，由於軟性資料可指示一Vt在一Vt分佈內之一位置及/或一Vt是否對應於一目標狀態之一機率，如本文中先前所闡述，因此與不使用軟性資料之先前方法相比，可使用軟性資料來更準確、可靠、及/或精確地追蹤及/或補償一Vt改變。舉例而言，與在硬性資料係使用已使用先前方法調整之一經調整讀取電壓讀取之情況下相比，在硬性資料係使用已基於軟性資料調整之一經調整讀取電壓讀取之情況下，一讀取操作期間所讀取之更多硬性資料位元可係可校正的。另外，與使用已使用先前方法調整之一經調整讀取電壓所讀取之硬性資料相比，使用已基於軟性資料調整之一經調整讀取電壓所讀取之硬性資料可在一較長時間週期(例如，較大數目個程式化及抹除循環)內可係可校正。亦即，與在該經調整讀取電壓已使用先前方法調整之情況下相比，在該經調整讀取電壓已基於軟性資料調整之情況下，可經過一較長時間週期(例如，較大數目個程式化及抹除循環)直至該經調整電壓由於一額外Vt移位而需要再次調整為止。
圖5圖解說明根據本發明之一或多項實施例之一記憶體裝置502之一方塊圖。如圖5中所展示，記憶體裝置502包含記憶體陣列500，記憶體陣列500可係(舉例而言)先前結合圖1所闡述之記憶體陣列100。雖然圖5中展示一個記憶體陣列，但本發明之實施例並不受如此限制，例如記憶體裝置502可包含多於一個之記憶體陣列。
記憶體裝置502亦包含耦合至記憶體陣列500之控制電路540，如圖5中所展示。控制電路540包含一錯誤校正組件542。錯誤校正組件542可係(舉例而言)一錯誤校正碼解碼器。然而，實施例並不限於一特定類型之錯誤校正組件。
控制電路540可經組態以藉由調整用於判定該等記憶體單元之一目標狀態之一感測電壓(例如，一讀取電壓)來追蹤及/或補償記憶體陣列500中之記憶體單元中之一臨限電壓(Vt)改變，例如，移位。該感測電壓之調整可係至少部分地基於與該目標狀態相關聯之軟性資料。亦即，可使用與該目標狀態相關聯之軟性資料來判定該感測電壓欲調整至之電壓。
舉例而言，控制電路540可經組態以使用若干個感測電壓對記憶體陣列500中之記憶體單元執行若干個感測操作以判定與該等記憶體單元之一目標狀態相關聯之軟性資料。可使用一不同感測電壓來執行每一感測操作。控制電路540可經組態以至少部分地基於該所判定之軟性資料來調整用於判定該目標狀態之一感測電壓。
舉例而言，用於判定軟性資料之若干個感測電壓可係先前結合圖3所闡述之感測電壓S0、S1、S2、S3、及/或S4。舉例而言，該軟性資料可係先前結合圖3所闡述之軟性資料。舉例而言，目標狀態可係先前結合圖2及圖3所闡述之目標狀態L1或目標狀態L2。舉例而言，欲調整之感測電壓可係先前結合圖2所闡述之讀取電壓R2。然而，實施例並不限於特定感測電壓、軟性資料、或目標狀態。
控制電路540可經組態以使用該經調整感測電壓來判定記憶體陣列500中之該等記憶體單元之一狀態。舉例而言，控制電路540可經組態以使用該經調整感測電壓對記憶體陣列500中之記憶體單元執行一感測操作以感測該等記憶體單元之狀態。
控制電路540可經組態以儲存該所判定之軟性資料。舉例而言，控制電路540可包含儲存該所判定之軟性資料之記憶體，例如，DRAM或SDRAM(圖5中未展示)。該記憶體可僅僅用於儲存軟性資料，或該記憶體可儲存額外資料連同軟性資料。舉例而言，該記憶體可包含用以儲存該所判定之軟性資料之至少四個記憶體單元頁。此外，用於儲存該軟性資料之記憶體之量可相依於經執行以判定該軟性資料之感測操作之數目。舉例而言，用於儲存該所判定之軟性資料之位元之數目可藉由log2 (X+1)得出，其中X係經執行以判定該軟性資料之感測操作之數目。隨後(例如，進一步)，用於判定該目標狀態之感測電壓之調整可至少部分地基於該所儲存之軟性資料來調整。亦即，用於判定該目標狀態之感測電壓可至少部分地基於儲存於控制電路540中之先前所判定之軟性資料來調整。
控制電路540可經組態以回應於由錯誤校正組件542對與記憶體陣列500中之記憶體單元之一所判定(例如，所感測)之狀態相關聯之資料所執行之一錯誤校正操作之一失敗而(例如)自動執行若干個感測操作以判定該軟性資料。舉例而言，該錯誤校正操作之失敗可係由記憶體陣列500中之該等記憶體單元之一Vt移位所致，如本文中先前所闡述。控制電路540亦可經組態以執行若干個感測操作以在此一錯誤校正操作之一失敗之前判定該軟性資料。藉由在該錯誤校正操作失敗之前執行之該等感測操作所判定之軟性資料可由控制電路540儲存，如本文中先前所闡述。回應於一隨後錯誤校正操作失敗，控制電路540可經組態以至少部分地基於該所儲存之軟性資料來調整用於判定該目標狀態之該感測電壓。亦即，用於判定該目標狀態之該感測電壓可至少部分地基於在該錯誤校正操作之前所判定且儲存於控制電路540中之軟性資料來調整。
用於判定該軟性資料之若干個感測電壓可間隔一特定(例如，相同)電壓量。另一選擇係，用於判定該軟性資料之若干個感測電壓可間隔不同電壓量。該等感測電壓之間間隔的電壓可影響該所判定之軟性資料之精確性。舉例而言，該等感測電壓之間間隔的電壓越小，該所判定之軟性資料之精確性越大。
經執行以判定該軟性資料之若干個感測操作及/或用於判定該軟性資料之若干個感測電壓可係(舉例而言)至少四個。在此等實施例中，該軟性資料(例如，每一軟性資料區)可包含至少兩個資料位元。另外，經執行以判定該軟性資料之若干個感測操作及/或用於判定該軟性資料之若干個感測電壓可係(舉例而言)至少八個。在此等實施例中，該軟性資料(例如，每一軟性資料區)可包含至少三個資料位元。然而，本發明之實施例並不限於一特定數目個感測操作或感測電壓。
在一或多項實施例中，錯誤校正組件542可經組態以對由該若干個感測操作所判定之軟性資料執行一錯誤校正操作。舉例而言，錯誤校正組件542可經組態以對該軟性資料執行一錯誤校正演算法，諸如，一低密度奇偶性檢查(LDPC)、交織編碼調變(TCM)、或軟性Reed-Solomon(RS)演算法。然而，實施例並不限於一特定類型之錯誤校正演算法。
控制電路540可經組態以至少部分地基於對該軟性資料所執行的錯誤校正操作之一結果而調整用於判定記憶體陣列500中之該等記憶體單元之目標狀態之該感測電壓。亦即，控制電路540可經組態以使用該軟性資料來判定該感測電壓欲調整至之電壓。舉例而言，錯誤校正操作可判定哪一感測操作具有其相關聯之最低錯誤量，且控制電路540可將用於判定該等記憶體單元之目標狀態之感測電壓調整至用於執行經判定具有與其相關聯之最低錯誤量之感測操作之感測電壓。
在一或多項實施例中，控制電路540可經組態以使用一第一感測電壓來對記憶體陣列500中之該等記憶體單元執行一第一感測操作以判定與該等記憶體單元之該目標狀態相關聯之軟性資料。錯誤校正組件542可對該所判定之軟性資料執行一錯誤校正操作。若該錯誤校正操作不導致一失敗，則控制電路540可經組態以將用於判定該目標狀態之該感測電壓調整至該第一感測電壓。若該錯誤校正操作導致一失敗，控制電路540可經組態以使用一第二感測電壓(例如，不同於該第一感測電壓之一感測電壓)對該等記憶體單元執行一第二感測操作以判定與該等記憶體單元之該目標狀態相關聯之額外軟性資料。錯誤校正組件542可對該所判定之額外軟性資料執行一額外錯誤校正操作。若該額外錯誤校正操作不導致一失敗，則控制電路540可經組態以將用於判定該目標狀態之感測電壓調整至該第二感測電壓。若該額外錯誤校正操作導致一失敗，則控制電路540可經組態以使用額外感測電壓重複此過程直至一錯誤校正操作不導致一失敗為止，且相應地調整用於判定該目標狀態之該感測電壓。
該第二感測電壓可係低於該第一感測電壓之一電壓。舉例而言，使用一較低電壓作為該第二感測電壓可追蹤及/或補償由於電荷損失所致之記憶體陣列500中之該等記憶體單元中之Vt改變。另一選擇係，該第二感測電壓可係高於該第一感測電壓之一電壓。使用一較高電壓作為該第二感測電壓可追蹤及/或補償由於一讀取干擾及/或一程式化干擾機制所致之該等記憶體單元中之一Vt改變。
圖5中所圖解說明之實施例可包含未圖解說明之額外電路以便不模糊本發明之實施例。舉例而言，記憶體裝置502可包含位址電路以鎖存透過I/O電路經由I/O連接器所提供之位址信號。位址信號可由一列解碼器及一行解碼器接收且解碼以存取記憶體陣列500。熟習此項技術者將瞭解，位址輸入連接器之數目可相依於記憶體裝置502及/或記憶體陣列500之密度及架構。
總結
本發明包含用於在記憶體裝置及系統中判定及使用軟性資料之方法、裝置及系統。一或多項實施例包含一記憶體單元陣列及耦合至該陣列之控制電路。該控制電路經組態以使用若干個感測電壓對該等記憶體單元執行若干個感測操作以判定與該等記憶體單元之一目標狀態相關聯之軟性資料，且至少部分地基於該所判定之軟性資料來調整用於判定該目標狀態之一感測電壓。
雖然本文中已圖解說明且闡述了具體實施例，但熟習此項技術者將瞭解可用經計算以達成相同結果之一配置來替代所展示之具體實施例。本發明意欲涵蓋本發明之若干項實施例之改動或變化。應理解，已以一圖解說明方式而非一限定方式做出以上闡述。在審閱以上闡述之後，熟習此項技術者將明瞭以上實施例之組合及本文中未具體闡述之其他實施例。本發明之若干項實施例之範疇包含其中使用以上結構及方法之其他應用。因此，應參考隨附申請專利範圍連同授權此等申請專利範圍之等效內容之全部範圍來判定本發明之若干項實施例之範疇。
在前述實施方式中，出於簡化本發明之目的而將一些特徵一起集合在一單個實施例中。本發明之此方法不應被視為反映本發明所揭示實施例必須使用比明確陳述於每一請求項中多的特徵之意圖。而是，如以下申請專利範圍反映，發明性標的物在於少於一單個所揭示實施例的所有特徵。因此，以下申請專利範圍特此併入實施方式中，其中每一請求項獨立地作為一單獨實施例。
100．．．非揮發性記憶體陣列
105-1．．．字線
105-N．．．字線
107-1．．．本端位元線
107-2．．．本端位元線
107-3．．．本端位元線
107-M．．．本端位元線
109-1．．．NAND串
109-2．．．NAND串
109-3．．．NAND串
109-M．．．NAND串
111-1．．．非揮發性記憶體單元
111-N．．．非揮發性記憶體單元
113．．．源極選擇閘極(場效應電晶體)
115．．．汲極選擇線
117．．．源極選擇線
119．．．汲極選擇閘極(場效應電晶體)
121-1．．．汲極觸點
123．．．共同源極
500．．．記憶體陣列
502．．．記憶體裝置
540．．．控制電路
542．．．錯誤校正組件
圖1係根據本發明之一或多項實施例之一非揮發性記憶體陣列之一部分之一示意圖。
圖2圖解說明根據本發明之一或多項實施例之若干個臨限電壓分佈及感測電壓之一圖。
圖3圖解說明根據本發明之一或多項實施例之若干個臨限電壓分佈及感測電壓之一圖。
圖4係圖解說明根據本發明之一或多項實施例之用於操作一記憶體裝置之一方法之一流程圖。
圖5圖解說明根據本發明之一或多項實施例之一記憶體之一方塊圖。
(無元件符號說明)

Claims (31)

  1. 一種記憶體裝置，其包括：記憶體單元之一陣列；及控制電路，其耦合至該陣列且經組態以：使用若干個感測電壓對該等記憶體單元執行若干個感測操作以判定與該等記憶體單元之一目標狀態相關聯之軟性資料，其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓是否對應於該目標狀態之一機率；及至少部分地基於該所判定之軟性資料來調整用於判定該目標狀態之一感測電壓。
  2. 如請求項1之記憶體裝置，其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓在與該目標狀態相關聯之一臨限電壓分佈內之一位置。
  3. 如請求項1之記憶體裝置，其中該控制電路經組態以：使用一第一感測電壓對該等記憶體單元執行一第一感測操作以判定與該等記憶體單元之該目標狀態相關聯之軟性資料；及若對該所判定之軟性資料執行之一錯誤校正操作不導致一失敗，則將用於判定該目標狀態之該感測電壓調整至該第一感測電壓。
  4. 如請求項3之記憶體裝置，其中該控制電路經組態以：若對該所判定之軟性資料執行之該錯誤校正操作導致一失敗，則使用一第二感測電壓對該等記憶體單元執行 一第二感測操作以判定與該等記憶體單元之該目標狀態相關聯之額外軟性資料；及若對該所判定之額外軟性資料執行之一錯誤校正操作不導致一失敗，則將用於判定該目標狀態之該感測電壓調整至該第二感測電壓。
  5. 如請求項1之記憶體裝置，其中該控制電路經組態以儲存該所判定之軟性資料。
  6. 一種用於操作一記憶體裝置之方法，其包括：藉由對若干個記憶體單元執行若干個感測操作來判定與該等記憶體單元之一目標狀態相關聯之軟性資料，其中使用一不同感測電壓來執行每一感測操作，及其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓是否對應於該目標狀態之一機率；及至少部分地基於該所判定之軟性資料來調整用於判定該目標狀態之一感測電壓。
  7. 如請求項6之方法，其中該所判定之軟性資料指示與該等記憶體單元相關聯之該等臨限電壓是否對應於該目標狀態之一強機率、一中等機率及/或一弱機率。
  8. 如請求項6之方法，其中該方法包含：對該所判定之軟性資料執行一錯誤校正操作；及至少部分地基於該錯誤校正操作之一結果來調整用於判定該目標狀態之該感測電壓。
  9. 如請求項6之方法，其中該方法包含使用該經調整感測電壓來判定該等記憶體單元之一狀態。
  10. 如請求項6之方法，其中該方法包含：在對與該等記憶體單元之一所判定狀態相關聯之資料執行之一錯誤校正操作之一失敗之前，藉由執行該等感測操作來判定該軟性資料；及回應於該錯誤校正操作之該失敗，至少部分地基於該所判定之軟性資料來調整用於判定該目標狀態之該感測電壓。
  11. 如請求項6之方法，其中該方法包含回應於對與該等記憶體單元之一所判定狀態相關聯之資料執行之一錯誤校正操作之一失敗而對該等記憶體單元執行該若干個感測操作。
  12. 一種記憶體裝置，其包括：記憶體單元之一陣列；及控制電路，其耦合至該陣列且經組態以：回應於對與該等記憶體單元之一所判定狀態相關聯之資料執行之一錯誤校正操作之一失敗，使用一感測電壓來對該等記憶體單元執行一感測操作以判定與該等記憶體單元之一目標狀態相關聯之軟性資料，其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓是否對應於該目標狀態之一機率；對該所判定之軟性資料執行一錯誤校正操作；及若該錯誤校正操作不導致一失敗，則調整用於判定該目標狀態之一感測電壓。
  13. 如請求項12之記憶體裝置，其中該控制電路經組態以： 若該錯誤校正操作導致一失敗，則使用一不同感測電壓來對該等記憶體單元執行一額外感測操作以判定與該等記憶體單元之該目標狀態相關聯之額外軟性資料；對該所判定之額外軟性資料執行一額外錯誤校正操作；及若該額外錯誤校正操作不導致一失敗，則調整用於判定該目標狀態之該感測電壓。
  14. 如請求項13之記憶體裝置，其中該不同感測電壓係低於該感測電壓之一電壓。
  15. 如請求項12之記憶體裝置，其中該記憶體裝置係一快閃記憶體裝置。
  16. 如請求項12之記憶體裝置，其中該控制電路包含一錯誤校正組件，其經組態以對該所判定之軟性資料執行該錯誤校正操作。
  17. 一種用於操作一記憶體裝置之方法，其包括：回應於對與若干個記憶體單元之一所判定狀態相關聯之資料執行之一錯誤校正操作之一失敗，藉由使用一感測電壓對該等記憶體單元執行一感測操作來判定與該等記憶體單元之一目標狀態相關聯之軟性資料，其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓是否對應於該目標狀態之一機率；對該所判定之軟性資料執行一錯誤校正操作；及若該錯誤校正操作不導致一失敗，則將用於判定該目標狀態之一感測電壓調整至用於執行該感測操作之該感 測電壓。
  18. 如請求項17之方法，其中該方法包含使用用於執行該感測操作之該感測電壓來判定該等記憶體單元之一狀態。
  19. 如請求項17之方法，其中該方法包含：若該錯誤校正操作導致一失敗，則藉由使用一不同感測電壓對該等記憶體單元執行一額外感測操作來判定與該等記憶體單元之該目標狀態相關聯之額外軟性資料；對該所判定之額外軟性資料執行一額外錯誤校正操作；及若該額外錯誤校正操作不導致一失敗，則將用於判定該目標狀態之該感測電壓調整至該不同感測電壓。
  20. 如請求項19之方法，其中該不同感測電壓係高於該感測電壓之一電壓。
  21. 一種記憶體裝置，其包括：記憶體單元之一陣列；及控制電路，其耦合至該陣列且經組態以：回應於對與該等記憶體單元之一所判定狀態相關聯之資料所執行之一錯誤校正操作之一失敗，使用若干個感測電壓對該等記憶體單元執行若干個感測操作以判定與該等記憶體單元之一目標狀態相關聯之軟性資料，其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓是否對應於該目標狀態之一機率；對該所判定之軟性資料執行一錯誤校正操作；及至少部分地基於該錯誤校正操作之一結果來調整用 於判定該目標狀態之一感測電壓。
  22. 如請求項21之記憶體裝置，其中該控制電路包含一錯誤校正組件，其經組態以執行該錯誤校正操作以判定哪一感測操作具有與其相關聯之之一最低錯誤量。
  23. 如請求項22之記憶體裝置，其中該控制電路經組態以將用於判定該目標狀態之該感測電壓調整至用於執行經判定具有與其相關聯之該最低錯誤量之該感測操作之該感測電壓。
  24. 如請求項21之記憶體裝置，其中該若干個感測電壓係以一特定電壓量間隔開。
  25. 如請求項21之記憶體裝置，其中該若干個感測操作及該若干個感測電壓係至少四個。
  26. 一種用於操作一記憶體裝置之方法，其包括：回應於對與若干個記憶體單元之一所判定狀態相關聯之資料執行之一錯誤校正操作之一失敗，藉由對該等記憶體單元執行若干個感測操作來判定與該等記憶體單元之一目標狀態相關聯之軟性資料，其中使用一不同感測電壓來執行每一感測操作，其中該所判定之軟性資料指示與該等記憶體單元相關聯之若干個臨限電壓是否對應於該目標狀態之一機率；對該所判定之軟性資料執行一錯誤校正操作；及至少部分地基於該錯誤校正操作之一結果來調整用於判定該目標狀態之一感測電壓。
  27. 如請求項26之方法，其中該方法包含： 藉由執行該錯誤校正操作來判定哪一感測操作具有與其相關聯之一最低錯誤量；及將用於判定該目標狀態之該感測電壓調整至用於執行經判定具有與其相關聯之該最低錯誤量之該感測操作之該感測電壓。
  28. 如請求項26之方法，其中該等不同感測電壓係以不同電壓量間隔開。
  29. 如請求項26之方法，其中該若干個感測操作係至少八個。
  30. 如請求項26之方法，其中該方法包含回應於對與該等記憶體單元之一所判定狀態相關聯之資料執行之該錯誤校正操作之該失敗，藉由對該等記憶體單元執行該等感測操作來自動判定與該等記憶體單元之該目標狀態相關聯之軟性資料。
  31. 如請求項26之方法，其中對該所判定之軟性資料執行該錯誤校正操作包含在該所判定之軟性資料上執行一錯誤校正演算法。
TW100116744A 2010-05-12 2011-05-12 在記憶體裝置及系統中判定及使用軟性資料 TWI478167B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/778,577 US8451664B2 (en) 2010-05-12 2010-05-12 Determining and using soft data in memory devices and systems

Publications (2)

Publication Number Publication Date
TW201201215A TW201201215A (en) 2012-01-01
TWI478167B true TWI478167B (zh) 2015-03-21

Family

ID=44911659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116744A TWI478167B (zh) 2010-05-12 2011-05-12 在記憶體裝置及系統中判定及使用軟性資料

Country Status (7)

Country Link
US (3) US8451664B2 (zh)
EP (1) EP2569775B1 (zh)
JP (1) JP5923085B2 (zh)
KR (1) KR101427023B1 (zh)
CN (1) CN102884585B (zh)
TW (1) TWI478167B (zh)
WO (1) WO2011142799A2 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633557B (zh) * 2010-04-19 2018-08-21 慧榮科技股份有限公司 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
US11869584B2 (en) 2010-04-19 2024-01-09 Silicon Motion, Inc. Memory access module for performing a plurality of sensing operations to generate digital values of a storage cell in order to perform decoding of the storage cell
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
US8627175B2 (en) * 2010-09-27 2014-01-07 Seagate Technology Llc Opportunistic decoding in memory systems
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
KR101875142B1 (ko) * 2011-02-17 2018-07-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8631288B2 (en) * 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
US8503242B2 (en) 2011-04-14 2013-08-06 Micron Technology, Inc. Methods and devices for determining sensing voltages
US9076547B2 (en) 2012-04-05 2015-07-07 Micron Technology, Inc. Level compensation in multilevel memory
US9030870B2 (en) 2011-08-26 2015-05-12 Micron Technology, Inc. Threshold voltage compensation in a multilevel memory
US9001587B2 (en) * 2011-09-16 2015-04-07 Samsung Electronics Co., Ltd. Flash memory and reading method of flash memory
US8797805B2 (en) 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
JP5839048B2 (ja) * 2012-01-12 2016-01-06 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US8934306B2 (en) * 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
US8737139B2 (en) 2012-04-11 2014-05-27 Micron Technology, Inc. Determining soft data for combinations of memory cells
KR20140008098A (ko) * 2012-07-10 2014-01-21 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
US8918699B2 (en) * 2012-07-31 2014-12-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage apparatus
US9064575B2 (en) 2012-08-03 2015-06-23 Micron Technology, Inc. Determining whether a memory cell state is in a valley between adjacent data states
US8848453B2 (en) 2012-08-31 2014-09-30 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
US9299459B2 (en) * 2012-09-07 2016-03-29 Macronix International Co., Ltd. Method and apparatus of measuring error correction data for memory
US10468096B2 (en) * 2012-10-15 2019-11-05 Seagate Technology Llc Accelerated soft read for multi-level cell nonvolatile memories
US9063879B2 (en) 2012-12-13 2015-06-23 Sandisk Technologies Inc. Inspection of non-volatile memory for disturb effects
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9728263B2 (en) * 2013-05-31 2017-08-08 Sandisk Technologies Llc Method and device for iteratively updating read voltages
US10475523B2 (en) 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
KR102252379B1 (ko) * 2013-06-24 2021-05-14 삼성전자주식회사 메모리 시스템 및 이의 독출 방법
US9607692B2 (en) 2014-10-03 2017-03-28 Micron Technology, Inc. Threshold voltage distribution determination
KR20160051328A (ko) * 2014-11-03 2016-05-11 에스케이하이닉스 주식회사 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템
KR20160051331A (ko) * 2014-11-03 2016-05-11 에스케이하이닉스 주식회사 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템
KR102500616B1 (ko) * 2016-02-26 2023-02-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6545631B2 (ja) 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置
US9934847B2 (en) * 2016-03-11 2018-04-03 Toshiba Memory Corporation Memory system storing 4-bit data in each memory cell and method of controlling thereof including soft bit information
US9904594B2 (en) * 2016-04-15 2018-02-27 Micron Technology, Inc. Monitoring error correction operations performed in memory
US10275541B2 (en) 2016-08-05 2019-04-30 Micron Technology, Inc. Proactive corrective actions in memory based on a probabilistic data structure
KR102701797B1 (ko) * 2016-11-21 2024-09-03 에스케이하이닉스 주식회사 크로스 포인트 어레이 타입 상변화 메모리 장치 및 그 구동방법
KR102663813B1 (ko) 2017-01-13 2024-05-07 삼성전자주식회사 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치
JP2018160303A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体記憶装置
US10379757B2 (en) * 2017-04-07 2019-08-13 Micron Technology, Inc. Methods of sketch-based memory management and memory devices utilizing the same
US10403378B1 (en) * 2018-02-09 2019-09-03 Micron Technology, Inc. Performing an operation on a memory cell of a memory system at a frequency based on temperature
US10990466B2 (en) * 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US10811091B2 (en) 2018-10-12 2020-10-20 Western Digital Technologies, Inc. Adaptive processing for read threshold voltage calibration
TWI731338B (zh) * 2019-05-30 2021-06-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN112053724B (zh) * 2019-06-06 2023-07-18 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
US11182242B2 (en) 2019-06-21 2021-11-23 Intel Corporation Technologies for preserving error correction capability in compute-in-memory operations
US11086572B1 (en) 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
US11029890B1 (en) 2020-03-02 2021-06-08 Micron Technology, Inc. Compound feature generation in classification of error rate of data retrieved from memory cells
US11740970B2 (en) 2020-03-02 2023-08-29 Micron Technology, Inc. Dynamic adjustment of data integrity operations of a memory system based on error rate classification
US11221800B2 (en) 2020-03-02 2022-01-11 Micron Technology, Inc. Adaptive and/or iterative operations in executing a read command to retrieve data from memory cells
US12009034B2 (en) 2020-03-02 2024-06-11 Micron Technology, Inc. Classification of error rate of data retrieved from memory cells
US11257546B2 (en) 2020-05-07 2022-02-22 Micron Technology, Inc. Reading of soft bits and hard bits from memory cells
US11081200B1 (en) 2020-05-07 2021-08-03 Micron Technology, Inc. Intelligent proactive responses to operations to read data from memory cells
US11562793B2 (en) * 2020-05-07 2023-01-24 Micron Technology, Inc. Read soft bits through boosted modulation following reading hard bits
US11309023B1 (en) * 2020-11-06 2022-04-19 Micron Technology, Inc. Memory cycling tracking for threshold voltage variation systems and methods

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070091677A1 (en) * 2005-10-25 2007-04-26 M-Systems Flash Disk Pioneers Ltd. Method for recovering from errors in flash memory
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US7369434B2 (en) * 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
US20080175055A1 (en) * 2006-12-27 2008-07-24 Hynix Semiconductor Inc. Non-volatile memory device and self-compensation method thereof
US7453723B2 (en) * 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
US20080310234A1 (en) * 2007-06-14 2008-12-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and methods of programming and reading the same
US20090003058A1 (en) * 2007-06-28 2009-01-01 Samsung Electronics Co., Ltd. Flash memory device and method for adjusting read voltage of flash memory device
US20090129169A1 (en) * 2007-11-21 2009-05-21 Micron Technology, Inc. Method and apparatus for reading data from flash memory
US20100020611A1 (en) * 2008-07-23 2010-01-28 Park Kitae Flash memory systems and operating methods using adaptive read voltage levels

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734926A (en) 1992-07-15 1998-03-31 Advanced Hardware Architectures Direct memory access controller in an integrated circuit
US5532693A (en) 1994-06-13 1996-07-02 Advanced Hardware Architectures Adaptive data compression system with systolic string matching logic
US5555540A (en) 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US6963343B1 (en) 2000-06-23 2005-11-08 Micron Technology, Inc. Apparatus and method for dynamically disabling faulty embedded memory in a graphic processing system
US6791555B1 (en) 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
US6816165B1 (en) 2000-12-13 2004-11-09 Micron Technology, Inc. Memory system having multiple address allocation formats and method for use thereof
US6734865B1 (en) 2000-12-13 2004-05-11 Micron Technology, Inc. Method and system for mapping various length data regions
US6784889B1 (en) 2000-12-13 2004-08-31 Micron Technology, Inc. Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US6646646B2 (en) 2000-12-13 2003-11-11 Micron Technology, Inc. Memory system having programmable multiple and continuous memory regions and method of use thereof
US6741253B2 (en) 2001-10-09 2004-05-25 Micron Technology, Inc. Embedded memory system and method including data error correction
JP4004811B2 (ja) 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
US6955967B2 (en) 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. Non-volatile memory having a reference transistor and method for forming
US20060203529A1 (en) 2003-09-05 2006-09-14 William Radke Cutting CAM peak power by clock regioning
US7389465B2 (en) 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
US7322002B2 (en) 2004-05-26 2008-01-22 Micron Technology, Inc. Erasure pointer error correction
JP4410188B2 (ja) 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196946B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7444579B2 (en) 2005-04-28 2008-10-28 Micron Technology, Inc. Non-systematic coded error correction
US7523381B2 (en) 2005-09-01 2009-04-21 Micron Technology, Inc. Non-volatile memory with error detection
US7810017B2 (en) 2006-03-20 2010-10-05 Micron Technology, Inc. Variable sector-count ECC
JP4896605B2 (ja) 2006-07-04 2012-03-14 株式会社東芝 不揮発性半導体記憶システム
US7512909B2 (en) 2006-08-31 2009-03-31 Micron Technology, Inc. Read strobe feedback in a memory system
US7739576B2 (en) 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
KR100850509B1 (ko) 2007-01-10 2008-08-05 삼성전자주식회사 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
US7861139B2 (en) 2007-01-26 2010-12-28 Micron Technology, Inc. Programming management data for NAND memories
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US8065583B2 (en) 2007-07-06 2011-11-22 Micron Technology, Inc. Data storage with an outer block code and a stream-based inner code
US8051358B2 (en) 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
US7747903B2 (en) 2007-07-09 2010-06-29 Micron Technology, Inc. Error correction for memory
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
US8103936B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US8046542B2 (en) 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
US8327245B2 (en) 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
US8209588B2 (en) * 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8281061B2 (en) 2008-03-31 2012-10-02 Micron Technology, Inc. Data conditioning to improve flash memory reliability
US8060719B2 (en) 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
US7813181B2 (en) * 2008-12-31 2010-10-12 Sandisk Corporation Non-volatile memory and method for sensing with pipelined corrections for neighboring perturbations
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
US8355286B2 (en) 2009-05-08 2013-01-15 Hynix Semiconductor Inc. Method of operating nonvolatile memory device controlled by controlling coupling resistance value between a bit line and a page buffer
US8130544B2 (en) * 2009-08-17 2012-03-06 Skymedi Corporation Method of reducing bit error rate for a flash memory
US8503242B2 (en) * 2011-04-14 2013-08-06 Micron Technology, Inc. Methods and devices for determining sensing voltages
US8885416B2 (en) * 2013-01-30 2014-11-11 Sandisk Technologies Inc. Bit line current trip point modulation for reading nonvolatile storage elements

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US20070091677A1 (en) * 2005-10-25 2007-04-26 M-Systems Flash Disk Pioneers Ltd. Method for recovering from errors in flash memory
US7453723B2 (en) * 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
US20090067249A1 (en) * 2006-03-01 2009-03-12 William Henry Radke Memory with multi-page read
US7369434B2 (en) * 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
US20080175055A1 (en) * 2006-12-27 2008-07-24 Hynix Semiconductor Inc. Non-volatile memory device and self-compensation method thereof
US20080310234A1 (en) * 2007-06-14 2008-12-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and methods of programming and reading the same
US20090003058A1 (en) * 2007-06-28 2009-01-01 Samsung Electronics Co., Ltd. Flash memory device and method for adjusting read voltage of flash memory device
US20090129169A1 (en) * 2007-11-21 2009-05-21 Micron Technology, Inc. Method and apparatus for reading data from flash memory
US20100020611A1 (en) * 2008-07-23 2010-01-28 Park Kitae Flash memory systems and operating methods using adaptive read voltage levels

Also Published As

Publication number Publication date
CN102884585B (zh) 2015-11-25
US9293214B2 (en) 2016-03-22
KR101427023B1 (ko) 2014-08-05
EP2569775A2 (en) 2013-03-20
US20110280084A1 (en) 2011-11-17
WO2011142799A2 (en) 2011-11-17
US9177659B2 (en) 2015-11-03
EP2569775B1 (en) 2019-12-11
US20130286736A1 (en) 2013-10-31
US20150255163A1 (en) 2015-09-10
EP2569775A4 (en) 2015-06-10
KR20130036247A (ko) 2013-04-11
TW201201215A (en) 2012-01-01
JP5923085B2 (ja) 2016-05-24
CN102884585A (zh) 2013-01-16
JP2013528889A (ja) 2013-07-11
WO2011142799A3 (en) 2012-01-05
US8451664B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
TWI478167B (zh) 在記憶體裝置及系統中判定及使用軟性資料
TWI455127B (zh) 用於處理記憶體裝置中臨界電壓改變之方法、裝置及系統
JP5649746B2 (ja) デバイス内の検知電圧を調節するための方法、デバイス、およびシステム
TWI505279B (zh) 記憶體單元耦合補償
US11842774B2 (en) Memories for calibrating sensing of memory cell data states