TW201435897A - 基於錯誤校正而設定預設讀取信號 - Google Patents

基於錯誤校正而設定預設讀取信號 Download PDF

Info

Publication number
TW201435897A
TW201435897A TW102144971A TW102144971A TW201435897A TW 201435897 A TW201435897 A TW 201435897A TW 102144971 A TW102144971 A TW 102144971A TW 102144971 A TW102144971 A TW 102144971A TW 201435897 A TW201435897 A TW 201435897A
Authority
TW
Taiwan
Prior art keywords
read
discrete
data
read signal
page
Prior art date
Application number
TW102144971A
Other languages
English (en)
Other versions
TWI537968B (zh
Inventor
Sampath K Ratnam
Satish K Yanamanamanda
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201435897A publication Critical patent/TW201435897A/zh
Application granted granted Critical
Publication of TWI537968B publication Critical patent/TWI537968B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明包含與基於錯誤校正而設定一預設讀取信號有關之設備及方法。若干種方法可包含：以一第一離散讀取信號自一記憶體胞群組讀取一資料頁；及錯誤校正如以該第一離散讀取信號讀取之該資料頁之至少一個碼字。方法可包含：以不同於該第一離散讀取信號之一第二離散讀取信號自該記憶體胞群組讀取一資料頁；及錯誤校正如以該第二離散讀取信號讀取之該資料頁之至少一個碼字。可至少部分地基於該等各別錯誤校正而將該第一離散讀取信號及該第二離散讀取信號中之一者設定為一預設讀取信號。

Description

基於錯誤校正而設定預設讀取信號
本發明一般而言係關於半導體記憶體及方法，且更特定而言，係關於與基於錯誤校正而設定一預設讀取信號有關之設備及方法。
記憶體裝置通常經提供作為電腦或其他電子裝置中之內部半導體積體電路。存在包含揮發性及非揮發性記憶體之諸多不同類型之記憶體。揮發性記憶體可能需要電力來維持其資料(主機資料、錯誤資料等)，且包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)以及其他記憶體。非揮發性記憶體可藉由在未供電時留存所儲存資料而提供永久資料，且可包含NAND快閃記憶體、NOR快閃記憶體、唯讀記憶體(ROM)、電可抹除可程式化ROM(EEPROM)、可抹除可程式化ROM(EPROM)及電阻可變記憶體，諸如相變隨機存取記憶體(PCRAM)、電阻式隨機存取記憶體(RRAM)及磁阻式隨機存取記憶體(MRAM)以及其他記憶體。
記憶體裝置可組合在一起以形成諸如一固態磁碟機(SSD)之一記憶體系統之一儲存磁碟區。一固態磁碟機可包含非揮發性記憶體(例如，NAND快閃記憶體及NOR快閃記憶體)及/或可包含揮發性記憶體(例如，DRAM及SRAM)，以及各種其他類型之非揮發性及揮發性記憶體。
可使用一SSD來替換硬磁碟機作為一電腦之主要儲存磁碟區，此乃因該固態磁碟機可在效能、大小、重量、耐用性、操作溫度範圍及電力消耗方面具有優於硬碟機之優點。舉例而言，SSD可在與磁碟機相比時因其缺乏移動部件(此可避免與磁碟機相關聯之尋覓時間、延時及其他機電延遲)而具有優越效能。
記憶體作為揮發性及非揮發性資料儲存器用於一寬廣範圍之電子應用。非揮發性記憶體可用於可攜式電子裝置(諸如膝上型電腦、可攜式記憶棒、數位相機、蜂巢式電話、諸如MP3播放器之可攜式音樂播放器、電影播放器及其他電子裝置)中。記憶體胞可配置成陣列，其中該等陣列用於記憶體裝置中。
101‧‧‧計算系統
102‧‧‧主機
104‧‧‧記憶體系統/系統
106‧‧‧主機介面/介面
108‧‧‧控制器
110-1‧‧‧記憶體裝置/記憶體/記憶體設備
110-C‧‧‧記憶體裝置/記憶體/記憶體設備
112‧‧‧錯誤校正電路
114‧‧‧錯誤校正記憶體
116‧‧‧修整集
200‧‧‧記憶體陣列
205-1‧‧‧字線
205-N‧‧‧字線
207-1‧‧‧局部位元線/位元線
207-2‧‧‧局部位元線/位元線
207-3‧‧‧局部位元線/位元線
207-M‧‧‧局部位元線/位元線
209-1‧‧‧NAND串/記憶體胞串/串
209-2‧‧‧NAND串/記憶體胞串/串
209-3‧‧‧NAND串/記憶體胞串/串
209-M‧‧‧NAND串/記憶體胞串/串
211-1‧‧‧非揮發性記憶體胞/記憶體胞/第一記憶體胞
211-N‧‧‧非揮發性記憶體胞/記憶體胞/第二記憶體胞/最後記憶體胞
213‧‧‧場效應電晶體/源極選擇閘極
215‧‧‧汲極選擇線
217‧‧‧源極選擇線
219‧‧‧場效應電晶體/汲極選擇閘極
221-1‧‧‧汲極觸點
223‧‧‧共同源極/共同源極線
318-1‧‧‧記憶體晶粒/晶粒
318-2‧‧‧記憶體晶粒/晶粒
320-1至320-4‧‧‧平面/記憶體平面
322-1‧‧‧區塊
322-2‧‧‧區塊
322-B‧‧‧區塊
324-1‧‧‧頁
324-2‧‧‧頁
324-P‧‧‧頁
326-1至326-4‧‧‧資料暫存器
328-1至328-4‧‧‧快取暫存器
433-1‧‧‧臨限電壓分佈
433-2‧‧‧臨限電壓分佈/中間臨限電壓分佈
433-3‧‧‧臨限電壓分佈/中間臨限電壓分佈
433-4‧‧‧臨限電壓分佈
433-5‧‧‧臨限電壓分佈
433-6‧‧‧臨限電壓分佈
433-7‧‧‧臨限電壓分佈
434‧‧‧圖式
436‧‧‧抹除操作
438‧‧‧下部頁程式化操作
440‧‧‧上部頁程式化操作/上部頁程式化
450-1‧‧‧讀取信號/第一上部頁讀取信號/離散讀取信號
450-2‧‧‧讀取信號/下部頁讀取信號
450-3‧‧‧讀取信號/第二上部頁讀取信號
534‧‧‧曲線圖
544‧‧‧實現
546-0‧‧‧虛線
546-1‧‧‧虛線
548-0‧‧‧區域
548-1‧‧‧區域
637‧‧‧組合之臨限電壓分佈/臨限電壓分佈/總和臨限電壓分佈
639‧‧‧錯誤機率分佈
650-1‧‧‧第一讀取位準
650-2‧‧‧第二讀取位準/讀取位準
752A‧‧‧曲線圖
752B‧‧‧曲線圖
Vt‧‧‧臨限電壓
Vread‧‧‧讀取信號
圖1係根據本發明之若干項實施例之呈包含至少一個記憶體系統之一計算系統之形式之一設備之一方塊圖。
圖2圖解說明根據本發明之若干項實施例之一非揮發性記憶體陣列之一部分之一示意圖。
圖3圖解說明根據本發明之若干項實施例之一記憶體架構之一方塊圖。
圖4圖解說明根據本發明之若干項實施例之與一實例性2位元記憶體胞相關聯之臨限電壓分佈之一圖式。
圖5圖解說明根據某些先前方法之與毗鄰資料狀態相關聯之兩個臨限電壓分佈之一曲線圖。
圖6圖解說明根據本發明之若干項實施例之一組合之臨限電壓分佈及一錯誤機率分佈之一曲線圖。
圖7A圖解說明根據本發明之若干項實施例之與以複數個離散讀取信號讀取複數個資料頁相關聯之錯誤之一數目之一曲線圖。
圖7B圖解說明根據本發明之若干項實施例之與以複數個離散讀 取信號讀取複數個資料頁相關聯之錯誤之一數目之一曲線圖。
本發明包含與基於錯誤校正而設定一預設讀取信號有關之設備及方法。若干種方法可包含以一第一離散讀取信號自一記憶體胞群組讀取一資料頁及錯誤校正如以該第一離散讀取信號讀取之該資料頁之至少一個碼字。方法可包含以不同於該第一離散讀取信號之一第二離散讀取信號自該記憶體胞群組讀取一資料頁及錯誤校正如以該第二離散讀取信號讀取之該資料頁之至少一個碼字。可至少部分地基於該等各別錯誤校正而將該第一離散讀取信號及該第二離散讀取信號中之一者設定為一預設讀取信號。
在本發明之以下詳細說明中，參考形成本發明之一部分且其中以圖解說明方式展示如何實踐本發明之一或多項實施例之附圖。充分詳細地闡述此等實施例以使得熟習此項技術者能夠實踐本發明之實施例，且應理解，可利用其他實施例且可做出程序、電及/或結構改變，而不背離本發明之範疇。如本文中所使用，標誌符「B」、「C」、「N」、「M」及「P」(尤其關於圖式中之參考編號)指示可包含如此指定之特定特徵之一編號。如本文中所使用，「若干個」一特定事物可係指此等事物中之一或多者(例如，若干個記憶體裝置可係指一或多個記憶體裝置)。
本文中之各圖遵循其中第一個數字或前幾個數字對應於圖式之圖編號且剩餘數字識別圖式中之一元件或組件之一編號慣例。不同圖之間的類似元件或組件可藉由使用類似數字來識別。舉例而言，在圖5中550可指代元件「50」，且在圖6中可將一類似元件指代為650。如將瞭解，可添加、交換及/或消除本文中之各種實施例中所展示之元件以便提供本發明之若干項額外實施例。另外，如將瞭解，圖中所提供之元件之比例及相對標度意欲圖解說明本發明之特定實施例且不應 視為一限制意義。
圖1係根據本發明之若干項實施例之呈包含至少一個記憶體系統104之一計算系統101之形式之一設備之一方塊圖。如本文中所使用，一記憶體系統104、一控制器108或一記憶體裝置110亦可單獨地被視為一「設備」。記憶體系統104可係一固態磁碟機(SSD)(舉例而言)且可包含一主機介面106、一控制器108(例如，一處理器及/或其他控制電路)及若干個記憶體裝置110-1、…、110-C(例如，諸如NAND快閃裝置之固態記憶體裝置)，該等記憶體裝置提供記憶體系統104之一儲存磁碟區。記憶體系統104可係一單個記憶體裝置。
如圖1中所圖解說明，控制器108可耦合至主機介面106且經由複數個通道耦合至記憶體裝置110-1、…、110-C且可用來在記憶體系統104與一主機102之間發送資料。介面106可呈一標準化介面之形式。舉例而言，當在一計算系統101中使用記憶體系統104進行資料儲存時，介面106可係一串列進階技術附接(SATA)、高速周邊組件互連(PCIe)或一通用串列匯流排(USB)以及其他連接器及介面。然而，一般而言，介面106可提供用於在具有用於介面106之相容接受器之記憶體系統104及一主機102之間傳遞控制、位址、資料及其他信號之一介面。
主機102可係一主機系統，諸如一個人膝上型電腦、一桌上型電腦、一數位相機、一行動電話或一記憶體讀卡器以及各種其他類型之主機。主機102可包含一系統母板及/或底板，且可包含若干個記憶體存取裝置(例如，若干個處理器)。主機102亦可係一記憶體控制器，諸如在記憶體系統104係一記憶體裝置(例如，具有一晶粒上控制器)之情況下。
控制器108可與若干個記憶體裝置110-1、…、110-C(其等在某些實施例中可係在一單個晶粒上之若干個記憶體陣列)通信以控制資料 讀取、寫入及抹除操作以及其他操作。在某些實施例中，控制器108可在與若干個記憶體裝置110中之任何或全部記憶體裝置相同或不同之一晶粒上。
雖然未具體圖解說明，但在某些實施例中，控制器108可針對將控制器108耦合至記憶體裝置110-1、…、110-C之每一通道包含一離散記憶體通道控制器。控制器108可包含(舉例而言)呈硬體及/或韌體(例如，一或多個積體電路)及/或軟體之形式之若干個組件，該等組件用於控制對若干個記憶體裝置110-1、…、110-C之存取及/或用於促進在主機102與記憶體裝置110-1、…、110-C之間的資料傳送。
如圖1中所圖解說明，控制器108可包含一錯誤校正電路112及一錯誤校正記憶體114。舉例而言，錯誤校正電路112可包含一代數錯誤校正電路，諸如包含一博斯-喬赫裏-霍克文黑姆(BCH)錯誤校正電路及一裏德所羅門錯誤校正電路以及其他類型之錯誤校正電路之群組中之一者。錯誤校正記憶體114可包含揮發性(例如，DRAM、SRAM等)及/或非揮發性(例如，快閃、MRAM等)記憶體。在若干項實施例中，錯誤校正記憶體114可由記憶體裝置110-1、…、110-C所提供。錯誤校正電路112及一錯誤校正記憶體114中之每一者可係諸如一特殊應用積體電路(ASIC)之離散組件或該等組件可反應由未必具有與控制器108之其他部分分離之一離散實體形式之控制器108內之電路所提供之功能性。雖然圖解說明為圖1中之控制器108內之組件，但錯誤校正電路112及一錯誤校正記憶體114中之每一者可在控制器108外部或具有位於控制器108內之若干個組件及位於控制器108外部之若干個組件。
錯誤校正電路112可針對一資料頁允許錯誤校正容量數目個錯誤。亦即，若該頁具有少於錯誤校正電路112之該錯誤校正容量數目個錯誤之錯誤，則可校正該資料頁。若該頁具有更多錯誤，則可報告一不可校正錯誤。錯誤校正電路112可每資料頁(或碼字，其中一資料 頁可包含一個碼字、一個以上碼字或少於一完整碼字)校正高達臨限數個位元錯誤。一碼字可係藉助錯誤校正資料經編碼之一定量之資料。錯誤校正電路112可經組態以在一碼字基礎上操作。然而，取決於特殊應用或特殊裝置組態，可以說錯誤校正電路具有針對一資料頁之一錯誤校正容量(就位元數目而言，取決於頁長度與碼字長度之間的相互作用)。
控制器108亦可包含若干個修整集116。修整集116可各自設定記憶體裝置110-1、…、110-C之一預設讀取信號。舉例而言，修整集可設定記憶體之頁、區塊、平面、晶粒、通道、邏輯單元及/或其他單元之一預設讀取信號。在若干項實施例中，控制器108可經組態而以複數個離散讀取信號自複數個晶粒中之一者內之一記憶體胞群組(例如，一實體記憶體胞頁)讀取資料。該控制器可調整一修整集116，以將該複數個讀取信號中之一者設定為特定晶粒之預設讀取信號。控制器108可針對記憶體之每一頁、區塊、平面、晶粒、通道、邏輯單元及/或其他單元包含一修整集116或者控制器108可針對記憶體單元之群組儲存一修整集116。舉例而言，一第一修整集116可設定一第一晶粒之一預設讀取信號，而一第二修整集116可設定一第二晶粒及一第三晶粒之一預設讀取信號。可至少部分地基於讀取及錯誤校正自個別記憶體單元讀取之資料或至少部分地基於讀取及錯誤校正自其他記憶體單元讀取之資料而調整針對個別記憶體單元之修整集116(例如，讀取及錯誤校正來自一第一晶粒中之一記憶體胞群組之資料可提供該第一晶粒中之若干個記憶體胞群組及一第二晶粒中之若干個記憶體胞群組之一預設讀取信號)。控制器108可針對每一記憶體單元(例如，晶粒)包含一個修整集116或該控制器可包含少於記憶體單元數目之修整集116。
若干個記憶體裝置110-1、…、110-C可包含若干個記憶體胞(例 如，非揮發性記憶體胞)陣列。舉例而言，該等陣列可係具有一NAND架構之快閃陣列。然而，實施例不限於一特定類型之記憶體陣列或陣列架構。雖然本文中通常提到一NAND架構中之浮動閘極類型快閃記憶體胞，但實施例並不如此受限制。舉例而言，該等記憶體胞可分組成包含若干個實體頁之若干個區塊。若干個區塊可包含於一記憶體胞平面中，且一陣列可包含若干個平面。作為一項實例，一記憶體裝置可經組態以儲存每頁8KB(千位元組)使用者資料、每區塊128頁使用者資料、每平面2048個區塊及每裝置16個平面。
在操作中，資料可作為一資料頁寫入至記憶體(例如，系統104之記憶體裝置110-1、…、110-C)及/或自記憶體讀取，舉例而言。因此，一資料頁可稱為記憶體系統之一資料傳送大小。資料可以稱為區段(例如，主機區段)之資料段之形式發送至一主機(例如，主機102)/自主機發送。因此，一資料區段可稱為主機之一資料傳送大小。
根據本發明之若干項實施例，控制器108可經組態而以各自具有一不同量值之各別複數個離散讀取信號複數次地自一記憶體陣列之一記憶體胞群組(例如，一實體記憶體胞頁)讀取資料。控制器108(例如，經由錯誤校正電路112)可錯誤校正以該複數個離散讀取信號自該記憶體胞群組讀取之資料且至少部分地基於該錯誤校正而將該複數個離散讀取信號中之一者設定為一預設讀取信號。在每一讀取及錯誤校正之後，控制器108可儲存針對以錯誤校正記憶體114中之每一各別讀取信號讀取之資料經校正之錯誤之一數目。在某些實施例中，控制器108可至少部分地基於儲存於錯誤校正記憶體114中之錯誤校正結果而將導致最少錯誤之讀取信號設定為預設值。自該記憶體胞群組讀取之資料可包含使用者資料(例如，與來自一已知測試資料型樣之測試資料不同)。此等實施例在減少由寫入測試資料所使用之時間及/或減少因與寫入測試資料相關聯之若干個程式化/抹除循環所致對記憶體 110-1、…、110-C之磨損方面可係有益的。可出於設定一預設讀取信號之目的而讀取資料作為一測試操作(但讀取使用者資料而非單獨經寫入之測試資料)。可在自其讀取資料之記憶體設備110-1…110-C之空閒時間期間執行該測試操作。空閒時間可包含在其期間不關於記憶體裝置110-1、…、110-C執行主機操作之時間。
圖2圖解說明根據本發明之若干項實施例之一非揮發性記憶體陣列之一部分之一示意圖。圖2之實施例圖解說明一NAND架構非揮發性記憶體陣列。然而，本文所闡述之實施例並不限於此實例。如圖2中所展示，記憶體陣列200包含存取線(例如，字線205-1、…、205-N)及交叉之資料線(例如，局部位元線207-1、207-2、207-3、…、207-M)。為了便於在數位環境中定址，字線205-1、…、205-N之數目及局部位元線207-1、207-2、207-3、…、207-M之數目可係2之某一冪(例如，256個字線乘4,096個位元線)。
記憶體陣列200包含NAND串209-1、209-2、209-3、…、209-M。每一NAND串包含各自以通信方式耦合至一各別字線205-1、…、205-N之非揮發性記憶體胞211-1、…、211-N。每一NAND串(及其組成記憶體胞)亦與一局部位元線207-1、207-2、207-3、…、207-M相關聯。每一NAND串209-1、209-2、209-3、…、209-M之記憶體胞211-1、…、211-N源極至汲極地串聯耦合於一源極選擇閘極(SGS)(例如，一場效應電晶體(FET)213)與一汲極選擇閘極(SGD)(例如，FET 219)之間。每一源極選擇閘極213經組態以回應於源極選擇線217上之一信號將一各別NAND串選擇性地耦合至一共同源極223，而每一汲極選擇閘極219經組態以回應於汲極選擇線215上之一信號將一各別NAND串選擇性地耦合至一各別位元線。
如圖2中所圖解說明之實施例中所展示，源極選擇閘極213之一源極耦合至一共同源極線223。源極選擇閘極213之汲極耦合至對應的 NAND串209-1之記憶體胞211-1之源極。汲極選擇閘極219之汲極在汲極觸點221-1處耦合至對應的NAND串209-1之位元線207-1。汲極選擇閘極219之源極耦合至對應的NAND串209-1之最後記憶體胞211-N(例如，一浮動閘極電晶體)之汲極。
在若干項實施例中，非揮發性記憶體胞211-1、…、211-N之構造包含一源極、一汲極、一浮動閘極或其他電荷儲存結構及一控制閘極。記憶體胞211-1、…、211-N使其控制閘極分別耦合至一字線205-1、…、205-N。一NOR陣列架構將類似地經佈置，惟記憶體胞串將係並聯耦合於選擇閘極之間除外。此外，一NOR架構可提供對陣列中之記憶體胞之隨機存取(例如，與如關於一NAND架構之基於頁之存取不同)。
耦合至一選定字線(例如，205-1、…、205-N)之若干個(例如，一子組或全部)胞可作為一群組一起經寫入及/或讀取。一起經寫入及/或讀取之若干個胞可對應於一資料頁。如本文中所使用，高位準操作之實例稱為寫入或讀取操作(例如，自一控制器之角度來看)，然而，關於記憶體胞，此等操作稱為程式化或感測。耦合至一特定字線且一起經程式化至各別狀態之一胞群組可稱為一目標頁。一程式化操作可包含將若干個程式化脈衝(例如，16V至20V)施加至一選定字線，以便將耦合至彼選定字線之選定胞之臨限電壓(Vt)增加至對應於一目標狀態之一所要程式化電壓位準。
讀取操作可包含感測耦合至一選定胞之一位元線之一電壓及/或電流改變以便判定該選定胞之狀態。該讀取操作可包含預充電一位元線及在一選定胞開始導通時感測放電。本文中闡述兩個不同類型之讀取操作(例如，使用一斜升讀取信號之彼等讀取操作對使用複數個離散讀取信號之彼等讀取操作)。
感測一選定胞之狀態可包含將一斜升讀取信號(例如，-2V至 +3V)提供至一選定字線，同時將足以將串之未選定胞放置於一導通狀態中而與儲存於該等未選定胞上之電荷無關之一信號(例如，諸如4.5V之一通過電壓)提供至耦合至該等未選定胞之字線。另一選擇係，感測一選定胞之狀態可包含將離散讀取信號(例如，-.05V、0.5V及2V)施加至一選定字線，且因此施加至一選定胞之控制閘極。可感測對應於正被讀取及/或檢驗之選定胞之位元線以判定該選定胞是否回應於施加至該選定字線之特定讀取信號而導通。舉例而言，一選定胞之狀態可由位元線電流在其處到達與一特定狀態相關聯之一特定參考電流之字線電壓來判定。
根據本發明之若干項實施例，可基於在一記憶體胞串209-1、209-2、209-3、…、209-M內之位置而設定預設讀取信號。舉例而言，關於圖2，沿著較靠近於源極選擇閘極213之串209-1、209-2、209-3、…、209-M之一邊緣耦合至字線205-1之彼等記憶體胞可具有不同於沿著較靠近於汲極選擇閘極219之串209-1、209-2、209-3、…、209-M之一邊緣耦合至字線205-N之彼等記憶體胞之一預設離散讀取信號。可以複數個離散讀取信號自一第一記憶體胞群組讀取資料，其中讀取該第一記憶體胞群組包含感測來自一特定記憶體胞串209-1之一第一記憶體胞211-1。可以該等離散讀取信號自一第二記憶體胞群組讀取資料，其包含感測來自特定記憶體胞串209-1之一第二記憶體胞211-N。該等離散讀取信號中之在自該第一記憶體胞群組讀取之資料之錯誤校正期間導致(例如，傳回、產生等)最少數目個錯誤之一第一離散讀取信號可設定為耦合至與第一記憶體胞211-1相同之一字線205-1之記憶體胞之一預設讀取信號。該等離散讀取信號中之在自該第二記憶體胞群組讀取之資料之錯誤校正期間導致最少數目個錯誤之一第二離散讀取信號可設定為耦合至與第二記憶體胞211-N相同之一字線205-N之記憶體胞之一預設讀取信號。
基於在一記憶體胞串209-1、209-2、209-3、…、209-M內之位置而設定一預設讀取信號可包含針對在記憶體胞串209-1、209-2、209-3、…、209-M內之每一位置(例如，字線)或針對位置群組(例如，一個以上字線)設定一預設讀取信號。舉例而言，可針對耦合至一特定字線及毗鄰於其之若干個字線之記憶體胞設定一預設讀取信號。該等毗鄰字線可直接毗鄰於該特定字線或在最接近於該特定字線之臨限數目個字線內。在若干項實施例中，可針對在一串209-1、209-2、209-3、…、209-M內之一特定位置(例如，字線)設定一第一預設讀取信號且可針對在串209-1、209-2、209-3、…、209-M內之其他位置(例如，一個以上其他字線)設定一第二預設讀取信號。
可基於一奇數及偶數頁基礎而設定預設讀取信號。可沿著一字線將記憶體胞頁劃分為奇數及偶數編號之記憶體胞。在一或多項實施例中，一「奇數」或「偶數」資料頁可係資料之一邏輯表示，其中來自耦合至一字線之記憶體胞之一半(「奇數」編號的)之資料儲存於一「奇數」頁中且來自耦合至該字線之記憶體胞之另一半(「偶數」編號的)之資料儲存於一「偶數」頁中。舉例而言，可以說選擇性地耦合至一特定字線205-1且耦合至位元線207-1、207-3及其他奇數編號之位元線之記憶體胞儲存一奇數資料頁，而可以說耦合至字線205-1及位元線207-2以及其他偶數編號之位元線及207-M之記憶體胞儲存一偶數資料頁。下文關於圖3提供其他實例。可針對上部資料頁及下部資料頁設定不同預設讀取信號。
可以複數個離散讀取信號自一第一記憶體胞群組讀取資料，其中讀取該資料包含感測耦合至一字線之該複數個記憶體胞之一第一部分。可以該等離散讀取信號自一第二記憶體胞群組讀取資料，其中自該第二記憶體胞群組讀取該資料可包含感測耦合至該字線之該等記憶體胞之一第二部分。該等離散讀取信號中之在自該第一記憶體胞群組 讀取之該資料之錯誤校正期間導致最少數目個錯誤之一第一離散讀取信號可設定為耦合至與該複數個記憶體胞之該第一部分相同之位元線之記憶體胞之一預設讀取信號。該等離散讀取信號中之在自該第二記憶體胞群組讀取之該資料之錯誤校正期間導致最少數目個錯誤之一第二離散讀取信號可設定為耦合至與該複數個記憶體胞之該第二部分相同之位元線之記憶體胞之一預設讀取信號。
圖3圖解說明根據本發明之若干項實施例之一記憶體架構之一方塊圖。圖3包含各自具有兩個平面320-1、320-2、320-3及320-4之兩個記憶體晶粒318-1及318-2。每一平面包含若干個區塊322-1、322-2、…、322-B。如本文中所闡述，一記憶體胞區塊可在一個抹除操作中一起經抹除。每一區塊包含若干頁(例如，頁324-1、324-2、…、324-P包含於區塊1、322-1中)。如本文中所闡述，一記憶體胞頁可在一個寫入或讀取操作中一起經寫入或讀取。每一平面分別與一資料暫存器326-1、326-2、326-3、326-4雙向通信。每一資料暫存器分別與一快取暫存器328-1、328-2、328-3、328-4雙向通信。
在寫入操作期間可將資料自一資料暫存器326-1、326-2、326-3、326-4傳送至一記憶體平面320-1、320-2、320-3、320-4。在讀取操作期間可將資料自一記憶體平面320-1、320-2、320-3、320-4傳送至一資料暫存器326-1、326-2、326-3、326-4。一快取暫存器328-1、328-2、328-3、328-4可在332處將資料輸出至輸入/輸出(I/O)電路且可在330處自I/O電路接收資料。雖然未具體圖解說明，但每一快取暫存器可具有一單獨I/O路徑。一快取暫存器328-1、328-2、328-3、328-4可透過若干個資料循環與I/O電路通信資料。在非快取操作期間，資料暫存器326-1、326-2、326-3、326-4及快取暫存器328-1、328-2、328-3、328-4可一起操作為單個暫存器。
在快取操作期間，資料暫存器326-1、326-2、326-3、326-4及快 取暫存器328-1、328-2、328-3、328-4可在一流水線程序中單獨地操作。舉例而言，可在輸出先前存取之資料時流水線操作自陣列之下一順序存取。此一雙重緩衝技術可允許隱藏讀取存取時間。資料可首先自一記憶體陣列傳送至一資料暫存器326-1、326-2、326-3、326-4。若快取暫存器328-1、328-2、328-3、328-4係可用的(不忙碌)，則資料可自資料暫存器326-1、326-2、326-3、326-4移動至快取暫存器328-1、328-2、328-3、328-4。一旦資料傳送至快取暫存器328-1、328-2、328-3、328-4，資料暫存器326-1、326-2、326-3、326-4即係可用的且可開始自記憶體陣列載入下一順序頁。
平面320-1可表示晶粒318-1上之區塊之一半，而平面320-2可表示另一半。平面320-3可表示晶粒318-2上之區塊之一半，而平面320-4可表示另一半。在一或多項實施例中，平面可劃分為奇數及偶數編號之區塊。在一或多項實施例中，一「奇數」或「偶數」資料平面可係資料之一邏輯表示，其中來自耦合至與晶粒相關聯之存取線之記憶體胞之一半(「奇數」編號的)之資料單元儲存於一「奇數」平面中且來自耦合至與晶粒相關聯之存取線之記憶體胞之另一半(「偶數」編號的)之資料單元儲存於一「偶數」平面中。實施例不限於表示具有一個以上平面之一給定晶粒上之區塊之一半之一特定平面；平面之間的區塊之其他分佈係可能的。實施例亦不限於具有特定數目個區塊、平面或晶粒之記憶體裝置。根據本發明之若干項實施例，可針對記憶體胞之若干個晶粒318-1、318-2、若干個平面320-1、320-2、320-3、320-4、若干個區塊322-1、322-2、…、322-B及/或若干頁324-1、324-2、…、324-P設定預設讀取信號。
圖4圖解說明根據本發明之若干項實施例之與一實例性2位元記憶體胞相關聯之臨限電壓分佈433之一圖式434。實施例不限於以兩個資料位元程式化多位階記憶體胞。本發明之一或多項實施例可包含以 兩個以上資料位元及/或分率數目個資料位元程式化一特定記憶體胞。
作為一抹除操作436之部分，一記憶體胞之Vt可放置於一Vt分佈433-1中。作為一下部頁程式化操作438之部分，一或多個程式化脈衝可施加至記憶體胞，以將該等胞程式化至若干個中間Vt分佈(例如，Vt分佈433-2及433-3)中之一者。在此實例中，在下部頁程式化操作期間，將以資料「1」程式化其等之下部頁之彼等胞程式化至中間Vt分佈433-2且將以資料「0」程式化其等之下部頁之彼等胞程式化至中間Vt分佈433-3。隨後，作為一上部頁程式化操作440之部分，一或多個程式化脈衝可施加至該等記憶體胞，以將該等胞自中間Vt分佈433-2及433-3中之一者程式化至分別對應於資料狀態11、01、10及00之Vt分佈433-4、433-5、433-6及433-7中之一者。在此實例中，在上部頁程式化440期間，以資料「1」程式化其等之下部頁之胞自Vt分佈433-2程式化至Vt分佈433-4或433-5中之一者。在上部頁程式化440期間，以資料「0」程式化其等之下部頁之彼等胞自Vt分佈433-3程式化至Vt分佈433-6或433-7中之一者。在此2位元記憶體胞實例中，一資料狀態之最低有效位元(展示於圖4中之正方形內)對應於下部資料頁且一資料狀態之最高有效位元(展示於圖4中之圓圈內)對應於上部資料頁。作為一實例，程式化至Vt分佈433-6之胞儲存資料「10」，其中「0」對應於下部頁資料且「1」對應於上部頁資料。然而，實施例不限於圖4中所圖解說明之2位元胞或特定資料值。
對於一特定程式化操作，一下部資料頁及一對應上部資料頁程式化至相同實體記憶體胞(例如，相同實體記憶體胞頁)。如將瞭解，可自本文中之說明推斷用於以若干個位元而非兩個位元程式化多位階記憶體胞之方法。舉例而言，一3位元記憶體胞可在以一上部資料頁程式化至一最終狀態之前以一下部資料頁及若干個中間資料頁經程式 化。本文中所闡述之具有一2位元胞之實施例出於闡釋目的而係說明性的，且不將本發明限於2位元記憶體胞之操作。此外，「1」及「0」及術語「上部」及「下部」之使用在本文中用來圖解說明實例且不將本發明限於一特定記號或資料配置。
圖式434包含對若干個讀取信號(例如，Vread)450-1、450-2、450-3之一圖解說明。可使用讀取信號450-2作為一下部頁之一讀取操作之部分以區分資料狀態11及01與資料狀態10及00。舉例而言，若施加下部頁讀取信號450-2且一特定記憶體胞回應地導通，則該特定記憶體胞處於資料狀態11及01中之一者中，此指示下部頁位元係1。然而，若施加讀取信號450-2且該特定記憶體胞不導通，則該特定記憶體胞處於資料狀態10及00中之一者中，此指示下部頁位元係0。第一上部頁讀取信號450-1可用來區分資料狀態11與01。第二上部頁讀取信號450-3可用來區分資料狀態10與00。
可使用本發明之若干項實施例來設定讀取信號450-1、450-2、450-3中之一或多者之量值。舉例而言，為設定下部頁讀取信號450-2之量值，可以第一複數個下部頁離散讀取信號(例如，其中每一離散讀取信號具有在如圖4中所圖解說明之讀取信號450-2之範圍內之一不同量值)讀取一記憶體胞群組。讀取信號可藉由包含在資料狀態01與10之間的彼等量值及/或可能包含在資料狀態01及10之部分內之量值而在讀取信號450-2之範圍內以便設定讀取信號450-2之一預設量值。
可錯誤校正使用該複數個下部頁離散讀取信號自該記憶體胞群組讀取之資料(舉例而言至少一個碼字)。可至少部分地基於該錯誤校正而將該第一複數個離散讀取信號中之一者設定為下部資料頁之一預設讀取信號。在該記憶體胞群組之每一讀取之後之錯誤校正期間針對該複數個離散讀取信號中之每一者經校正之錯誤之一數目可經計數(針對不導致一不可校正錯誤之彼等離散讀取信號)且經比較以至少部 分地基於該比較(例如，該等離散讀取信號中之導致最少數目個錯誤之一者)而將該等離散讀取信號中之一者設定為一預設讀取信號。可以不同複數個離散讀取信號重複此一程序以設定讀取信號450-1及450-3中之每一者之預設讀取信號量值。舉例而言，可以第二複數個離散讀取信號(例如，在讀取信號450-1之範圍內)中之每一者自該記憶體胞群組讀取第一上部頁資料。自該群組讀取之第一上部頁資料可針對其每一讀取經錯誤校正且可至少部分地基於該錯誤校正而將該第二複數個離散讀取信號中之一者設定為第一上部頁之一預設值。可以第三複數個離散讀取信號(例如，在讀取信號450-3之範圍內)中之每一者自該記憶體胞群組讀取第二上部頁資料。可針對其每一讀取執行錯誤校正且可至少部分地基於該錯誤校正而將該第三複數個離散讀取信號中之一者設定為第二上部資料頁之預設值。
讀取資料可能需要讀取一特定類型之資料頁，諸如一下部資料頁、中間資料頁(未具體圖解說明)或上部資料頁。因此，可針對一特定頁類型設定一預設讀取信號。雖然未具體圖解說明，但可重複上文所闡述之程序以設定一預設讀取信號以用於讀取一中間資料頁。如圖4中所圖解說明，可以兩個離散讀取信號450-1及450-3讀取上部資料頁。可針對以一個以上離散讀取信號讀取之頁類型設定一個以上預設讀取信號。可針對上部頁資料設定不同於針對下部頁資料之一預設讀取信號。
圖5圖解說明根據某些先前方法之與毗鄰資料狀態相關聯之兩個臨限電壓分佈之一曲線圖534。曲線圖534包含一第一臨限電壓(Vt)分佈(例如，針對資料狀態0)及一第二Vt分佈(例如，針對資料狀態1)。曲線圖534之x軸圖解說明增加之Vt且y軸圖解說明增加之機率(Vt分佈之集居)。舉例而言，可自與一讀取操作相關聯之軟資料收集此資訊。舉例而言，可讀取一記憶體胞頁且可自使用一電壓斜升(此可指 示儲存於一特定記憶體胞上之一更精確電荷)或自針對每一特定資料狀態使用一個以上離散讀取信號以更準確地判定儲存於一特定記憶體胞上之電荷而獲得軟資料。關於該記憶體胞頁之此軟資料可產生曲線圖534上之實線544。亦即，一記憶體系統可藉助每一特定Vt位準判定一胞分佈，但僅依據此軟資料，無法弄清哪些胞對應於哪一資料狀態。亦即，軟資料可更精確地指示儲存於一胞上之一電荷但不指示應該將胞程式化至哪一資料狀態。
虛線546-0及546-1分別圖解說明第一資料狀態0及第二資料狀態1之曲線圖之一剩餘部分(例如，若完全資訊係可用的，則指示儲存於每一胞上之特定電荷及應該將胞程式化至哪一資料狀態)。此完全資訊可在使用測試資料之情況下係可用的，其中以已知測試資料程式化該頁。根據某些先前方法，可基於毗鄰資料狀態(此處，狀態0及狀態1)之Vt分佈之間的一谷而設定一讀取信號。在圖5中，此讀取信號圖解說明於550處，其設定於狀態0與狀態1之間的谷處。在虛線546-0及546-1下方之區域548-0及548-1圖解說明與使用讀取信號550以區分資料狀態0與資料狀態1相關聯之各別錯誤。使用讀取信號550以區分資料狀態0與資料狀態1將導致程式化至資料狀態0但將讀取為資料狀態1之由區域548-0指示之彼等胞與程式化至資料狀態1但將讀取為資料狀態0之由區域548-1指示之彼等胞之錯誤。針對當毗鄰資料狀態之Vt分佈係非對稱時之彼等例項，該等錯誤亦係非對稱的(例如，由區域548-0表示之錯誤多於由區域548-1表示之錯誤)。在此等例項中，使用由一谷界定之一讀取信號可導致多於以一不同讀取信號將發生之錯誤。
不是基於毗鄰資料狀態之Vt分佈之間的一谷而設定一預設讀取信號，而是本發明之若干項實施例可以複數個離散讀取信號自一記憶體胞群組(例如，一實體頁)讀取資料，錯誤校正以該複數個離散讀取 信號讀取之該資料，且至少部分地基於導致最少數目個錯誤之離散讀取信號而設定一預設讀取信號。此等實施例不需要使用已知測試資料或資料狀態與可提供關於區域548-0及548-1之資訊之Vt分佈之間的一關係之其他知識。此外，不必針對此等實施例收集足以提供如圖5中所圖解說明之Vt分佈之一曲線圖534之軟資料，此乃因其等至少部分地基於最小化來自多個離散硬讀取之錯誤而非需要軟資料。
圖6圖解說明根據本發明之若干項實施例之一組合之臨限電壓分佈637及一錯誤機率分佈639之一曲線圖635。曲線圖635包含表示來自圖5之分別資料狀態0及1之Vt分佈之一總和之一Vt分佈637。曲線圖635包含針對一讀取信號之一既定量值之一錯誤機率分佈639，其中該量值由x軸指示。曲線圖635之x軸圖解說明增加之Vt及/或一讀取信號之量值，左邊y軸圖解說明增加之機率(Vt分佈之集居)，且右邊y軸圖解說明一增加之錯誤機率。
曲線圖635圖解說明一第一讀取位準650-1及一第二讀取位準650-2。該等讀取位準可對應於一離散讀取信號之一量值。舉例而言，第一讀取位準650-1可對應於一第一離散讀取信號之一量值且第二讀取位準650-2可對應於一第二離散讀取信號之一量值。第一讀取位準650-1表示可根據在毗鄰資料狀態之Vt分佈之間的一谷中設定一預設讀取位準之某些先前方法而設定之一讀取位準。若所圖解說明，第一讀取位準650-1設定於在毗鄰資料狀態0及1之總和Vt分佈637之一最小點處。然而，第二讀取位準650-2表示至少部分地基於最小化由讀取位準產生之錯誤之一數目而設定之根據本發明之若干項實施例之一讀取位準。沿著錯誤機率分佈639，所有其他讀取位準導致更多錯誤，但讀取位準650-2導致最小數目個錯誤，從而產生比原本藉由在毗鄰資料狀態之Vt分佈之間的一谷中設定一讀取位準650-1所提供更精確之讀取。可藉由跨複數個量值掃掠一讀取位準、以每一讀取位準讀取 記憶體胞資料頁、錯誤校正以每一讀取位準讀取之該資料、針對每一讀取位準計數錯誤之數目及自其推斷而獲得錯誤機率分佈639。
圖7A圖解說明根據本發明之若干項實施例之與以一離散讀取信號讀取複數個記憶體單元相關聯之錯誤之一數目之一曲線圖752A。曲線圖752A包含針對四個記憶體單元(例如，頁A、頁B、頁C、頁D)中之每一者及四個記憶體單元之一平均值(例如，Pavg)的錯誤之一數目對讀取信號之量值之分佈。曲線圖752A之x軸圖解說明增加之Vt及/或一讀取信號之量值，y軸圖解說明一增加之錯誤機率。曲線圖752A包含與一第一資料狀態(例如，資料狀態00及/或下部頁)相關聯之讀取之分佈。四個記憶體單元可在空間上平均化以產生Pavg。空間平均化可最小化由取樣所產生之雜訊(例如，對比於簡單平均化及一全域最小值函數)。該四個記憶體單元可在拓撲上遍及一記憶體胞陣列分佈，可在拓撲上遍及一記憶體系統(例如，複數個晶粒)分佈，可係來自一單個區塊，或來自不同記憶體胞區塊。四個記憶體單元中之任一者之一最小值(例如，一谷)、最小值中之每一者之平均值或Pavg之最小值可設定為一預設讀取信號之一量值。
圖7B圖解說明根據本發明之若干項實施例之與以一離散讀取信號讀取複數個記憶體單元相關聯之錯誤之一數目之一曲線圖752B。曲線圖752B包含針對四個記憶體單元(例如，頁A、頁B、頁C、頁D)中之每一者及四個記憶體單元之一平均值(例如，Pavg)的錯誤之一數目對讀取信號之量值之分佈。曲線圖752B之x軸圖解說明增加之Vt及/或一讀取信號之量值，y軸圖解說明一增加之錯誤機率。曲線圖752B包含與一第二資料狀態(例如，資料狀態01及/或上部頁)相關聯之讀取之分佈。四個記憶體單元可在空間上平均化以產生Pavg。空間平均化可最小化由取樣所產生之雜訊(例如，對比於簡單平均化及一全域最小值函數)。該四個記憶體單元可在拓撲上遍及一記憶體胞陣列分 佈，可在拓撲上遍及一記憶體系統(例如，複數個晶粒)分佈，可係來自一單個區塊，或來自不同記憶體胞區塊。四個記憶體單元中之任一者之一最小值(例如，一谷)、最小值中之每一者之平均值或Pavg之最小值可設定為一預設讀取信號之一量值。
根據本發明之若干項實施例，以一個以上離散讀取信號讀取一記憶體胞群組包括單獨硬讀取而非一個軟讀取操作。亦即，可錯誤校正以一不同離散讀取信號讀取之每一資料以根據在一巨集層級上(例如，在一頁及/或碼字基礎上)以該離散信號讀取之該資料判定錯誤之一數目，然而在一軟讀取操作之情況下，每一連續讀取(針對使用與一斜升信號不同之多個離散信號之彼等軟讀取操作)可用來更精確地判定儲存於記憶體胞上之一特定電荷。使用一個以上離散讀取、針對每一讀取進行錯誤校正且因此設定一預設讀取信號不提供關於儲存於任何特定記憶體胞上之一電荷之更多細節，而是可提供關於哪一讀取位準可跨過一記憶體胞頁提供較少錯誤之更多細節。
根據本發明之若干項實施例，以一個以上離散讀取信號讀取一記憶體胞群組、針對每一讀取錯誤校正以該等離散讀取信號中之每一者讀取之資料及設定一預設讀取信號(例如，以根據該錯誤校正最小化錯誤之一數目)不同於基於自錯誤校正電路報告之一不可校正錯誤而調整一讀取信號。舉例而言，設定一讀取信號之某些先前方法可已增加地包含調整先前導致自錯誤校正電路報告之一不可校正錯誤之一讀取信號直至不報告此一不可校正錯誤。然而，此一方法僅提供通過錯誤校正之一讀取信號，而不提供關於該讀取信號是比通過錯誤校正之任何其他讀取信號良好還是糟糕(就產生之錯誤之數目而言)之知識。此外，此一方法將可能產生將趨於導致相對較高數目個錯誤之一讀取信號，此乃因對讀取信號之增加調整將趨於設定在一錯誤機率分佈(舉例而言，參見圖6中之錯誤機率分佈639)中之一谷遠端之讀取信 號。相比之下，本發明之若干項實施例可設定對比於僅僅避免一不可校正錯誤或甚至基於毗鄰資料狀態之臨限電壓分佈之間的一谷設定一讀取位準而顯著減少錯誤之一所得數目之一讀取信號。
結論
本發明包含與基於錯誤校正而設定一預設讀取信號有關之設備及方法。若干種方法可包含以一第一離散讀取信號自一記憶體胞群組讀取一資料頁及錯誤校正如以該第一離散讀取信號讀取之該資料頁之至少一個碼字。方法可包含以不同於該第一離散讀取信號之一第二離散讀取信號自該記憶體胞群組讀取一資料頁及錯誤校正如以該第二離散讀取信號讀取之該資料頁之至少一個碼字。可至少部分地基於該等各別錯誤校正而將該第一離散讀取信號及該第二離散讀取信號中之一者設定為一預設讀取信號。
雖然本文中已圖解說明及闡述特定實施例，但熟習此項技術者將瞭解，旨在實現相同結果之一配置可替代所展示之特定實施例。本發明意欲涵蓋本發明之一或多項實施例之改動或變化形式。應理解，已以一說明性方式而非限定性方式做出以上說明。在審閱以上說明後，熟習此項技術者將明瞭以上實施例之組合及本文中未具體闡述之其他實施例。本發明之一或多項實施例之範疇包含其中使用以上結構及方法之其他應用。因此，本發明之一或多項實施例之範疇應參考隨附申請專利範圍連同授權此等專利範圍之等效內容之全部範圍來判定。
在前述實施方式中，出於簡化本發明之目的，將某些特徵一起聚集於一單個實施例中。本發明之此方法不應解釋為反映本發明之所揭示實施例必須使用比明確陳述於每一請求項中更多之特徵之一意圖。而是，如以下申請專利範圍反映：發明性標的物在於少於一單個所揭示實施例之所有特徵。因此，特此將以下申請專利範圍併入至實 施方案中，其中每一請求項獨立地作為一單獨實施例。
433-1‧‧‧臨限電壓分佈
433-2‧‧‧臨限電壓分佈/中間臨限電壓分佈
433-3‧‧‧臨限電壓分佈/中間臨限電壓分佈
433-4‧‧‧臨限電壓分佈
433-5‧‧‧臨限電壓分佈
433-6‧‧‧臨限電壓分佈
433-7‧‧‧臨限電壓分佈
434‧‧‧圖式
436‧‧‧抹除操作
438‧‧‧下部頁程式化操作
440‧‧‧上部頁程式化操作/上部頁程式化
450-1‧‧‧讀取信號/第一上部頁讀取信號/離散讀取信號
450-2‧‧‧讀取信號/下部頁讀取信號
450-3‧‧‧讀取信號/第二上部頁讀取信號
Vread‧‧‧讀取信號

Claims (30)

  1. 一種方法，其包括：以一第一離散讀取信號自一記憶體胞群組讀取一資料頁；錯誤校正如以該第一離散讀取信號讀取之該資料頁之至少一個碼字；以不同於該第一離散讀取信號之一第二離散讀取信號自該記憶體胞群組讀取一資料頁；錯誤校正如以該第二離散讀取信號讀取之該資料頁之至少一個碼字；至少部分地基於該等各別錯誤校正而將該第一離散讀取信號及該第二離散讀取信號中之一者設定為一預設讀取信號。
  2. 如請求項1之方法，其中錯誤校正該資料頁之該至少一個碼字包括：在該資料頁之該至少一個碼字中校正在錯誤校正容量數目內之錯誤。
  3. 如請求項1之方法，其中設定該第一離散讀取信號及該第二離散讀取信號中之一者包括：根據該等錯誤校正而設定該第一離散讀取信號及該第二離散讀取信號中之導致較少數目個錯誤之一者。
  4. 如請求項1之方法，其中錯誤校正該資料頁之該至少一個碼字包含：計數經校正之錯誤之一數目。
  5. 如請求項1之方法，其中該第二離散讀取信號具有不同於該第一離散讀取信號之一量值。
  6. 如請求項1至5中任一項之方法，其中錯誤校正該資料頁之該至少一個碼字包括：錯誤校正該資料頁之所有碼字。
  7. 如請求項1至5中任一項之方法，其中該方法包含： 以不同於該第一離散讀取信號及該第二離散讀取信號之至少一個額外離散讀取信號自該記憶體胞群組讀取一資料頁；及錯誤校正如以該至少一個額外離散讀取信號中之每一者讀取之該資料頁之至少一個碼字；其中將該第一離散讀取信號及該第二離散讀取信號中之一者設定為一預設讀取信號包括將該第一離散讀取信號、該第二離散讀取信號及該至少一個額外離散讀取信號中之一者設定為該預設讀取信號。
  8. 如請求項1至5中任一項之方法，其中該方法包含：以不同於該第一離散讀取信號及該第二離散讀取信號之一第三離散讀取信號自該記憶體胞群組讀取一資料頁；錯誤校正如以該第三離散讀取信號讀取之該資料頁之至少一個碼字；以不同於該第一離散讀取信號、該第二離散讀取信號及該第三離散讀取信號之一第四離散讀取信號自該記憶體胞群組讀取一資料頁；錯誤校正如以該第四離散讀取信號讀取之該資料頁之至少一個碼字；及至少部分地基於該等各別錯誤校正而將該第三離散讀取信號及該第四離散讀取信號中之一者設定為一額外預設讀取信號。
  9. 如請求項8之方法，其中該方法包含使用該預設讀取信號及該額外預設讀取信號作為讀取信號以區分不同資料狀態。
  10. 一種方法，其包括：以複數個下部頁離散讀取信號中之每一者自一記憶體胞群組讀取一下部頁資料；錯誤校正以該複數個下部頁離散讀取信號讀取之該下部頁資 料；至少部分地基於該錯誤校正而將該複數個下部頁離散讀取信號中之一者設定為該記憶體胞群組之一預設下部頁讀取信號；以複數個上部頁離散讀取信號中之每一者自該記憶體胞群組讀取上部頁資料；錯誤校正以該複數個上部頁離散讀取信號讀取之該上部頁資料；及至少部分地基於該錯誤校正而將該複數個上部頁離散讀取信號中之一者設定為該記憶體胞群組之一預設上部頁讀取信號。
  11. 如請求項10之方法，其中該上部頁資料包括第一上部頁資料，其中該等上部頁離散讀取信號包括第一上部頁離散讀取信號，且其中該方法包含：以複數個第二上部頁離散讀取信號中之每一者自該記憶體胞群組讀取第二上部頁資料；錯誤校正以該複數個第二上部頁離散讀取信號讀取之第二上部頁資料；及至少部分地基於該錯誤校正而將該複數個第二上部頁離散讀取信號中之一者設定為該記憶體胞群組之一預設第二上部頁讀取信號。
  12. 如請求項10之方法，其中該方法包含：以複數個中間頁離散讀取信號中之每一者自該記憶體胞群組讀取中間頁資料；錯誤校正以該複數個中間頁離散讀取信號讀取之該中間頁資料；及至少部分地基於該錯誤校正而將該複數個中間頁離散讀取信號中之一者設定為該記憶體胞群組之一預設中間頁讀取信號。
  13. 如請求項10至12中任一項之方法，其中將該複數個下部頁離散讀取信號中之一者設定為該記憶體胞群組之一預設下部頁讀取信號包括：至少部分地基於該錯誤校正而將該複數個下部頁離散讀取信號中之導致最少數目個錯誤之一者設定為該預設下部頁讀取信號。
  14. 一種設備，其包括：一記憶體陣列；及一控制器，其耦合至該記憶體陣列，其中該控制器經組態以：以各自具有一不同量值之各別複數個離散讀取信號複數次地自該記憶體陣列之一記憶體胞群組讀取資料；錯誤校正以該複數個離散讀取信號讀取之該資料；及至少部分地基於該錯誤校正而將該複數個離散讀取信號中之一者設定為一預設讀取信號。
  15. 如請求項14之設備，其中該控制器經組態以至少部分地基於該錯誤校正而將該複數個離散讀取信號中之導致該最少數目個經校正錯誤之該一者設定為該預設讀取信號。
  16. 如請求項14之設備，其中該設備包含複數個晶粒，每一晶粒包含至少一個記憶體陣列；且其中該控制器經組態以將該複數個離散讀取信號中之該一者設定為該複數個晶粒中之若干者之該預設讀取信號。
  17. 如請求項14至16中任一項之設備，其中該記憶體胞群組包含藉由一存取線及複數個資料線耦合之複數個記憶體胞；且其中該控制器經組態以：自耦合至該複數個資料線之一部分之該記憶體胞群組之一部分讀取該資料；且 將該複數個離散讀取信號中之該一者設定為耦合至該複數個資料線之該部分之記憶體胞之該預設讀取信號。
  18. 如請求項14至16中任一項之設備，其中該記憶體陣列包含複數個記憶體胞串，其中該陣列之每一記憶體胞串耦合至一各別資料線；且其中該控制器經組態以自該記憶體胞群組讀取該資料包括：該控制器經組態以感測來自該記憶體胞群組之至少一個記憶體胞；且其中該控制器經組態以設定包括：該控制器經組態以將該複數個離散讀取信號中之該一者設定為耦合至與來自該記憶體胞群組之該至少一個記憶體胞相同之一存取線之記憶體胞之該預設讀取信號。
  19. 如請求項14至16中任一項之設備，其中該記憶體陣列包含複數個記憶體胞平面；且其中該控制器經組態以讀取、錯誤校正及設定包括該控制器經組態以：自該記憶體陣列之一第一平面讀取該資料；將該複數個離散讀取信號中之該一者設定為該第一平面之一預設讀取信號；以該各別複數個離散讀取信號複數次地自該記憶體陣列之一第二平面讀取資料；錯誤校正以該複數個離散讀取信號自該第二平面讀取之該資料；及至少部分地基於該錯誤校正而將該複數個離散讀取信號中之一者設定為該第二平面之一預設讀取信號。
  20. 如請求項14之設備，其中該控制器經組態以針對讀取一上部資 料頁設定不同於針對讀取一下部資料頁之一預設讀取信號。
  21. 如請求項14至16中任一項之設備，其中該記憶體陣列包含複數個記憶體胞區塊；且其中該控制器經組態以讀取、錯誤校正及設定包括該控制器經組態以：以該各別複數個離散讀取信號複數次地自該複數個區塊之一部分中之每一者讀取資料；錯誤校正以該複數個離散讀取信號自該複數個區塊之該部分讀取之該資料；及將該複數個離散讀取信號中之導致跨越區塊之該部分平均化之最少數目個錯誤之該一者設定為該預設讀取信號。
  22. 如請求項21之設備，其中區塊之該部分在拓撲上遍及該記憶體陣列分佈。
  23. 一種設備，其包括：一記憶體，其包括若干記憶體單元；及一控制器，其耦合至該記憶體；其中該控制器包含各自設定該記憶體之至少一個單元之一預設讀取信號之複數個修整集；且其中該控制器經組態以：以複數個離散讀取信號自該等記憶體單元中之一者內之一記憶體胞群組讀取資料；且調整該複數個修整集中之一者，以將該複數個離散讀取信號中之一者設定為該等記憶體單元中之該一者之該預設讀取信號。
  24. 如請求項23之設備，其中該控制器經組態以調整包括：該控制器經組態以調整該複數個修整集中之該一者，以將該複數個離 散讀取信號中之該一者設定為該等記憶體單元中之一者以上之該預設讀取信號。
  25. 如請求項23至24中任一項之設備，其中該控制器經組態以：以該複數個離散讀取信號自該等記憶體單元中之一第二者內之一記憶體胞群組讀取資料；且調整該複數個修整集中之一第二者，以將該複數個離散讀取信號中之在自該第二記憶體單元內之該記憶體胞群組讀取之該資料之錯誤校正期間導致最少數目個錯誤之一第二者設定為該第二記憶體單元之該預設讀取信號。
  26. 如請求項25之設備，其中該控制器經組態以調整該複數個修整集中之該第二者包括：該控制器經組態以調整該複數個修整集中之該第二者，以將該複數個離散讀取信號中之該第二者設定為該第二記憶體單元及至少一個其他記憶體單元之該預設讀取信號。
  27. 如請求項25之設備，其中該複數個離散讀取信號中之該第二者具有與該複數個離散讀取信號中之該一者相同之一量值。
  28. 如請求項25之設備，其中該複數個離散讀取信號中之該第二者具有不同於該複數個離散讀取信號中之該一者之一量值。
  29. 如請求項23至24中任一項之設備，其中該複數個修整集少於該等記憶體單元。
  30. 如請求項23至24中任一項之設備，其中該複數個修整集等於該等記憶體單元。
TW102144971A 2012-12-06 2013-12-06 基於錯誤校正而設定預設讀取信號 TWI537968B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/706,851 US9257203B2 (en) 2012-12-06 2012-12-06 Setting a default read signal based on error correction

Publications (2)

Publication Number Publication Date
TW201435897A true TW201435897A (zh) 2014-09-16
TWI537968B TWI537968B (zh) 2016-06-11

Family

ID=50880826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144971A TWI537968B (zh) 2012-12-06 2013-12-06 基於錯誤校正而設定預設讀取信號

Country Status (7)

Country Link
US (4) US9257203B2 (zh)
EP (1) EP2929538A4 (zh)
JP (1) JP6134389B2 (zh)
KR (2) KR101821103B1 (zh)
CN (2) CN105027221B (zh)
TW (1) TWI537968B (zh)
WO (1) WO2014089312A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9164832B2 (en) * 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
US9672102B2 (en) 2014-06-25 2017-06-06 Intel Corporation NAND memory devices systems, and methods using pre-read error recovery protocols of upper and lower pages
KR20160057186A (ko) * 2014-11-13 2016-05-23 에스케이하이닉스 주식회사 반도체 메모리 시스템 및 그것의 동작 방법
US10599518B2 (en) * 2015-12-31 2020-03-24 Texas Instruments Incorporated Protecting data memory in a signal processing system
KR102459077B1 (ko) * 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
US10223198B2 (en) * 2016-02-18 2019-03-05 Micron Technology, Inc. Error rate reduction
CN107239224B (zh) * 2016-03-29 2020-05-12 群联电子股份有限公司 数据保护方法、存储器控制电路单元与存储器存储装置
CN106027072B (zh) * 2016-05-30 2021-11-16 联想(北京)有限公司 一种译码处理方法及电子设备
US10008273B2 (en) * 2016-06-13 2018-06-26 Sandisk Technologies Llc Cell current based bit line voltage
US10008277B2 (en) * 2016-09-12 2018-06-26 Sandisk Technologies Llc Block health monitoring using threshold voltage of dummy memory cells
US9952944B1 (en) * 2016-10-25 2018-04-24 Sandisk Technologies Llc First read solution for memory
US10878920B2 (en) 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
US10658047B1 (en) * 2018-10-31 2020-05-19 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
US10878882B1 (en) * 2019-06-19 2020-12-29 Micron Technology, Inc. Systems and methods for performing dynamic on-chip calibration of memory control signals
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11177013B1 (en) * 2020-05-07 2021-11-16 Micron Technology, Inc. Determine signal and noise characteristics centered at an optimized read voltage
US11238953B2 (en) * 2020-05-07 2022-02-01 Micron Technology, Inc. Determine bit error count based on signal and noise characteristics centered at an optimized read voltage
US11437119B2 (en) * 2020-08-19 2022-09-06 Micron Technology, Inc. Error read flow component
US11782642B2 (en) * 2021-06-14 2023-10-10 Western Digital Technologies, Inc. Systems and methods of determining degradation in analog compute-in-memory (ACIM) modules
US11669451B2 (en) 2021-09-01 2023-06-06 Micron Technology, Inc. Multi-plane switching of non-volatile memory

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004178674A (ja) 2002-11-26 2004-06-24 Toshiba Microelectronics Corp 半導体メモリ
US7631245B2 (en) 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
US8645793B2 (en) 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7486561B2 (en) 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
EP2030205B1 (en) * 2006-06-22 2011-07-06 SanDisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
WO2008057822A2 (en) * 2006-11-03 2008-05-15 Sandisk Corporation Nonvolatile memory with variable read threshold
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7865797B2 (en) 2006-11-16 2011-01-04 Freescale Semiconductor, Inc. Memory device with adjustable read reference based on ECC and method thereof
KR100871700B1 (ko) * 2007-02-13 2008-12-08 삼성전자주식회사 불휘발성 메모리 장치에서 전하 손실에 기인한 오류 데이터정정 방법
KR100907218B1 (ko) * 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
US8145977B2 (en) * 2007-10-15 2012-03-27 Joseph Schweiray Lee Methods and apparatus for providing error correction to unwritten pages and for identifying unwritten pages in flash memory
KR101239690B1 (ko) 2007-10-31 2013-03-06 에이저 시스템즈 엘엘시 다중―레벨 플래시 메모리를 위한 체계적 에러 정정
KR101436505B1 (ko) 2008-01-03 2014-09-02 삼성전자주식회사 메모리 장치
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
KR101434405B1 (ko) 2008-02-20 2014-08-29 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101483190B1 (ko) * 2008-09-05 2015-01-19 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
KR101504340B1 (ko) 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US8250417B2 (en) 2009-01-14 2012-08-21 Micron Technology, Inc. Method for detecting flash program failures
US7924614B2 (en) * 2009-01-19 2011-04-12 Macronix International Co., Ltd. Memory and boundary searching method thereof
JP2010237822A (ja) 2009-03-30 2010-10-21 Toshiba Corp メモリコントローラおよび半導体記憶装置
US8159881B2 (en) * 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
KR101626528B1 (ko) 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US8412987B2 (en) * 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
JP5349256B2 (ja) * 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8578246B2 (en) 2010-05-31 2013-11-05 International Business Machines Corporation Data encoding in solid-state storage devices
WO2011159806A2 (en) 2010-06-15 2011-12-22 Fusion-Io, Inc. Apparatus, system, and method for providing error correction
US20120008414A1 (en) * 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8508995B2 (en) * 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
CN103329103B (zh) 2010-10-27 2017-04-05 希捷科技有限公司 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
JP2013122793A (ja) * 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
US8719647B2 (en) * 2011-12-15 2014-05-06 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
US9286972B2 (en) * 2012-02-22 2016-03-15 Silicon Motion, Inc. Method, memory controller and system for reading data stored in flash memory

Also Published As

Publication number Publication date
WO2014089312A1 (en) 2014-06-12
US20180197620A1 (en) 2018-07-12
CN105027221A (zh) 2015-11-04
US20160110257A1 (en) 2016-04-21
KR20150090244A (ko) 2015-08-05
US9941022B2 (en) 2018-04-10
US9582362B2 (en) 2017-02-28
JP2016504703A (ja) 2016-02-12
US10535419B2 (en) 2020-01-14
KR101821103B1 (ko) 2018-01-22
CN108630269B (zh) 2020-09-01
JP6134389B2 (ja) 2017-05-24
CN108630269A (zh) 2018-10-09
US20170132076A1 (en) 2017-05-11
KR101787622B1 (ko) 2017-10-19
EP2929538A1 (en) 2015-10-14
US9257203B2 (en) 2016-02-09
US20140160845A1 (en) 2014-06-12
EP2929538A4 (en) 2016-08-03
CN105027221B (zh) 2018-05-18
KR20170118251A (ko) 2017-10-24
TWI537968B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
TWI537968B (zh) 基於錯誤校正而設定預設讀取信號
US10529434B2 (en) Detecting power loss in NAND memory devices
US9552888B2 (en) Methods, devices, and systems for data sensing
US20170286217A1 (en) Error correction code (ecc) operations in memory
TW201921344A (zh) 判定記憶體單元之資料狀態
TWI581272B (zh) 臨限電壓分析
US11170847B2 (en) Determining soft data for fractional digit memory cells
CN111258793B (zh) 存储器控制器及其操作方法
JP6012811B2 (ja) 特定のデータ量子化のメモリからの出力
CN111538617A (zh) 用于存储器装置的系统和方法
CN114792546A (zh) 存储器装置的基于深度学习的编程验证建模和电压估计
US10991447B2 (en) Clock frequency counting during high-voltage operations for immediate leakage detection and response
CN117636922A (zh) 产生表征相对于电压分布施加的读取电压电平的元数据的存储器装置