CN113628665A - 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数 - Google Patents

基于以经优化读取电压为中心的信号和噪声特性确定位错误计数 Download PDF

Info

Publication number
CN113628665A
CN113628665A CN202110494955.7A CN202110494955A CN113628665A CN 113628665 A CN113628665 A CN 113628665A CN 202110494955 A CN202110494955 A CN 202110494955A CN 113628665 A CN113628665 A CN 113628665A
Authority
CN
China
Prior art keywords
voltage
read
voltages
memory cells
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110494955.7A
Other languages
English (en)
Inventor
帕特里克·罗伯特·哈亚特
S·帕塔萨拉蒂
J·菲兹帕特里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113628665A publication Critical patent/CN113628665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206—Location of test circuitry on chip or wafer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及基于以经优化读取电压为中心的信号和噪声特性来确定位错误计数。一种存储器装置估计可从存储器单元群组检索到的数据的位错误计数。例如，所述存储器装置具有编程成每存储器单元存储预定数目个位且将在多个第一电压下读取的存储器单元群组。所述存储器装置基于所述存储器单元群组的第一信号和噪声特性来确定分别对应于所述多个第一电压的多个经校准读取电压。所述第一信号和噪声特性用于针对所述经校准读取电压计算所述存储器单元群组的第二信号和噪声特性。所述第二信号和噪声特性在经验公式中用于计算使用所述经校准读取电压可从所述存储器单元群组检索到的数据的所述位错误计数的估计值。

Description

基于以经优化读取电压为中心的信号和噪声特性确定位错误 计数
技术领域
本文中所公开的至少一些实施例总体上涉及存储器系统，且更具体地说，不限于配 置成估计使用用于从存储器单元读取数据的经优化电压检索到的数据中的位错误计数的存储器系统。
背景技术
存储器子系统可包含一或多个存储数据的存储器装置。存储器装置可以是例如非易 失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统，将数据存储在存储器装置处并从存储器装置检索数据。
发明内容
在一个方面，本申请提供一种存储器装置，其包括：集成电路封装，其围封所述存储器装置；以及至少一个存储器单元群组，其在至少一个集成电路裸片上形成；其中所 述存储器装置配置成：将所述存储器单元群组编程成每存储器单元存储预定数目个位， 所述存储器单元群组将在多个第一电压下读取以从所述存储器单元群组检索所述每存 储器单元预定数目个位；确定分别对应于所述多个第一电压的多个经校准读取电压，其 中所述多个经校准读取电压中的每个相应经校准读取电压基于通过在第一测试电压下 读取所述存储器单元群组测量的所述存储器单元群组的第一信号和噪声特性来校准；根 据所述第一信号和噪声特性计算所述存储器单元群组在所述相应经校准读取电压下的 基于第二测试电压的第二信号和噪声特性；以及基于所述第二信号和噪声特性，估计使 用所述多个经校准读取电压可从所述存储器单元群组检索到的数据的位错误计数。
在另一方面，本申请提供一种方法，其包括：将存储器单元群组编程成每存储器单元存储预定数目个位，所述存储器单元群组将在多个第一电压下读取以从所述存储器单元群组检索所述每存储器单元预定数目个位；确定分别对应于所述多个第一电压的多个经校准读取电压，其中所述多个经校准读取电压中的每个相应经校准读取电压基于通过在第一测试电压下读取所述存储器单元群组测量的所述存储器单元群组的第一信号和 噪声特性来校准；根据所述第一信号和噪声特性计算所述存储器单元群组在所述相应经 校准读取电压下的基于第二测试电压的第二信号和噪声特性；以及基于所述第二信号和 噪声特性，估计使用所述多个经校准读取电压可从所述存储器单元群组检索到的数据的 位错误计数。
在又一方面，本申请提供一种存储器子系统，其包括：处理装置；以及至少一个存储器装置，所述存储器装置具有在集成电路裸片上形成的存储器单元群组，所述存储器 单元群组编程成每存储器单元存储预定数目个位，所述存储器单元群组将在多个第一电 压下读取以从所述存储器单元群组检索所述每存储器单元预定数目个位；其中所述处理 装置配置成将具有标识所述存储器单元群组的地址的命令传输到所述存储器装置；并且 其中响应于所述命令，所述存储器装置配置成：确定分别对应于所述多个第一电压的多 个经校准读取电压，其中所述多个经校准读取电压中的每个相应经校准读取电压基于通 过在第一测试电压下读取所述存储器单元群组测量的所述存储器单元群组的第一信号 和噪声特性来校准；根据所述第一信号和噪声特性计算所述存储器单元群组在所述相应 经校准读取电压下的基于第二测试电压的第二信号和噪声特性；以及基于所述第二信号 和噪声特性，估计使用所述多个经校准读取电压可从所述存储器单元群组检索到的数据 的位错误计数。
附图说明
在附图的各图中作为实例而非限制示出了实施例，在附图中，相似的参考标号指示 类似的元件。
图1示出根据本公开的一些实施例的具有存储器子系统的实例计算系统。
图2示出根据一个实施例的具有配置成测量信号和噪声特性的校准电路的集成电路 存储器装置。
图3示出根据一个实施例的测量信号和噪声特性以改进存储器操作的实例。
图4-6示出根据一个实施例的根据计数差计算经优化读取电压的技术。
图7-10示出根据一个实施例的用于估计以经优化读取电压为中心的信号和噪声特 性的技术。
图11示出根据一个实施例的计算以用于读取存储器单元群组的经优化读取电压为 中心的信号和噪声特性的方法。
图12示出根据一个实施例的用于估计使用经优化以读取存储器单元群组的读取电 压检索到的数据中的位错误计数的方法。
图13是其中本公开的实施例可操作的实例计算机系统的框图。
具体实施方式
本公开的至少一些方面涉及一种存储器子系统，其配置成测量存储器单元群组的信 号和噪声特性以计算用于读取存储器单元群组的经优化电压，估计以经优化读取电压为 中心的信号和噪声特性，并使用经估计信号和噪声特性计算在经优化读取电压下从存储 器单元检索到的数据中的位错误计数。下面结合图1描述存储装置和存储器模块的实例。 大体来说，主机系统可利用包含存储数据的一或多个组件(例如，存储器装置)的存储器 子系统。主机系统可提供将存储在存储器子系统处的数据，并且可请求将从存储器子系统检索的数据。
集成电路存储器单元(例如，快闪存储器单元)可在阈值电压下编程成借助于其状态 来存储数据。例如，如果存储器单元配置/编程成在阈值电压下处于允许大量电流通过存 储器单元的状态，那么存储器单元正在存储位一；否则存储器单元正在存储位零。此外，存储器单元可通过在多个阈值电压下以不同方式配置/编程而存储多个数据位。例如，存储器单元可通过在多个阈值电压下具有状态的组合而存储多个数据位；且阈值电压下存储器单元的状态的不同组合可被解释为表示存储于存储器单元中的数据位的不同状态。
然而，在使用写入操作配置/编程集成电路存储器单元的状态以将数据存储在存储器 单元中之后，用于读取存储器单元的经优化阈值电压可归因于例如电荷损失、读取干扰、 交叉温度效应(例如，不同操作温度下的写入和读取)等若干因素而移位，尤其是当存储 器单元编程成存储多个数据位时。
数据可编码有冗余信息以促进错误检测和恢复。当编码有冗余信息的数据存储于存 储器子系统中时，所述存储器子系统可以检测从存储器子系统检索到的原始编码数据中 的错误，和/或恢复用于产生用于存储在存储器子系统中的编码数据的原始未编码数据。 当从存储器子系统检索到的原始编码数据含有小于阈值量的错误或编码数据中的位错 误率低于阈值时，恢复操作可成功(或具有高成功概率)。例如，可使用例如错误校正码(ECC)、低密度奇偶校验(LDPC)码等技术来执行错误检测和数据恢复。
当从存储器子系统的存储器单元检索到的编码数据错误太多而无法成功解码时，存 储器子系统可利用用于读取存储器单元的调整参数来重新尝试执行读取命令。然而，通过具有多轮校准、读取、解码失败和重试的多次读取重试直至从存储器单元检索到的编 码数据可被解码为无错误数据来搜索参数集是非常低效的。例如，盲目搜索经优化读取 电压是低效的。例如，在重试读取之间引入的一或多个命令可导致从错误中恢复数据的 时延较长。
考虑到存储器区域内存储器单元的阈值电压的移位而施加读取电平信号中，已使用 常规校准电路系统来自行校准存储器区域。在校准期间，校准电路系统配置成将不同测试信号施加到存储器区域以对输出测试信号的指定数据状态的存储器单元的数目进行 计数。基于所述计数，校准电路系统确定读取电平偏移值作为对校准命令的响应。
本公开的至少一些方面通过使用可以在存储器装置中实施的有效方法根据存储器 单元群组的信号和噪声特性计算经优化以读取存储器单元群组的电压来解决以上和其它缺陷。在根据所测量的信号和噪声特性计算出经优化读取电压之后，可以根据所测量 的信号和噪声特性估计以经优化读取电压为中心的信号和噪声特性(例如，以估计位错误率)。
例如，响应于来自存储器子系统的控制器的命令，存储器装置可基于针对存储器单 元测得的信号和噪声特性而自动校准用于读取存储器单元群组的电压。当施加测试电压 以读取存储器单元时，针对存储器单元测得的信号和噪声特性可基于具有预定状态的群 组中的存储器单元的位计数。彼此相隔预定电压间隔或间隙的不同测试电压可具有不同 位计数。两个邻近测试电压的位计数之差提供邻近测试电压之间的电压间隔或间隙的计 数差。可在其中电压上的计数差的分布达到最小值的电压下得到经优化读取电压。
当计数差中的一个小于其两个邻近相邻者时，可确定最小值处于最小计数差的电压 间隔或间隙中。如下文结合图5进一步论述，可基于邻近相邻者的比率来计算间隙内的经优化读取电压的改进位置。
当两个较高邻近相邻者之间没有计数差时，可将经优化读取电压标识为处于对应于 小于下两个计数差中的两个的计数差的电压间隔或间隙中。如下文结合图6进一步论述， 可基于间隙的两端的测试电压处的位计数的比率来计算间隙内的经优化读取电压的改 进位置。
在(例如，使用图3-6中所说明的技术)计算经优化读取电压之后，存储器装置可使用经优化读取电压来读取存储器单元且获得硬位数据，且任选地将所施加的读取电压调制到邻近电压以进一步读取存储器单元以用于软位数据。
优选地，在执行读取命令期间一起调度读取硬位数据和读取软位数据的操作，以最 小化获得软位数据所需的时间和/或避免可由处理单独读取命令或由对存储器单元的中 间操作造成的延迟。
任选地，针对存储器单元所测量的信号和噪声特性进一步用以评估使用经校准读取 电压检索到的硬位数据的质量。评估的执行可至少部分地与硬位数据的读取同时进行。基于所评估的硬位数据的质量，存储器装置可选择性地读取和/或传输软位数据。
可使用错误检测和数据恢复技术(例如，错误校正码(ECC)、低密度奇偶校验(LDPC) 码等)来解码使用经校准/经优化读取电压从存储器单元群组检索到的硬位数据。当硬位 数据中的错误率较高时，可使用从使用相对于经校准/经优化读取电压具有预定偏移的读 取电压的存储器单元检索到的软位数据以辅助对硬位数据进行解码。当使用软位数据 时，在对硬位数据进行解码方面的错误恢复能力有所提高。
任选地，存储器子系统的控制器首先可将命令发送到存储器装置以用经校准读取电 压来读取硬位数据；并且响应于对硬位数据解码失败，控制器可进一步将命令发送到存储器装置以读取对应软位数据。当在不具有软位数据的情况下硬位数据解码失败的概率低于阈值时，此类实施方案是有效的。然而，当概率高于阈值时，发送单独命令的开销 变得不利。
当使用软位数据的概率高于阈值时，有利的是将单个命令传输到存储器装置以使存 储器装置一起读取软位数据和硬位数据。此外，存储器装置可使用存储器单元的信号和噪声特性来预测软位数据是否有可能被控制器使用。如果使用软位数据的概率小于阈 值，那么存储器装置可跳过读取软位数据的操作。
例如，在校准操作期间，存储器装置可测量存储器单元的信号和噪声特性，并且使用测量值来计算用于读取存储器单元的经优化/经校准读取电压。一旦获得经优化/经校准读取电压，存储器装置就读取存储器单元以获得硬位数据。随后，存储器装置将已施 加的经优化/经校准读取电压(例如，通过升压调制)调整到比经优化/经校准读取电压低预定偏移(例如，50mV)以检索数据集，且进一步将当前施加的电压(例如，通过升压调制) 调整到比经优化/经校准读取电压高预定偏移以检索另一数据集。相对于经优化/经校准 读取电压的偏移(例如，50mV)的两侧处的两个数据集的XOR(异或)逻辑运算提供存储 器单元是否在经优化/经校准读取电压周围的偏移位置处进行相同读取的指示。XOR运 算的结果可用作用于对使用经优化/经校准读取电压读取的硬位数据进行解码的软位数 据。在一些实施方案中，可以使用较大偏移(例如，90mV)来读取另一软位数据集，从 而指示存储器单元是否在与经优化/经校准读取电压周围的较大偏移(例如，90mV)一致 的位置处进行相同读取。
例如，响应于来自存储器子系统的控制器的读取命令，存储器子系统的存储器装置 执行校准存储器单元的读取电压的操作。通过在接近经优化读取电压的估计位置的多个 电压电平下读取存储器单元测量信号和噪声特性来执行校准。可基于在电压电平下读取 存储器单元而产生的结果的统计数据来计算经优化读取电压。例如，统计数据可包含和/或可基于由校准电路系统在电压电平下测得的计数。任选地，可针对子区域并行地测量此类信号和噪声特性以缩短用于测量信号和噪声特性的总时间。在电压电平下读取存储器单元而产生的结果的统计数据可用于预测对使用经优化读取电压检索到的硬位数据 进行的解码是否有可能需要使用软位数据来成功解码。因此，可基于预测而选择性地执 行软位数据的传输。
例如，可通过机器学习来产生预测模型，以估计或评估可使用经校准/经优化读取电 压从一组存储器单元中检索到的数据的质量。预测模型可使用根据所测量的存储器单元 的信号和噪声特性计算出的特征作为输入来产生预测。可基于预测选择性地跳过软位数 据的读取和/或传输。
使用经优化读取电压读取的数据质量(例如，硬位数据的错误率)可以使用存储器单 元群组的信号和噪声特性来估计。优选地，用于估计硬位数据的错误率的信号和噪声特性是基于以经优化读取电压为中心的测试电压。例如，在中心位于经优化读取电压的两 个测试电压下的位计数之间的计数差可以用于将使用经优化读取电压读取的硬位数据 的错误率分类。一般来说，用于测量信号和噪声特性以计算经优化读取电压的测试电压 不以计算出的经优化读取电压为中心。但是，可以使用简化的技术来估计信号和噪声特 性，它们将在根据经优化读取电压布置的测试电压下进行测量，如结合图7-11进一步论 述。
在一些实施例中，使用随以经优化读取电压为中心的存储器单元群组的信号和噪声 特性而变的经验公式来估计位错误计数。例如，当群组中的存储器单元编程成各自存储多个数据位时，在多个读取电压下读取存储器单元以确定存储在每个存储器单元中的多个位。每个读取电压可经由在接近相应读取电压的测试电压下测量存储器单元群组的信号和噪声特性来校准或优化。对于多个经校准/经优化读取电压，可以估计以相应经校准 /经优化读取电压为中心的信号和噪声特性，而无需在以相应经校准/经优化读取电压为 中心的测试电压下再次读取存储器单元群组。以相应经校准/经优化读取电压为中心的经 估计信号和噪声特性可在经验公式中用于计算所估计的位错误计数。
例如，以每个相应经校准/经优化读取电压为中心的经估计信号和噪声特性可以是以 相应经校准/经优化读取电压为中心的两个测试电压下的位计数之间的计数差。此类计数 差可以根据经测量以计算相应经校准/经优化读取电压的计数差来估计。针对所述多个经 校准/经优化读取电压估计的此类计数差的总和可以经验因子按比例调整，以获得从存储 器单元群组检索到的数据中的位错误计数。经验因子可随总和而变。例如，在一个实施 例中，经验因子是总和的线性函数；并且线性函数的系数可以通过曲线拟合类似存储器装置中测得的位错误计数来获得。
图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类装置的组合。
存储器子系统110可以是存储装置、存储器模块或存储装置和存储器模块的混合物。 存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬 盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外廓 DIMM(SO-DIMM)和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT) 功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式 计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到” 或“与……耦合”大体上是指组件之间的连接，此连接可以是间接通信连接或直接通信 连接(例如，不具有中间组件)，不管是有线还是无线，包含电气、光学、磁性等连接。
主机系统120可包含处理器芯片组(例如，处理装置118)和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，控制器116)(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控 制器)。主机系统120使用存储器子系统110，例如以便将数据写入到存储器子系统110 和从存储器子系统110读取数据。
主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串 行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双倍数据速率(DDR)存储器总线、 小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双倍数据 速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双倍数据速率(DDR)、 低功率双倍数据速率(LPDDR)，或任何其它接口。物理主机接口可用于在主机系统120 和存储器子系统110之间传输数据。主机系统120可进一步利用NVM快速(NVMe)接口， 在存储器子系统110通过PCIe接口与主机系统120耦合时存取组件(例如，存储器装置 130)。物理主机接口可提供用于在存储器子系统110和主机系统120之间传递控制、地 址、数据和其它信号的接口。作为实例，图1示出存储器子系统110。一般来说，主机 系统120可经由同一个通信连接、多个单独的通信连接和/或通信连接的组合存取多个存 储器子系统。
主机系统120的处理装置118可以是例如微处理器、中央处理单元(CPU)、处理器的处理核心、执行单元等。在一些情况下，控制器116可称为存储器控制器、存储器管 理单元和/或起始器。在一个实例中，控制器116控制通过耦合在主机系统120与存储器 子系统110之间的总线进行的通信。一般来说，控制器116可向存储器子系统110发送 期望存取存储器装置130、140的命令或请求。控制器116可进一步包含用于与存储器 子系统110通信的接口电路系统。接口电路系统可将从存储器子系统110接收到的响应 转换成用于主机系统120的信息。
主机系统120的控制器116可与存储器子系统110的控制器115进行通信以执行操作，例如在存储器装置130、140处读取数据、写入数据或擦除数据以及其它此类操作。 在一些情况下，控制器116集成在处理装置118的同一封装内。在其它情况下，控制器 116与处理装置118的封装分开。控制器116和/或处理装置118可包含硬件，例如一或 多个集成电路(IC)和/或离散组件、缓冲存储器、高速缓存存储器或其组合。控制器116 和/或处理装置118可以是微控制器、专用逻辑电路系统(例如现场可编程门阵列(FPGA)、 专用集成电路(ASIC)等)或另一合适的处理器。
存储器装置130、140可包含不同类型的非易失性存储器组件和/或易失性存储器组 件的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器组件的一些实例包含“与非”(或NOT AND)(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器交叉点阵 列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。另外，与许 多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中非易失性 存储器单元可以在其先前已进行擦除的情况下进行编程。NAND型快闪存储器包含例如 二维NAND(2DNAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单 元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层 级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存 储多个位。在一些实施例中，存储器装置130中的每一个可包含例如SLC、MLC、TLC、 QLC或它们的任何组合的一或多个阵列。在一些实施例中，特定存储器装置可包含SLC 部分，以及存储器单元的MLC部分、TLC部分或QLC部分。存储器装置130的存储器 单元可以分组为页，页可以指用于存储数据的存储器装置的逻辑单元。在一些类型的存 储器(例如，NAND)中，可以将页分组以形成块。
尽管描述了非易失性存储器装置，例如3D交叉点型和NAND型存储器(例如，2DNAND、3D NAND)，但是存储器装置130可以基于任何其它类型的非易失性存储器， 例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、 铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存 储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存 取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可 擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或者为简单起见，称为控制器115)可与存储器装置130通 信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作(例如，响应于在命令总线上由控制器116调度的命令)。控制器115可包含例如一或 多个集成电路(IC)和/或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即， 硬译码)逻辑的数字电路系统以执行本文中所描述的操作。控制器115可以是微控制器、 专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或另一 合适的处理器。
控制器115可包含处理装置117(处理器)，其配置成执行存储在本地存储器119中的 指令。在所示的实例中，控制器115的本地存储器119包含嵌入式存储器，其配置成存 储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包 含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。尽管图1中的实 例存储器子系统110示出为包含控制器115，但是在本公开的另一实施例中，存储器子 系统110不包含控制器115，而是可以依赖于外部控制(例如，由外部主机或者由与存储 器子系统分离的处理器或控制器提供)。
一般来说，控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当的命令以实现期望的对存储器装置130的存取。控制器115可负责其它 操作，例如耗损均衡操作、垃圾数据收集操作、错误检测和错误校正码(ECC)操作、加 密操作、高速缓存操作及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、 命名空间)和物理地址(例如，物理块地址)之间的地址转换。控制器115可进一步包含主 机接口电路系统，用于经由物理主机接口与主机系统120通信。主机接口电路系统可将 从主机系统接收到的命令转换成存取存储器装置130的命令指令，并将与存储器装置130 相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可以从控制器115接收地址并将地址解码以存取存储器装置130的 高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)。
在一些实施例中，存储器装置130包含结合存储器子系统控制器115用于对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器150。外部控制器(例如，存 储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体 管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，它是与本地控制器 (例如，本地控制器150)组合以用于相同存储器装置封装内的媒体管理的原始存储器装 置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
控制器115和/或存储器装置130可包含读取管理器113，所述读取管理器配置成基于存储器单元群组的信号和噪声特性计算经优化以读取存储器单元群组的电压，然后基于以经优化电压为中心的存储器单元群组的信号和噪声特性，计算使用经优化电压读取的数据中的位错误计数的估计值。在一些实施例中，存储器子系统110中的控制器115 包含读取管理器113的至少一部分。在其它实施例中，或以组合方式，主机系统120中 的控制器116和/或处理装置118包含读取管理器113的至少部分。例如，控制器115、 控制器116和/或处理装置118可包含实施读取管理器113的逻辑电路系统。例如，主机 系统120的控制器115或处理装置118(处理器)可配置成执行存储于存储器中用于执行 本文中所描述的读取管理器113的操作的指令。在一些实施例中，读取管理器113实施 于安置在存储器子系统110中的集成电路芯片中。在其它实施例中，读取管理器113可 以是存储器子系统110的固件、主机系统120的操作系统、装置驱动程序或应用程序的 部分，或其任何组合。
例如，实施于控制器115中的读取管理器113可将读取命令或校准命令传输到存储器装置130。响应于此类命令，实施于存储器装置130中的读取管理器113配置成通过 在配置成接近用于存储器单元群组的经优化读取电压的所估计位置的多个测试电压下 读取存储器单元群组来测量存储器单元群组的信号和噪声特性。测试电压可配置成按相 同量的电压间隙相等地间隔开。根据在测试电压下读取存储器单元群组的结果，当在测 试电压下读取群组时，确定群组中的存储器单元的位计数以存储或报告预定位(例如，对 应于在测试电压下导电或不导电的存储器单元的0或1)。可根据每一对邻近测试电压的 位计数来计算计数差。读取管理器113将计数差进行比较以标识含有经优化读取电压的 电压间隔，且接着基于比较最接近电压间隔的位计数或计数差来估计用于经优化读取电 压的电压间隔中的位置。所估计位置可用作经优化读取电压以读取硬位数据；且相对于 经优化读取电压具有预定偏移的电压可用以读取软位数据。作为计算所估计位置的过程 的一部分，可以计算基于以所估计位置为中心的测试电压进行定义的存储器单元群组的 信号和噪声特性，而不用在配置成以经优化读取电压的所估计位置为中心的测试电压下 读取存储器单元群组。存储器单元群组的此类以经优化读取电压为中心的信号和噪声特 性可在经验公式中用于计算硬位数据中的位错误计数的估计值。
图2示出根据一个实施例的具有配置成测量信号和噪声特性的校准电路145的集成 电路存储器装置130。例如，图1的存储器子系统110中的存储器装置130可使用图2 的集成电路存储器装置130来实施。
集成电路存储器装置130可围封在单个集成电路封装中。集成电路存储器装置130包含可形成在一或多个集成电路裸片中的存储器单元的多个群组131、……、133。群组131、……、133中的典型存储器单元可编程成存储一或多个数据位。
集成电路存储器装置130中的一些存储器单元可配置成一起用于特定类型的操作。 例如，集成电路裸片上的存储器单元可被组织成平面、块和页。一个平面含有多个块；一个块含有多个页；且一个页可具有多个存储器单元串。例如，集成电路裸片可以是可 独立执行命令或报告状态的最小单位；可在集成电路裸片中的多个平面上并行地执行相 同的并发操作；块可以是用于执行擦除操作的最小单位；且页可以是用于执行数据编程 操作(将数据写入到存储器单元中)的最小单位。每个串的存储器单元连接到共同位线； 并且块或页中的串中的相同位置处的存储器单元的控制栅极连接到共同字线。控制信号 可施加到字线和位线以对各个存储器单元进行寻址。
集成电路存储器装置130具有通信接口147，以从存储器子系统110的控制器115接收具有地址135的命令，从存储器地址135检索硬位数据177和软位数据173两者， 并提供至少硬位数据177作为对命令的响应。集成电路存储器装置130的地址解码器141 将地址135转换成控制信号以选择集成电路存储器装置130中的存储器单元群组；并且 集成电路存储器装置130的读取/写入电路143执行操作以确定地址135处的存储器单元 的硬位数据177和软位数据173。
集成电路存储器装置130具有配置成确定群组(例如，131、……或133)中的存储器单元的信号和噪声特性139的测量值的校准电路145。例如，可测量在一或多个测试电 压下具有特定状态的群组或区域中的存储器单元的统计数据以确定信号和噪声特性139。任选地，信号和噪声特性139可由存储器装置130经由通信接口147提供到存储 器子系统110的控制器115。
在至少一些实施例中，校准电路145基于信号和噪声特性139确定存储器单元群组的经优化读取电压。在一些实施例中，在校准电路145中进一步使用信号和噪声特性139 以确定硬位数据177中的错误率是否足够高以使得优选地使用精密解码器对硬位数据 177与软位数据173的组合进行解码。当基于硬位数据177中的错误率的预测/分类而预 测软位数据173的使用时，读取管理器113可将软位数据173和硬位数据177两者传输 到存储器子系统110的控制器115。
例如，校准电路145可通过借助于改变用于读取存储器单元的操作参数(例如，在从 存储器单元读取数据的操作期间施加的电压)而从群组(例如，131、……、133)中的存储器单元读取不同响应来测量信号和噪声特性139。
例如，当执行从地址135读取硬位数据177和软位数据173的命令时，校准电路145可在运行中测量信号和噪声特性139。由于信号和噪声特性139被测量为从地址135读 取硬位数据177的操作的部分，因此信号和噪声特性139可在读取管理器113中使用， 其中执行从地址135读取硬位数据177的命令中所损失的时延减小或为零。
存储器装置130的读取管理器113配置成使用信号和噪声特性139来确定用于读取由地址135标识以用于硬位数据和软位数据两者的存储器单元的电压，并确定是否将软 位数据传输到存储器子系统控制器113。
例如，读取管理器113可使用经由机器学习训练的预测模型来预测从存储器单元群 组(例如，131或133)检索到的硬位数据177无法通过数据完整性测试的概率。可基于信号和噪声特性139进行预测。在使用错误校正码(ECC)和/或低密度奇偶校验(LDPC)码进 行测试之前，甚至在将硬位数据177传送到解码器之前，读取管理器113使用信号和噪 声特性139来预测测试的结果。基于所预测的测试结果，读取管理器113确定是否响应 于命令而将软位数据传输到存储器子系统控制器113。
例如，如果预测使用利用硬位数据177而不利用软位数据173的低功率解码器来对硬位数据177进行解码，那么读取管理器113可跳过将软位数据173传输到存储器子系 统控制器115的操作；并且读取管理器113提供使用根据信号和噪声特性139计算出的 经优化读取电压从存储器单元读取的硬位数据177以供低功率解码器进行解码。例如， 低功率解码器可实施于存储器子系统控制器115中。或者，低功率解码器可实施于存储 器装置130中；并且读取管理器113可将低功率解码器的结果作为对所接收命令的响应 提供到存储器子系统控制器115。
例如，如果预测硬位数据177在低功率解码器中解码失败，但可使用利用硬位数据和软位数据两者的大功率解码器进行解码，那么读取管理器113可决定提供硬位数据177和软位数据173两者以供大功率解码器进行解码。例如，大功率解码器可实施于控制器 115中。替代地，大功率解码器可实施于存储器装置130中。
任选地，如果预测硬位数据137在存储器子系统110中可用的解码器中解码失败，那么读取管理器113可决定跳过将硬位数据173传输到存储器子系统控制器115的操作， 而立即发起读取重试，使得当存储器子系统控制器115请求读取重试时，执行读取重试 操作的至少一部分以减少响应来自存储器子系统控制器115的对读取重试的请求的时 间。例如，在读取重试期间，读取管理器133指示校准电路145执行经修改校准以获得 一组新的信号和噪声特性139，所述一组新的信号和噪声特性可进一步用于确定改进的 读取电压。
来自由地址135标识的存储器单元的数据可包含硬位数据177和软位数据173。使用经优化读取电压来检索硬位数据177。硬位数据177标识存储器单元的状态，所述存 储器单元编程成存储数据且随后鉴于由例如电荷损失、读取干扰、交叉温度效应(例如， 不同操作温度下的写入和读取)等因素引起的改变而被检测到。通过使用以每一经优化读 取电压为中心且相对于中心经优化读取电压具有预定偏移的读取电压来读取存储器单 元而获得软位数据173。在具有偏移的读取电压下的读取结果的XOR指示存储器单元在 具有偏移的读取电压下是否提供不同读取结果。软位数据173可包含XOR结果。在一 些情况下，一组XOR结果是基于较小偏移而获得的；而另一组XOR结果是基于较大偏 移而获得的。一般来说，可针对多个偏移获得多组XOR结果，其中每一相应偏移用于 确定较低读取电压和较高读取电压，使得较低和较高读取电压两者相对于经优化读取电 压具有相同相应偏移，从而确定XOR结果。
图3示出根据一个实施例的测量信号和噪声特性139以改进存储器操作的实例。
在图3中，校准电路145施加不同读取电压VA、VB、VC、VD和VE以读取群组(例 如，131、……或133)中的存储器单元的状态。一般来说，可以使用更多或更少的读取 电压来产生信号和噪声特性139。
由于读取操作期间施加的电压不同，所以群组(例如，131、……或133)中的同一存储器单元可展示不同状态。因此，一般来说，在不同读取电压VA、VB、VC、VD和VE下具有预定状态的存储器单元的计数CA、CB、CC、CD和CE可不同。预定状态可为有 大量电流通过存储器单元的状态，或没有大量电流通过存储器单元的状态。计数CA、 CB、CC、CD和CE可称为位计数。
校准电路145可通过在存储器单元群组(例如，131、……或133)上一次一个地施加读取电压VA、VB、VC、VD和VE来测量位计数。
替代地，存储器单元群组(例如，131、……或133)可配置为多个子群组；且校准电路145可通过施加读取电压VA、VB、VC、VD和VE并行地测量子群组的位计数。子群 组的位计数被视为表示整个群组(例如，131、……、或133)中的位计数。因此，获得计 数CA、CB、CC、CD和CE的持续时间可以缩短。
在一些实施例中，在执行从映射到群组(例如，131、……或133)中的一或多个存储器单元的地址135读取数据137的命令期间测量位计数CA、CB、CC、CD和CE。因此， 控制器115不需要发送单独命令来请求基于位计数CA、CB、CC、CD和CE的信号和噪声 特性139。
邻近电压的位计数之间的差指示读取群组(例如，133、……或133)中的存储器单元 的状态中的错误。
例如，根据CA-CB计算计数差DA，其为通过将读取电压从VA改变为VB而引入的 读取阈值误差的指示。
类似地，DB＝CB-CC；DC＝CC-CD；且DD＝CD-CE。
基于计数差DA、DB、DC和DD获得的曲线157表示随读取电压而变的读取阈值误 差E的预测。根据曲线157(和/或计数差)，经优化读取电压VO可被计算为曲线157上 的提供最低读取阈值误差DMIN的点153。
在一个实施例中，校准电路145计算经优化读取电压VO且使读取/写入电路143使用经优化读取电压VO从地址135读取数据137。
替代地，校准电路145可经由通信接口147向存储器子系统110的控制器115提供计数差DA、DB、DC和DD和/或由校准电路145计算的经优化读取电压VO。
图3示出产生统计数据集合(例如，位计数和/或计数差)以供在经优化读取电压VO下进行读取的实例。一般来说，存储器单元群组可配置成将超过一个位存储在存储器单 元中；且使用多个读取电压读取存储于存储器单元中的数据。可类似地针对读取电压中 的每一个测量统计数据集合以识别对应经优化读取电压，其中每一统计数据集合中的测 试电压被配置在对应经优化读取电压的预期位置附近。因此，针对存储器单元群组(例如， 131或133)测得的信号和噪声特性139可包含分别针对多个阈值电压测得的多个统计数 据集合。
例如，控制器115可通过提供地址135和至少一个读取控制参数来指示存储器装置130执行读取操作。例如，读取控制参数可以是所建议的读取电压。
存储器装置130可通过在读取电压下确定地址135处的存储器单元的状态来执行读 取操作，并根据所确定的状态提供数据137。
在读取操作期间，存储器装置130的校准电路145产生信号和噪声特性139。数据137以及信号和噪声特性139作为响应从存储器装置130提供到控制器115。替代地， 可至少部分地使用配置在存储器装置130中的逻辑电路系统来执行信号和噪声特性139 的处理。例如，可使用配置在存储器装置130中的处理逻辑来部分或完全实施信号和噪 声特性139的处理。例如，可使用在存储器装置130的集成电路裸片上形成于存储器单 元阵列下方的互补金属氧化物半导体(CMOS)电路系统来实施处理逻辑。例如，处理逻 辑可在存储器装置130的集成电路封装内形成在单独的集成电路裸片上，所述单独的集 成电路裸片使用硅通孔(TSV)和/或其它连接技术连接到具有存储器单元的集成电路裸 片。
可至少部分地基于读取控制参数而确定信号和噪声特性139。例如，当读取控制参数是用于在地址135处读取存储器单元的所建议读取电压时，校准电路145可计算在所 建议读取电压附近的读取电压VA、VB、VC、VD和VE。
信号和噪声特性139可包含位计数CA、CB、CC、CD和CE。替代地或组合地，信号 和噪声特性139可包含计数差DA、DB、DC和DD。
任选地，校准电路145使用一种方法根据计数差DA、DB、DC和DD计算经优化读 取电压VO；并且控制器115使用另一不同的方法根据信号和噪声特性139和任选地校 准电路145不可用的其它数据来计算经优化读取电压VO。
当校准电路145可根据在读取操作期间产生的计数差DA、DB、DC和DD计算经优 化读取电压VO时，信号和噪声特性可任选地包含经优化读取电压VO。此外，存储器装 置130可在确定来自地址135处的存储器单元的数据137中的硬位数据时使用经优化读 取电压VO。可通过用相对于经优化读取电压VO发生预定偏移的读取电压读取存储器单 元来获得数据137中的软位数据。替代地，存储器装置130在读取数据137时使用读取 控制参数中提供的控制器指定的读取电压。
可以用比集成电路存储器装置130的校准电路145更多的处理功率来配置控制器115。此外，控制器115可具有适用于群组(例如，133、……、或133)中的存储器单元的 其它信号和噪声特性。因此，一般来说，控制器115可计算经优化读取电压VO的更精 确估计值(例如，用于后续读取操作，或用于读取操作的重试)。
一般来说，校准电路145不必以位计数在读取电压集合上的分布的形式或以计数差 在读取电压集合上的分布的形式提供信号和噪声特性139。例如，校准电路145可提供由校准电路145计算的经优化读取电压VO作为信号和噪声特性139。
校准电路145可配置成产生信号和噪声特性139(例如，位计数或位计数差)作为读取操作的副产物。信号和噪声特性139的产生可实施在集成电路存储器装置130中，相 比于不产生信号和噪声特性139的典型读取，对读取操作的时延的影响极少或无影响。 因此，校准电路145可有效地将信号和噪声特性139确定为根据来自存储器子系统110 的控制器115的命令执行读取操作的副产物。
一般来说，经优化读取电压VO的计算可在存储器装置130内或由存储器子系统111的控制器115执行，所述控制器接收信号和噪声特性139作为来自存储器装置130的丰 富状态响应的部分。
可通过在存储器单元群组上施加经优化读取电压VO且在存储器单元经受经优化读 取电压VO时确定存储器单元的状态来获得硬位数据177。
可通过施加与相对于经优化读取电压VO偏移预定量的读取电压181和182来获得软位数据173。例如，读取电压181处于比经优化读取电压VO低预定量的偏移183处； 并且读取电压182处于比经优化读取电压VO高相同预定量的偏移184处。经受读取电 压181的存储器单元可具有不同于经受读取电压182的存储器单元的状态。软位数据173 可包含或指示使用读取电压181和182从存储器单元读取的数据的XOR结果。XOR结 果展示经受读取电压181的存储器单元是否具有与读取电压182相同的状态。
图4-6示出根据一个实施例的根据计数差计算经优化读取电压的技术。图4-6的技术简化用于计算经优化读取电压VO的运算，使得可使用减小的计算能力和/或电路系统 实施运算。
可基于图3中针对测试电压VA、VB、VC、VD和VE所示出的位计数和计数差来执 行图4-6中所示出的运算。
在图4中，执行操作201以比较两个中心计数差DB和DC。
如果DB大于DC，那么可假设可在VC到VE之间的测试电压区域的较高一半上得到 最小值。因此，执行操作203以将两个中心位计数差中较低的一个DC与其另一相邻者 DD进行比较。
如果DC不大于其另一相邻者DD，那么DC不大于其相邻者DB和DD。因此，可推 断出，可在测试电压VC与VD之间得到最小值。基于DC与其相邻者DB和DD的差之间 的比率，可使用类似于图5中所示出的技术的技术来确定经优化读取电压VO的位置的 估计。
如果DC大于其另一相邻者DD，那么可假设最小值可能在VD与VE之间的最高测试 电压间隔中。因此，基于最接近测试电压VD和VE的DD和DC的计数差的比率，可使用 类似于图6中所示出的技术的技术来确定经优化读取电压VO的位置的估计。
类似地，如果DB不大于DC，那么可假设可在VA到VC之间的测试电压区域的较低 一半上得到最小值。因此，执行操作205以将两个中心位计数差中较低的一个DB与其 另一相邻者DA进行比较。
如果DB小于其另一相邻者DA，那么DB不大于其相邻者DA和DC。因此，可推断 出，可在测试电压VB与VC之间得到最小值。基于DB与其相邻者DA和DC的差之间的 比率，可使用类似于图5中所示出的技术的技术来确定经优化读取电压VO的位置的估 计。
如果DB不小于其另一相邻者DA，那么可假设最小值可能在VA与VB之间的最低测 试电压间隔中。因此，基于最接近测试电压VA和VB的DA和DB的计数差的比率，可使 用类似于图6中所示出的技术的技术来确定经优化读取电压VO的位置的估计。
图5示出当中心计数差DB不大于其相邻者DA和DC时估计经优化读取电压VO的 位置的技术。
由于计数差DB是在测试电压VB和VC下的位计数CB和CC的差，因此估计经优化 读取电压VO的位置在VB与VC之间的电压间隔或间隙内。
当从中心计数差DB到其相邻者DA和DC的增加量大体上彼此相等时，估计经优化 读取电压VO在VB与VC之间的中点处。
从中心计数差DB到其相邻者DA和DC的增加量之间的比率可以对数标度映射到测试电压VB与VC之间的标度分格线。
例如，为1的比率(DA-DB)/(DC-DB)映射到测试电压VB与VC之间的中点处的经优化读取电压的位置。
为1/2的比率(DA-DB)/(DC-DB)映射到测试电压VB与VC之间的中点处的经优化读取电压的位置，其中朝VB偏移固定增量。例如，增量可以是VB与VC之间的电压间隙的 十分之一。
类似地，为1/4、1/8或1/16的比率(DA-DB)/(DC-DB)映射到测试电压VB与VC之间 的中点处的经优化读取电压的位置，其中朝VB偏移二、三或四个增量。小于1/16的比 率(DA-DB)/(DC-DB)可映射到VB处的经优化读取电压的位置。
类似地，为1/2、1/4、1/8或1/16的比率(DC-DB)/(DA-DB)映射到测试电压VB与VC之间的中点处的经优化读取电压的位置，其中朝VC偏移一、二、三或四个增量。小于 1/16的比率(DC-DB)/(DA-DB)可映射到VC处的经优化读取电压的位置。
图5的技术可经由将经优化读取电压的粗略估计设置在VB(或VC)处且通过根据计数差DB到计数差DA的增加量(DA-DB)与计数差DB到计数差DC的增加量(DC-DB)的分数 或倍数的比较来施加增量而调整粗略估计。对数标度中的增加量(DC-DB)的分数或倍数可 通过迭代除二或乘二计算，其可通过逐位左移或右移操作有效地实施。
例如，可将优化电压VO的初始估计值设置在测试电压VB处。可将增加量(DA-DB) 与可通过使(DC-DB)的位移位计算的(DC-DB)/16进行比较。如果(DA-DB)大于(DC-DB)/16， 那么VB与VC之间的间隙的十分之一的增量可添加到优化电压VO的估计值。随后，将 (DA-DB)与可通过使(DC-DB)/16的位移位计算的(DC-DB)/8进行比较。如果(DA-DB)大于 (DC-DB)/8，那么VB与VC之间的间隙的十分之一的相同增量进一步添加到优化电压VO的估计值。类似地，将(DA-DB)依次与(DC-DB)/4、(DC-DB)/2、(DC-DB)、(DC-DB)*2、 (DC-DB)*4、(DC-DB)*8和(DC-DB)*16进行比较。如果(DA-DB)在比较中大于(DC-DB)的这 些按比例调整版本中的任一个，那么将相同增量添加到估计值。在进行一系列比较之后， 所得估计值可用作优化电压VO。
图6示出当一侧计数差DA小于其后两个计数差DB和DC但尚未测量其相邻者中的 一者(例如，测试电压VA与小于VA的另一测试电压之间的计数差)时估计经优化读取电 压VO的位置的技术。
由于计数差DA在计数差DA、DB和DC中最低，因此估计优化电压VO处于对应于 计数差DA的测试电压间隔间隙中。由于计数差DA是在测试电压VA和VB下的位计数 CA和CB的差，因此估计经优化读取电压VO的位置在VA与VB之间的电压间隔或间隙 内。
在图6中，在VA与VB之间的电压间隔或间隙内的经优化读取电压VO的位置基于 计数差DA与DB的比率。对数标度上的比率DA/DB映射到VA与VB之间的经优化读取 电压VO的线性分布。
例如，VA与VB之间的电压间隔或间隙可划分成五个相等增量。可将优化电压VO的初始估计值设置在测试电压VB处。可依序将计数差DA与计数差DB的按比例调整的 版本(例如DB、DB/2和DB/4)进行比较。如果在比较中计数差DA小于计数差DB的按比 例调整版本中的任一个，那么估计值减小用于朝测试电压VA移动的增量。
图3中的曲线157示出计数差随测试电压间隔的中心而变的变化。例如，计数差 DA在VA和VB之间的测试电压间隔的中心处；计数差DB在VB和VC之间的测试电压间 隔的中心处；计数差DC在VC和VD之间的测试电压间隔的中心处；且计数差DD在VD和VE之间的测试电压间隔的中心处。
曲线157上的最低点DMIN表示以经优化读取电压VO为中心的测试电压间隔之间的计数差。最低点DMIN可以使用图7和10中所示的技术计算出。
图7和10示出根据一个实施例的用于估计以经优化读取电压为中心的信号和噪声特性的技术。
当确定经优化读取电压VO在中心测试电压间隔(例如，VB到VC，及VC到VD)内(例 如，通过图4中所示的比较201到205)时，经优化读取电压VO在其两个相邻者(例如， DA和DC)之间的计数差(例如，DB)的测试电压间隔中。此类经优化读取电压VO的最低 点DMIN可以使用图7的技术来确定。
在图7中，基于DB与其相邻者DA和DC的差的比率，DMIN映射DB的某一分数。 当比率(DA-DB)/(DC-DB)小于1/4或大于4时，估计DMIN为DB*3/4。当比率(DA-DB)/(DC-DB) 在1/4和4之间时，估计DMIN为DB。
计数差DMIN对应于在比经优化读取电压VO低测试电压间隙VB-VC的一半的测试电压下测量的位计数和在比经优化读取电压VO高测试电压间隙VB-VC的一半的测试电压 下测量的位计数之间的差。计数差DMIN表示群组中具有位于低于经优化读取电压VO的 测试电压间隙VB-VC的一半和高于经优化读取电压VO的测试电压间隙VB-VC的一半之 间的阈值电压的存储器单元的计数。
在一些实施方案中，计数差DMIN2是在比经优化读取电压VO低完整测试电压间隙VB-VC的测试电压下测量的位计数和高于经优化读取电压VO的完整测试电压间隙 VB-VC的测试电压下测量的位计数之间的差。此类计数差DMIN2还可用于确定使用经优 化读取电压VO读取的数据的质量(例如，硬位数据的错误率)。
图8示出给定比率(DA-DB)/(DC-DB)下估计DMIN2的实例。当比率在1/4和4之间时， 估计DMIN2为DB+(DA+DC)/4。当比率小于1/4时，估计DMIN2为DB+DA；并且当比率大 于4时，估计DMIN2为DB+DC。还可使用其它估计方案，以便简化计算，同时维持所要 水平的准确度。
图7和图8的映射方案可以与图5中所示的计算经优化读取电压VO的技术结合。 在图5中，比率(DA-DB)/(DC-DB)与1/16、1/8、1/4、1/2、1、2、4、8和16比较以确定 经优化读取电压VO。基于比较结果，根据图7的映射，可以估计DMIN为DB或DB*3/4； 并且根据图8的映射，可以估计DMIN2为DB+DA、DB+(DA+DC)/4或DB+DC。
当确定经优化读取电压VO在侧测试电压间隔(例如，VA到VB或VD到VE)内(例如， 通过图4中所示的比较201到205)时，可以将经优化读取电压VO估计为在具有两个位 于电压轴上的计数差(例如，DA)的同一侧上的最近计数差(例如，DA和DB)的计数差(例 如，DA)的测试电压间隔中(例如，使用图6中所示的技术)。此类经优化读取电压VO的 最低点DMIN可以使用图10的技术来确定。
替代地，经优化读取电压VO可以估计为位于由所述两个计数差共享的测试电压(例 如，VB)处。当经优化读取电压VO估计为在测试电压VB处时，此类经优化读取电压VO的最低点DMIN可以使用图9的技术来确定。
类似于图6中的经优化读取电压VO的确定，图9或图10中DMIN的确定是基于侧 计数差DA和其相邻者DB之间的比率。
在图9的实例中，比率DA/DB分别与比率1、3/4、1/2、1/4、1/8、1/16、1/32比较。 当比率DA/DB在1和3/4之间时，DMIN估计为与DA相同。当比率DA/DB分别减小到1/2、 1/4、1/8、1/16、1/32时，DMIN的估计值分别减小到DA*5/4、DA*6/4、DA*2、DA*11/4、 DA*4、DA*6。还可使用其它估计方案，以便简化计算，同时维持所要水平的准确度。
在图10中，比率DA/DB与比率1/4比较。当比率DA/DB在1和1/4之间时，DMIN估计为与DA相同。当比率DA/DB一直减小到1/4或更小时，DMIN的估计值减小到DA*3/4。
在一个实施例中，当确定经优化读取电压VO在侧测试电压间隔(例如，VA到VB) 内时，经优化读取电压VO的DMIN2的估计值是最接近测试间隔的计数差的总和(例如， DA+DB)。
图7-10的技术大大简化了以经优化读取电压VO为中心的信号和噪声特性(例如，DMIN和DMIN2)的计算。
图11示出根据一个实施例的计算以用于读取存储器单元群组的经优化读取电压为 中心的信号和噪声特性的方法。图11的方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电 路等)、软件/固件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中， 图11的方法至少部分地由图1的控制器115或图2的存储器装置130中的处理逻辑执 行。在一些实施方案中，大大简化图11的方法所涉及的计算，使得方法可以在图2的 存储器装置130中执行。尽管以特定顺序或次序示出，但是除非另外指定，否则过程的 次序可以修改。因此，所示实施例应理解为只是实例，并且所示过程可以按照不同次序 执行，一些过程可以并行执行。另外，在各种实施例中，可以省略一或多个过程。因此， 并非在每个实施例中都需要所有过程。其它过程流是可能的。
例如，图11的方法可以利用图4-10中所示的一些操作在具有图2的存储器装置和图3中所示的信号噪声特性的图1的计算系统中实施。
在框301处，存储器装置130接收识别存储器装置130内的存储器单元群组(例如，131或133)的命令。框303到307处的操作可以响应于所述命令而执行。
在框303处，存储器装置130基于第一测试电压(例如，VA、VB、VC、VD和VE)测 量存储器单元群组(例如，131或133)的第一信号和噪声特性139。
例如，第一测试电压(例如，VA、VB、VC、VD和VE)彼此分隔一预定电压间隙(例如， G＝VB-VA＝VC-VB＝VD-VC＝VE-VD)。因此，第一测试电压中的每个邻近对具有相同的预定 电压间隙；并且第一测试电压按照预定电压间隙相等地间隔开。
例如，存储器装置130的校准电路145可配置成通过在多个第一测试电压(例如，VA、VB、VC、VD和VE)下读取存储器单元群组(例如，131或133)来测量第一信号和噪 声特性139。在分别于第一测试电压(例如，VA、VB、VC、VD和VE)下计算位计数(例如， CA、CB、CC、CD和CE)之后，计算第一测试电压(例如，VA、VB、VC、VD和VE)中的邻 近电压对的位计数的计数差(例如，DA、DB、DC和DD)。测试电压(例如，VA)下的每一 位计数(例如，DA)标识群组(例如，131或133)中当在测试电压(例如，VA)下读取时提供 预定位值(例如，0或1)的存储器单元的数目；并且第一测试电压(例如，VA、VB、VC、 VD和VE)中的一对邻近电压(例如，VA和VB)之间的电压间隔的每个计数差(例如，DA) 是所述一对邻近电压(例如，VA和VB)的位计数(例如，CA和CB)之间的差。
在框305处，读取管理器133根据第一信号和噪声特性139计算存储器单元群组(例如，131或133)的经优化读取电压VO。
例如，经优化读取电压VO可以使用图5的技术基于DA-DB和DC-DB之间的比率或 使用图6的技术基于DA和DB之间的比率来计算。
在框307处，读取管理器133根据第一信号和噪声特性139估计存储器单元群组(例如，131或133)的被认为是基于以存储器单元群组(例如，131或133)的经优化读取电压 VO为中心的第二测试电压的第二信号和噪声特性(例如，DMIN和DMIN2)。估计是不实际 在第二测试电压下读取存储器单元群组(例如，131或133)的情况下执行的。
例如，第二测试电压可包含：比经优化读取电压VO高预定电压间隙G的一半的第一电压；比经优化读取电压VO低预定电压间隙G的一半的第二电压；比经优化读取电 压VO高预定电压间隙G的第三电压；以及比经优化读取电压VO低预定电压间隙G的 第四电压。例如，第二信号和噪声特性可包含第一电压(例如，VO+G/2)下的位计数和第 二电压(例如，VO-G/2)下的位计数之间的计数差估计值。第二信号和噪声特性可进一步 包含第三电压(例如，VO+G)下的位计数和第四电压(例如，VO-G)下的位计数之间的计数 差估计值。
通常，第二测试电压中的至少两个不与第一测试电压(例如，VA、VB、VC、VD和VE)中的任一个一致。在一些情况下，第二测试电压全都不与第一测试电压(例如，VA、 VB、VC、VD和VE)中的任一个一致。
第二信号和噪声特性(例如，VMIN和VMIN2)可以在不于第二测试电压下读取存储器单元群组的情况下进行估计。
例如，第二信号和噪声特性(例如，DMIN和DMIN2)可以使用图7和图8的技术基于 DA-DB和DC-DB之间的比率或使用图9或图10的技术基于DA和DB之间的比率来估计。
在一个实例中，当确定经优化读取电压VO在不大于两个第二计数差(例如，DA和DC)的第一计数差(例如，DB)的电压间隔(例如，VB到VC)中(所述两个第二计数差的电压 间隔(例如，VA到VB和VC到VD)围封第一计数差(例如，DB)的电压间隔(例如，VB到 VC))时，存储器装置130配置成基于自第一计数差(例如，DB)的增加量(例如，DA-DB和 DC-DB)与所述两个第二计数差(例如，DA和DC)之间的比率来估计第二信号和噪声特性 (例如，DMIN和DMIN2)。例如，存储器装置130配置成基于比率(DA-DB)/(DC-DB)与1/8、 1/4、4和8的比较来估计第二信号和噪声特性(例如，DMIN和DMIN2)，如图7和8中所 示。比较可以经由比较增加量的按比例调整版本来执行，例如比较(DA-DB)和(DC-DB)/8， 或比较(DA-DB)*2和(DC-DB)/4。
在另一实例中，当确定经优化读取电压VO在未被围封在第一测试电压(例如，VA、VB、VC、VD、VE)中的邻近电压对的位计数的两个计数差内的第一计数差(例如，DA)的 电压间隔(例如，VA到VB)中时，存储器装置130配置成基于第一计数差(例如，DA)和第 二计数差(例如，DB)之间的比率来估计第二信号和噪声特性(例如，DMIN和DMIN2)，所述 第二计数差的电压间隔在第一测试电压中的邻近电压对的位计数的计数差方面最接近 第一计数差(例如，DA)的电压间隔。例如，存储器装置配置成基于比率DA/DB与3/4、 1/2、1/4、1/8、1/16和1/32的比较来估计第二信号和噪声特性(例如，DMIN和DMIN2)， 如图10和11中所示。比较可以经由比较计数差的按比例调整版本来执行，例如比较 DA和DB*3/4，或比较DA*4和DB*3。
按比例调整版本可通过对应于将因子2乘以数字的幂的逐位移位运算和/或通过加 法/累加而高效地产生。
第二信号和噪声特性(例如，DMIN和DMIN2)可用于使用经验公式计算从存储器单元群组(例如，131和133)检索到的数据中的位错误计数的估计值。
例如，当存储器单元群组编程成每存储器单元存储多个数据位时，存储器单元群组 可以在多个读取电压下读取以确定存储在每个存储器单元中的多个位。从存储器单元群 组读取每单元一个位包含在一些但非全部读取阈值下读取存储器单元群组。每个读取电 压可以按照图3中所示的方式和/或使用图4-6的技术来校准。随后，可以使用图7-10 的技术估计每个经校准/经优化读取电压VO的计数差DMIN。经校准/经优化读取电压(例 如，VO)的计数差(例如，DMIN)的总和SDMIN可在经验公式中用于计算使用经校准/经优化 读取电压(例如，VO)从存储器单元群组读取的数据中的位错误计数。例如，位错误计数 可以估计为SDMIN*SF，其中比例因子可以是呈e1*SDMIN+e2形式的线性函数。在一个实 施例中，e1＝0.0086；且e2＝1.00283。
图12示出根据一个实施例的用于估计使用经优化以读取存储器单元群组的读取电 压检索到的数据中的位错误计数的方法。图12的方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置硬件、 集成电路等)、软件/固件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施 例中，图11的方法至少部分地由图1的控制器115或图2的存储器装置130中的处理 逻辑执行。尽管以特定顺序或次序示出，但是除非另外指定，否则过程的次序可以修改。 因此，所示实施例应理解为只是实例，并且所示过程可以按照不同次序执行，一些过程 可以并行执行。另外，在各种实施例中，可以省略一或多个过程。因此，并非在每个实 施例中都需要所有过程。其它过程流是可能的。
例如，图12的方法可以利用图4-10中所示的一些操作在具有图2的存储器装置和图3中所示的信号噪声特性的图2的计算系统中实施。
在框321处，存储器装置130将存储器单元群组(例如，131或133)编程成每存储器单元存储预定数目个位。因此，存储器单元群组(例如，131或133)将在多个第一电压下 读取以从存储器单元群组检索每存储器单元预定数目个位。用于读取存储器单元群组的 经优化电压可随时间推移从多个第一电压发生改变。
在框323处，读取管理器113确定分别对应于所述多个第一电压的多个经校准读取电压(例如，VO)。所述多个经校准读取电压中的每个相应经校准读取电压(例如，VO)可 以基于通过在第一测试电压(例如，VA、VB、VC、VD、VE)下读取存储器单元群组测量 的存储器单元群组(例如，131或133)的第一信号和噪声特性139来校准，如图3中所示。
在框325处，读取管理器113根据第一信号和噪声特性139计算存储器单元群组(例如，131或133)在相应经校准读取电压(例如，VO)下的基于以相应经校准读取电压(例如，VO)为中心的第二测试电压的第二信号和噪声特性(例如，DMIN和/或DMIN2)。
在框337处，读取管理器113基于第二信号和噪声特性(例如，DMIN和/或DMIN2)估 计使用所述多个经校准读取电压(例如，VO)从存储器单元群组(例如，131或133)检索到 的数据的位错误计数。
例如，读取管理器113计算所述多个经校准读取电压(例如，VO)的第二信号和噪声特性(例如，DMIN)的总和SDMIN，根据预定公式(例如，e1*SDMIN+e2)从总和SDMIN计算比 例因子SF，并使总和SDMIN与比例因子SF相乘以产生位错误计数的估计值。例如，系 数e1和e2可以通过曲线拟合从类似存储器装置获得的测得数据来预先确定。
图11的方法可用于计算第二信号和噪声特性(例如，DMIN)。
例如，第一测试电压按照预定电压间隙G＝VB-VA＝VC-VB＝VD-VC＝VE-VD相等地间隔开。第二测试电压包含：比相应经校准读取电压高预定电压间隙的一半(例如，VO+G/2) 的较高电压，和比相应经校准读取电压低预定电压间隙的一半(例如，VO-G/2)的较低电 压。
例如，第一信号和噪声特性139可包含对应于在邻近测试电压下读取的位计数的差 的计数差(例如，DA、DB、DC、DD)。例如，位计数CA和CB表示当在测试电压VA和 VB下读取存储器单元群组(例如，131或133)时提供位值0(或1)的存储器单元的数目。 计数差DA＝CB-CA是关于从VA到VB的测试电压间隔或测试电压间隔的中心(VA+VB)/2 计算的。DMIN是从VO-G/2到VO+G/2的电压间隔的经优化/经校准读取电压VO的计数差。 如图7-10中所示，可以(例如，根据DA、DB、DC、DD)计算/估计DMIN，而无需在较高 电压VO+G/2和较低电压VO-G/2下读取存储器单元群组。
较高电压VO+G/2和较低电压VO-G/2不与第一测试电压(例如，VA、VB、VC、VD、 VE)中的任一个一致，除非VO正好处于一个测试间隔的中心(例如，在(VA+VB)/2、 (VB+VC)/2、(VC+VD)/2或(VD+VE)/2处)。
一般来说，用于测量位计数以确定经优化/经校准读取电压(例如，VO)的测试电压范 围彼此不重叠。测试电压范围(例如，VA到VB)在经优化/经校准读取电压VO附近，是基 于经优化/经校准读取电压VO的位置的初始估计值配置的。
一种非暂时性计算机存储媒体可用于存储存储器子系统的固件(例如，113)的指令。 当指令由控制器115和/或处理装置117执行时，指令使控制器115、处理装置117和/ 或单独的硬件模块执行上文所论述的方法。
图13示出计算机系统400的实例机器，所述实例机器内可以执行用于使机器执行本文所论述的方法中的任何一或多个的一组指令。在一些实施例中，计算机系统400可 对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例 如，图1的存储器子系统110)，或者可用于执行读取管理器113的操作(例如，以执行指 令，从而执行对应于参考图1-12描述的读取管理器113的操作)。在替代实施例中，所 述机器可以在LAN、内联网、外联网和/或互联网中连接(例如，联网)到其它机器。所述 机器可以客户端-服务器网络环境中的服务器或客户端机器的资格操作，作为对等(或分 布式)网络环境中的对等机器操作，或作为云计算基础设施或环境中的服务器或客户端机 器操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、 蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以 其它方式)指定将由所述机器采取的动作的一组指令的任何机器。另外，尽管示出单个机 器，但术语“机器”还应被认为包含机器的任何集合，所述机器的集合单独地或共同地 执行一组(或多组)指令以执行本文论述的方法中的任何一或多个。
实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(ROM)、 快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)、静态随机存取存储器(SRAM)等)，以及数据存储系统418，它们经由 总线430(其可包含多个总线)彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处 理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合 的处理器。处理装置402还可以是一或多个专用处理装置，例如专用集成电路(ASIC)、 现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置402配置 成执行用于执行本文中所论述的操作和步骤的指令426。计算机系统400可进一步包含 经由网络420通信的网络接口装置408。
数据存储系统418可包含机器可读存储媒体424(也被称为计算机可读媒体)，在其上存储一组或多组指令426或体现本文中所描述的方法或功能中的任何一或多个的软 件。指令426在由同样构成机器可读存储媒体的计算机系统400、主存储器404和处理 装置402执行期间还可完全地或至少部分地驻存在主存储器404内和/或处理装置402 内。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储 器子系统110。
在一个实施例中，指令426包含实施对应于读取管理器113(例如，参考图1-12描述的读取管理器113)的功能性的指令。尽管在实例实施例中机器可读存储媒体424示出 为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个 媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执 行的一组指令且使机器执行本公开的方法中的任何一或多个的任何媒体。术语“机器可 读存储媒体”因此应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
先前详细描述的一些部分已经关于计算机存储器内的数据位的操作的算法和符号 表示呈现。这些算法描述和表示是数据处理领域中的技术人员用来将他们的工作内容传 达给本领域的其他技术人员的最有效方式。此处且一般来说，算法被设想为产生所需结果的操作的自一致序列。所述操作是需要物理量的物理操控的那些操作。通常但是不一定，这些量采取能够存储、组合、比较和以其它方式操控的电气或磁性信号的形式。已 经证实，将这些信号称为位、值、元件、符号、字符、项、数字等等有时是方便的，主 要是出于常用的原因。
然而，应牢记，所有这些和类似术语与适当物理量相关联，且仅为应用于这些量的方便的标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘， 包含软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、 EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们分 别耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种 通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法 更加专用的设备是方便的。将从下文描述中呈现用于各种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可以使用多种编程语言来实施如本文所 描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机 系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体 包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器 组件等。
在本说明书中，为了简化描述，将各种功能和操作描述为由计算机指令执行或由计 算机指令引起。然而，所属领域的技术人员将认识到，此类表达的意图是所述功能源自由一或多个控制器或处理器(例如，微处理器)执行计算机指令。替代地或组合地，所述 功能和操作可使用具有或不具有软件指令的专用电路系统实施，例如使用专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实施。可使用无软件指令的硬接线电路系统或结合软件指令实施实施例。因此，技术既不限于硬件电路系统和软件的任何特定组合，也不 限于由数据处理系统执行的指令的任何特定来源。
在前述说明书中，本公开的实施例已经参考其特定实例实施例进行描述。将显而易 见的是，可在不脱离所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况 下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种存储器装置，其包括：
集成电路封装，其围封所述存储器装置；以及
至少一个存储器单元群组，其在至少一个集成电路裸片上形成；
其中所述存储器装置配置成：
将所述存储器单元群组编程成存储每存储器单元预定数目个位，所述存储器单元群组将在多个第一电压下读取以从所述存储器单元群组检索所述每存储器单元预定数目个位；
确定分别对应于所述多个第一电压的多个经校准读取电压，其中所述多个经校准读取电压中的每个相应经校准读取电压基于通过在第一测试电压下读取所述存储器单元群组测量的所述存储器单元群组的第一信号和噪声特性来校准；
根据所述第一信号和噪声特性计算所述存储器单元群组在所述相应经校准读取电压下的基于第二测试电压的第二信号和噪声特性；以及
基于所述第二信号和噪声特性，估计使用所述多个经校准读取电压可从所述存储器单元群组检索到的数据的位错误计数。
2.根据权利要求1所述的存储器装置，其进一步配置成：
计算所述多个经校准读取电压的所述第二信号和噪声特性的总和；以及
使所述总和与比例因子相乘以产生所述位错误计数的估计值。
3.根据权利要求2所述的存储器装置，其进一步配置成：
根据预定公式从所述总和计算所述比例因子。
4.根据权利要求3所述的存储器装置，其中所述比例因子是所述总和的线性函数，所述线性函数具有预定系数。
5.根据权利要求4所述的存储器装置，其中所述第一测试电压按照一预定电压间隙相等地间隔开。
6.根据权利要求5所述的存储器装置，其中为了测量所述第一信号和噪声特性，所述存储器装置配置成：
在所述多个第一测试电压下读取所述存储器单元群组；
分别确定所述第一测试电压下的位计数，其中测试电压下的每一位计数标识所述群组中当在所述测试电压下读取时提供预定位值的存储器单元的数目；以及
计算所述第一测试电压中的邻近电压对的所述位计数的计数差，其中所述第一测试电压中的一对邻近电压之间的电压间隔的每一计数差是所述一对邻近电压的位计数之间的差。
7.根据权利要求6所述的存储器装置，其中所述第二测试电压包含：
比所述相应经校准读取电压高所述预定电压间隙的一半的较高电压，和
比所述相应经校准读取电压低所述预定电压间隙的一半的较低电压。
8.根据权利要求7所述的存储器装置，其中所述第二信号和噪声特性包含所述较高电压下的位计数和所述较低电压下的位计数之间的计数差。
9.根据权利要求8所述的存储器装置，其中确定所述第二信号和噪声特性，而无需在所述较高电压和所述较低电压下读取所述存储器单元群组。
10.根据权利要求9所述的存储器装置，其中所述第二测试电压中的至少两个不与所述第一测试电压中的任一个一致。
11.根据权利要求10所述的存储器装置，其中用于校准所述多个经校准读取电压的测试电压范围彼此不重叠。
12.一种方法，其包括：
将存储器单元群组编程成每存储器单元存储预定数目个位，所述存储器单元群组将在多个第一电压下读取以从所述存储器单元群组检索所述每存储器单元预定数目个位；
确定分别对应于所述多个第一电压的多个经校准读取电压，其中所述多个经校准读取电压中的每个相应经校准读取电压基于通过在第一测试电压下读取所述存储器单元群组测量的所述存储器单元群组的第一信号和噪声特性来校准；
根据所述第一信号和噪声特性计算所述存储器单元群组在所述相应经校准读取电压下的基于第二测试电压的第二信号和噪声特性；以及
基于所述第二信号和噪声特性，估计使用所述多个经校准读取电压可从所述存储器单元群组检索到的数据的位错误计数。
13.根据权利要求12所述的方法，其进一步包括：
计算所述多个经校准读取电压的所述第二信号和噪声特性的总和；以及
使所述总和与比例因子相乘以产生所述位错误计数的估计值。
14.根据权利要求13所述的方法，其进一步包括：
根据预定公式从所述总和计算所述比例因子；
其中所述比例因子是所述总和的线性函数，所述线性函数具有预定系数。
15.根据权利要求14所述的方法，其中所述第一测试电压彼此分隔一预定电压间隙；并且所述方法进一步包括：
通过以下操作来测量所述第一信号和噪声特性：
在所述多个第一测试电压下读取所述存储器单元群组；
分别确定所述第一测试电压下的位计数，其中测试电压下的每一位计数标识所述群组中当在所述测试电压下读取时提供预定位值的存储器单元的数目；以及
计算所述第一测试电压中的邻近电压对的所述位计数的计数差，其中所述第一测试电压中的一对邻近电压之间的电压间隔的每一计数差是所述一对邻近电压的位计数之间的差。
16.根据权利要求15所述的方法，其中所述第二测试电压包含：
比所述相应经校准读取电压高所述预定电压间隙的一半的较高电压，和
比所述相应经校准读取电压低所述预定电压间隙的一半的较低电压。
17.根据权利要求16所述的方法，其中所述第二信号和噪声特性包含所述较高电压下的位计数和所述较低电压下的位计数之间的计数差。
18.一种存储器子系统，其包括：
处理装置；以及
至少一个存储器装置，所述存储器装置具有在集成电路裸片上形成的存储器单元群组，所述存储器单元群组编程成每存储器单元存储预定数目个位，所述存储器单元群组将在多个第一电压下读取以从所述存储器单元群组检索所述每存储器单元预定数目个位；
其中所述处理装置配置成将具有标识所述存储器单元群组的地址的命令传输到所述存储器装置；
其中响应于所述命令，所述存储器装置配置成：
确定分别对应于所述多个第一电压的多个经校准读取电压，其中所述多个经校准读取电压中的每个相应经校准读取电压基于通过在第一测试电压下读取所述存储器单元群组测量的所述存储器单元群组的第一信号和噪声特性来校准；
根据所述第一信号和噪声特性计算所述存储器单元群组在所述相应经校准读取电压下的基于第二测试电压的第二信号和噪声特性；以及
基于所述第二信号和噪声特性，估计使用所述多个经校准读取电压可从所述存储器单元群组检索到的数据的位错误计数。
19.根据权利要求18所述的存储器子系统，其中所述存储器装置进一步配置成：
计算所述多个经校准读取电压的所述第二信号和噪声特性的总和；
根据预定公式从所述总和计算比例因子；
使所述总和与所述比例因子相乘以产生所述位错误计数的估计值；
其中所述第一测试电压的邻近对彼此分隔一预定电压间隙；且
其中为了测量所述第一信号和噪声特性，所述存储器装置配置成：
在所述多个第一测试电压下读取所述存储器单元群组；
分别确定所述第一测试电压下的位计数，其中测试电压下的每一位计数标识所述群组中当在所述测试电压下读取时提供预定位值的存储器单元的数目；以及
计算所述第一测试电压中的邻近电压对的所述位计数的计数差，其中所述第一测试电压中的一对邻近电压之间的电压间隔的每一计数差是所述一对邻近电压的位计数之间的差。
20.根据权利要求19所述的存储器子系统，其中所述第二测试电压包含：
比所述经优化读取电压高所述预定电压间隙的一半的较高电压；以及
比所述经优化读取电压低所述预定电压间隙的一半的较低电压；
其中所述第二测试电压全都不等于所述第一测试电压中的任一个；且
其中所述第二信号和噪声特性包含所述较高电压下的位计数和所述较低电压下的位计数之间的计数差。
CN202110494955.7A 2020-05-07 2021-05-07 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数 Pending CN113628665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/869,503 2020-05-07
US16/869,503 US11238953B2 (en) 2020-05-07 2020-05-07 Determine bit error count based on signal and noise characteristics centered at an optimized read voltage

Publications (1)

Publication Number Publication Date
CN113628665A true CN113628665A (zh) 2021-11-09

Family

ID=78377976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110494955.7A Pending CN113628665A (zh) 2020-05-07 2021-05-07 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数

Country Status (2)

Country Link
US (2) US11238953B2 (zh)
CN (1) CN113628665A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131705B2 (en) * 2018-12-04 2021-09-28 Micron Technology, Inc. Allocation of test resources to perform a test of memory components
US11024401B1 (en) 2020-05-07 2021-06-01 Micron Technology, Inc. Compute an optimized read voltage
US11238953B2 (en) 2020-05-07 2022-02-01 Micron Technology, Inc. Determine bit error count based on signal and noise characteristics centered at an optimized read voltage
US11177013B1 (en) 2020-05-07 2021-11-16 Micron Technology, Inc. Determine signal and noise characteristics centered at an optimized read voltage

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8351258B1 (en) * 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
CN103843067A (zh) * 2011-09-21 2014-06-04 桑迪士克科技股份有限公司 用于非易失性存储器的片上动态读取
CN104681100A (zh) * 2013-11-29 2015-06-03 慧荣科技股份有限公司 用于闪存装置的错误更正码单元、自我测试方法及控制器
CN105027221A (zh) * 2012-12-06 2015-11-04 美光科技公司 基于错误校正而设定默认读取信号
CN105719696A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 存储系统的操作方法
US20190172542A1 (en) * 2017-09-15 2019-06-06 Pure Storage, Inc. Tracking of optimum read voltage thresholds in nand flash devices
US20190260397A1 (en) * 2018-02-20 2019-08-22 Micron Technology, Inc. Performing a decoding operation to simulate switching a bit of an identified set of bits of a data block
US20190303236A1 (en) * 2018-04-02 2019-10-03 Sandisk Technologies Llc Multi-level recovery reads for memory
CN110322920A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 控制器及控制器的操作方法
US20200089569A1 (en) * 2018-09-18 2020-03-19 Micron Technology, Inc. Memory components with ordered sweep error recovery

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009137522A2 (en) 2008-05-06 2009-11-12 Rambus Inc. Method and apparatus for power sequence timing to mitigate supply resonance in power distribution network
KR102038408B1 (ko) 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9081708B2 (en) 2012-11-16 2015-07-14 Freescale Semiconductor, Inc. Dynamic read scheme for high reliability high performance flash memory
KR101503822B1 (ko) 2013-10-14 2015-03-18 주식회사 디에이아이오 비휘발성 메모리 장치
US9904594B2 (en) 2016-04-15 2018-02-27 Micron Technology, Inc. Monitoring error correction operations performed in memory
US9715937B1 (en) 2016-06-15 2017-07-25 Sandisk Technologies Llc Dynamic tuning of first read countermeasures
US10062441B1 (en) 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
TWI693604B (zh) 2018-03-06 2020-05-11 深圳衡宇芯片科技有限公司 用於決定非揮發性記憶體中位元值的方法與系統
US10714196B2 (en) 2018-10-05 2020-07-14 Micron Technology, Inc. Methods for determining data states of memory cells
TW202029188A (zh) 2019-01-19 2020-08-01 大陸商深圳大心電子科技有限公司 資料讀取方法、儲存控制器與儲存裝置
US11049582B1 (en) 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
US11024401B1 (en) 2020-05-07 2021-06-01 Micron Technology, Inc. Compute an optimized read voltage
US11177013B1 (en) 2020-05-07 2021-11-16 Micron Technology, Inc. Determine signal and noise characteristics centered at an optimized read voltage
US11238953B2 (en) * 2020-05-07 2022-02-01 Micron Technology, Inc. Determine bit error count based on signal and noise characteristics centered at an optimized read voltage

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8351258B1 (en) * 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
CN103843067A (zh) * 2011-09-21 2014-06-04 桑迪士克科技股份有限公司 用于非易失性存储器的片上动态读取
CN105027221A (zh) * 2012-12-06 2015-11-04 美光科技公司 基于错误校正而设定默认读取信号
CN104681100A (zh) * 2013-11-29 2015-06-03 慧荣科技股份有限公司 用于闪存装置的错误更正码单元、自我测试方法及控制器
CN105719696A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 存储系统的操作方法
US20190172542A1 (en) * 2017-09-15 2019-06-06 Pure Storage, Inc. Tracking of optimum read voltage thresholds in nand flash devices
US20190260397A1 (en) * 2018-02-20 2019-08-22 Micron Technology, Inc. Performing a decoding operation to simulate switching a bit of an identified set of bits of a data block
CN110322920A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 控制器及控制器的操作方法
US20190303236A1 (en) * 2018-04-02 2019-10-03 Sandisk Technologies Llc Multi-level recovery reads for memory
US20200089569A1 (en) * 2018-09-18 2020-03-19 Micron Technology, Inc. Memory components with ordered sweep error recovery

Also Published As

Publication number Publication date
US20210350872A1 (en) 2021-11-11
US20220108763A1 (en) 2022-04-07
US11238953B2 (en) 2022-02-01
US11670396B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
US11474748B2 (en) Compound feature generation in classification of error rate of data retrieved from memory cells
CN113628667B (zh) 对用以从存储器单元读取数据的操作的智能主动响应
US11587624B2 (en) Coarse calibration based on signal and noise characteristics of memory cells collected in prior calibration operations
US11468959B2 (en) Detection of an incorrectly located read voltage
CN113628663B (zh) 计算经优化读取电压
US11670396B2 (en) Determine bit error count based on signal and noise characteristics centered at an optimized read voltage
US11244729B1 (en) Search for an optimized read voltage
US11875846B2 (en) Optimization of soft bit windows based on signal and noise characteristics of memory cells
CN114496006A (zh) 全局-局部读取校准
CN113628668A (zh) 在读取硬位后通过升压调制读取软位
CN113628673B (zh) 确定以经优化读取电压为中心的信号和噪声特性
CN113628664A (zh) 对从存储器单元读取软位和硬位的改进
US11984172B2 (en) Read disturb mitigation based on signal and noise characteristics of memory cells collected for read calibration
US20220270686A1 (en) Determine Optimized Read Voltage via Identification of Distribution Shape of Signal and Noise Characteristics
US12009040B2 (en) Detection of an incorrectly located read voltage
US20240185915A1 (en) Optimization of soft bit windows based on signal and noise characteristics of memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination